KR101749292B1

KR101749292B1 - 리버스 부스트 모드에 대한 네거티브 전류 감지 피드백

Info

Publication number: KR101749292B1
Application number: KR1020157022831A
Authority: KR
Inventors: 조셉 디. 루트코우스키; 레나르트 칼-악셀 마테
Original assignee: 퀄컴 인코포레이티드
Priority date: 2013-01-28
Filing date: 2014-01-21
Publication date: 2017-06-20
Also published as: US20140210433A1; EP2949031A1; US9442503B2; KR20150111969A; CN104956577A; JP2016504909A; WO2014116607A1; EP2949031B1; CN104956577B; JP6109962B2

Abstract

리버스 부스트 모드에서 벅 변환기에 대한 제어 루프에 네거티브 전류 정보를 제공하기 위한 기술들이 기재된다. 일 양상에서, 인덕터에 통하는 네거티브 전류 뿐만 아니라 포지티브 전류가 감지 및 제공되어 벅 변환기에 대한 제어 루프에서의 램프 전압을 조정한다. 기술들은, 리버스 부스트 모드 동안 인덕터에 통하는 전류가 끝 없이 점점 더 네거티브가 되는 것을 방지할 수도 있으며, 그에 의해, 기술들은, 목표 출력 전압이 제 1 레벨로부터 제 2 레벨로 감소되는 경우, 안정 시간들을 감소시킨다. 일 양상에서, 네거티브 전류 감지는, 충전 스위치 또는 벅 변환기의 PMOS 스위치에 통하는 네거티브 전류를 감지함으로써 제공될 수도 있다. 감지된 네거티브 전류는, 램프 전압을 생성하는데 사용된 전류로부터 감산될 수도 있다.

Description

리버스 부스트 모드에 대한 네거티브 전류 감지 피드백{NEGATIVE CURRENT SENSE FEEDBACK FOR REVERSE BOOST MODE}

관련 출원(들)에 대한 상호-참조

[0001] 본 국제 출원은, 발명의 명칭이 "NEGATIVE CURRENT SENSE FEEDBACK FOR REVERSE BOOST MODE"으로 2013년 1월 28일자로 출원된 미국 정규출원 일련번호 13/752,197호를 우선권으로 주장하며, 상기 정규출원은 그 전체가 본 명세서에 인용에 의해 명백히 포함된다.

[0002] 본 개시는 벅 변환기(buck converter)에서 네거티브(negative) 전류 감지 피드백을 이용하기 위한 기술들에 관한 것이다.

[0003] 벅 변환기들은 일반적으로, 전압을 제 1 레벨(예를 들어, 배터리 소스)로부터 더 낮은 제 2 레벨로 점감(step down)시키기 위해 전기 디바이스들에서 사용된다. 통상적인 애플리케이션들에서, 벅 변환기들은 전류를 로드에 소싱(source)하며, 일반적으로 로드로부터 전류를 싱킹(sink)하도록 구성되지는 않는다. 이들 애플리케이션들에서, 벅 변환기의 목표(target) 출력 전압 레벨을 감소시키기를 원하는 경우, 벅 변환기는 로드에 소싱되는 전류를 감소시키거나 또는 로드에 전류를 제공하는 것을 중단할 것이며, 따라서, 로드에 의존하여 출력 전압을 결국 원하는 값으로 방전시킨다. 로드 저항이 작으면, 출력 전압이 더 낮은 목표 레벨로 방전되기 위해서는 긴 시간이 소요될 수 있다.

[0004] (예를 들어, 연속적 조건 모드 또는 CCM을 강제하는 벅 변환기인) 전류 모드 벅 변환기의 일 종래 기술 구현에서, 인덕터 전류는 "리버스 부스트 모드(reverse boost mode)" 동안 네거티브로 되는 것이 허용된다. 리버스 부스트 모드에서, 인덕터는 로드로부터 다른 곳으로 전류를 드로잉(draw)할 수 있으며, 그에 의해, 벅 변환기가 더 신속하게 로드를 방전시키게 한다. 그러나, 그러한 종래 기술 구현에서, 인덕터 전류는 끝 없이 점점 더 네거티브로 성장할 수 있다. 또한, 출력 전압이 더 낮은 목표 레벨에 도달한 경우, 네거티브 인덕터 전류는 계속해서 로드를 드라이빙(drive)하기 위해 포지티브 레벨로 다시 돌아올 필요가 있다. 이것은, 바람직하지 않게 언더슈트(undershoot)를 야기하며, 시스템의 안정 시간(settling time)을 연장시킨다.

[0005] 리버스 부스트 모드에 있는 벅 변환기를, 목표 레벨 트랜지션(transition)들 동안, 출력 전압 언더슈트 및 안정 시간을 감소시키도록 구성하기 위한 기술들을 제공하는 것이 바람직할 것이다.

[0006] 도 1은 벅 변환기의 종래 기술 구현을 예시한다.
[0007] 도 2는, 예를 들어, 벅 변환기의 정상-상태 동작 동안,

인 경우, 벅 변환기에 존재하는 예시적인 신호 파형들을 예시한다.
[0008] 도 3은, 도 1에 도시된 벅 변환기의 예시적인 구현을 예시한다.
[0009] 도 4는, Vout을 제 1 레벨 V1로부터 V1보다 작은 제 2 레벨 V2로 신속하게 감소시키는 것이 바람직한 시나리오와 연관된 트랜션트(transient) 기간 동안, 벅 변환기에 존재하는 예시적인 신호 파형들을 예시한다.
[0010] 도 5는, Vout의 목표 값이 제 1 레벨 V1로부터 V1보다 상당히 작은 제 2 레벨 V2로 하향되는 트랜지션 동안, 벅 변환기에 존재하는 예시적인 전압 및 전류 파형들을 예시한다.
[0011] 도 6은, PMOS 스위치 P1에 통하는 네거티브 전류 흐름이 감지되고, 벅 변환기의 제어 루프에 피드 백되는 본 개시의 예시적인 실시예를 예시한다.
[0012] 도 7은, Vout이 V1로부터 V2로 트랜지션하는 기간 동안 벅 변환기에 존재하는 예시적인 신호 파형들을 예시하며, 여기서, P1에 통하는 네거티브 전류가 상술된 제어 루프에 피드백으로 제공된다.
[0013] 도 8은 V1로부터 V2로의 Vout의 트랜지션 동안 벅 변환기에 존재하는 예시적인 전압 및 전류 파형들을 예시하며, 여기서, P1에 통하는 네거티브 전류가 본 개시에 따른 제어 루프를 조정하는데 사용된다.
[0014] 도 9는, 도 6의 벅 변환기의 예시적인 구현을 예시한다.
[0015] 도 10은 본 개시에 따른 방법의 예시적인 실시예를 예시한다.

[0016] 본 개시의 다양한 양상들이 첨부된 도면들을 참조하여 아래에서 더 완전히 설명된다. 그러나 본 개시는 많은 상이한 형태들로 구현될 수도 있으며, 본 개시 전반에 걸쳐 제시된 임의의 특정한 구조 또는 기능으로 제한되는 것으로서 해석되지는 않아야 한다. 오히려, 이들 양상들은, 본 개시가 철저하고 완전하며, 당업자들에게 본 개시의 범위를 완전히 전달하기 위해 제공된다. 본 명세서에서의 교시들에 기초하여, 당업자는, 본 개시의 임의의 다른 양상과 독립적으로 구현되든지 또는 그 양상과 결합되든지에 관계없이, 본 개시의 범위가 본 명세서에 기재된 본 개시의 임의의 양상을 커버하도록 의도됨을 인식해야 한다. 예를 들어, 본 명세서에 기재된 임의의 수의 양상들을 사용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 부가적으로, 본 개시의 범위는, 본 명세서에 기재된 본 개시의 다양한 양상들에 부가하여 또는 그 이외에 다른 구조, 기능, 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 기재된 본 개시의 임의의 양상이 청구항의 하나 또는 그 초과의 엘리먼트들에 의해 구현될 수도 있음이 이해되어야 한다.

[0017] 첨부된 도면들과 관련하여 아래에 기재되는 상세한 설명은, 본 발명의 예시적인 양상들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 예시적인 양상들만을 표현하도록 의도되지 않는다. 본 명세서 전반에 걸쳐 사용된 용어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하고, 다른 예시적인 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석되지는 않아야 한다. 상세한 설명은 본 발명의 예시적인 양상들의 철저한 이해를 제공하려는 목적을 위해 특정한 세부사항들을 포함한다. 본 발명의 예시적인 양상들이 이들 특정한 세부사항들 없이 실시될 수도 있다는 것은 당업자들에게 명백할 것이다. 몇몇 예시들에서, 본 명세서에 제시된 예시적인 양상들의 신규성을 불명료하게 하는 것을 회피하기 위해, 잘-알려진 구조들 및 디바이스들은 블록도 형태로 도시되어 있다. 본 명세서에서 및 청구항들에서, 용어 "모듈" 및 "블록"은 설명된 동작들을 수행하도록 구성된 엔티티를 나타내기 위해 상호교환가능하게 사용될 수도 있다.

[0018] 도 1은 벅 변환기(100)의 종래 기술 구현을 예시한다. 도 1은 예시적인 목적들만을 위해 도시되었으며, 본 개시의 범위를 제한하도록 의도되지 않음을 유의한다. 예를 들어, 본 개시의 기술들이, 예를 들어, 대안적인 타입들의 스위치들, 회로 토폴로지(topology)들, 피드백 구성들 등을 포함하는 다른 벅 변환기 구현들(도시되지 않음)에 용이하게 적용될 수도 있음이 인식될 것이다. 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내인 것으로 고려된다.

[0019] 도 1에서, 벅 변환기(100)는 입력(예를 들어, 전압 레벨 Vbatt를 생성하는 배터리), 및 인덕터 L을 교번적으로 충전 및 방전시키기 위한 스위치 제어 블록(140)에 의해 구성되는 스위칭 트랜지스터들 P1 및 N1을 포함한다. 인덕터는 로드 ZL에 커플링되고, 인덕터 L로부터의 전류는 로드에서의 출력 전압 Vout을 지원한다. P1에 통하는 전류는 I_P1로 라벨링(label)되고, N1에 통하는 전류는 I_N1로 라벨링된다. I_P1의 포지티브 컴포넌트 I_P1p를 감지하기 위한 포지티브 전류 센서(102)가 추가로 제공되며, 여기서, "포지티브" I_P1은 도 1에 라벨링된 바와 같이 P1의 소스로부터 P1의 드레인으로의 방향으로 흐르는 것으로 본 명세서에서 정의된다. P1 및 N1의 드레인들을 커플링시키는 노드는, 스위칭 전압 VSW를 지원한다. 스위치 제어 블록(140)은, 예를 들어, 추가로 후술되는 바와 같은 제어 루프 메커니즘에 따라 Vout으로부터 도출된 입력 신호(130a)에 기초하여 스위치들 N1, P1을 제어한다.

[0020] 특히, 전압 감지 블록(105)은, 출력 전압 Vout을 감지하고 신호(105a)(또는, "Vfb")를 생성한다. 증폭기(110)는 기준 전압 Vref로부터 Vfb를 감산하여, 증폭된 출력 에러 신호(110a)(또는 "Verr")를 생성한다. Verr은 루프 필터(120)에 의해 필터링되어 신호(120a)(또는 "루프 필터 출력")를 생성한다. 루프 필터 출력은 PWM 비교기(130)에 의해 항 "램프(Ramp)"와 비교된다. P1이 온(on)인 경우, 램프는 다음(수학식 1)과 같이 계산될 수도 있다.

여기서, I_P1p는 P1에 통하는 감지된 포지티브 전류이고, Rsns1은 저항(도 1에 도시되지 않음)이고, Slope comp는 기울기 보상(slope compensation) 항이고, Offset은 램프 오프셋 항이다.

[0021] 모든 각각의 사이클 동안, P1이 오프(off)인 경우, 제어 블록(140)은 램프의 값을 다시 오프셋으로 리셋할 수도 있음을 유의한다. 특히, P1이 오프인 경우, I_P1p는 자동적으로 0이 되지만, Slope comp 항은 제어 블록(140)에 의해 수동으로 리셋될 수도 있다. 비교기(130)의 출력 신호(130a)는, 펄스-폭 변조(PWM) 출력 전압 또는 V_PWM일 수도 있다. V_PWM은 스위치 제어 블록(140)에 제공되며, 스위치 제어 블록(140)은 각각 P1 및 N1에 대한 게이트 제어 전압들 P_ctrl 및 N_ctrl을 생성하여 트랜지스터 스위치들을 턴 온(turn on) 및 턴 오프(turn off)시킨다.

[0022] 벅 변환기 출력 전압 Vout은, 예를 들어, 기준 전압 Vref를 적절히 셋팅하거나 또는 블록(105)의 분주비(divide ratio)를 조정함으로써 목표 전압 레벨에 접근하도록 구성될 수도 있음이 인식될 것이다. 램프는, 감지된 P1 전류 I_P1에 부분적으로 기초하여 (예를 들어, 수학식 1에 도시된 I_P1의 포지티브 컴포넌트 I_P1p를 통해) 생성되므로, 벅 변환기(100)의 제어는 "전류-모드 제어" 타입으로 또한 지칭될 수도 있음을 유의한다.

[0023] 도 2는, 예를 들어, 벅 변환기(100)의 정상-상태 동작 동안,

인 경우, 벅 변환기(100)에 존재하는 예시적인 신호 파형들을 예시한다. 도 2는, 일 가능한 시간 간격 동안의 그리고 동작의 일 가능한 형태에 대응하는 벅 변환기 동작을 단지 예시하도록 의도되며, 도시된 신호들 사이의 고정된 관계 또는 일반적 관계의 임의의 타입을 제안하도록 의도되지 않음을 유의한다.

[0024] 도 2에서, 벅 변환기(100)는 클록 신호 CLK에 동기화되고, P1은 제 1 사이클의 시작 t1에서 인에이블링(enable)된다. 시간 t1로부터 t2까지, P1은 온이고 N1은 오프이다. 이러한 시간 간격은 TON의 지속기간을 갖고, 이러한 시간 동안, 포지티브 전류 IL을 이용하여 인덕터를 충전하기 위한 (Vbatt - Vout)의 포지티브 전압 강하가 L에 걸쳐 기대되기 때문에, "충전 페이즈(phase)"로 또한 표시된다. 충전 페이즈 동안, 신호 램프는, 인덕터 전류 및 Slope comp의 램핑 특성들 또한 증가하기 때문에, t1에서 레벨 오프셋으로부터 t2에서 루프 필터 출력까지 증가하는 것으로 관측된다. 도 1을 참조하면, 시간 t2에서, 램프가 루프 필터 출력보다 더 이상 작지 않은 경우, V_PWM이 로우로부터 하이로 토글링(toggle)할 것임이 관측될 수 있다.

[0025] 이러한 V_PWM에서의 토글링에 응답하여, 스위치 제어 블록(140)은, t2에서 시작하여 N1이 온이고 P1이 오프이도록 스위치들 P1, N1을 재-구성할 것이다. 시간 t2로부터 t3까지의 간격은 TOFF의 지속기간을 갖고, "방전 페이즈"에 대응하며, 여기서, L에 통하는 전류 IL이 감소하는데, 즉, IL은 N1을 통하여 접지를 통해 방전된다. 시간 t2로부터 t3까지의 간격은, 램프가 다시 오프셋으로 리셋되는 간격에 대응할 수도 있음을 유의한다. t3에서, CLK의 새로운 사이클이 시작되고, 방전 페이즈는 다시 충전 페이즈로 트랜지션한다.

[0026] 도 3은, 도 1에 도시된 벅 변환기(100)의 예시적인 구현(100.1)을 예시한다. 도 3은 예시적인 목적들만을 위해 도시되었으며, 도시된 벅 변환기 또는 포지티브 전류 감지 블록의 임의의 특정한 구현으로 본 개시의 범위를 제한하도록 의도되지 않음을 유의한다.

[0027] 도 3에서, P1에 통하는 포지티브 전류 I_P1p를 감지하기 위한 포지티브 전류 센서(102.1)가 제공된다. 특히, 센서(102.1)는, P1이 턴 온된 경우 포지티브 공급 전압(Vbatt)을 증폭기(301)의 네거티브(-) 입력에 커플링시키는 관통형(feed-through) PMOS 트랜지스터 PE1을 포함한다. 증폭기(301)의 포지티브(+) 입력은 P1의 드레인 전압(VSW)에 커플링된다. 이러한 방식에서, 증폭기(301)는, PMOS 트랜지스터 P2의 게이트에서 (VSW - Vbatt)에 비례하는 전압을 생성한다. 따라서, (예를 들어, P1의 일련의 온-저항(on-resistance)으로 인한) P1에 걸친 포지티브 소스-투-드레인 전압 강하는 (301)에 의해 증폭되고 P2의 게이트에 커플링될 것이며, P2는, P1에 통하는 포지티브 전류 I_P1p의 함수인 드레인 전류 I(I_P1p)를 생성할 것이다.

[0028] 센서(102.1)로부터 생성된 전류 I(I_P1p)는 전류 오프셋과 결합하여 R1 및 R2에 걸친 전압 V1을 생성한다. V1은 커패시터 C1의 제 1 플레이트에 커플링된다. 동시에, 전류 소스 Slope comp는 C1의 제 2 플레이트에서 전압 V2를 생성한다. C1의 제 2 플레이트와 접지 사이의 전압 V2(도 3에서 "램프"로 또한 라벨링됨)는, PWM 비교기(130)에 제공될 수도 있는 전압 램프에 대응한다. 리셋 스위치 S1이 C1에 걸친 전압을 주기적으로 리셋하기 위해 제공되는데, 예를 들어, S1은, 블록(140)에 의해 생성된 제어 신호(도시되지 않음)에 기초하여 모든 각각의 사이클의 시작까지 리셋이 억제될 수도 있음에 유의한다.

[0029] 증폭기(110)에서 기준 전압 Vref를 셋팅함으로써, 또는 블록(105)에서 전압 감지 분주비를 조정함으로써, TOFF에 대한 TON의 지속기간은 Vout이 원하는 목표 레벨에 접근하게 구성되도록 조정될 수도 있음이 인식될 것이다. 특히, Vout을 감소시키기를 원하는 경우, TON은 감소될 수도 있으며(그리고 TOFF는 증가됨), 그에 의해, 각각의 사이클마다 로드에 전달되는 전류 IL을 감소시킨다. 역으로, Vout을 증가시키기를 원하는 경우, TON이 증가될 수도 있으며(그리고 TOFF는 감소됨), 그에 의해, 각각의 사이클마다 로드에 전달되는 전류 IL을 증가시킨다.

[0030] Vout을 신속하게 감소시키기 위해, N1이 인에이블링되어 Vout을 방전시킨다. 특정한 경우들에서, 그 후, 인덕터에 걸쳐 인가되는 큰 네거티브 전압이 존재할 수도 있으며, 인덕터 전류가 신속하게 램핑 다운(ramp down)되게 한다. N1이 충분히 긴 지속기간 동안 인에이블링되면, 인덕터 전류 흐름은 결국 순(net) 네거티브가 될 수도 있다. 벅 변환기들의 특정한 구현들에서, 인덕터 L에 통하는 네거티브 전류 흐름을 방지하기 위해, 일단 전류 IL이 네거티브가 되면 N1이 자동적으로 디스에이블링되며, 그 시점에 P1 및 N1 둘 모두가 턴 오프된다. 이러한 이벤트에서, 출력 전압 Vout을 추가로 감소시키기를 원하면, 이용가능한 어떠한 다른 유효(significant) 전류 방전 경로가 존재하지 않기 때문에, 출력 전압 Vout을 방전시키는 것은 로드 ZL에 의존한다. 로드 임피던스 ZL이 작으면, Vout이 최종 목표 값에 도달하기 위해서는 긴 시간이 소요될 수도 있음을 유의한다.

[0031] 특정한 구현들에서, Vout이 감소될 수도 있는 레이트를 증가시키기 위해, 인덕터 전류 IL이 네거티브가 되도록 허용될 수도 있는데, 즉, 인덕터 L은 로드 ZL로부터 접지를 통해 전류 IL을 싱킹할 수도 있다. 이러한 모드의 동작은, 벅 변환기의 "강제된 연속적 조건 모드(CCM)" 또는 "리버스 부스트 모드"로 또한 알려져 있다. 리버스 부스트 모드 동안, N1이 온인 경우, IL은 ZL로부터 N1 내지 접지를 통해 흐를 수도 있음을 유의한다. 또한, P1이 온인 경우, IL은 Vout으로부터 P1 내지 Vbatt를 통해 흐를 수도 있다. 사실상, N1이 온이고 P1이 오프이며, 인덕터 전류가 네거티브인 경우, 에너지는 로드로부터 인덕터로 전달된다. 후속하여, N1이 오프이고 P1이 온인 경우, 인덕터에 저장된 에너지는 입력(예를 들어, 배터리)으로 반환된다.

[0032] 도 4는, Vout을 제 1 레벨 V1로부터 V1보다 작은 제 2 레벨 V2로 감소되는 시나리오와 연관된 트랜션트 기간 동안 벅 변환기(100)에 존재하는 예시적인 신호 파형들을 예시한다. 특히, Vref는 샘플링된 전압 Vfb보다 작은 값으로 셋팅될 수도 있으며, 루프 필터 출력이 램프보다 더 작게 되게 한다. 이러한 경우에서, 충전 페이즈는 t1'로부터 t2'까지의 최소 지속기간 TON' 동안에만 지속할 것이며, 그 시간 동안, P1은 턴 온될 것이고 N1은 턴 오프될 것이다. 도시된 예시에서, TON'는, 램프와 루프 필터 출력 사이의 관계에 관계없이 P1이 각각의 사이클 동안 항상 온일 수 있는 넌-제로(non-zero) 최소 시간 간격임을 유의한다.

[0033] t2'에서, 방전 페이즈가 시작되고 t3'까지의 지속기간 TOFF' 동안 지속된다. 도 4에 도시된 벅 변환기 구현(100)은 모든 사이클들에 대해 최소 온-타임(on-time) TON'를 부과하기 때문에, 루프 필터 출력이 램프보다 작다 하더라도 P1은 TON' 동안 턴 온됨을 유의한다. 도 4의 최소 온-타임 TON'가 넌-제로 시간 간격인 것으로 도시되었지만, 대안적인 예시적 실시예들에서, 최소 지속기간 TON'는 0일 수도 있고, 이러한 경우에서, P1은 루프 필터 출력이 램프보다 작은 경우 전체 시간에서 턴 오프될 수도 있음을 유의한다. 추가로, 도 4의 파형들은 일정한 비율에 따라 도시되었으며, 최소 온-타임 TON'와 사이클 지속기간 사이의 임의의 특정한 관계들을 암시하도록 추가로 의도되지 않음을 유의한다.

[0034] 도 5는, Vout의 목표 값이 제 1 레벨 V1로부터 V1보다 상당히 작은 제 2 레벨 V2로 하향되는 트랜지션 동안 벅 변환기(100)에 존재하는 예시적인 전압 및 전류 파형들을 예시한다. 도 5의 파형들은 예시적인 목적들만을 위해 도시되었으며, 신호 파형들이 반드시 도시된 프로파일들을 가질 것을 제안하도록 의도되지 않음을 유의한다.

[0035] 도 5에서, 시간 T1 이전에, 전류 IL은 초기에 포지티브 값 I1을 가지며, 대응하는 출력 전압 Vout은 제 1 값 V1을 갖는다. T1에서, 예를 들어, Vout의 셋포인트(setpoint)가 V1로부터 더 낮은 레벨 V2로 감소되는 것에 응답하여 IL은 감소되기 시작한다. IL이 감소함에 따라, IL은 결국 네거티브가 되고, 시간 T2에서 영 전류와 교차한다. IL이 네거티브가 되는 경우(로드 전류는 0이라고 가정함), 대응하게, Vout이 T2에서 감소하기 시작한다. T2에 후속하여, 대응하는 Vout이 일단 V2보다 작아지게 되면, IL은 (I3만큼 낮아게 감소된 이후) 결국 증가하기 시작할 것이고, 다시 한번 포지티브가 된다. 이와 함께, Vout 또한 증가하기 시작할 것이고, 결국 시간 T3 근처에서 자신의 목표 레벨에 근접하게 안정된다. 그 후, IL 및 Vout은, Vout의 목표 값에서의 다음 변화때까지, 그들의 정상-상태 레벨들로 (예를 들어, IL은 I2, Vout은 V2에서) 안정될 것이다.

[0036] Vout을 신속하게 감소시키기 위해 리버스 부스트 모드를 사용하는 것과 연관된 적어도 2개의 문제들이 위의 설명으로부터 인식될 것이다. 첫째로, 리버스 부스트 모드 동안, N1에 통하는 전류 Il은 끝 없이 점점 더 네거티브가 될 수도 있으며, 이는, 시스템의 제한된 전력 핸들링 용량으로 인해 부정적인 결과를 가져올 수도 있다. 둘째로, 추가로 후술되는 바와 같은 시스템의 언더슈트 특성들로 인해, Vout이 목표 레벨이 되게 하는데 상당한 부가적인 양의 시간이 소요될 수도 있다.

[0037] 특히, 도 5에서, T1에 후속하여 Vout의 레벨이 한 번은 시간 T2.1에서, 그리고 다시 한 번 T3에서 V2의 목표 값에 두 번 교차함이 관측될 수 있다. T2.1과 T3 사이의 시간 지속기간에서, Vout은 "언더슈트"의 상태에 있는 것으로 특성화될 수도 있으며, 여기서, Vout의 트랜션트 값은 일시적으로 V2의 목표 값보다 작으며, 이후 다시 V2로 증가한다. 예를 들어, T2.1과 T3 사이에서, Vout은, 다시 증가하기 시작하기 이전에 V3 만큼 낮게 감소될 수도 있다. 이러한 언더슈트는 적어도 부분적으로, T2 이후에 설정된 큰 네거티브 전류 IL로 인해서임이 관측될 것이다. 인덕터 L로부터 네거티브 전류를 방전시키고, L을 다시 포지티브의 정상-상태 전류로 재-충전하여 목표 출력 전압 V2를 지속시키기 위해서는 상당한 양의 시간이 요구된다. 전술된 시나리오는, 리버스 부스트 모드에서 전류 모드 벅 변환기에 대해 고속의 안정 시간들을 달성하는 것에 대해 장애가 됨이 인식될 것이다.

[0038] 언더슈트 및 안정 시간을 감소시키기 위해, 인덕터 전류에 관한 정보를 제어 루프에 피드 백하고, 특히, Vout이 목표 전압에 접근하는 경우 IL에 걸친 네거티브 전류의 양을 백 오프(back off)시키기 위한 기술들을 제공하는 것이 바람직할 것이다.

[0039] 도 6은, PMOS 스위치 P1에 통하는 네거티브 전류 흐름이 감지되고, 벅 변환기(600)의 제어 루프에 피드 백되는 본 개시의 예시적인 실시예를 예시한다. 도 1 및 6에서 유사하게 라벨링된 엘리먼트들은, 달리 언급되지 않으면 유사한 기능을 갖는 엘리먼트들에 대응할 수도 있음을 유의한다. 도 6에서, P1에 통하는 네거티브 전류 I_P1n의 크기를 감지하기 위한 네거티브 전류 센서(602)가 제공된다. (본 명세서에서 채택된 관례들에 따라, I_P1에 대한 네거티브 측정 값은 포지티브 I_P1n에 대응할 것임을 유의한다.) 도시된 예시적인 실시예에서, 네거티브 전류 센서(602)의 출력 I_P1n은 비교기(130)에 대한 "조정된 램프(Adjusted ramp)" 신호를 생성하기 위해 사용되며, 여기서, P1이 온인 경우 조정된 램프는 다음(수학식 2)과 같이 정의된다.

여기서, I_P1n은 P1에 통하는 감지된 네거티브 전류이고, Rsns2는 저항(도 6에 도시되지 않음)이다. 수학식 2를 수학식 1과 비교하는 것으로부터, 인덕터 전류 IL이 포지티브인 경우, 조정된 램프는 램프와 동일하지만, IL이 네거티브인 경우, 조정된 램프는 항 (I_P1nㆍRsns2)로 인해 램프보다 작을 것임이 인식될 것이다. 또한, 조정된 램프는, IL이 더 네거티브가 되는 경우 램프보다 점점 더 작아질 것이다.

[0040] 따라서, 도 6으로부터, 비교기(130)의 포지티브(+) 입력 단자에서의 더 낮은 값의 조정된 램프는, 대응하는 값의 램프보다 더 긴 TON/더 짧은 TOFF를 갖는 PWM 출력 전압(130a)을 생성할 것임이 인식될 것이다. 즉, 수학식 2에 따른 조정된 램프를 사용하여, 온-타임 PMOS는 인덕터 전류 IL이 점점 더 네거티브가 되는 경우 점진적으로 증가될 것이며, 이는, 차례로, IL이 추가로 끝 없이 점점 더 네거티브가 되는 것을 방지할 것이다.

[0041] 도 7은, Vout이 V1로부터 V2로 트랜지션하는 기간 동안 벅 변환기(600)에 존재하는 예시적인 신호 파형들을 예시하며, 여기서, P1에 통하는 네거티브 전류가 상술된 제어 루프에 피드백으로 제공된다. 도 7은 예시적인 목적들만을 위해 도시되었으며, 도시된 임의의 예시적인 신호 파형들로 본 개시의 범위를 제한하도록 의도되지 않음을 유의한다.

[0042] 도 7에서, 조정된 램프는 점선으로 도시된다. 도시된 시간 간격(예를 들어, t1* 이전부터 t6* 이후까지)은, Vout이 V1로부터 V2로 트랜지션하는 동안의 시간 기간, 특히, 네거티브 전류 IL이 인덕터 L을 통해 흐르는 시간 기간에 대응한다. 이들 시간들 동안, P1이 온인 경우, I_P1n은 (네거티브 IL이 검출됨으로 인해) 포지티브 크기를 가질 것이고, 따라서, 조정된 램프가 수학식 2에 따라 대응하게 감소될 것이다. 예를 들어, 도 7에서, 시간 t1*와 시간 t2* 사이의 지속기간 TON* 동안, P1은 온이고, 조정된 램프는, t1*에 앞서 루프 필터 출력보다 더 큰 레벨 오프셋으로부터 t1*에서 루프 필터 출력보다 작은 레벨로 감소하는 것이 관측된다. t2*에 후속하여, t2*와 t3* 사이의 지속기간 TOFF* 동안, P1은 오프이고 N1은 온이다. t3*에서, 사이클이 반복된다.

[0043] 도 8은 V1로부터 V2로의 Vout의 트랜지션 동안 벅 변환기(600)에 존재하는 예시적인 전압 및 전류 파형들을 예시하며, 여기서, P1에 통하는 네거티브 전류가 본 개시에 따른 제어 루프를 조정하는데 사용된다. 도 8의 파형들은 예시적인 목적들만을 위해 도시되었으며, 신호 파형들이 반드시 도시된 프로파일들을 갖는다고 제안하도록 의도되지 않음을 유의한다. 도 5 및 8에서 유사하게 라벨링된 변수들은 달리 언급되지 않으면 유사한 값들을 가질 수도 있는데, 예를 들어, 도 8의 예시적인 레벨들인 V1 및 V2는, 도 5를 참조하여 설명된 동일한 레벨들에 대응할 수도 있음을 유의한다.

[0044] 도 8에서, 도 5와 유사하게, 전류 IL은 초기에 T1에서 포지티브 값 I1을 갖고, 대응하는 출력 전압 Vout은 제 1 값 V1을 갖는다. T1에서, 예를 들어, Vout의 셋포인트가 V1로부터 더 낮은 레벨 V2로 감소되는 것에 응답하여, IL이 감소하기 시작한다. IL이 감소함에 따라, IL은 결국 네거티브가 되고, 시간 T2에서 0과 교차한다. IL이 네거티브가 되는 경우, 그 후, 센서(602)에 의해 감지되는 바와 같은 I_P1n은 포지티브일 것이다. 앞서 상술된 바와 같이, 포티지브 I_P1n은 램프에 관한 조정된 램프를 감소시키고, 그에 의해, 도 5에 프로파일링된 구현에 관한 P1 턴-온 시간 TON*을 증가시킨다. IL은, 다시 I2로 증가하기 이전에 I3*만큼 낮게 감소한다.

[0045] 조정된 램프에서의 항 I_P1n의 존재로 인해, I3*는 도 5에 도시된 네거티브 전류 I3보다 상당히 더 크다는 것(즉, 더 적게 네거티브임)이 인식될 것이다. 대응하게, Vout은 시간 T3*에서 V2의 목표 전압으로 안정되는 것으로 관측되며, 이는, 도 5에 프로파일링된 구현에 대응하는 시간 T3보다 현저히 더 앞선다. 따라서, 위의 설명으로부터, 벅 변환기(100)보다는 벅 변환기(600) 대해 V1로부터 V2로의 트랜지션에 요구되는 시간이 현저히 더 적을 것임이 인식될 것이다.

[0046] 본 명세서에 설명된 기술들의 이점은, 설명된 방식으로 수학식 2에 따른 조정된 램프를 생성하기 위해 네거티브 P1 전류 I_P1n을 포함함으로써, 예를 들어, 스위칭 제어 블록(140)에 의해 포함된 동일한 제어 로직이 최소의 변형들로 재-사용될 수 있으며, 그에 의해, 제어 시스템에 최소의 부가적인 복잡도를 도입하는 것임이 인식될 것이다. 특히, 선형 및 연속적 제어 기술들이 벅 변환기(100)에 대해 채택될 수도 있다. 또한, 유리하게, 제어 시스템은, 별개의 "포워드 벅(forward buck)" 및 "리버스 부스트" 상태들 사이의 스위칭을 수용할 필요가 없으며, 그에 의해, 시스템 안정도를 개선시킨다.

[0047] 도 9는, 벅 변환기(600)의 예시적인 구현(600.1)을 예시한다. 도 9는 예시적인 목적들만을 위해 도시되었으며, 오직 도 6에 도시된 벅 변환기(600)의 예시적인 구현으로 본 개시의 범위를 제한하도록 의도되지 않음을 유의한다.

[0048] 도 9에서, 도 6의 센서(602)는, VSW를 증폭기(910)의 포지티브(+) 입력에 커플링시키는 관통형 PMOS 트랜지스터 PE2를 포함하는 회로(602.1)를 사용하여 구현된다. 증폭기(910)의 네거티브(-) 입력은 Vbatt에 커플링된다. 이러한 방식에서, 증폭기(910)는, NMOS 트랜지스터 N2의 게이트에서의 (VSW 빼기 Vbatt)에 비례하는 전압을 생성하며, N2의 드레인은 PE2의 드레인에 커플링된다. N2의 게이트 전압은 추가로, "네거티브-전류" 트랜지스터로 또한 표시되는 NMOS 트랜지스터 N3에 제공되며, N3의 드레인은 노드(699)에 커플링된다. 노드(699)는 차례로 R2를 통하여 V3'에 커플링되고, 여기서, V3'는 포지티브 전류 센서(102.1)의 출력에 또한 커플링된다. 추가로, 노드(699)는 R3을 통하여 V1'에 커플링되며, 여기서, V1'는 오프셋 전류 소스 C1 및 스위치 S1에 커플링된다.

[0049] 특히, 리버스 부스트 모드 동안, P1인 온인 경우, VSW는 Vbatt보다 더 크도록 기대되고, 따라서, N3은 턴 온되도록 기대되며, 표시된 극성을 갖는 네거티브 P1 전류의 선형 함수인 드레인 전류 I(I_P1n)를 생성한다. I(I_P1n)은, 전류들 오프셋 및 (그렇지 않으면 저항기들 R1 및 R2를 통해 흐를 것인) I(I_P1p)로부터 감산되며, 따라서, 커패시터 C1의 제 1 플레이트에서의 전압 V1'는 I(I_P1n)의 결과로서 대응하게 작도록 기대됨이 관측될 것이다.

[0050] 도 10은 본 개시에 따른 방법(1000)의 예시적인 실시예를 예시한다. 방법(1000)은 예시적인 목적들만을 위해 도시되었으며, 본 개시의 범위를 제한하도록 의도되지 않음을 유의한다.

[0051] 블록(1010)에서, 인덕터의 제 1 노드가 공급 전압에 선택적으로 커플링된다.

[0052] 블록(1020)에서, 인덕터의 제 1 노드가 접지에 선택적으로 커플링된다.

[0053] 블록(1030)에서, 선택적 커플링은, 인덕터의 제 2 노드에 커플링된 로드에서의 출력 전압을 셋팅하도록 구성된다. 구성시키는 것은, 필터링된 에러 전압을 조정된 램프 전압에 비교하는 것을 포함할 수도 있다.

[0054] 블록(1040)에서, 인덕터에 통하는 네거티브 전류가 감지되며, 여기서, 조정된 램프 전압은, 네거티브 전류가 감지되는 것에 응답하여 조정된 램프 전압을 감소시키는 부가 항을 포함한다.

[0055] 인덕터 L을 Vbatt에 커플링시키는 (예를 들어, 도 6의 예시적인 실시예(600)의) 충전 스위치로서 PMOS 트랜지스터가 사용되는 예시적인 실시예들이 상술되었지만, 설명된 기술들이, 충전 스위치에 대해 PMOS 트랜지스터 이외의 엘리먼트들을 이용하는 대안적인 예시적 실시예들에 용이하게 이용될 수도 있음을 유의한다. 예를 들어, 대안적인 예시적 실시예(도시되지 않음)에서, NMOS 스위치가 또한 이용될 수도 있으며, NMOS(충전) 스위치에 통하는 네거티브 전류가 본 명세서에 설명된 기술들에 따라 감지 및 이용될 수도 있다. 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내인 것으로 고려된다.

[0056] 벅 변환기들을 포함하는 애플리케이션들 중 임의의 타입들이 본 개시의 기술들을 이용할 수도 있음이 인식될 것이다. 예를 들어, 특정한 예시적인 실시예들에서, 본 명세서에 설명된 기술들을 포함하는 벅 변환기는, 당업계에 알려져 있는 평균 전력 추적(APT) 방식들, 스위치-모드 배터리 충전기(SMBC)들, 고속 트랜션트 공급(FTS) 방식들에 적용될 수도 있다. 그러한 예시적인 실시예들은 본 개시의 범위 내인 것으로 고려된다.

[0057] 본 명세서에서 그리고 청구항들에서, 엘리먼트가 다른 엘리먼트 "에 접속된" 또는 "에 커플링된" 것으로서 지칭되는 경우, 그것이 다른 엘리먼트에 직접 접속 또는 커플링될 수 있거나 개재(intervening) 엘리먼트들이 존재할 수도 있음이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트 "에 직접 접속된" 또는 "에 직접 커플링된" 것으로서 지칭되는 경우, 어느 개재 엘리먼트들도 존재하지 않는다. 또한, 엘리먼트가 다른 엘리먼트에 "전기적으로 커플링된" 것으로서 지칭되는 경우, 그것은 그러한 엘리먼트들 사이에 낮은 저항 경로가 존재한다는 것을 나타내지만, 엘리먼트가 다른 엘리먼트에 단순히 "커플링된" 것으로서 지칭되는 경우, 그러한 엘리먼트들 사이에 낮은 저항 경로가 존재할 수도 있거나 존재하지 않을 수도 있다.

[0058] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수도 있다.

[0059] 당업자들은 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 예시적인 양상들의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.

[0060] 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.

[0061] 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독 전용 메모리(ROM), 전기적으로 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC은 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.

[0062] 하나 또는 그 초과의 예시적인 양상들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수도 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 양자를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 Blu-Ray 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 것들의 결합들은 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.

[0063] 기재된 예시적인 양상들의 이전 설명은 임의의 당업자가 본 발명을 사용 또는 실시할 수 있도록 제공된다. 이들 예시적인 양상들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 예시적인 양상들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에 설명된 예시적인 양상들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims

장치로서,
인덕터의 제 1 노드를 공급 전압에 선택적으로 커플링시키도록 구성되는 충전 스위치;
상기 인덕터의 상기 제 1 노드를 접지에 선택적으로 커플링시키도록 구성되는 방전 스위치;
램프(ramp) 전압을 생성하도록 구성되는 회로;
상기 램프 전압에 기초하여 상기 인덕터의 제 2 노드에 커플링된 로드(load)에서의 출력 전압을 셋팅하기 위해, 상기 충전 스위치 및 상기 방전 스위치를 제어하도록 구성되는 제어 블록;
상기 인덕터를 통하는 포지티브(positive) 전류를 감지하기 위한 포지티브 전류 감지 블록 ― 상기 회로는 상기 포지티브 전류가 감지되는 것에 기초하여 상기 램프 전압을 생성하도록 구성됨 ―; 및
상기 인덕터를 통하는 네거티브(negative) 전류를 감지하도록 구성되는 네거티브 전류 감지 블록 ― 상기 회로는 상기 인덕터를 통하는 상기 네거티브 전류의 감지에 응답하여 상기 램프 전압을 조정하도록 추가로 구성됨 ― 을 포함하고,
상기 회로는 제 1 단자 및 제 2 단자를 갖는 일련의 저항기들을 포함하고, 상기 회로는 상기 제 1 단자를 통해 상기 포지티브 전류 감지 블록의 출력에 커플링되고 그리고 상기 제 2 단자를 통해 상기 네거티브 전류 감지 블록의 출력에 커플링되도록 구성되고, 그리고
상기 네거티브 전류 감지 블록은, 상기 충전 스위치를 통하는 네거티브 전류를 감지하도록 구성되는, 장치.
제 1 항에 있어서,
상기 충전 스위치는 PMOS 트랜지스터 및 NMOS 트랜지스터 중 하나를 포함하는, 장치.
삭제
제 1 항에 있어서,
상기 네거티브 전류 감지 블록은, 네거티브 인덕터 전류에 대응하는 상기 충전 스위치에 걸친 전압 강하를 감지하도록 구성되는 증폭기를 포함하는, 장치.
제 4 항에 있어서,
상기 네거티브 전류 감지 블록은, 상기 충전 스위치의 제어 전압에 커플링되는 관통형(feed-through) 트랜지스터를 더 포함하고,
상기 증폭기는 상기 관통형 트랜지스터에 커플링되는 입력 단자를 갖고,
상기 증폭기의 출력은 네거티브-전류 트랜지스터에 커플링되고, 그리고
상기 네거티브-전류 트랜지스터는, 상기 조정된 램프 전압에 비례하는 전류를 생성하기 위한 회로에 커플링되는 드레인을 갖는, 장치.
제 5 항에 있어서,
상기 조정된 램프 전압에 비례하는 전류를 생성하기 위한 회로는, 오프셋 전류 소스 및 기울기 보상(slope compensation) 전류 소스를 포함하는, 장치.
제 1 항에 있어서,
상기 제어 블록은 상기 조정된 램프 전압에 응답하여 상기 충전 스위치의 온(ON) 기간을 조정하도록 추가로 구성되는, 장치.
제 1 항에 있어서,
상기 제어 블록은 상기 출력 전압을 셋팅하기 위한 선형 및 연속적 제어 제어 루프 시스템을 구현하도록 구성되는, 장치.
제 1 항에 있어서,
상기 충전 스위치 및 상기 방전 스위치, 상기 제어 블록, 및 상기 네거티브 전류 감지 블록은 벅 변환기(buck converter)에 포함되고, 그리고 상기 벅 변환기는, 평균 전력 추적 방식, 스위치-모드 배터리 충전기에서, 또는 고속 트랜션트(transient) 공급 벅 변환기로서 사용되는, 장치.
방법으로서,
인덕터의 제 1 노드를 공급 전압에 선택적으로 커플링시키는 단계;
상기 인덕터의 상기 제 1 노드를 접지에 선택적으로 커플링시키는 단계;
제 1 단자 및 제 2 단자를 갖는 일련의 저항기들을 통해 램프 전압을 생성하는 단계;
상기 램프 전압에 기초하여 상기 인덕터의 제 2 노드에 커플링된 로드에서의 출력 전압을 셋팅하도록 선택적 커플링을 구성하는 단계;
상기 인덕터를 통하는 네거티브 전류를 감지하는 단계;
상기 인덕터를 통하는 포지티브 전류를 감지하는 단계;
상기 감지된 포지티브 전류에 기초하는 제 1 전류를 상기 제 1 단자에 커플링시키는 단계;
상기 감지된 네거티브 전류에 기초하는 제 2 전류를 상기 제 2 단자에 커플링시키는 단계; 및
상기 인덕터를 통하는 상기 네거티브 전류의 감지에 응답하여 상기 램프 전압을 조정하는 단계를 포함하는, 방법.
제 10 항에 있어서,
상기 인덕터를 통하는 상기 네거티브 전류를 감지하는 단계는, 상기 인덕터의 상기 제 1 노드를 상기 공급 전압에 선택적으로 커플링시키기 위한 충전 스위치를 통하는 네거티브 전류를 감지하는 단계를 포함하는, 방법.
제 11 항에 있어서,
상기 네거티브 전류를 감지하는 단계는 상기 충전 스위치에 걸친 전압 강하를 감지하는 단계를 포함하고,
상기 방법은 상기 램프 전압을 조정하는 것에 응답하여 상기 충전 스위치의 온 기간을 조정하는 단계를 더 포함하는, 방법.
제 11 항에 있어서,
상기 충전 스위치는 PMOS 트랜지스터 및 NMOS 트랜지스터 중 하나를 포함하는, 방법.
제 11 항에 있어서,
상기 충전 스위치를 통하는 네거티브 전류를 감지하는 단계는, 상기 충전 스위치가 상기 인덕터의 상기 제 1 노드를 상기 공급 전압에 커플링시키도록 온 기간에서 인에이블링(enable)되는 시간 간격 동안 수행되는, 방법.
장치로서,
충전 스위치를 통해 인덕터의 제 1 노드를 공급 전압에 선택적으로 커플링시키기 위한 수단;
상기 인덕터의 상기 제 1 노드를 접지에 선택적으로 커플링시키기 위한 수단;
제 1 단자 및 제 2 단자를 갖는 일련의 저항기들을 통해 램프 전압을 생성하기 위한 수단;
상기 램프 전압에 기초하여 상기 인덕터의 제 2 노드에 커플링된 로드에서의 출력 전압을 셋팅하도록 선택적 커플링을 구성하기 위한 수단;
상기 인덕터를 통하는 포지티브 전류를 감지하고 그리고 상기 제 1 단자에 커플링된 제 1 전류를 출력하기 위한 수단; 및
상기 인덕터를 통하는 네거티브 전류를 감지하고 그리고 상기 제 2 단자에 커플링된 제 2 전류를 출력하기 위한 수단을 포함하고,
상기 램프 전압을 생성하기 위한 수단은 상기 인덕터를 통하는 상기 네거티브 전류의 감지에 응답하여 상기 램프 전압을 조정하는, 장치.
제 15 항에 있어서,
상기 인덕터를 통하는 네거티브 전류를 감지하기 위한 수단은, 상기 충전 스위치를 통하는 네거티브 전류를 감지하기 위한 수단을 더 포함하는, 장치.
제 15 항에 있어서,
상기 램프 전압을 조정하는 것에 응답하여 상기 충전 스위치의 온 기간을 조정하기 위한 수단을 더 포함하는, 장치.
삭제
삭제
삭제