KR101746002B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101746002B1
KR101746002B1 KR1020100113366A KR20100113366A KR101746002B1 KR 101746002 B1 KR101746002 B1 KR 101746002B1 KR 1020100113366 A KR1020100113366 A KR 1020100113366A KR 20100113366 A KR20100113366 A KR 20100113366A KR 101746002 B1 KR101746002 B1 KR 101746002B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
channel layer
work function
Prior art date
Application number
KR1020100113366A
Other languages
Korean (ko)
Other versions
KR20120051969A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100113366A priority Critical patent/KR101746002B1/en
Publication of KR20120051969A publication Critical patent/KR20120051969A/en
Application granted granted Critical
Publication of KR101746002B1 publication Critical patent/KR101746002B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0033Devices characterised by their operation having Schottky barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

실시예는 발광 소자에 관한 것이다. 실시예에 따른 발광 소자는, 지지기판과, 지지기판 상에 위치하는 채널층과, 채널층 상의 제1 영역에 위치하는 전극층과, 전극층 상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물과, 제1 영역을 제외한 제2 영역에 위치하는 발광 구조물과 채널층 사이에 위치하는 보호층을 포함하며, 발광 구조물은 양측면에 제1 반도체층에서 제2 반도체층의 내측까지 단차부를 구비하고, 채널층은 단차부를 포함한 발광 구조물의 양측면에 위치한다. 이에 의해, 채널층을 금속재질로 구성하면서도 쇼트를 방지하고, 활성층 측면을 노출시키지 않음으로써 수분의 침투를 방지하여, 발광 소자의 성능을 개선시킬 수 있다. An embodiment relates to a light emitting element. A light emitting device according to an embodiment includes a support substrate, a channel layer disposed on the support substrate, an electrode layer positioned on the first region on the channel layer, a first semiconductor layer, an active layer, And a protective layer disposed between the light emitting structure and the channel layer, the first and second semiconductor layers including a first region and a second region, And the channel layer is located on both sides of the light emitting structure including the step portion. Thus, while the channel layer is made of a metal material, a short circuit is prevented, and the side surface of the active layer is not exposed, thereby preventing penetration of moisture and improving the performance of the light emitting device.

Description

발광소자 {Light emitting device}[0001]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

LED(Light Emitting Diode:발광 소자)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용영역이 넓어지고 있는 추세이다.BACKGROUND ART An LED (Light Emitting Diode) is a device that converts an electric signal into an infrared ray, a visible ray, or a light using the characteristics of a compound semiconductor. The LED is used in household appliances, remote controllers, display boards, The use area is gradually widening.

실시예는 전극층 등과의 접착력(adhesion)을 향상시킬 수 있는 금속으로 구성된 채널층을 구비하며, 채널층을 통한 반도체층간의 쇼트를 방지할 수 있는 발광 소자를 제공할 수 있다.Embodiments can provide a light emitting device having a channel layer made of a metal capable of improving adhesion with an electrode layer, and capable of preventing a short circuit between semiconductor layers through a channel layer.

실시예에 따른 발광소자는, 지지기판과, 지지기판 상에 위치하는 채널층과, 채널층 상의 제1 영역에 위치하는 전극층과, 전극층 상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물과, 제1 영역을 제외한 제2 영역에 위치하는 발광 구조물과 채널층 사이에 위치하는 보호층을 포함하며, 발광 구조물은 양측면에 제1 반도체층에서 제2 반도체층의 내측까지 단차부를 구비하고, 채널층은 단차부를 포함한 발광 구조물의 양측면에 위치한다.A light emitting device according to an embodiment includes a support substrate, a channel layer disposed on the support substrate, an electrode layer positioned on the first region on the channel layer, a first semiconductor layer, an active layer, And a protective layer disposed between the light emitting structure and the channel layer, the first and second semiconductor layers including a first region and a second region, And the channel layer is located on both sides of the light emitting structure including the step portion.

실시예에 따르면, 활성층 측면을 노출시키지 않음으로써 수분의 침투를 방지하여, 발광 소자의 성능을 개선시킬 수 있다. According to the embodiment, it is possible to prevent penetration of moisture by not exposing the side faces of the active layer, thereby improving the performance of the light emitting device.

n형 반도체층과 p형 반도체층 모두와 접하는 금속 채널층과 반도체층 사이의 보호층을 구비하여, 쇼트를 방지할 수 있다.and a protection layer between the metal channel layer and the semiconductor layer in contact with both the n-type semiconductor layer and the p-type semiconductor layer, thereby preventing a short circuit.

채널층을 구성하는 물질을 금속으로 하여 접착력을 좋게 하며, 금속을 사용함에도 반도체층과 일함수차이를 두어, 쇼트키 특성 또는 비오믹(Non- Ohmic)특성을 이용하여 전자의 이동을 막음으로써 n형 반도체층과 p형 반도체층의 쇼트를 방지할 수 있다.By using the material constituting the channel layer as a metal to improve the adhesive force, and by using a metal, it is possible to prevent electrons from moving by using a Schottky characteristic or a non-Ohmic characteristic by making a difference in work function from the semiconductor layer, Type semiconductor layer and the p-type semiconductor layer can be prevented from being short-circuited.

도 1 내지 도 4는 실시예에 따른 발광소자의 구조를 도시한 단면도이다.
도 5 내지 도 6은 금속과 반도체의 에너지 준위와 전위 장벽의 높이를 도시한 도이다.
도 7은 실시예에 따른 발광소자 패키지의 단면을 도시한 단면도이다.
도 8a는 실시예에 따른 조명장치를 도시한 사시도이며, 도 8b는 도 8a의 조명장치의 A-A' 단면을 도시한 단면도이다.
도 9는 실시예에 따른 액정표시장치의 분해 사시도이다.
도 10은 실시예에 따른 액정표시장치의 분해 사시도이다.
1 to 4 are sectional views showing a structure of a light emitting device according to an embodiment.
5 to 6 are diagrams showing energy levels of metal and semiconductor and heights of potential barriers.
7 is a cross-sectional view illustrating a light emitting device package according to an embodiment.
FIG. 8A is a perspective view showing a lighting apparatus according to the embodiment, and FIG. 8B is a sectional view showing the AA 'sectional view of the lighting apparatus of FIG. 8A.
9 is an exploded perspective view of a liquid crystal display device according to an embodiment.
10 is an exploded perspective view of a liquid crystal display device according to an embodiment.

실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on", "under", or "on" Quot; on ", " under ", " upper ", and lower " lower " directly "or" indirectly "through " another layer, or structure ".

도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략되거나 또는 개략적으로 도시되었다. 또한 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of the component does not entirely reflect the actual size.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들. 성분들. 영역들. 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, these elements. Ingredients. Areas. Layers and / or regions should not be limited by these terms.

도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장, 생략되거나 또는 개략적으로 도시되었다. 또한 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of the component does not entirely reflect the actual size.

이하에서는, 실시예를 첨부된 도 1 내지 도 10을 참조하여 보다 상세하게 설명한다.Hereinafter, embodiments will be described in more detail with reference to FIGS. 1 to 10 attached hereto.

도 1 내지 도 4는 실시예에 따른 발광소자의 구조를 도시한 단면도이다.1 to 4 are sectional views showing a structure of a light emitting device according to an embodiment.

도 1 및 도 2을 참조하면, 발광소자(100)는 지지기판(110), 지지기판(110)상에 위치하는 결합층(112), 결합층(112) 상에 위치하는 채널층(140), 채널층상의 일부에 위치하는 전극층(120), 지지기판(110) 및 전극층(120)상에 순차적으로 위치하는 제1 반도체층(153), 활성층(152) 및 제2 반도체층(151)을 포함하는 발광구조물(150), 제2 반도체층(151)의 일면상에 위치하는 전극패드(160), 채널층(140)과 제2 반도체층(151)사이의 일부에 위치하는 절연층(170), 채널층(140) 및 제1 반도체층(153)사이의 일부분에 위치하는 전류제한층(180) 및 발광구조물(150)과 채널층(140)사이의 일부에 위치하는 보호층(190)을 포함할 수 있다. 1 and 2, the light emitting device 100 includes a support substrate 110, a coupling layer 112 disposed on the support substrate 110, a channel layer 140 disposed on the coupling layer 112, The first semiconductor layer 153, the active layer 152, and the second semiconductor layer 151 that are sequentially disposed on the electrode layer 120, the support substrate 110, and the electrode layer 120, which are located on a part of the channel layer, An electrode pad 160 located on one side of the second semiconductor layer 151 and an insulating layer 170 located in a part between the channel layer 140 and the second semiconductor layer 151 A current confinement layer 180 located at a portion between the channel layer 140 and the first semiconductor layer 153 and a protective layer 190 located at a portion between the light emitting structure 150 and the channel layer 140. [ . ≪ / RTI >

한편, 전극층(120)은 세부적으로 결합층(112)상의 일부분에 위치하는 반사층(122)과, 반사층(122)상에 위치하는 오믹층(124)을 포함할 수 있다.The electrode layer 120 may include a reflective layer 122 located at a portion of the bonding layer 112 in detail and an ohmic layer 124 disposed on the reflective layer 122.

도 1에 도시한 바와 같이, 발광구조물(150)은 양측면의 일부분이 식각으로 인하여 계단 형태를 갖는 단차부(155)를 구비할 수 있다. 단차부(155)의 형태는 도면에 한정되지 않으며, 단측에서 볼 때 지지기판(110)의 평평한 상부면과 수직을 이루어 배치될 수 있고, 또한 수직으로 식각되지 않고, 소정의 기울기를 갖도록 식각되어 채널층(140)과 접합면의 각도가 90°이외의 값을 갖게 될 수 있다.As shown in FIG. 1, the light emitting structure 150 may have a stepped portion 155 having a stepped shape due to etching at a portion of both sides thereof. The shape of the stepped portion 155 is not limited to the drawing and may be disposed perpendicularly to the flat upper surface of the supporting substrate 110 as viewed from the side and is not etched vertically but is etched to have a predetermined inclination The angle between the channel layer 140 and the bonding surface may have a value other than 90 degrees.

즉, 채널층(140)과 발광구조물(150)의 접합면이 이루는 각도는, 발광구조물(150)의 식각방향에 따라 형성되는 단차부(155)의 형태에 따라 다양하게 구현될 수 있다. That is, the angle formed between the channel layer 140 and the junction surface of the light emitting structure 150 may be variously changed according to the shape of the step portion 155 formed along the etching direction of the light emitting structure 150.

즉, 단차부(155)는 제2 영역(116)의 발광구조물(150)의 양측면에 제1 반도체층(153)부터 활성층(152), 및 제2 반도체층(151)의 내부의 일부분까지 식각되어 형성된다. 또한, 채널층(140)과 단차부(155) 사이에 보호층(190)이 배치되어 반도체층 간의 쇼트를 방지할 수 있다. That is, the stepped portion 155 is etched to both sides of the light emitting structure 150 of the second region 116 from the first semiconductor layer 153 to the active layer 152 and a part of the interior of the second semiconductor layer 151 Respectively. In addition, a protective layer 190 may be disposed between the channel layer 140 and the stepped portion 155 to prevent a short circuit between the semiconductor layers.

지지기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지기판(110)은 단일층으로 형성될 수 있고, 이중 또는 그 이상의 다중 구조로 형성될 수 있다. The support substrate 110 may be formed using a material having a high thermal conductivity, or may be formed of a conductive material, such as a metal material or a conductive ceramic. The supporting substrate 110 may be formed of a single layer, and may be formed of two or more multiple structures.

지지기판(110)은 예를 들어, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한, 지지기판(110)은 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 형성될 수 있다. The supporting substrate 110 may be formed of any one selected from, for example, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, and Cr, or may be formed of two or more alloys. May be laminated. The support substrate 110 may be formed of a carrier wafer such as Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga 2 O 3.

이와 같은 지지기판(110)의 두께는 30~200μm로 형성하는 것이 바람직하며, 발광 소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광 소자(100)의 열적 안정성을 향상시킬 수 있다.It is preferable that the thickness of the support substrate 110 is 30 to 200 탆, and the heat generated from the light emitting device 100 is easily released, thereby improving the thermal stability of the light emitting device 100.

결합층(112)은, 채널층(140)에 지지기판(110)이 잘 붙을 수 있도록 적층되며, 결합층(112)은 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 금(Au), 구리(Cu)중 적어도 하나 또는 이들의 합금으로 이루어질 수 있다. The bonding layer 112 is laminated so that the supporting substrate 110 can be adhered to the channel layer 140. The bonding layer 112 is formed of indium (In), tin (Sn), silver (Ag), niobium ), Nickel (Ni), gold (Au), copper (Cu), or an alloy thereof.

이때, 전극층(120)을 구성하는 오믹층(124)과 채널층(140)사이, 전극층(120)을 구성하는 반사층(122)과 오믹층(124)사이에는 상기 지지기판(110)을 결합하는 경우, 금속이 하부 층으로 전이되는 것을 방지하기 위한 확산방지벽(미도시)이 형성될 수도 있다. At this time, the supporting substrate 110 is coupled between the ohmic layer 124 and the channel layer 140 constituting the electrode layer 120, and between the reflective layer 122 and the ohmic layer 124 constituting the electrode layer 120 A diffusion barrier (not shown) may be formed to prevent the metal from transitioning to the underlying layer.

실시예에 따른 전극층(120)은 채널층(140) 상부의 제1 영역(114)의 전부 또는 일부에 위치할 수 있다. 전극층(120)은 반사층(122)과, 반사층(122) 상에 위치하는 오믹층(124)을 포함할 수 있다.The electrode layer 120 according to an embodiment may be located on all or a portion of the first region 114 above the channel layer 140. The electrode layer 120 may include a reflective layer 122 and an ohmic layer 124 disposed on the reflective layer 122.

반사층(122)은, 은(Ag), 알루미늄(Al), 납(Pb), 로듐(Rh)중 적어도 하나 또는 이들의 합금으로 이루어져, 지지기판(110) 쪽으로 이동하는 빛을 반사시킨다. 따라서, 발광 구조물(150)을 통해 발광하는 발광 소자(100)의 발광 효율을 증가시킬 수 있다.The reflective layer 122 is formed of at least one of silver (Ag), aluminum (Al), lead (Pb), and rhodium (Rh) or an alloy thereof and reflects light traveling toward the supporting substrate 110. Therefore, the luminous efficiency of the light emitting device 100 that emits light through the light emitting structure 150 can be increased.

오믹층(124)은 투광성 전도층, 전도성 산화물층, 금속층을 포함할 수 있으며 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, In, Sn, Ag 중 적어도 하나를 포함할 수 있다. The ohmic layer 124 may include a light-transmitting conductive layer, a conductive oxide layer, and a metal layer. The ohmic layer 124 may include at least one of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and at least one of Ni / IrOx / Au / ITO, Pt, Ni, Au, Rh, Pd, In, Sn and Ag.

이때, 반사층(122) 및 오믹층(124)과 채널층(140)은 접하게 형성될 수 있다. 채널층(140)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 오믹층(124)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(124)에 인가되는 전원이 채널층(140)으로 인가되지 않도록 할 수 있다. At this time, the reflection layer 122 and the ohmic layer 124 and the channel layer 140 may be in contact with each other. The channel layer 140 may include at least one of a metal material and an insulating material. In the case of a metal material, the channel layer 140 may be formed of a material having a lower electrical conductivity than that of the ohmic layer 124, The channel layer 140 can be prevented from being supplied with power.

또한, 채널층(140)이 금속물질인 경우, 제1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지하기 위하여, 쇼트키 특성 및 또는 비오믹(Non- Ohmic)특성을 이용할 수 있다. 쇼트키 특성을 이용하기 위하여, 채널층(140)을 구성하는 금속의 일함수는 제2 반도체층(151)이 n형 반도체층일 경우 제2 반도체층(151)의 일함수보다 커야한다. 제2 반도체층(151)이 n형 반도체층일 경우 채널층(140)을 구성하는 금속의 일함수와 제2 반도체층(151)의 일함수의 차이가 클수록 쇼트키 특성 또는 비오믹(Non- Ohmic)특성이 더 잘 나타난다. 상기 제2 반도체층(151)이 p형 반도체층일 경우 상기 채널층(140)을 구성하는 금속의 일함수는 제2 반도체층(151)의 일함수보다 작아야 한다. When the channel layer 140 is made of a metal material, a Schottky characteristic or a non-Ohmic characteristic is used to prevent a short circuit between the first semiconductor layer 153 and the second semiconductor layer 151 . In order to utilize the Schottky characteristic, the work function of the metal constituting the channel layer 140 should be larger than the work function of the second semiconductor layer 151 when the second semiconductor layer 151 is an n-type semiconductor layer. In the case where the second semiconductor layer 151 is an n-type semiconductor layer, the larger the difference between the work function of the metal constituting the channel layer 140 and the work function of the second semiconductor layer 151, the greater the Schottky property or non- ) Characteristics are better. When the second semiconductor layer 151 is a p-type semiconductor layer, the work function of the metal constituting the channel layer 140 should be smaller than the work function of the second semiconductor layer 151.

후술하는 바와 같이 제2 반도체층(151)을 구성하는 n형 반도체일 경우 일함수(Φn)가 채널층(140)을 구성하는 금속의 일함수(Φm) 보다 작아야, n형 반도체가 갖는 전자가 전위 장벽층을 넘을 수 없게 되어, 채널층(140)방향으로 이동할 수 없게 된다. As described later, in the case of the n-type semiconductor constituting the second semiconductor layer 151, the work function? N must be smaller than the work function? M of the metal constituting the channel layer 140 so that the electrons of the n- It can not cross the potential barrier layer and can not move toward the channel layer 140.

즉, 채널층(140)의 일함수는, 제1 및 제2 반도체층(153, 151)을 구성하는 반도체의 종류에 따라서 제1 반도체층(153)의 일함수보다 크고, 제2 반도체층(151)의 일함수보다 작을 수도 있고, 그와는 반대로, 제1 반도체층(153)의 일함수보다 작고, 제2 반도체층(151)의 일함수보다 클 수도 있다. That is, the work function of the channel layer 140 is larger than the work function of the first semiconductor layer 153 depending on the kind of the semiconductor constituting the first and second semiconductor layers 153 and 151, 151 may be smaller than the work function of the first semiconductor layer 153 and may be larger than the work function of the second semiconductor layer 151. On the contrary,

한편, 실시예에 따른 채널층(140)은 발광구조물(150)과 지지기판(110)사이와 상기 전극층(120)과 지지기판(110)사이에 위치할 수 있다. 제1 영역(114)을 제외한 제2 영역(116)에 위치하는 발광구조물(150)과 제2 영역(116)에 위치하는 채널층(140)사이의 일부분에는 보호층(190)이 위치할 수 있다. 즉, 발광구조물(150)에 형성된 단차부(155) 중 채널층(140)과의 사이에 보호층(190)이 위치할 수 있다. 제2 영역(116)에 위치하는 채널층(140) 중 보호층(190)과 접하는 채널층(140) 이외의 채널층(140)은 제2 반도체층(151)과 접하여 위치할 수 있다. 보호층(190)이 제2 영역(116)에 위치하는 발광구조물(150)과 제2 영역(116)에 위치하는 채널층(140)사이의 전체면에 확장되어 위치하는 경우, 채널층(140)은 제2 반도체층(151)과 접하지 않을 수도 있다. The channel layer 140 may be disposed between the light emitting structure 150 and the support substrate 110 and between the electrode layer 120 and the support substrate 110. The protective layer 190 may be located at a portion between the light emitting structure 150 located in the second region 116 excluding the first region 114 and the channel layer 140 located in the second region 116 have. That is, the protective layer 190 may be positioned between the channel layer 140 and the stepped portion 155 formed in the light emitting structure 150. The channel layer 140 other than the channel layer 140 in contact with the passivation layer 190 may be positioned in contact with the second semiconductor layer 151. [ When the protective layer 190 is extended and positioned on the entire surface between the light emitting structure 150 located in the second region 116 and the channel layer 140 located in the second region 116, May not be in contact with the second semiconductor layer 151.

채널층(140)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 철(Fe), 몰리브덴(Mo), 바나듐(V) 중 적어도 하나를 포함할 수 있다. The channel layer 140 may be formed of a material selected from the group consisting of Ti, Ni, Pt, Pb, Rh, Ir, W, Fe, , And vanadium (V).

이때, 채널층(140)은 금속물질 또는 절연물질을 모두 포함하여 복수 층을 이룰 수 있다. 채널층(140)과 제2 반도체층(151)의 절연을 위해 채널층(140)은 규소화합물일 수 있다. At this time, the channel layer 140 may include a plurality of layers including a metal material or an insulating material. The channel layer 140 may be a silicon compound for insulation between the channel layer 140 and the second semiconductor layer 151.

실시예에 따른 발광소자(100)는, 금속물질로 이루어진 채널층(140)을 구비한다. 절연물질 대신 금속으로 된 채널층(140)을 구비함으로써, 반도체층과의 접착력(Adhesion)을 향상 시킬 수 있다. 다만, 이 경우 채널층(140)과 반도체층간의 절연을 위하여 금속과 반도체의 접합 시 도핑 농도를 변경하여 반도체의 일함수를 조절함으로써 쇼트키 장벽을 높혀 절연효과를 구현할 수 있다. The light emitting device 100 according to the embodiment includes a channel layer 140 made of a metal material. By providing the channel layer 140 made of metal instead of the insulating material, the adhesion with the semiconductor layer can be improved. However, in this case, in order to insulate the channel layer 140 from the semiconductor layer, the Schottky barrier may be increased by adjusting the work function of the semiconductor by changing the doping concentration when the metal and the semiconductor are bonded.

채널층(140)은 결합층(112)내부의 물질이 오믹층(124) 및 반사층(122)으로 확산되는 것을 방지할 수 있다.The channel layer 140 may prevent the material within the bonding layer 112 from diffusing into the ohmic layer 124 and the reflective layer 122.

또한, 채널층(140)과 제2 반도체층(151)의 절연을 위한 쇼트키 장벽을 높이기 위하여, 도 2에서 도시한 바와 같이 실시예에 따른 발광소자(100)는 산소 플라즈마 처리에 의한 산화막 등의 절연층(170)을 추가로 구비할 수 있다. 절연층(170)은 산화막, 질화막, 절연체 등으로 형성될 수 있다. 절연층(170)은, 제 2 영역(116)에 위치하는 발광구조물(150) 중 제2 반도체층(151)과 채널층(140) 사이에 위치한다.In order to increase the Schottky barrier for insulation between the channel layer 140 and the second semiconductor layer 151, as shown in FIG. 2, the light emitting device 100 according to the embodiment includes an oxide film An insulating layer 170 may be further provided. The insulating layer 170 may be formed of an oxide film, a nitride film, an insulator, or the like. The insulating layer 170 is located between the second semiconductor layer 151 and the channel layer 140 of the light emitting structure 150 located in the second region 116.

이러한 채널층(140)은 오믹층(130)과 일부 중첩되어 형성될 수 있고, 결합층(112)상에 반사층(122)의 하부 전체에 걸쳐 형성될 수도 있다. The channel layer 140 may be partially overlapped with the ohmic layer 130 and may be formed over the entire lower surface of the reflective layer 122 on the bonding layer 112.

다시 말하면, 채널층(140)은 금속물질로 이루어질수 있으며, 금속물질로 이루어짐에 따라 접착력(adhesion)이 좋아지고, 전류제한층(180)(CBL:Current Blocking Layer)의 기능이 향상되는 효과가 있다. 전류제한층(180)은 상부의 전극패드(160)의 수직 하부에 위치할 수 있다. In other words, the channel layer 140 may be made of a metal material, and the adhesion between the channel layer 140 and the current limiting layer 180 (CBL: current blocking layer) . The current confinement layer 180 may be located vertically below the upper electrode pad 160.

기존 수직형 발광소자의 경우, 외부에 발광구조물(150)이 노출되어 있고, 이 때 활성층(152)측면이 노출되어 습기가 침투하여 발광소자의 효율을 감소시키는 문제점이 있었다.In the conventional vertical type light emitting device, the light emitting structure 150 is exposed to the outside, and the side surface of the active layer 152 is exposed at this time to penetrate moisture, thereby reducing the efficiency of the light emitting device.

실시예에 따른 채널층(140)은 보호층(190)을 사이에 두고, 발광구조물(150)하부의 측면에 위치한다. 따라서, 채널층(140)은 활성층(152)에 수분이 침투하는 현상을 방지할 수 있다. 또한, 기존에 채널층(140)의 상부로부터 발광 구조물(150)의 측면을 둘러싸고, 제2 반도체층(151)의 상부의 일부분까지 형성하였던 패시베이션막(passivation)을 형성하지 않아도 되는 장점이 있다. The channel layer 140 according to the embodiment is located on the side of the lower side of the light emitting structure 150 with the protective layer 190 therebetween. Therefore, the channel layer 140 can prevent moisture from penetrating into the active layer 152. In addition, there is an advantage in that a passivation film formed up to a portion of the upper portion of the second semiconductor layer 151 is not formed, surrounding the side surface of the light emitting structure 150 from the top of the channel layer 140.

또한, 반사층(122) 및 오믹층(124)의 외주부 측면부터 보호층(190)이 배치될 수 있다. 보호층(190)은, 절연체로 구성되어 금속 채널층(140)으로 인해 발생할 수 있는 제1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지할 수 있다. The protective layer 190 may be disposed on the outer peripheral side of the reflective layer 122 and the ohmic layer 124. The protection layer 190 may be formed of an insulator so as to prevent a short circuit between the first semiconductor layer 153 and the second semiconductor layer 151 that may occur due to the metal channel layer 140.

보호층(190)은 산화 실리콘(SiO2), 질화 실리콘(Si3N4), 산화 티탄(TiOx), Al2O3 등의 절연성 물질을 이용하여 형성할 수 있으며, 전극층(120)의 외주부 측면에서 발광구조물(150)의 단차부(155)와, 채널층(140)과 제2 반도체층(151)사이의 일부분에 위치할 수 있다. 보호층(190)은 전극층(120) 중 반사층(122)의 측면과 이격되어 배치될 수 있다. The protective layer 190 may be formed using an insulating material such as silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), titanium oxide (TiO x ), Al 2 O 3 , A step 155 of the light emitting structure 150 and a part of the channel layer 140 and the second semiconductor layer 151 on the outer peripheral side. The protective layer 190 may be disposed apart from the side surface of the reflective layer 122 in the electrode layer 120.

제2 영역(116)에 위치하는 채널층(140)중에서 보호층(190)이 위치하지 않아 제2 반도체층(151)과 접하는 채널층(140) 부분은 제2 반도체층(151)과 채널층(140)의 일함수차이로 인한 쇼트키 특성 또는 비오믹(Non- Ohmic)특성을 이용하여 제1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지할 수 있다. 이에 대해서는 상술한 바와 같다.The portion of the channel layer 140 that is in contact with the second semiconductor layer 151 because the protective layer 190 is not located in the channel layer 140 located in the second region 116 is formed in a portion of the second semiconductor layer 151, A short circuit between the first semiconductor layer 153 and the second semiconductor layer 151 can be prevented by using the Schottky characteristic or the non-Ohmic characteristic due to the difference in work function of the first semiconductor layer 140. This is as described above.

발광구조물(150)은 오믹층(124), 채널층(140) 및 보호층(190)에 접하며, 채널층(140)과 사이의 일부분 또는 전체에 형성된 보호층(190)과 접하여 위치할 수 있다. 발광구조물(150)은, 제1 반도체층(153) 및 제2 반도체층(151)을 포함할 수 있고, 제1 반도체층(153)과 제2 반도체층(151) 사이에 활성층(152)이 개재된 구성으로 이루어질 수 있다.The light emitting structure 150 is in contact with the ohmic layer 124, the channel layer 140 and the protective layer 190 and may be placed in contact with the protective layer 190 formed at a part or the entirety between the channel layer 140 and the channel layer 140 . The light emitting structure 150 may include a first semiconductor layer 153 and a second semiconductor layer 151. An active layer 152 may be interposed between the first semiconductor layer 153 and the second semiconductor layer 151 Can be made of an intervening structure.

제1 반도체층(153)은 p형 반도체층으로 구현되어, 활성층(152)에 정공을 주입할 수 있다. 예를 들어, p형 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The first semiconductor layer 153 is formed of a p-type semiconductor layer, and holes can be injected into the active layer 152. For example, the p-type semiconductor layer may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? And may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and p-type dopants such as Mg, Zn, Ca, Sr and Ba may be doped.

제1 반도체층(153)의 위에는 활성층(152)이 형성될 수 있다. 활성층(152)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer 152 may be formed on the first semiconductor layer 153. The active layer 152 is a region where electrons and holes are recombined. As the electrons and the holes recombine, the active layer 152 transits to a low energy level and can generate light having a wavelength corresponding thereto.

활성층(152)은 예를 들어, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다. The active layer 152 includes a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) And may be formed of a single quantum well structure or a multi quantum well (MQW) structure.

따라서, 더 많은 전자가 양자우물의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.Therefore, more electrons are collected at the lower energy level of the quantum well, and as a result, the recombination probability of electrons and holes increases, and the luminous efficiency can be improved. It may also include a quantum wire structure or a quantum dot structure.

도 1에 도시된 바와 같이 제1 반도체층(153) 및 활성층(152)의 양측면에는 채널층(140)이 배치되고, 채널층(140)과의 사이에는 보호층(190)이 추가로 배치될 수 있다.1, a channel layer 140 is disposed on both sides of the first semiconductor layer 153 and the active layer 152, and a protective layer 190 is further disposed between the channel layer 140 and the first semiconductor layer 153 and the active layer 152 .

기존의 발광소자(100)의 경우, 활성층(152)이 외부에 노출되어, 수분이 침투할 수 있었으나, 실시예는 채널층(140) 및 보호층(190)이 위치하여, 활성층(152)으로의 수분침투를 방지할 수 있는 효과가 있다. In the conventional light emitting device 100, the active layer 152 is exposed to the outside and moisture can permeate. However, in the embodiment, the channel layer 140 and the protective layer 190 are located, It is possible to prevent penetration of water into the water.

활성층(152) 위에는 제2 반도체층(151)이 형성될 수 있다. 또한 제2 반도체층(151)의 위에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 또는 p형 반도체층으로 구현될 수 있다. The second semiconductor layer 151 may be formed on the active layer 152. A third semiconductor layer (not shown) may also be formed on the second semiconductor layer 151. Here, the third semiconductor layer may be formed of an n-type or p-type semiconductor layer.

제2 반도체층(151)은, 활성층(152)에 전자를 제공할 수 있으며 제2 반도체층(151)은 n형 반도체층으로만 형성되거나, n형 반도체층 아래에 언도프드 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다.The second semiconductor layer 151 may provide electrons to the active layer 152 and the second semiconductor layer 151 may be formed only of the n-type semiconductor layer, or an undoped semiconductor layer ), But it is not limited thereto.

예를 들어, n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.For example, the n-type semiconductor layer may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and n-type dopants such as Si, Ge and Sn can be doped.

언도프드 반도체층(미도시)은 n형 반도체층의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 n형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 n형 반도체층과 같다.The undoped semiconductor layer (not shown) is a layer formed for improving the crystallinity of the n-type semiconductor layer. The n-type semiconductor layer (not shown) has a lower electrical conductivity than the n- Respectively.

예컨대, 1500℃의 성장온도에서 버퍼층(미도시) 상에 NH3와 트리메탈 갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 반도체층이 형성된다. NH 3 and trimetal gallium (TMGa) are supplied to a buffer layer (not shown) at a growth temperature of, for example, 1500 ° C. to form an undoped semiconductor layer having a predetermined thickness without a dopant.

제2 반도체층(151)은 NH3, TMGa, Si와 같은 n형 도펀트를 포함한 사일렌(SiH4) 가스를 공급하여 형성할 수 있으며, 다층막으로 형성할 수 있고, 클래드층이 더 포함될 수 있다.The second semiconductor layer 151 may be formed by supplying a SiH 4 gas containing an n-type dopant such as NH 3 , TMGa or Si, or may be formed as a multilayer film, and may further include a clad layer .

한편, 제2 반도체층(151) 상부의 일부분에는 니켈(Ni) 등으로 전극패드(160)가 형성될 수 있고, 제2 반도체층(151)상부의 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(158)을 형성해 줄 수 있다. 전극패드(160)는 요철(158)상에 위치할 수도 있고, 요철(158)이 형성되지 않은 제2 반도체층(151) 상부에 위치할 수도 있다. 요철(158)이 형성되는 형태는 도 1 내지 도 4에 도시한 형태로 한정되지 않으며, 소정의 식각방법을 이용하여, 요철(158)을 형성할 수 있다. An electrode pad 160 may be formed of Ni or the like on a portion of the upper portion of the second semiconductor layer 151 and may be formed on a portion of the upper surface of the second semiconductor layer 151 Thereby forming concavities and convexities 158 for improving light extraction efficiency. The electrode pad 160 may be located on the concave and convexities 158 or on the second semiconductor layer 151 where the concavities and convexities 158 are not formed. The shape in which the irregularities 158 are formed is not limited to the shapes shown in Figs. 1 to 4, and the irregularities 158 can be formed using a predetermined etching method.

한편, 형성되는 전극패드(160)는 전류제한층(180)(CBL:Current Blocking Layer)(미도시)의 위치에 대응하는 것이 바람직하다. 즉, 전류제한층(180)이 전극패드(160)의 위치에 대응하도록 형성됨으로써, 전극패드(160)를 통해 제공되는 전자가 전극패드(160)의 하부에만 밀집되는 군집현상을 방지할 수 있다.Meanwhile, it is preferable that the electrode pad 160 to be formed corresponds to the position of a current blocking layer (CBL) (not shown). That is, since the current confinement layer 180 is formed to correspond to the position of the electrode pad 160, it is possible to prevent a crowded phenomenon that electrons provided through the electrode pad 160 are concentrated only in the lower portion of the electrode pad 160 .

즉, 전극패드(160)의 위치에 적어도 일부분이 대응하도록 발광 구조물(150)의 타면에는 전류제한층(180)이 형성될 수 있다. 또한, 전극층(120)에는 전류제한층(180)의 적어도 일부분과 대응하도록 홈이 형성될 수 있다.That is, the current limiting layer 180 may be formed on the other surface of the light emitting structure 150 so that at least a portion of the electrode pad 160 corresponds to the electrode pad 160. In addition, the electrode layer 120 may be formed with a groove corresponding to at least a part of the current confining layer 180.

이러한 전류제한층(180)은 이산화규소(SiO2) 및 산화알루미늄(Al2O3)을 포함하는 적어도 2개의 층으로 형성될 수 있다. The current confining layer 180 may be formed of at least two layers including silicon dioxide (SiO 2 ) and aluminum oxide (Al 2 O 3 ).

전류제한층(180)은 전류가 흐르지 않는 이산화규소(SiO2)로 구성될 수 있으나, 소정의 금속으로도 구성될 수 있으며, 이에 한정하지 않는다.The current confining layer 180 may be made of silicon dioxide (SiO 2 ) that does not conduct current, but may be formed of any metal, but is not limited thereto.

한편, 상술한 제1 반도체층(153), 활성층(152) 및 제2 반도체층(151)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지 않는다.The first semiconductor layer 153, the active layer 152 and the second semiconductor layer 151 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma May be formed by a method such as chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), sputtering, or the like But is not limited thereto.

도 3 및 도 4는 도 1 및 도 2과 다른 실시예를 도시한 것으로, 발광 구조물(150)은 도 1에서 상술한 바와 같이 제1 반도체층(153), 활성층(152) 및 제2 반도체층(151)을 포함한다.1 and 2, the light emitting structure 150 includes a first semiconductor layer 153, an active layer 152, and a second semiconductor layer 152. The first semiconductor layer 153, the active layer 152, (151).

도 3 및 도 4를 참조하여 설명하면, 실시예의 발광구조물(150)은 제2 영역(116)의 일부분에 제1 반도체층(153)부터 제2 반도체층(151)의 내측 일부까지 적어도 하나의 홈(157)을 가질 수 있다. 구체적으로, 제1 영역(114)을 제외한 제 2 영역(116)에 위치하는 발광 구조물은, 제1 반도체층(153)부터 활성층(152)을 지나 제2 반도체층(151)의 내측 일부까지 형성되어 위치하는 홈(157)을 구비할 수 있다.3 and 4, the light emitting structure 150 of the embodiment includes at least one first semiconductor layer 153 and a second semiconductor layer 151 in a part of the second region 116 from the first semiconductor layer 153 to the inner portion of the second semiconductor layer 151 And may have a groove 157. The light emitting structure located in the second region 116 except for the first region 114 is formed from the first semiconductor layer 153 through the active layer 152 to the inner portion of the second semiconductor layer 151 (Not shown).

채널층(140)은 지지기판(110)과 반사층(122) 사이에 위치하고, 발광 구조물(150)의 홈(157)부분에도 위치하여, 보호층(190)이 배치되는 부분을 제외하고, 제1 반도체층(153), 활성층(152), 및 제2 반도체층(151)에 접할 수 있다. 홈(157)의 일부 또는 전부에는 채널층(140)과 발광구조물(150)과의 사이에 보호층(190)이 위치할 수 있다.The channel layer 140 is located between the supporting substrate 110 and the reflective layer 122 and is also located in the groove 157 of the light emitting structure 150. The channel layer 140 includes a first The semiconductor layer 153, the active layer 152, and the second semiconductor layer 151 can be contacted. The passivation layer 190 may be positioned between the channel layer 140 and the light emitting structure 150 on part or all of the trench 157.

한편, 일함수는 개념상 소자 내부의 전자를 진공중으로 내보내기 위해 필요한 에너지라고 볼 수 있으며, 에너지 준위상으로는 진공상태의 에너지준위와 페르미준위(Fermi Energy Level)와의 차이이다. 반도체의 일함수(Work Function)는 도핑된 도펀트에 따라 달라지게 된다. On the other hand, the work function can be regarded as an energy required to transmit electrons in the device into the vacuum in concept, and the energy level is the difference between the energy level in the vacuum state and the Fermi energy level. The work function of the semiconductor depends on the dopant doped.

즉, 도핑된 도펀트의 양 또는 종류에 따라, 반도체층 및 채널층(140)과의 결합에서 에너지 장벽(Energy Barrier)의 크기가 달라질 수 있다. That is, depending on the amount or type of the doped dopant, the energy barriers may vary in size between the semiconductor layer and the channel layer 140.

일 예로, 알루미늄(Al)의 페르미 준위(Fermi Energy Level)는 n형 반도체의 페르미 준위보다 낮고, p형 반도체의 페르미 준위보다 높다. 따라서, p형 반도체의 일함수(Work Function)가 더 크다. 페르미 준위(Fermi Energy Level)는 절대온도 0K에서 가전자의 에너지 준위를 말한다. For example, the Fermi energy level of aluminum (Al) is lower than the Fermi level of the n-type semiconductor and higher than the Fermi level of the p-type semiconductor. Therefore, the work function of the p-type semiconductor is larger. The Fermi energy level refers to the energy level of the electrons at an absolute temperature of 0K.

일예로, 알루미늄(Al) 또는 알루미늄(Al)합금의 일함수는 p형 반도체보다 작으며, n형 반도체보다 크다. 알루미늄(Al) 또는 알루미늄(Al)합금으로 구성된 채널층(140)과 n형 및 p형 반도체층은 모두 쇼트키 접촉을 하게 된다. For example, the work function of an aluminum (Al) or aluminum (Al) alloy is smaller than that of a p-type semiconductor and larger than that of an n-type semiconductor. The channel layer 140 composed of an aluminum (Al) or aluminum (Al) alloy and the n-type and p-type semiconductor layers all undergo Schottky contact.

알루미늄(Al)은 일 실시예에 불과하며, 금속의 일함수가 n형 반도체보다 높고, p형 반도체보다 낮다면 n형 반도체 및 p형 반도체와 접하는 경우 쇼트키컨택하게 되어 채널층(140)과 반도체층간의 쇼트를 방지할 수 있다. 따라서, 일함수가 n형 반도체보다 높고, p형 반도체보다 낮은 어떠한 금속도 채널층(140)을 구성하는 금속으로 사용할 수 있다. If the work function of the metal is higher than that of the n-type semiconductor and lower than that of the p-type semiconductor, aluminum (Al) is in Schottky contact with the n-type semiconductor and the p-type semiconductor, A short circuit between the semiconductor layers can be prevented. Therefore, any metal whose work function is higher than that of the n-type semiconductor and lower than that of the p-type semiconductor can be used as the metal constituting the channel layer 140. [

참고로, n형 반도체 및 p형 반도체의 일함수는 도핑의 정도에 따라 조절이 가능하며, 금속의 일함수를 표로 나타내면,For reference, the work function of the n-type semiconductor and the p-type semiconductor can be adjusted according to the degree of doping,

ElementElement eVeV ElementElement eVeV ElementElement eVeV ElementElement eVeV ElementElement eVeV ElementElement eVeV AgAg 4.264.26 AlAl 4.284.28 AsAs 3.753.75 AuAu 5.15.1 BB 4.454.45 BaBa 2.72.7 BeBe 4.984.98 BiBi 4.224.22 CC 55 CaCa 2.872.87 CdCD 4.224.22 CeCe 2.92.9 CoCo 55 CrCr 4.54.5 CsCs 2.142.14 CuCu 4.654.65 EuEu 2.52.5 FeFe 4.54.5 GaGa 4.24.2 GdGd 3.13.1 HfHf 3.93.9 HgHg 4.494.49 InIn 4.124.12 IrIr 5.275.27 KK 2.32.3 LaLa 3.53.5 LiLi 2.92.9 LuLu 3.33.3 MgMg 3.663.66 MnMn 4.14.1 MoMo 4.64.6 NaNa 2.752.75 NbNb 4.34.3 NdNd 3.23.2 NiNi 5.155.15 OsOs 4.834.83 PbPb 4.254.25 PtPt 5.655.65 RbRb 2.162.16 ReRe 4.964.96 RhRh 4.984.98 RuRu 4.714.71 SbSb 4.554.55 ScSc 3.53.5 SeSe 5.95.9 SiSi 4.854.85 SmSm 2.72.7 SnSn 4.424.42 SrSr 2.592.59 TaTa 4.254.25 TbTb 33 TeTe 4.954.95 ThTh 3.43.4 TiTi 4.334.33 TlTl 3.843.84 UU 3.633.63 VV 4.34.3 WW 4.554.55 YY 3.13.1 ZnZn 4.334.33 ZrZr 4.054.05

와 같다. n형 반도체의 일함수가 대략 3eV, p형 반도체의 일함수가 대략 6내지 8eV라 하면, 3eV에서 8eV사이의 일함수 값을 갖는 금속인 경우 채널층(140)을 구성하는 금속으로 사용할 수 있다. . When the work function of the n-type semiconductor is approximately 3 eV and the work function of the p-type semiconductor is approximately 6 to 8 eV, it can be used as the metal constituting the channel layer 140 in the case of a metal having a work function value of 3 eV to 8 eV .

구체적으로, 제2 반도체층(151)이 n형 반도체층일 경우 n형 반도체의 일함수(Φn)보다 채널층(140)의 일함수(Φm)가 더 크다. 또한, 제2 반도체층(151)이 p형 반도체일 경우 제2 반도체층(151)의 일함수(Φp)가 채널층(140)의 일함수(Φm) 보다 크다. Specifically, when the second semiconductor layer 151 is an n-type semiconductor layer, the work function? M of the channel layer 140 is larger than the work function? N of the n-type semiconductor. The work function? P of the second semiconductor layer 151 is larger than the work function? M of the channel layer 140 when the second semiconductor layer 151 is a p-type semiconductor.

채널층(140)과 제1 반도체층 및 제2 반도체층이 쇼트키 컨택을 하고 있는경우, 채널층(140)내의 전자가 전위 장벽층을 넘어 반도체층 방향으로 이동할 수 없고, 정공 또한 반대 방향으로 이동할 수 없으므로 전류가 흐를 수 없다.When the channel layer 140 and the first semiconductor layer and the second semiconductor layer make Schottky contact, electrons in the channel layer 140 can not move in the direction of the semiconductor layer beyond the potential barrier layer, Current can not flow because it can not move.

한편, 채널층(140)과 제 1 반도체층(153) 또는 채널층(140)과 제 2 반도체층(151)간의 쇼트키 특성 혹은 비오믹(Non-Ohmic)특성을 향상시키기 위하여, 반도체층 계면에서의 산소 플라즈마 처리 혹은 표면 에칭공정이 추가로 이루어질 수 있다. 반도체층 계면에서의 산화막, 질화막, 절연체 등의 절연층(미도시)이 위치할 수 있다. On the other hand, in order to improve Schottky property or non-Ohmic characteristic between the channel layer 140 and the first semiconductor layer 153 or between the channel layer 140 and the second semiconductor layer 151, An oxygen plasma treatment or a surface etching process may be additionally performed. An insulating layer (not shown) such as an oxide film, a nitride film, and an insulator at the interface of the semiconductor layer may be located.

보호층(190)은 전극층(130)의 외주부 측면부터 홈(157)의 전부 또는 일부에 배치될 수 있다. 홈(157)의 일측면에 보호층(190)이 위치함에 따라, 채널층(140)과 발광 구조물(150)사이의 일부를 절연할 수 있다. 보호층(190)은 제1 반도체층(153)과 제2 반도체층(151)의 쇼트를 방지할 수 있다.The protective layer 190 may be disposed on all or a part of the groove 157 from the outer peripheral side surface of the electrode layer 130. A part of the channel layer 140 and the part between the light emitting structure 150 can be insulated as the protective layer 190 is located on one side of the groove 157. The protection layer 190 can prevent the first semiconductor layer 153 and the second semiconductor layer 151 from being short-circuited.

한편, 도시하지는 않았으나, 발광 구조물(150)의 위에 배치된 버퍼층(미도시)을 제거해 줄 수 있다. 이때 버퍼층(미도시)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.On the other hand, although not shown, a buffer layer (not shown) disposed on the light emitting structure 150 can be removed. At this time, the buffer layer (not shown) may be removed by a dry or wet etching method or a polishing process.

도 5는 채널층과 n형 반도체층의 쇼트키 효과를 도시한 도이다.5 is a diagram showing the Schottky effect of the channel layer and the n-type semiconductor layer.

도 5(a)에 도시한 바와 같이, 실시예에 따르면 채널층(140)을 구성하는 금속의 페르미 준위(Fermi Energy Level)(Efm)는 n형 반도체층의 페르미 준위(Efn)보다 낮다. 페르미 준위(Fermi Energy Level)는 절대온도 0K에서 가전자의 에너지 준위를 말한다. As shown in FIG. 5A, according to the embodiment, the Fermi energy level Efm of the metal constituting the channel layer 140 is lower than the Fermi level Efn of the n-type semiconductor layer. The Fermi energy level refers to the energy level of the electrons at an absolute temperature of 0K.

또한, 채널층(140)을 구성하는 금속의 일함수(Φm) 가 n형 반도체의 일함수(Φn)보다 크다. Also, the work function? M of the metal constituting the channel layer 140 is larger than the work function? N of the n-type semiconductor.

일함수는 개념 상 소자 내부의 전자를 진공중으로 내보내기 위해 필요한 에너지라고 볼 수 있으며, 에너지 준위상으로는 진공상태의 에너지준위와 페르미준위(Fermi Energy Level)와의 차이이다. 반도체의 일함수(Work Function)는 도핑된 도펀트에 따라 달라지게 된다. The work function can be considered as the energy required to transfer the electrons in the device into the vacuum in concept, and the energy level is the difference between the energy level in the vacuum state and the Fermi energy level. The work function of the semiconductor depends on the dopant doped.

즉, 도핑된 도펀트의 양 또는 종류에 따라, 채널층(140)과의 결합에서 에너지 장벽(Energy Barrier)의 크기가 달라질 수 있다. That is, depending on the amount or type of the doped dopant, the size of the energy barrier in coupling with the channel layer 140 may vary.

도 5(b)는 일함수의 차이에 따른 쇼트키 장벽(Schottky Barrier)에 대해 도시한 것이다. 쇼트키 장벽의 형성으로 인하여, n형 반도체가 갖는 전자가 전위 장벽층을 넘을 수 없게 되어, 채널층(140)방향으로 이동할 수 없게 된다. 따라서, 정공은 반대 방향으로 이동할 수 없고, 전기 흐름을 생성할 수 없다.5 (b) shows a Schottky barrier according to the difference in work function. The electrons of the n-type semiconductor can not cross the potential barrier layer due to the formation of the Schottky barrier, and can not move in the direction of the channel layer 140. Therefore, holes can not move in the opposite direction and can not generate an electric current.

도 6은 채널층과 p형 반도체층의 쇼트키 효과를 도시한 도이다.6 is a diagram showing the Schottky effect of the channel layer and the p-type semiconductor layer.

도 6(a)은 채널층(140)을 구성하는 금속과 p형 반도체의 페르미준위(Efm, Efp)와 일함수(Work Fuction)의 크기를 도시한 것이다. 금속의 페르미준위(Efm)는 p형 반도체의 페르미준위(Efp)보다 높으며, 금속의 일함수(Φm)는 p형 반도체의 일함수(Φp)보다 낮다. 일함수 차이가 클수록 쇼트키 장벽의 크기가 커지게 되고, 도 6(b)에 도시한 바와 같이 쇼트키 장벽의 크기가 크게 되면 채널층(140)의 금속이 갖는 전자가 전위 장벽을 넘을 수 없게 되어, p형 반도체방향으로 이동할 수 없게 된다. 따라서, 정공은 반대방향으로 이동할 수 없고, 전기 흐름을 생성할 수 없다.6 (a) shows the Fermi level (Efm, Efp) and the work function of the metal constituting the channel layer 140 and the p-type semiconductor. The Fermi level Efm of the metal is higher than the Fermi level Efp of the p-type semiconductor, and the work function? M of the metal is lower than the work function? P of the p-type semiconductor. As the Schottky barrier increases in size as shown in FIG. 6 (b), the electrons of the metal in the channel layer 140 can not exceed the potential barrier And can not move in the direction of the p-type semiconductor. Therefore, holes can not move in the opposite direction and can not generate an electric current.

도 7은 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면을 도시한 단면도이다.7 is a cross-sectional view illustrating a light emitting device package including the light emitting device according to the embodiment.

도 7을 참조하면, 실시예에 따른 발광소자 패키지(200)는 캐비티가 형성된 몸체(210), 몸체(210)의 바닥면에 실장된 광원부(220) 및 캐비티에 충진되는 수지층(230)를 포함할 수 있고, 수지층(230)은 형광체(240)를 포함할 수 있다.7, the light emitting device package 200 according to the embodiment includes a body 210 having a cavity, a light source 220 mounted on a bottom surface of the body 210, and a resin layer 230 filled in the cavity. And the resin layer 230 may include the fluorescent material 240.

몸체(210)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(210)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The body 210 may be made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), liquid crystal polymer (PSG), polyamide 9T ), new geo-isotactic polystyrene (SPS), metal materials, sapphire (Al 2 O 3), beryllium oxide (BeO), is a printed circuit board (PCB, printed circuit board), it may be formed of at least one of ceramic. The body 210 may be formed by injection molding, etching, or the like, but is not limited thereto.

몸체(210)의 내측면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 광원부(220)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the body 210 may be formed with an inclined surface. The reflection angle of the light emitted from the light source 220 can be changed according to the angle of the inclined surface, and thus the directivity angle of the light emitted to the outside can be controlled.

몸체(210)에 형성되는 캐비티를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 특히 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.The shape of the cavity formed in the body 210 may be circular, rectangular, polygonal, elliptical, or the like, and may be a curved shape, but is not limited thereto.

광원부(220)는 몸체(210)의 바닥면에 실장되며, 일 예로 광원부(220)는 도 1에서 도시하고 설명한 발광 소자일 수 있다. 발광 소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자는 한 개 이상 실장될 수 있다.The light source unit 220 is mounted on the bottom surface of the body 210. For example, the light source unit 220 may be the light emitting device shown in FIG. The light emitting device may be, for example, a colored light emitting device that emits light such as red, green, blue, or white, or a UV (Ultra Violet) light emitting device that emits ultraviolet light. In addition, one or more light emitting elements can be mounted.

한편, 실시예에 따른 발광소자는 도 1 내지 도 4에서 설명한 바와 같이, 반도체층과의 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.Meanwhile, as described in FIGS. 1 to 4, the light emitting device according to the embodiment has a metal channel layer 140 having good adhesion to the semiconductor layer, and can prevent a short circuit between the semiconductor layers.

한편, 몸체(210)는 제1 전극(252) 및 제2 전극(254)을 포함할 수 있다. 제1 전극(252) 및 제2 전극(254)은 광원부(220)와 전기적으로 연결되어 광원부(220)에 전원을 공급할 수 있다.Meanwhile, the body 210 may include a first electrode 252 and a second electrode 254. The first electrode 252 and the second electrode 254 may be electrically connected to the light source unit 220 to supply power to the light source unit 220.

제1 전극(252) 및 제2 전극(254)은 서로 전기적으로 분리되며, 광원부(220)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(220)에서 발생된 열을 외부로 배출시킬 수 있다.The first electrode 252 and the second electrode 254 are electrically separated from each other and can reflect light generated from the light source unit 220 to increase the light efficiency and further reduce heat generated from the light source unit 220 to the outside .

도 7에는 광원부(220)가 제2 전극(254) 상에 설치되고, 제1 전극(252)에는 와이어로 본딩된 것을 도시하나, 이에 한정되지 않으며, 광원부(220)와 제1 전극(252) 및 제2 전극(254)은 와이어 본딩 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.7 illustrates that the light source unit 220 is mounted on the second electrode 254 and the first electrode 252 is bonded to the first electrode 252 by a wire. However, the light source unit 220 and the first electrode 252 are not limited thereto. And the second electrode 254 may be electrically connected by a wire bonding method, a flip chip method, or a die bonding method.

이러한 제1 전극(252) 및 제2 전극(254)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(252) 및 제2 전극(254)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 252 and the second electrode 254 may be formed of a metal material such as titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum Ta, Pt, Sn, Ag, P, Al, Pd, Co, Si, Ge, Ge), hafnium (Hf), ruthenium (Ru), and iron (Fe). The first electrode 252 and the second electrode 254 may have a single-layer structure or a multi-layer structure, but the present invention is not limited thereto.

수지층(230)은 캐비티에 충진될 수 있으며, 형광체(240)를 포함할 수 있다. 수지층(230)은 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The resin layer 230 may be filled in the cavity and may include the phosphor 240. The resin layer 230 may be formed of a transparent silicon, epoxy, or other resin material, and may be filled in the cavity and then formed by ultraviolet ray or thermal curing.

형광체(240)는 광원부(220)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자패키지(200)가 백색광을 구현하도록 할 수 있다.The phosphor 240 may be selected according to the wavelength of the light emitted from the light source 220 so that the light emitting device package 200 may emit white light.

수지층(230)에 포함되어 있는 형광체(240)는 광원부(220)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor 240 included in the resin layer 230 may be a blue light emitting phosphor, a blue light emitting fluorescent substance, a green light emitting fluorescent substance, a yellow green light emitting fluorescent substance, a yellow light emitting fluorescent substance, a yellow red light emitting fluorescent substance, An orange light-emitting fluorescent substance, and a red light-emitting fluorescent substance may be applied.

즉, 형광체(240)는 광원부(220)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 광원부(220)가 청색 발광 다이오드이고 형광체(240)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자패키지(200)는 백색 빛을 제공할 수 있다. That is, the phosphor 240 is excited by the light having the first light emitted from the light source 220 to generate the second light. For example, when the light source unit 220 is a blue light emitting diode and the phosphor 240 is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and blue light and blue light The light emitting device package 200 can provide white light as the yellow light generated by the excitation of the light emitting device package 200 is mixed.

이와 유사하게, 광원부(220)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체(240)를 혼용하는 경우, 광원부(220)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the light source unit 220 is a green light emitting diode, the magenta phosphor or the blue and red phosphors 240 are mixed. When the light source unit 220 is a red light emitting diode, a cyan phosphor or a blue phosphor and a blue phosphor are used. For example, a case where they are mixed.

이러한 형광체(240)는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 것일 수 있다.The fluorescent material 240 may be a known material such as YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.

도 8a는 실시예에 따른 조명장치를 도시한 사시도이며, 도 8b는 도 8a의 조명장치의 A-A' 단면을 도시한 단면도이다.FIG. 8A is a perspective view showing a lighting device according to the embodiment, and FIG. 8B is a cross-sectional view showing a cross section taken along line A-A 'of the lighting device of FIG. 8A.

이하에서는, 실시 예에 따른 조명장치(300)의 형상을 보다 상세히 설명하기 위해, 조명장치(300)의 길이방향(Z)과, 길이방향(Z)과 수직인 수평방향(Y), 그리고 길이방향(Z) 및 수평방향(Y)과 수직인 높이방향(X)으로 설명하기로 한다.In order to describe the shape of the illumination device 300 according to the embodiment in detail, the longitudinal direction Z of the illumination device 300, the horizontal direction Y perpendicular to the longitudinal direction Z, The direction Z and the horizontal direction Y and the vertical direction X perpendicular to the horizontal direction Y will be described.

즉, 도 8b는 도 8a의 조명장치(300)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.That is, FIG. 8B is a sectional view of the lighting device 300 of FIG. 8A cut in the longitudinal direction Z and the height direction X and viewed in the horizontal direction Y. FIG.

도 8a 및 도 8b를 참조하면, 조명장치(300)는 몸체(310), 몸체(310)와 체결되는 커버(330) 및 몸체(310)의 양단에 위치하는 마감캡(350)을 포함할 수 있다.8A and 8B, the lighting device 300 may include a body 310, a cover 330 coupled to the body 310, and a finishing cap 350 positioned at opposite ends of the body 310 have.

몸체(310)의 하부면에는 발광소자모듈(340)이 체결되며, 몸체(310)는 발광 소자(344)에서 발생된 열이 몸체(310)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.The light emitting device module 340 is coupled to the lower surface of the body 310 and the body 310 is electrically and thermally conductive so that heat generated from the light emitting device 344 can be emitted to the outside through the upper surface of the body 310. [ It can be formed of a metal material having excellent heat dissipation effect.

발광소자 패키지(344)는 PCB기판(342) 상에 다색, 다열로 실장될 수 있어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB기판(342)으로는 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting device package 344 can be mounted in a multi-color, multi-row manner on the PCB substrate 342 to form an array. The light emitting device package 344 can be mounted at equal intervals or can be mounted with various distances as needed, . As the PCB substrate 342, MCPCB (Metal Core PCB) or FR4 material PCB can be used.

한편, 발광소자 패키지(344)에 포함되는 발광소자는 도 1 내지 도 4에서 설명한 바와 같이, 반도체층과의 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.1 to 4, the light emitting device included in the light emitting device package 344 includes a metal channel layer 140 having good adhesiveness to the semiconductor layer, and prevents a short circuit between the semiconductor layers .

커버(330)는 몸체(310)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 330 may be formed in a circular shape so as to surround the lower surface of the body 310, but is not limited thereto.

커버(330)는 내부의 발광소자모듈(340)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(330)는 발광소자 패키지(344)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 330 protects the internal light emitting element module 340 from foreign substances or the like. In addition, the cover 330 may include diffusion particles to prevent glare of light generated in the light emitting device package 344 and uniformly emit light to the outside, and may include at least one of an inner surface and an outer surface of the cover 330 A prism pattern or the like may be formed on one side. Further, the phosphor may be coated on at least one of the inner surface and the outer surface of the cover 330.

한편, 발광소자 패키지(344)에서 발생한 광은 커버(330)를 통해 외부로 방출되므로 커버(330)는 광투과율이 우수하여야하며, 발광 소자에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(330)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.On the other hand, since the light emitted from the light emitting device package 344 is emitted to the outside through the cover 330, the cover 330 should have a high light transmittance and a sufficient heat resistance to withstand the heat generated by the light emitting device The cover 330 may be formed of a material including polyethylene terephthalate (PET), polycarbonate (PC), or polymethyl methacrylate (PMMA).

마감캡(350)은 몸체(310)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(350)에는 전원핀(352)이 형성되어 있어, 실시예에 따른 조명장치(300)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.The finishing cap 350 is located at both ends of the body 310 and can be used for sealing the power supply unit (not shown). In addition, the finishing cap 350 is provided with the power pin 352, so that the lighting device 300 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 9은 실시예에 따른 액정표시장치의 분해 사시도이다.9 is an exploded perspective view of a liquid crystal display device according to an embodiment.

도 9은 에지-라이트 방식으로, 액정 표시 장치(400)는 액정표시패널(410)과 액정표시패널(410)로 빛을 제공하기 위한 백라이트 유닛(470)을 포함할 수 있다.9, the liquid crystal display device 400 may include a liquid crystal display panel 410 and a backlight unit 470 for providing light to the liquid crystal display panel 410 in an edge-light manner.

액정표시패널(410)은 백라이트 유닛(470)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(410)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(412) 및 박막 트랜지스터 기판(414)을 포함할 수 있다.The liquid crystal display panel 410 can display an image using the light provided from the backlight unit 470. The liquid crystal display panel 410 may include a color filter substrate 412 and a thin film transistor substrate 414 facing each other with a liquid crystal therebetween.

컬러 필터 기판(412)은 액정표시패널(410)을 통해 디스플레이 되는 화상의 색을 구현할 수 있다.The color filter substrate 412 can realize the color of the image to be displayed through the liquid crystal display panel 410.

박막 트랜지스터 기판(414)은 구동 필름(417)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(418)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(414)은 인쇄회로기판(418)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(418)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 414 is electrically connected to a printed circuit board 418 on which a plurality of circuit components are mounted through a driving film 417. The thin film transistor substrate 414 may apply a driving voltage provided from the printed circuit board 418 to the liquid crystal in response to a driving signal provided from the printed circuit board 418.

박막 트랜지스터 기판(414)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 414 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(470)은 빛을 출력하는 발광소자모듈(420), 발광소자모듈(420)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(410)로 제공하는 도광판(430), 도광판(430)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(450, 466, 464) 및 도광판(430)의 후방으로 방출되는 빛을 도광판(430)으로 반사시키는 반사 시트(440)로 구성된다.The backlight unit 470 includes a light emitting device module 420 that outputs light, a light guide plate 430 that changes the light provided from the light emitting device module 420 into a surface light source to provide the light to the liquid crystal display panel 410, A plurality of films 450, 466 and 464 for uniforming the luminance distribution of the light provided from the light guide plate 430 and improving the vertical incidence property and a reflective sheet 430 for reflecting the light emitted to the rear of the light guide plate 430 to the light guide plate 430 440).

발광소자 모듈(420)은 복수의 발광소자 패키지(424)와 복수의 발광 소자패키지 (424)가 실장되어 어레이를 이룰 수 있도록 PCB기판(422)을 포함할 수 있다.The light emitting device module 420 may include a PCB substrate 422 for mounting a plurality of light emitting device packages 424 and a plurality of light emitting device packages 424 to form an array.

발광소자 패키지(424)에 포함되는 발광소자는 도 1 내지 도 4에서 설명한 바와 같이, 반도체층과의 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.The light emitting device included in the light emitting device package 424 has a metal channel layer 140 having good adhesiveness to the semiconductor layer as described with reference to FIGS. 1 to 4, and can prevent a short circuit between the semiconductor layers .

한편, 백라이트유닛(470)은 도광판(430)으로부터 입사되는 빛을 액정 표시 패널(410) 방향으로 확산시키는 확산필름(466)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(450)으로 구성될 수 있으며, 프리즘필름(450)를 보호하기 위한 보호필름(464)을 포함할 수 있다.The backlight unit 470 includes a diffusion film 466 for diffusing light incident from the light guide plate 430 toward the liquid crystal display panel 410 and a prism film 450 for enhancing vertical incidence by condensing the diffused light. And may include a protective film 464 for protecting the prism film 450.

도 10은 실시예에 따른 액정표시장치의 분해 사시도이다. 다만, 도 9에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.10 is an exploded perspective view of a liquid crystal display device according to an embodiment. However, the parts shown and described in Fig. 9 are not repeatedly described in detail.

도 10은 직하 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.10, the liquid crystal display device 500 may include a liquid crystal display panel 510 and a backlight unit 570 for providing light to the liquid crystal display panel 510 in a direct lowering manner.

액정표시패널(510)은 도 9에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 510 is the same as that described with reference to FIG. 9, detailed description is omitted.

백라이트 유닛(570)은 복수의 발광소자모듈(523), 반사시트(524), 발광소자모듈(523)과 반사시트(524)가 수납되는 하부 섀시(530), 발광소자모듈(523)의 상부에 배치되는 확산판(540) 및 다수의 광학필름(560)을 포함할 수 있다.The backlight unit 570 includes a plurality of light emitting element modules 523, a reflective sheet 524, a lower chassis 530 housing the light emitting element module 523 and the reflective sheet 524, A plurality of optical films 560, and a diffuser plate 540 disposed on the diffuser plate 540. [

발광소자모듈(523)은 복수의 발광 소자 패키지(522)가 실장되어 어레이를 이룰 수 있도록 PCB기판(521)을 포함할 수 있다.The light emitting device module 523 may include a PCB substrate 521 so that a plurality of light emitting device packages 522 may be mounted to form an array.

발광소자 패키지(522)에 포함되는 발광소자는 도 1 내지 도 4에서 설명한 바와 같이, 반도체층과의 접착력(Adhesion)이 좋은 금속채널층(140)을 구비하면서도 반도체층간의 쇼트를 방지할 수 있다.The light emitting device included in the light emitting device package 522 may have a metal channel layer 140 having good adhesiveness to the semiconductor layer as described with reference to FIGS. 1 to 4, .

반사 시트(524)는 발광소자 패키지(522)에서 발생한 빛을 액정표시패널(510)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflection sheet 524 reflects light generated from the light emitting device package 522 in a direction in which the liquid crystal display panel 510 is positioned, thereby improving light utilization efficiency.

한편, 발광소자모듈(523)에서 발생한 빛은 확산판(540)에 입사하며, 확산판(540)의 상부에는 광학 필름(560)이 배치된다. 광학 필름(560)은 확산 필름(566), 프리즘필름(550) 및 보호필름(564)를 포함하여 구성된다.The light generated from the light emitting device module 523 is incident on the diffusion plate 540 and the optical film 560 is disposed on the diffusion plate 540. The optical film 560 includes a diffusion film 566, a prism film 550, and a protective film 564.

즉, 실시 예에 따른 발광소자는 패키지 내에 실장될 수 있으며, 발광소자가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.That is, the light emitting device according to the embodiment can be mounted in a package, and a plurality of light emitting device packages having the light emitting device mounted thereon are arrayed on a substrate, and a light guide plate, a prism sheet, A sheet or the like may be disposed. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.

100 : 발광소자 110 : 지지기판
112 : 결합층 114 : 제 1 영역
116 : 제 2 영역 120 : 반사층
130 : 오믹층 140 : 채널층
150 : 발광구조물 151 : 제 2 반도체층
152 : 활성층 153 : 제 1 반도체층
155 : 단차부 157 : 홈
160 : 전극패드 170 : 절연층
180 : 전류제한층 190 : 보호층
100: light emitting element 110: support substrate
112: bonding layer 114: first region
116: second region 120: reflective layer
130: ohmic layer 140: channel layer
150: light emitting structure 151: second semiconductor layer
152: active layer 153: first semiconductor layer
155: stepped portion 157: groove
160: electrode pad 170: insulating layer
180: current limiting layer 190: protective layer

Claims (15)

지지기판;
상기 지지기판 상에 위치하는 채널층;
상기 채널층 상의 제1 영역에 위치하는 전극층;
상기 전극층 상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물;및
상기 제1 영역을 제외한 제2 영역에 위치하는 발광구조물과 상기 채널층 사이에 위치하는 보호층;을 포함하며,
상기 제2 영역에 위치하는 상기 발광 구조물은 양측면에 상기 제1 반도체층에서 상기 제2 반도체층의 내측까지 단차부를 구비하고,
상기 보호층 및 상기 제 2 영역에 위치하는 상기 채널층은 상기 단차부를 포함한 발광 구조물의 양측면에 위치하며,
상기 제2 영역에 위치하는 채널층 중 상기 보호층이 위치하는 상기 채널층 이외의 채널층은 상기 제2 반도체층과 접하게 배치되는 발광 소자.
A support substrate;
A channel layer located on the support substrate;
An electrode layer located in a first region on the channel layer;
A light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer disposed on the electrode layer;
And a protective layer disposed between the light emitting structure and the channel layer located in a second region except for the first region,
Wherein the light emitting structure located in the second region has stepped portions from both sides of the first semiconductor layer to the inside of the second semiconductor layer,
The channel layer located in the protective layer and the second region is located on both sides of the light emitting structure including the step portion,
And a channel layer other than the channel layer in which the protective layer is located is disposed in contact with the second semiconductor layer.
제 1 항에 있어서,
상기 채널층의 일함수는, 상기 제1 반도체층의 일함수보다 크고, 상기 제2 반도체층의 일함수보다 작은 발광 소자.
The method according to claim 1,
Wherein a work function of the channel layer is larger than a work function of the first semiconductor layer and smaller than a work function of the second semiconductor layer.
제 1항에 있어서,
상기 채널층의 일함수는, 상기 제1 반도체층의 일함수보다 작고 상기 제2 반도체층의 일함수보다 큰 발광 소자.
The method according to claim 1,
Wherein a work function of the channel layer is smaller than a work function of the first semiconductor layer and larger than a work function of the second semiconductor layer.
제 1항에 있어서,
상기 채널층은, 니켈(Ni), 납(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo) 중 적어도 하나를 포함하는 것을 특징으로 하는 발광 소자.
The method according to claim 1,
Wherein the channel layer includes at least one of nickel (Ni), lead (Pt), titanium (Ti), tungsten (W), vanadium (V), iron (Fe), and molybdenum device.
제 1항에 있어서,
상기 제 2영역에 위치하며, 상기 제2 반도체층과 접하게 배치되는 상기 채널층과 상기 제2 반도체층 사이의 일부에 위치하는 절연층을 더 포함하는 발광소자.
The method according to claim 1,
And an insulating layer located in the second region and located in a portion between the channel layer disposed in contact with the second semiconductor layer and the second semiconductor layer.
제 5항에 있어서,
상기 절연층은,
산화막, 질화막 또는 절연체인 것을 특징으로 하는 발광 소자.
6. The method of claim 5,
Wherein the insulating layer
An oxide film, a nitride film, or an insulator.
제 1항에 있어서,
상기 전극층은 반사층을 포함하며,
상기 보호층은,
상기 반사층의 측면과 이격되어 위치하는 것을 특징으로 하는 발광 소자.
The method according to claim 1,
Wherein the electrode layer includes a reflective layer,
The protective layer may be formed,
And is located apart from a side surface of the reflective layer.
제 1항에 있어서,
상기 제1 영역에 위치하는 채널층 및 상기 제1 영역에 위치하는 제1 반도체층 사이의 일부분에 위치하는 전류제한층을 더 포함하는 발광 소자.
The method according to claim 1,
And a current confined layer located in a portion between the channel layer located in the first region and the first semiconductor layer located in the first region.
제 1항에 있어서,
상기 제2 반도체층 위에 배치되는 전극패드를 더 포함하는 발광 소자.
The method according to claim 1,
And an electrode pad disposed on the second semiconductor layer.
지지기판;
상기 지지기판 상에 위치하는 채널층;
상기 채널층 상의 제1 영역에 위치하는 전극층;
상기 전극층 상에 위치하는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물;및
상기 제1 영역을 제외한 제2 영역에 위치하는 발광 구조물과 상기 채널층 사이에 위치하는 보호층;을 포함하며,
상기 제2 영역에 위치하는 상기 발광 구조물은 양측면에 상기 제1 반도체층에서 상기 제2 반도체층의 내측 일부까지 위치하는 적어도 하나의 홈을 구비하고,
상기 제 2 영역에 위치하는 채널층 중 상기 보호층이 위치하는 상기 채널층 이외의 채널층은 상기 홈의 내부에 위치하여 상기 제1 반도체층, 활성층 및 제2 반도체층과 접하는 것을 특징으로 하는 발광 소자.
A support substrate;
A channel layer located on the support substrate;
An electrode layer located in a first region on the channel layer;
A light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer disposed on the electrode layer;
And a protective layer disposed between the light emitting structure and the channel layer located in a second region except for the first region,
Wherein the light emitting structure located in the second region has at least one groove located on both sides of the first semiconductor layer to an inner portion of the second semiconductor layer,
And a channel layer other than the channel layer in which the protective layer is located is located inside the groove and is in contact with the first semiconductor layer, the active layer, and the second semiconductor layer. device.
제 10항에 있어서,
상기 채널층의 일함수는,
상기 제1 반도체층의 일함수보다 작고, 상기 제 2 반도체층의 일함수보다 큰 발광 소자.
11. The method of claim 10,
The work function of the channel layer,
The second semiconductor layer has a work function smaller than the work function of the first semiconductor layer and larger than a work function of the second semiconductor layer.
제 10항에 있어서,
상기 채널층의 일함수는,
상기 제1 반도체층의 일함수보다 크고, 상기 제2 반도체층의 일함수보다 작은 발광 소자.
11. The method of claim 10,
The work function of the channel layer,
Wherein the second semiconductor layer has a work function larger than the work function of the first semiconductor layer and smaller than a work function of the second semiconductor layer.
제 10항에 있어서,
상기 제2 영역에 위치하여 상기 제1 반도체층, 활성층 및 제2 반도체층과 접하는 채널층과 상기 제1 반도체층, 활성층 및 제2 반도체층 사이의 일부에 위치하는 절연층을 더 포함하는 발광소자.
11. The method of claim 10,
And a channel layer in contact with the first semiconductor layer, the active layer and the second semiconductor layer, and an insulating layer located in the part between the first semiconductor layer, the active layer, and the second semiconductor layer, .
제 13항에 있어서,
상기 절연층은,
산화막, 질화막 또는 절연체인 것을 특징으로 하는 발광 소자.
14. The method of claim 13,
Wherein the insulating layer
An oxide film, a nitride film, or an insulator.
제 10항에 있어서,
상기 채널층은, 니켈(Ni), 납(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo) 중 적어도 하나를 포함하는 것을 특징으로 하는 발광 소자.
11. The method of claim 10,
Wherein the channel layer includes at least one of nickel (Ni), lead (Pt), titanium (Ti), tungsten (W), vanadium (V), iron (Fe), and molybdenum device.
KR1020100113366A 2010-11-15 2010-11-15 Light emitting device KR101746002B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113366A KR101746002B1 (en) 2010-11-15 2010-11-15 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113366A KR101746002B1 (en) 2010-11-15 2010-11-15 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120051969A KR20120051969A (en) 2012-05-23
KR101746002B1 true KR101746002B1 (en) 2017-06-12

Family

ID=46268828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113366A KR101746002B1 (en) 2010-11-15 2010-11-15 Light emitting device

Country Status (1)

Country Link
KR (1) KR101746002B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946919B1 (en) * 2012-08-20 2019-02-12 엘지이노텍 주식회사 Light emitting device
EP2701212B1 (en) * 2012-08-20 2020-06-17 LG Innotek Co., Ltd. Light emitting diode
KR101956096B1 (en) * 2012-09-03 2019-03-11 엘지이노텍 주식회사 Light emitting device
KR102181381B1 (en) * 2013-08-05 2020-11-20 엘지이노텍 주식회사 Light emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (en) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (en) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR20120051969A (en) 2012-05-23

Similar Documents

Publication Publication Date Title
EP2375459B1 (en) Light emitting device, light emitting device package, and lighting system
US8426887B2 (en) Light emitting device and light emitting device package
US8179039B2 (en) Light emitting device, method of manufacturing the same, light emitting device package, and illumination system
US9478718B2 (en) Light emitting device
US9343629B2 (en) Light emitting device
US20110095263A1 (en) Light emitting device and light emitting device package
US8143639B2 (en) Light emitting device and light emitting device package having the same
KR101739573B1 (en) Light-emitting element
US8575638B2 (en) Light emitting device
KR101864195B1 (en) Light emitting device
KR101746002B1 (en) Light emitting device
KR20130018072A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101877384B1 (en) Light emitting device
KR20130031932A (en) Light emitting device
KR101754910B1 (en) Light emitting device
KR20140090282A (en) Light emitting device
KR20130025452A (en) Light emitting device
KR101807105B1 (en) Light emitting device
KR20120044036A (en) Light emitting element
KR20120037772A (en) Light emitting device
KR20120045536A (en) Light emitting device and fabrication method thereof
KR101807111B1 (en) Light emitting device and fabrication method thereof
KR20140096654A (en) Light emitting device
KR20140097605A (en) Light emitting device
KR20140097603A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration