KR101737021B1 - 플라즈마 처리 방법 및 기억 매체 - Google Patents

플라즈마 처리 방법 및 기억 매체 Download PDF

Info

Publication number
KR101737021B1
KR101737021B1 KR1020110074028A KR20110074028A KR101737021B1 KR 101737021 B1 KR101737021 B1 KR 101737021B1 KR 1020110074028 A KR1020110074028 A KR 1020110074028A KR 20110074028 A KR20110074028 A KR 20110074028A KR 101737021 B1 KR101737021 B1 KR 101737021B1
Authority
KR
South Korea
Prior art keywords
cos
gas
etching
concentration
residual
Prior art date
Application number
KR1020110074028A
Other languages
English (en)
Other versions
KR20120010980A (ko
Inventor
이성태
카즈야 도바시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120010980A publication Critical patent/KR20120010980A/ko
Application granted granted Critical
Publication of KR101737021B1 publication Critical patent/KR101737021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

CF계 가스와 COS 가스를 이용하여 산화막을 플라즈마 에칭한 후에, 피처리 기판 상에 잔류하는 유황(S)의 농도를 소정치 이하로 제어할 수 있는 플라즈마 처리 방법을 제공하는 것이다. 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 1 또는 2 이상의 스텝으로 플라즈마 에칭하는 플라즈마 처리 방법은, 피처리 기판의 산화막을 소정의 처리 레시피로 플라즈마 에칭하는 공정과, 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)를 파악하는 공정과, 잔류 S 농도가 설정치 이하가 되도록 처리 레시피의 CF계 가스 유량에 대한 COS 가스 유량의 비(COS / CF)를 조정하는 공정과, COS / CF를 조정하여 변경한 처리 레시피에 의해 실제의 플라즈마 에칭을 행하는 공정을 가진다.

Description

플라즈마 처리 방법 및 기억 매체 {PLASMA PROCESSING METHOD AND STORAGE MEDIUM}
본 발명은 CF계 가스와 COS 가스를 이용하여 산화막을 플라즈마 에칭하는 플라즈마 처리 방법 및 기억 매체에 관한 것이다.
반도체 디바이스의 제조 프로세스에서 패턴 형성을 위하여 플라즈마 에칭이 이용되고 있다. 산화막의 플라즈마 에칭에는 종래부터 에칭 가스로서 CF계 가스가 이용되고 있다.
이러한 산화막의 플라즈마 에칭에 있어서, CF계 가스에 황화카르보닐(COS) 가스를 첨가하는 기술이 특허 문헌 1에 개시되어 있다.
최근에는, 산화막의 홀 패턴의 에칭시, 홀 직경의 미세화에 수반하, 에칭 후의 홀 형상의 제어가 보다 중요해지고 있다. 그 중에서도 보잉은 수율 저하를 초래하는 큰 원인이 되고 있기 때문에, 이를 개선하기 위하여 COS 가스를 첨가하는 수법이 이용되기 시작하고 있다.
일본특허공개공보 평 09-082688 호
그러나, CF계 가스와 COS 가스를 이용하여 산화막을 플라즈마 에칭하는 경우에는 에칭 후의 피처리 기판 상에 유황(S)가 잔류하는 것이 판명되었다. S는 잔류 농도가 높을 경우 건강에 피해를 끼칠 우려가 있기 때문에, 잔류 S 농도를 소정치 이하로 하는 것이 요구되며, 잔류 S 농도의 제어가 매우 중요하다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, CF계 가스와 COS 가스를 이용하여 산화막을 플라즈마 에칭한 후에, 피처리 기판 상에 잔류하는 유황(S)의 농도를 소정치 이하로 제어할 수 있는 플라즈마 처리 방법 및 이러한 플라즈마 처리 방법을 실시하기 위한 프로그램이 기억된 기억 매체를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명의 제 1 관점에서는, 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 1 또는 2 이상의 스텝으로 플라즈마 에칭하는 플라즈마 처리 방법으로서, 피처리 기판의 산화막을 소정의 처리 레시피로 플라즈마 에칭하는 공정과, 상기 소정의 처리 레시피로 플라즈마 에칭 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)를 파악하는 공정과, 상기 잔류 S 농도가 설정치 이하가 되도록 처리 레시피의 CF계 가스 유량에 대한 COS 가스 유량의 비 (COS / CF)를 조정하는 공정과, COS / CF를 조정하여 변경한 처리 레시피에 의해 실제의 플라즈마 에칭을 행하는 공정을 가지는 것을 특징으로 하는 플라즈마 처리 방법을 제공한다.
본 발명의 제 2 관점에서는, 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 1 또는 2 이상의 스텝으로 플라즈마 에칭하는 플라즈마 처리 방법으로서, 플라즈마 에칭 시의 CF계 가스 유량에 대한 COS 가스 유량의 비 (COS / CF)와 플라즈마 에칭 후의 피처리 기판에 잔류하는 유황(S)의 농도 (잔류 S 농도)와의 관계를 파악하는 공정과, 상기 잔류 S 농도가 설정치를 넘지 않는 범위에서 COS / CF를 설정하는 공정과, 설정한 COS / CF에 의해 플라즈마 에칭하는 공정을 가지는 것을 특징으로 하는 플라즈마 처리 방법을 제공한다.
본 발명의 제 3 관점에서는, 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 1 또는 2 이상의 스텝으로 플라즈마 에칭하는 플라즈마 처리 방법으로서, 피처리 기판의 산화막을 소정의 처리 레시피로 플라즈마 에칭하는 공정과, 상기 소정의 처리 레시피로 플라즈마 에칭 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)를 파악하는 공정과, 상기 잔류 S 농도가 설정치 이하가 되도록 처리 레시피의 CF계 가스 유량에 대한 COS 가스 유량의 비 (COS / CF)와 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 에칭한 시간 (에칭 시간)과의 곱 ((COS / CF) × 에칭 시간)을 조정하는 공정과, (COS / CF) × 에칭 시간을 조정하여 변경한 처리 레시피에 의해 실제의 에칭을 행하는 공정을 가지는 것을 특징으로 하는 플라즈마 처리 방법을 제공한다.
본 발명의 제 4 관점에서는, 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 1 또는 2 이상의 스텝으로 플라즈마 에칭하는 플라즈마 처리 방법으로서, 플라즈마 에칭 시의 CF계 가스 유량에 대한 COS 가스 유량의 비 (COS / CF)와 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 에칭한 시간 (에칭 시간)과의 곱 ((COS / CF) × 에칭 시간)과 플라즈마 에칭 후의 피처리 기판에 잔류하는 유황(S)의 농도 (잔류 S 농도)와의 관계를 파악하는 공정과, 상기 잔류 S 농도가 설정치를 넘지 않는 범위에서 (COS / CF) × 에칭 시간을 설정하는 공정과, 설정한 (COS / CF) × 에칭 시간에 의해 플라즈마 에칭하는 공정을 가지는 것을 특징으로 하는 플라즈마 처리 방법을 제공한다.
본 발명의 제 5 관점에서는, 컴퓨터 상에서 동작하고, 플라즈마 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행 시에 상기 제 1 관점 내지 제 4 관점 중 어느 한 관점의 플라즈마 처리 방법이 행해지도록, 컴퓨터로 상기 플라즈마 처리 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 따르면, 피처리 기판에서의 잔류 S 농도는 COS / CF에 의해 제어될 수 있다고 하는, 본 발명자들이 처음으로 발견한 지견에 기초하여, 피처리 기판의 산화막을 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판에서의 잔류 S 농도를 파악하고, 잔류 S 농도가 설정치 이하가 되도록 처리 레시피의 COS / CF 또는 (COS / CF) × 에칭 시간을 조정하여 실제의 플라즈마 에칭을 행하므로, 잔류 S 농도를 소정치 이하로 제어할 수 있다.
또한, 미리 COS / CF 또는 (COS / CF) × 에칭 시간과 잔류 S 농도와의 관계를 파악해 두고, 잔류 S 농도가 설정치를 넘지 않는 범위에서 COS / CF 또는 (COS / CF) × 에칭 시간을 설정하고, 설정한 COS / CF 또는 (COS / CF) × 에칭 시간에 의해 플라즈마 에칭을 행하므로, 잔류 S 농도를 소정치 이하로 제어할 수 있다.
도 1은 본 발명의 플라즈마 처리 방법을 실시하기 위하여 이용하는 플라즈마 처리 장치의 일례를 도시한 개략 단면도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 처리 방법에 적용되는 반도체 웨이퍼의 구조예를 도시한 모식도이다.
도 3은 웨이퍼 전면의 잔류 S 농도를 측정하는 용출 평가를 설명하기 위한 모식도이다.
도 4는 COS / CF와 용출 평가에 의해 구한 잔류 S 농도와의 관계를 나타낸 도이다.
도 5는 잔류 S 농도를 COS / CF로 컨트롤할 수 있음을 설명하기 위한 이미지도이다.
도 6는 실제로 기화하고 있는 S의 농도를 측정하는 임핀저 평가를 설명하기 위한 모식도이다.
도 7은 COS / CF와 용출 평가 및 임핀저 평가에 의해 구한 잔류 S 농도와의 관계를 나타낸 도이다.
도 8은 본 발명의 일실시예에 따른 플라즈마 처리 방법을 나타낸 순서도이다.
도 9는 본 발명의 다른 실시예에 따른 플라즈마 처리 방법을 나타낸 순서도이다.
도 10은 본 발명의 또 다른 실시예에 따른 플라즈마 처리 방법을 나타낸 순서도이다.
도 11은 본 발명의 또 다른 실시예에 따른 플라즈마 처리 방법을 나타낸 순서도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다.
도 1은 본 발명의 플라즈마 처리 방법을 실시하기 위하여 이용하는 플라즈마 처리 장치의 일례를 도시한 개략 단면도이다. 또한, 본 발명의 플라즈마 처리 방법의 실시에 이용되는 장치는 도 1의 장치에 한정되지 않는다.
이 플라즈마 처리 장치(1)는 용량 결합형 평행 평판 플라즈마 에칭 장치로서 구성되어 있고, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어진 대략 원통 형상의 챔버(처리 용기)(10)를 가지고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 저부(底部)에는 세라믹스 등으로 이루어진 절연판(12)을 개재하여 원기둥 형상의 서셉터 지지대(14)가 배치되고, 이 서셉터 지지대(14) 상에 예를 들면 알루미늄으로 이루어진 서셉터(16)가 설치되어 있다. 서셉터(16)는 하부 전극을 구성하고, 그 위에 에칭 대상인 산화막(SiO2막)을 가지는 피처리 기판인 반도체 웨이퍼(W)가 재치된다.
서셉터(16)의 상면에는 반도체 웨이퍼(W)를 정전력으로 흡착 보지(保持)하는 정전 척(18)이 설치되어 있다. 이 정전 척(18)은 도전막으로 이루어진 전극(20)을 한 쌍의 절연층 또는 절연 시트로 샌드위치 한 구조를 가지는 것이며, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 반도체 웨이퍼(W)가 정전 척(18)에 흡착 보지된다.
정전 척(18)(반도체 웨이퍼(W))의 주위이며 서셉터(16)의 상면에는 에칭의 균일성을 향상시키기 위한, 예를 들면 실리콘으로 이루어진 도전성의 포커스 링(보정 링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는, 예를 들면 석영으로 이루어진 원통 형상의 내벽 부재(26)가 설치되어 있다.
서셉터 지지대(14)의 내부에는, 예를 들면 원주 상에 냉매실(28)이 설치되어 있다. 이 냉매실(28)에는 외부에 설치된 도시하지 않은 칠러 유닛으로부터 배관(30a, 30b)을 거쳐 소정 온도의 냉매, 예를 들면 냉각수가 순환 공급되고, 냉매의 온도에 의해 서셉터(16) 상의 반도체 웨이퍼(W)의 처리 온도를 제어할 수 있다.
또한, 도시하지 않은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스가 가스 공급 라인(32)을 거쳐 정전 척(18)의 상면과 반도체 웨이퍼(W)의 이면의 사이로 공급된다.
하부 전극인 서셉터(16)의 상방에는 서셉터(16)와 대향하도록 평행하게 상부 전극(34)이 설치되어 있다. 그리고, 상부 및 하부 전극(34, 16) 간의 공간이 플라즈마 생성 공간이 된다. 상부 전극(34)은 하부 전극인 서셉터(16) 상의 반도체 웨이퍼(W)와 대향하여 플라즈마 생성 공간과 접하는 면, 즉 대향면을 형성한다.
이 상부 전극(34)은 절연성 차폐 부재(42)를 개재하여 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 토출홀(37)을 가지는 전극판(36)과, 이 전극판(36)을 착탈 가능하게 지지하고, 도전성 재료, 예를 들면 알루미늄으로 이루어진 수냉 구조의 전극 지지체(38)에 의해 구성되어 있다. 전극판(36)은 줄열이 적은 저저항의 도전체 또는 반도체가 바람직하고, 또한 후술하는 바와 같이, 레지스트를 강화하는 관점에서는 실리콘 함유 물질이 바람직하다. 이러한 관점으로부터, 전극판(36)은 실리콘 또는 SiC로 구성되는 것이 바람직하다. 전극 지지체(38)의 내부에는 가스 확산실(40)이 설치되고, 이 가스 확산실(40)로부터는 가스 토출홀(37)에 연통하는 다수의 가스 통류홀(41)이 하방으로 연장되어 있다.
전극 지지체(38)에는 가스 확산실(40)로 처리 가스를 유도하는 가스 도입구(62)가 형성되어 있고, 이 가스 도입구(62)에는 가스 공급관(64)이 접속되고, 이 가스 공급관(64)을 거쳐 처리 가스 공급부(66)로부터 처리 가스가 공급되도록 되어 있다. 본 실시예에서는 처리 가스로서 C4F6 가스, CF4 가스 등의 CF계 가스 및 COS 가스를 이용하고, 그 외에 필요에 따라 Ar 가스 또는 O2 가스 등의 다른 가스를 이용한다. 처리 가스 공급부(66)에는 각 처리 가스의 공급원이 존재하고, 이들 공급원으로부터 각각의 배관을 거쳐 가스 공급관(64)으로 각 처리 가스를 공급하도록 되어 있다. 각 처리 가스를 공급하는 배관에는 매스 플로우 콘트롤러(MFC) 등의 유량 제어기와 밸브가 설치되어 있다. 그리고 처리 가스는 처리 가스 공급부(66)로부터 가스 공급관(64)을 거쳐 가스 확산실(40)에 도달하고, 가스 통류홀(41) 및 가스 토출홀(37)을 거쳐 샤워 형상으로 플라즈마 생성 공간에 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워 헤드로서 기능한다.
상기 상부 전극(34)에는 로우 패스 필터(LPF)(46a)를 개재하여 가변 직류 전원(50)이 전기적으로 접속되어 있다. 가변 직류 전원(50)은 바이폴러 전원이어도 좋다. 이 가변 직류 전원(50)은 온/오프 스위치(52)에 의해 전력 공급의 온/오프가 가능하게 되어 있다.
로우 패스 필터(LPF)(46a)는 후술하는 제 1 및 제 2 고주파 전원으로부터의 고주파를 트랩하기 위한 것이며, 바람직하게는 LR 필터 또는 LC 필터로 구성된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다 상방으로 연장하도록 원통 형상의 접지 도체(10a)가 설치되어 있다.
하부 전극인 서셉터(16)에는 제 1 정합기(87)을 개재하여 제 1 고주파 전원(88)이 전기적으로 접속되어 있다. 제 1 고주파 전원(88)은 27 ~ 100 MHz의 주파수, 예를 들면 40 MHz 의 고주파 전력을 출력한다. 제 1 정합기(87)는 제 1 고주파 전원(88)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10) 내에 플라즈마가 생성되고 있을 때에 제 1 고주파 전원(88)의 출력 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
또한, 하부 전극인 서셉터(16)에는 제 2 정합기(89)를 개재하여 제 2 고주파 전원(90)도 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극인 서셉터(16)로 고주파 전력이 공급됨으로써, 반도체 웨이퍼(W)에 고주파 바이어스가 인가되고 반도체 웨이퍼(W)에 이온이 인입된다. 제 2 고주파 전원(90)은 400 kHz ~ 20 MHz의 범위 내의 주파수, 예를 들면 13 MHz의 고주파 전력을 출력한다. 제 2 정합기(89)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10) 내에 플라즈마가 생성되고 있을 때에 제 2 고주파 전원(90)의 내부 임피던스와 챔버(10) 내의 플라즈마를 포함한 부하 임피던스가 외관상 일치하도록 기능한다.
챔버(10)의 저부에는 배기구(80)가 형성되고, 이 배기구(80)에 배기관(82)을 개재하여 배기 장치(84)가 접속되어 있다. 배기 장치(84)는 터보 분자 펌프 등의 진공 펌프를 가지고 있어 챔버(10) 내를 원하는 진공도까지 감압 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반입출구(85)가 형성되어 있고, 이 반입출구(85)는 게이트 밸브(86)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하기 위한 퇴적물 실드(11)가 착탈 가능하도록 설치되어 있다. 즉, 퇴적물 실드(11)가 챔버 벽을 구성하고 있다. 또한, 퇴적물 실드(11)는 내벽 부재(26)의 외주에도 설치되어 있다. 챔버(10)의 저부의 챔버 벽측의 퇴적물 실드(11)와 내벽 부재(26)측의 퇴적물 실드(11)와의 사이에는 배기 플레이트(83)가 설치되어 있다. 퇴적물 실드(11) 및 배기 플레이트(83)로서는 알루미늄재에 Y2O3 등의 세라믹스를 피복한 것을 적합하게 이용할 수 있다.
퇴적물 실드(11)의 챔버 내벽을 구성하는 부분의 웨이퍼(W)와 거의 동일한 높이 부분에는 그라운드에 DC적으로 접속된 도전성 부재(GND 블록)(91)가 설치되어 있고, 이것에 의해 이상 방전 방지 효과가 발휘된다.
플라즈마 에칭 장치의 각 구성부, 예를 들면 전원계 또는 가스 공급계, 구동계, 나아가서는 제 1 고주파 전원(88), 제 2 고주파 전원(90), 정합기(87, 89), 직류 전원(50) 등은 마이크로 프로세서(컴퓨터)를 포함한 제어부(전체 제어 장치)(100)에 접속되어 제어되는 구성으로 되어 있다. 또한 제어부(100)에는 오퍼레이터가 플라즈마 에칭 장치를 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드, 또는, 플라즈마 에칭 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(101)가 접속되어 있다.
또한, 제어부(100)에는 플라즈마 에칭 장치에서 실행되는 각종 처리를 제어부(100)의 제어로 실현시키기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 에칭 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된 기억부(102)가 접속되어 있다. 처리 레시피는 기억부(102) 내의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크 또는 반도체 메모리여도 좋고, CDROM, DVD, 플래쉬 메모리 등의 휴대 가능한 것이어도 좋다.
그리고 필요에 따라, 유저 인터페이스(101)로부터의 지시 등으로 임의의 처리 레시피를 기억부(102)로부터 호출하여 제어부(100)에 실행시킴으로써, 제어부(100)의 제어 하에서 플라즈마 에칭 장치에서의 원하는 처리가 행해진다.
이어서, 이와 같이 구성된 플라즈마 처리 장치에 의해 실시되는 본 발명의 일실시예에 따른 플라즈마 처리 방법에 대하여 설명한다.
본 실시예에서는, 피처리체인 반도체 웨이퍼(W)로서, 도 2에 도시한 바와 같은 실리콘 기체(200) 상에 에칭 대상인 산화막(SiO2막)(201), 하층 레지스트층 (202), 반사 방지막(BARC)(203), 포토 레지스트막(204)을 순서대로 형성한 후, 포토 레지스트막(204)에 포토리소그래피에 의해 소정 패턴을 형성하여, 에칭을 위한 개구부(205)가 형성된 구조를 일례로서 들 수 있다.
도 2의 상태로부터 우선, 포토 레지스트막(204)을 마스크로서 반사 방지막(BARC)(203) 및 하층 레지스트층(202)을 에칭한 후, 하층 레지스트층(202)을 마스크로서 에칭 대상인 산화막(SiO2막)(201)을 에칭한다.
우선, 게이트 밸브(86)를 열고, 반입출구(85)를 거쳐 도 2의 상태인 반도체 웨이퍼(W)를 챔버(10) 내로 반입하고 서셉터(16) 상에 재치한다. 그리고, 배기 장치(84)에 의해 챔버(10) 내를 배기하면서, 처리 가스 공급원(66)으로부터 처리 가스를 소정의 유량으로 가스 확산실(40)로 공급한 후 가스 통류홀(41) 및 가스 토출홀(37)을 거쳐 챔버(10) 내로 공급하면서 고주파 전력을 인가함으로써, 처리 가스의 플라즈마에 의해 하층 레지스트층(202)까지의 에칭을 행한다. 이어서, 산화막(SiO2막)(201)의 에칭을 위하여, 배기 장치(84)에 의해 챔버(10) 내를 배기하면서 처리 가스 공급원(66)으로부터 처리 가스를 소정의 유량으로 가스 확산실(40)로 공급한 후 가스 통류홀(41) 및 가스 토출홀(37)을 거쳐 챔버(10) 내로 공급하면서 그 안의 압력을 예를 들면 20 mTorr 이하(2.66 Pa 이하)로 설정한다.
처리 가스로서는, 메인의 에칭 가스인 CF계 가스와 첨가 가스인 COS 가스를 이용한다. 또한 필요에 따라, Ar 가스 또는 O2 가스 등의 다른 가스를 이용해도 좋다. 여기서 CF계 가스란, C 및 F를 포함한 가스인 CF4 가스, C4F6 가스, C4F8 가스, C5F8 가스, C3F8 가스, C6F6 가스, CH2F2 가스, CHF3 가스 등을 가리킨다.
처리 가스를 챔버(10) 내로 소정 유량으로 도입한 상태로, 하부 전극인 서셉터(16)에 제 1 고주파 전원(88)으로부터 27 ~ 100 MHz의 주파수, 예를 들면 40 MHz의 비교적 높은 주파수의 플라즈마 생성용의 고주파 전력을 인가하고, 또한 제 2 고주파 전원(90)으로부터 400 kHz ~ 20 MHz의 주파수, 예를 들면 13 MHz의 플라즈마 생성용의 고주파 전력보다 낮은 주파수의 이온 인입용의 고주파 전력을 고주파 바이어스로서 인가한다. 또한, 필요에 따라 가변 직류 전원(50)으로부터 음의 직류 전압을 인가하고, 처리 가스를 플라즈마화하여 반도체 웨이퍼(W)의 산화막(SiO2막) (201)에 대하여 플라즈마 에칭을 행한다. 제 1 고주파 전원(88)에 의한 셀프 바이어스만으로 고주파 바이어스가 충분한 경우에는, 반드시 제 2 고주파 전원(90)으로부터의 전력 공급은 필요한 것은 아니다. 플라즈마가 생성되었을 때에, 직류 전원(22)으로부터 정전 척(18)의 전극(20)으로 직류 전압을 인가함으로써, 웨이퍼(W)가 정전 척(18)에 고정된다.
그리고, 상부 전극(34)의 전극판(36)에 형성된 가스 토출홀(37)로부터 토출된 처리 가스가 고주파 전력에 의해 생성된 상부 전극(34)과 하부 전극인 서셉터(16) 간의 글로우 방전 중에 플라즈마화되고, 이 플라즈마로 생성되는 이온 또는 래디칼에 의해 산화막(SiO2막)(201)이 에칭된다. 이 때의 에칭은 통상적으로 메인 에칭과 메인 에칭 종료 후의 오버 에칭으로 조건을 바꾸어 행하는 멀티 스텝에 의해 행해진다. 물론 싱글 스텝으로도 가능하다.
이 에칭 시에, 메인의 에칭 가스인 CF계 가스에 COS 가스를 첨가함으로써, 에칭 시의 보잉을 억제할 수 있다. 구체적인 예를 나타내면, C4F6 / Ar / O2의 처리 가스에 COS를 첨가함으로써, COS를 첨가하지 않는 경우에 비해 보잉 CD를 2 nm 개선할 수 있었다.
그러나, 처리 가스로서 COS 가스를 이용했을 경우에는, 그 분자 중에 포함되는 유황(S)이 웨이퍼에 잔류할 우려가 있다. S는, 잔류 농도가 높을 경우 건강에 피해를 끼칠 우려가 있어, TLV치(Threshould Limit Value：노동자가 하루 8 시간(주 48 시간) 반복하여 노출되어도 악영향을 받지 않는 공기중의 농도를 가리킴)가 10 ppm 이하로 정해져 있기 때문에, S의 잔류 농도를 10 ppm 이하로 할 필요가 있다.
그러나, 종래는 잔류 S 농도에 대하여 체계적인 검토가 행해지지 않아, 어떠한 파라미터가 잔류 S 농도에 관계하는지에 대해서는 파악되지 않았다.
그래서 본 발명자들은, 웨이퍼 상의 잔류 S 농도와 상관이 있는 조건을 검토했다. 여기서는, 제조 조건을 변화시켜 에칭 처리를 행한 후의 웨이퍼를, 도 3에 도시한 바와 같이, 물에 담그고, S가 용출한 수용액에 대하여 이온 크로마토그래프(IC) 분석을 행함으로써 웨이퍼 전면의 잔류 S 농도를 구했다(용출 평가). 그 결과, 도 4에 나타낸 바와 같이, 잔류 S 농도와 CF계 가스 유량에 대한 COS 가스 유량의 비 (COS / CF)와의 사이에 강한 상관이 있어, COS / CF가 클수록 잔류 S 농도가 높아지는 것, 환언하면, 잔류 S 농도는 COS / CF로 제어할 수 있는 것이 확인되었다. 즉, 도 5의 이미지도에 나타낸 바와 같이, 단순히 COS 가스의 유량이 많아질수록 잔류 S 농도는 높아지지만, CF계 가스 유량을 증가시키면 COS / CF가 저하되므로 잔류 S 농도의 증가량을 저하시킬 수 있다. 또한 도 4에서는, 챔버 내 압력：20 mT(2.66 Pa), 제 1 고주파 전원 및 제 2 고주파 전원의 파워：1800 / 4500 W, 직류 전압：－1150 V, CF계 가스 유량：68 sccm으로 고정하고, COS 가스 유량을 0, 6.8, 13.6 sccm(COS / CF=0, 10, 20%)으로 변화시켜 60 sec의 에칭을 행한 결과이다.
TLV치는 물질의 공기중의 농도이기 때문에, 실제로는 웨이퍼에 잔류한 S 중에서 실제로 기화하고 있는 S의 농도를 측정하는 것이 요구된다. 이는 도 6에 도시한 바와 같이, 전용 FOUP에 에칭 후의 웨이퍼를 설치하고, FOUP 내를 펌프로 흡인하여 흡인한 기체를 물에 용해시키고, 용출한 S를 IC 분석하는 임핀저 평가에 의해 파악할 수 있다. 잔류 S 농도와 COS / CF의 관계를 용출 평가와 임핀저 평가로 비교한 결과, 도 7에 나타낸 바와 같이, 양자의 경향은 동일하며, 모두 COS / CF가 클수록 잔류 S 농도가 높아지는 것이 확인되었다. 또한 도 7에서는, 챔버 내 압력：20 mT(2.66 Pa), 제 1 고주파 전원 및 제 2 고주파 전원의 파워：400 / 4500 W, 직류 전압：－1150 V, CF계 가스 유량：68 sccm으로 고정하고, COS 가스 유량을 변화시켜 60 sec의 에칭을 행한 결과이다.
이어서, 양산 조건(조건 1 ~ 5)으로 에칭을 실제로 행했을 때의 COS / CF(%), 잔류 S 농도(ppm), COS 가스 유량 × 에칭 시간, (COS / CF) × 에칭 시간을 표 1에 나타낸다. 또한, 표 1의 잔류 S 농도는 임핀저 평가의 결과이다. 또한, 조건 1 ~ 5 중 2 단으로 나타내고 있는 것은 상단(上段)이 메인 에칭, 하단(下段)이 오버 에칭이다.
조건 COS/CF(%) 잔류 S 농도(ppm) COS유량×에칭시간 (COS/CF)×에칭시간
1
 3.3 9.0
 1015
 1126
5.6
2 13.5 4.7 225 608
3
 8.2 18.5
 520
 900
28.6
4
 7.3 8.0
 660
 1248
10
5
 8.2 3.2
 400
 548
11
표 1에 나타낸 바와 같이, COS / CF의 값이 13.5% 이하인 경우에는, 잔류 S 농도가 10 ppm 이하였지만, 오버 에칭에서의 COS / CF의 값이 28.6%로 높은 조건 3에서는, 잔류 S 농도가 18.5 ppm으로 TLV치를 넘었다. 조건 5는, 조건 3의 오버 에칭 시의 COS / CF의 값을 11%로 저하시킨 것이며, 잔류 S 농도가 3.2 ppm으로 저하되어 있다. 이로부터, COS / CF의 값에 의해 잔류 S 농도를 제어할 수 있는 것이 양산 레벨로 확인되었다. 또한, 조건 3 이외에 대해서는, (COS / CF) × 에칭 시간과 잔류 S 농도의 사이에 상관이 있어, COS / CF가 극단적으로 높지 않을 경우에는 (COS / CF) × 에칭 시간에 의해서도 잔류 S 농도를 제어할 수 있다는 것이 확인되었다.
이와 같이, 잔류 S 농도가 COS / CF의 값에 의해 제어될 수 있음으로써, 도 8의 순서도에 나타낸 바와 같이, 처리 가스로서 COS 가스를 포함한 소정의 처리 레시피(초기 조건)로 플라즈마 에칭을 행하고(스텝 1), 이 때의 잔류 S 농도를 측정하여(스텝 2), 이 잔류 S 농도가 설정치(전형적으로는 TLV치) 이하가 되도록 처리 레시피의 COS / CF의 값을 조정하고(스텝 3), COS / CF의 값을 조정한 처리 레시피에 의해 실제의 에칭을 행하(스텝 4)도록 할 수 있다.
구체적으로는, 초기 조건으로 잔류 S 농도가 설정치(전형적으로는 TLV치)를 넘었을 경우에는, 처리 레시피의 COS / CF를 저하시키고 그 변경한 처리 레시피에 의해 실제의 에칭을 행하도록 할 수 있다. COS / CF를 저하시키기 위해서는, COS 가스 유량을 줄이거나 또는 CF 가스 유량을 늘리거나 또는 이들 모두를 행하면 된다. 이 때, COS 가스 첨가의 목적인 보잉 억제의 효과를 얻을 수 있는 범위에서, COS 가스 유량, CF계 가스 유량을 조정하는 것이 필요하다. 또한, 변경한 처리 레시피로 에칭한 후, 다시 잔류 S 농도를 측정하고, 잔류 S 농도가 소정치 이하가 될 때까지, 잔류 S 농도를 파악하는 공정과, COS / CF 를 조정하는 공정과, 실제의 에칭을 행하는 공정을 반복하도록 해도 좋다.
또한, 초기 조건으로 잔류 S 농도가 설정치 이하인 경우에는, 잔류 S 농도의 관점에서는 COS / CF를 제어할 필요는 없다. 그러나 보잉 억제의 관점에서는, 잔류 S 농도의 허용 범위 내에서 처리 레시피의 COS / CF를 증가시키고, 그 변경한 처리 레시피에 의해 플라즈마 에칭하도록 해도 좋다.
또한, 도 9의 순서도에 나타낸 바와 같이, 기본이 되는 처리 레시피마다 미리 COS / CF의 값과 잔류 S 농도의 관계를 파악해 두고(스텝 11), 잔류 S 농도가 설정치(전형적으로는 TLV치)를 넘지 않는 범위에서 COS / CF의 값을 설정하고(스텝12), 그 설정한 COS / CF에서 플라즈마 에칭을 행하(스텝 13)도록 해도 좋다. 상기 표 1의 결과로부터는, COS / CF가 13.5% 이하, 보다 안전성을 중시하는 관점에서는 10% 이하가 바람직하다고 할 수 있다. 다만, 이 값은 기본이 되는 레시피에 따라서도 다소 상이하고, 또한 COS / CF가 높아도 허용 될 가능성이 있다. 보잉 억제의 관점에서는, 미리 파악된 허용되는 COS / CF의 범위 내에서 보잉을 억제할 수 있는 원하는 COS 가스 유량이 얻어질 수 있도록, COS 가스 유량과 CF 가스 유량을 조정하는 것이 바람직하다.
상기 잔류 S 농도와 COS / CF의 관계 대신에 잔류 S 농도와 (COS / CF) × 에칭 시간의 관계를 이용하여, 도 10의 순서도에 나타낸 바와 같이, 처리 가스로서 COS 가스를 포함한 소정의 처리 레시피(초기 조건)로 에칭을 행하고(스텝 21), 이 때의 잔류 S 농도를 측정하고(스텝 22), 이 잔류 S 농도가 설정치(전형적으로는 TLV치) 이하가 되도록 처리 레시피의 (COS / CF) × 에칭 시간을 조정하고(스텝 23), (COS / CF) × 에칭 시간을 조정한 처리 레시피에 의해 실제의 에칭을 행하(스텝 24) 도록 해도 좋다.
구체적으로는, 초기 조건으로 잔류 S 농도가 소정치(전형적으로는 TLV치)를 넘었을 때에, 처리 레시피의 (COS / CF) × 에칭 시간의 값을 저하시키고, 이 변경한 처리 레시피로 실제의 에칭을 행하도록 할 수 있다. (COS / CF) × 에칭 시간의 값을 저하시키기 위해서는, COS 가스 유량을 줄이거나 CF 가스 유량을 늘리거나 또는 에칭 시간을 짧게 하는 것 중 어느 하나 이상을 행하면 된다. 또한, 초기 조건으로 잔류 S 농도가 설정치 이하의 경우에는, 잔류 S 농도의 관점에서는 (COS / CF) × 에칭 시간을 컨트롤할 필요는 없지만, 보잉 억제의 관점에서 COS 가스 유량을 늘리고자 하는 경우에는, 잔류 S 농도가 허용치의 범위에 있도록 처리 레시피의 (COS / CF) × 에칭 시간을 증가시키고, 그 변경한 처리 레시피로 에칭하도록 해도 좋다.
또한, 도 11의 순서도에 나타낸 바와 같이, 기본이 되는 처리 레시피마다 미리 잔류 S 농도와 (COS / CF) × 에칭 시간의 관계를 파악해 두고(스텝 31), 잔류 S 농도가 설정치(전형적으로는 TLV치)를 넘지 않는 범위에서 (COS / CF) × 에칭 시간을 설정하고(스텝 32), 이 조건에 의해 에칭을 행하(스텝 33)도록 해도 좋다.
또한, 웨이퍼 상에 잔류한 S는 산소 플라즈마로 처리함으로써 제거하는 것이 가능하다. 그러나 웨이퍼마다 산소 플라즈마 처리하기 위해서는, 1 매의 웨이퍼당 10 sec 이상의 처리 시간이 부가되므로 현실적이지 않다. 이 때문에, 본 발명은 이러한 부가적인 공정을 거치지 않고 잔류 S 농도를 기준치 이하로 하는 방법을 제안하는 것이다.
또한, 본 발명은 상기 실시예에 한정되지 않으며 다양한 변형이 가능하다. 예를 들면 상기 실시예에서는 본 발명의 방법을 실시하는 장치로서 하부 전극에 주파수가 상이한 2 개의 고주파 전력을 인가하는 장치를 나타냈지만, 이에 한정되지 않는다. 즉, 하부 전극에 플라즈마 생성용의 하나의 고주파 전력을 인가하도록 해도 좋고, 고주파 전력을 상부 전극에 인가하도록 해도 좋고, 상부 전극에 플라즈마 생성용의 고주파 전력을 인가하고 하부 전극에 바이어스용의 고주파 전력을 인가하도록 해도 좋다. 또한, 에칭 대상인 산화막으로서는 SiO2 외에 TEOS 또는 BPSG 등의 다른 산화막도 적용하는 것이 가능하다. 또한, 반드시 상부 전극에 직류 전압을 인가할 필요는 없다. 또한, 상기 실시예에서는 피처리 기판으로서 반도체 웨이퍼를 이용하고 있지만, 본 발명의 원리 상, 피처리 기판은 반도체 웨이퍼에 한정되지 않고, FPD(플랫 패널 디스플레이) 등의 다른 기판이어도 좋다.
10 : 챔버
16 : 서셉터(하부 전극)
34 : 상부 전극
50 : 가변 직류 전원
66 : 처리 가스 공급부
88 : 제 1 고주파 전원
90 : 제 2 고주파 전원
100 : 제어부
102 : 기억부
W : 반도체 웨이퍼(피처리 기판)

Claims (13)

  1. 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 플라즈마 에칭하는 플라즈마 처리 방법으로서,
    피처리 기판의 산화막을 소정의 처리 레시피로 플라즈마 에칭하는 공정과,
    상기 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)를 파악하는 공정과,
    상기 잔류 S 농도가 설정치 이하가 되도록 처리 레시피의 CF계 가스 유량에 대한 COS 가스 유량의 비(COS / CF)를 조정하는 공정과,
    COS / CF를 조정하여 변경한 처리 레시피에 의해 실제의 플라즈마 에칭을 행하는 공정
    을 가지는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판의 잔류 S 농도가 설정치를 넘었을 경우에, 처리 레시피의 COS / CF를 저하시키고, 이 COS / CF를 저하시켜 변경한 처리 레시피에 의해 실제의 에칭을 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제 2 항에 있어서,
    COS 가스 유량을 줄이거나 또는 CF계 가스 유량을 늘리거나 또는 이들 양방에 의해, COS / CF를 저하시키는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제 2 항에 있어서,
    상기 변경한 처리 레시피로 에칭한 후 다시 잔류 S 농도를 파악하고, 잔류 S 농도가 소정치 이하가 될 때까지 잔류 S 농도를 파악하는 공정과, COS / CF 를 조정하는 공정과, 실제의 에칭을 행하는 공정을 반복하는 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제 1 항에 있어서,
    상기 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판의 잔류 S 농도가 설정치 이하인 경우에, 잔류 S 농도의 허용 범위 내에서 처리 레시피의 COS / CF를 증가시키고, 이 COS / CF를 증가시켜 변경한 처리 레시피에 의해 실제의 에칭을 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  6. 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 플라즈마 에칭하는 플라즈마 처리 방법으로서,
    플라즈마 에칭 시의 CF계 가스 유량에 대한 COS 가스 유량의 비(COS / CF)와, 플라즈마 에칭한 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)와의 관계를 파악하는 공정과,
    상기 잔류 S 농도가 설정치를 넘지 않는 범위에서 COS / CF를 설정하는 공정과,
    설정된 COS / CF에 의해 플라즈마 에칭하는 공정
    을 가지는 것을 특징으로 하는 플라즈마 처리 방법.
  7. 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 플라즈마 에칭하는 플라즈마 처리 방법으로서,
    피처리 기판의 산화막을 소정의 처리 레시피로 플라즈마 에칭하는 공정과,
    상기 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)를 파악하는 공정과,
    상기 잔류 S 농도가 설정치 이하가 되도록 처리 레시피의 CF계 가스 유량에 대한 COS 가스 유량의 비(COS / CF)와, CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 에칭한 시간(에칭 시간)과의 곱((COS / CF) × 에칭 시간)을 조정하는 공정과,
    (COS / CF) × 에칭 시간을 조정하여 변경한 처리 레시피에 의해 실제의 에칭을 행하는 공정을 가지는 것을 특징으로 하는 플라즈마 처리 방법.
  8. 제 7 항에 있어서,
    상기 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판의 잔류 S 농도가 설정치를 넘었을 경우에, 처리 레시피의 (COS / CF) × 에칭 시간을 저하시키고, 이 (COS / CF) × 에칭 시간을 저하시켜 변경한 처리 레시피에 의해 실제의 에칭을 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  9. 제 8 항에 있어서,
    COS 가스 유량을 줄이거나 CF 가스 유량을 늘리거나 또는 에칭 시간을 짧게 하는 것 중 어느 하나 이상에 의해 (COS / CF) × 에칭 시간을 저하시키는 것을 특징으로 하는 플라즈마 처리 방법.
  10. 제 7 항에 있어서,
    상기 소정의 처리 레시피로 플라즈마 에칭한 후의 피처리 기판의 잔류 S 농도가 설정치 이하인 경우에, 잔류 S 농도의 허용 범위 내에서 처리 레시피의 (COS / CF) × 에칭 시간을 증가시키고, 이 (COS / CF) × 에칭 시간을 증가시켜 변경한 처리 레시피에 의해 실제의 에칭을 행하는 것을 특징으로 하는 플라즈마 처리 방법.
  11. 피처리 기판의 산화막을 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 플라즈마 에칭하는 플라즈마 처리 방법으로서,
    플라즈마 에칭 시의 CF계 가스 유량에 대한 COS 가스 유량의 비(COS / CF)와 CF계 가스 및 COS 가스를 포함한 처리 가스에 의해 에칭한 시간(에칭 시간)과의 곱((COS / CF) × 에칭 시간)과, 플라즈마 에칭한 후의 피처리 기판에 잔류하는 유황(S)의 농도(잔류 S 농도)와의 관계를 파악하는 공정과,
    상기 잔류 S 농도가 설정치를 넘지 않는 범위에서 (COS / CF) × 에칭 시간을 설정하는 공정과,
    설정된 (COS / CF) × 에칭 시간에 의해 플라즈마 에칭하는 공정을 가지는 것을 특징으로 하는 플라즈마 처리 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 잔류 S 농도의 설정치는 TLV치인 것을 특징으로 하는 플라즈마 처리 방법.
  13. 컴퓨터 상에서 동작하고, 플라즈마 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행 시에 제 1 항 내지 제 11 항 중 어느 한 항의 플라즈마 처리 방법이 행해지도록, 컴퓨터로 상기 플라즈마 처리 장치를 제어하는 것을 특징으로 하는 기억 매체.
KR1020110074028A 2010-07-26 2011-07-26 플라즈마 처리 방법 및 기억 매체 KR101737021B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010166805A JP5528244B2 (ja) 2010-07-26 2010-07-26 プラズマ処理方法および記憶媒体
JPJP-P-2010-166805 2010-07-26

Publications (2)

Publication Number Publication Date
KR20120010980A KR20120010980A (ko) 2012-02-06
KR101737021B1 true KR101737021B1 (ko) 2017-05-17

Family

ID=45493962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074028A KR101737021B1 (ko) 2010-07-26 2011-07-26 플라즈마 처리 방법 및 기억 매체

Country Status (5)

Country Link
US (1) US8404590B2 (ko)
JP (1) JP5528244B2 (ko)
KR (1) KR101737021B1 (ko)
CN (1) CN102347231B (ko)
TW (1) TWI485768B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102099408B1 (ko) * 2012-09-18 2020-04-10 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP6185305B2 (ja) * 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170411A1 (ja) 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
JP6997642B2 (ja) 2018-01-30 2022-01-17 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
KR20210056646A (ko) * 2019-11-11 2021-05-20 삼성전자주식회사 플라즈마 처리 장비

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501061A (en) * 1983-05-31 1985-02-26 Advanced Micro Devices, Inc. Fluorine plasma oxidation of residual sulfur species
US4978594A (en) * 1988-10-17 1990-12-18 International Business Machines Corporation Fluorine-containing base layer for multi-layer resist processes
JPH0982688A (ja) * 1995-09-19 1997-03-28 Sony Corp ドライエッチング方法
US6526996B1 (en) * 2000-06-12 2003-03-04 Promos Technologies, Inc. Dry clean method instead of traditional wet clean after metal etch
US7357908B2 (en) * 2000-12-18 2008-04-15 Conocophillips Company Apparatus and catalytic partial oxidation process for recovering sulfur from an H2S-containing gas stream
JP2004221313A (ja) * 2003-01-15 2004-08-05 Kawasaki Microelectronics Kk 半導体製造工程の管理方法および半導体製造ラインの管理システム
US7645707B2 (en) * 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
US7767365B2 (en) * 2006-08-31 2010-08-03 Micron Technology, Inc. Methods for forming and cleaning photolithography reticles
JP4926037B2 (ja) 2007-12-28 2012-05-09 株式会社シマノ 両軸受リール
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US20100176369A2 (en) * 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
KR101525497B1 (ko) * 2008-09-18 2015-06-04 삼성전자주식회사 이온 트랩막을 포함하는 포토마스크 및 이를 이용하는 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US8404590B2 (en) 2013-03-26
TW201220388A (en) 2012-05-16
TWI485768B (zh) 2015-05-21
US20120021538A1 (en) 2012-01-26
JP5528244B2 (ja) 2014-06-25
KR20120010980A (ko) 2012-02-06
CN102347231A (zh) 2012-02-08
CN102347231B (zh) 2014-07-16
JP2012028603A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
US9117769B2 (en) Plasma etching method
KR101916459B1 (ko) 플라즈마 에칭 방법 및 기억 매체
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
TW201729284A (zh) 蝕刻方法
KR20150100522A (ko) 에칭 방법
KR20100100632A (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
JP2007258426A (ja) プラズマエッチング方法
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW201546899A (zh) 電漿處理裝置之清潔方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20110049098A1 (en) Plasma etching method
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2011192718A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20060292876A1 (en) Plasma etching method and apparatus, control program and computer-readable storage medium
KR102424479B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
TW201840893A (zh) 電漿處理方法及電漿處理裝置
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP6226668B2 (ja) プラズマ処理方法
JP2005026348A (ja) プラズマ処理方法
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US8975190B2 (en) Plasma processing method
KR101813321B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant