KR20150100522A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20150100522A
KR20150100522A KR1020150024040A KR20150024040A KR20150100522A KR 20150100522 A KR20150100522 A KR 20150100522A KR 1020150024040 A KR1020150024040 A KR 1020150024040A KR 20150024040 A KR20150024040 A KR 20150024040A KR 20150100522 A KR20150100522 A KR 20150100522A
Authority
KR
South Korea
Prior art keywords
region
gas
etching
fluorocarbon
plasma
Prior art date
Application number
KR1020150024040A
Other languages
English (en)
Other versions
KR102356211B1 (ko
Inventor
케이지 키타가이토
타카유키 가츠누마
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150100522A publication Critical patent/KR20150100522A/ko
Application granted granted Critical
Publication of KR102356211B1 publication Critical patent/KR102356211B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

산화 실리콘으로 구성된 영역을 에칭하는 방법이 제공된다. 일실시예의 방법은, 산화 실리콘으로 구성된 영역을 가지는 피처리체를 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출시키는 공정(a)이며, 이 영역을 에칭하고, 또한 이 영역 상에 플루오르카본을 포함하는 퇴적물을 형성하는, 이 공정(a)과, 상기 퇴적물에 포함되는 플루오르카본의 라디칼에 의해 상기 영역을 에칭 하는 공정(b)을 포함하고, 이 방법에서는 공정(a)과 공정(b)이 교호로 반복된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시예는 에칭 방법에 관한 것이다.
전자 디바이스의 제조에 있어서는, 절연층인 실리콘 산화막에 대하여 홀 또는 트렌치 등을 에칭에 의해 형성하는 처리가 행해지는 경우가 있다. 실리콘 산화막의 에칭에서는, 미국특허 명세서 제7708859호에 기재되어 있는 바와 같이, 일반적으로는, 플루오르카본 가스의 플라즈마에 피처리체가 노출됨으로써, 실리콘 산화막이 에칭된다.
플루오르카본 가스의 플라즈마를 이용한 에칭에서는, 불소의 활성종에 의해 실리콘 산화막이 에칭된다. 또한, 당해 에칭에서는 플루오르카본이 실리콘 산화막에 부착하여 퇴적물을 형성한다.
미국특허 명세서 제7708859호
상술한 실리콘 산화막의 에칭에서는, 퇴적물의 막 두께가 서서히 증가한다. 퇴적물의 막 두께가 커지면, 실리콘 산화막을 에칭할 수 있는 활성종이 실리콘 산화막에 도달하는 것이 저해된다. 이에 의해, 실리콘 산화막의 에칭이 도중에 진행되지 않게 된다. 결과적으로, 실리콘 산화막의 에칭 레이트가 저하되게 된다.
따라서, 실리콘 산화막의 에칭을 계속하여 행하기 위하여 새로운 에칭 방법이 필요해지고 있다.
있어서는, 산화 실리콘으로 구성된 영역을 에칭하는 방법이 제공된다. 이 방법은, (a) 산화 실리콘으로 구성된 영역을 가지는 피처리체를 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출시키는 공정이며, 상기 영역을 에칭하고, 또한 상기 영역 상에 플루오르카본을 포함하는 퇴적물을 형성하는, 상기 공정(이하, '공정(a)'이라고 함)과, (b) 상기 퇴적물에 포함되는 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 공정(이하, '공정(b)'이라고 함)을 포함하고, 상기 방법에서는 공정(a)과 공정(b)이 교호로 반복된다.
이 방법에서는, 공정(a)에서 생성되는 플루오르카본 가스의 플라즈마에 의해 산화 실리콘으로 구성된 영역이 에칭되고, 상기 영역 상에 퇴적물이 형성된다. 이어서, 공정(b)에서 퇴적물에 포함되는 플루오르카본의 라디칼을 이용하여 상기 영역이 더 에칭된다. 또한 이 공정(b)에서는, 퇴적물의 양이 감소한다. 따라서, 공정(a)을 더 행함으로써, 상기 영역의 에칭이 더 진행된다. 이러한 공정(a) 및 공정(b)이 교호로 반복됨으로써, 상기 영역, 즉 실리콘 산화막의 에칭의 정지를 방지하는 것이 가능해진다. 그 결과, 실리콘 산화막의 에칭을 계속하여 행하는 것이 가능해진다.
일형태의 공정(b)에서는, 희가스의 플라즈마에 피처리체가 노출되어도 된다. 즉, 희가스의 플라즈마에 퇴적물이 노출되어도 된다. 이 형태의 방법에서는, 희가스 원자의 이온이 퇴적물에 충돌함으로써, 상기 퇴적물 중의 플루오르카본 라디칼이 상기 영역을 에칭한다. 또한 일형태의 공정(b)에서는, 플루오르카본 가스가 실질적으로 공급되지 않아도 된다.
또한 일형태에 있어서, 피처리체는 질화 실리콘으로 구성된 다른 영역을 더 가질 수 있다. 이 형태에 의하면, 질화 실리콘으로 구성된 다른 영역에 대하여 산화 실리콘으로 구성된 영역을 높은 선택성을 가지고 에칭하는 것이 가능해진다.
또한 일형태에 있어서는, 공정(a) 및 공정(b)은, 상부 전극을 가지는 용량 결합형의 플라즈마 처리 장치를 이용하여 실행되어도 된다. 상부 전극은 실리콘제의 전극판을 가지고, 상부 전극에는, 전극판에 양이온을 인입하기 위한 전압을 인가하는 전원이 접속되어 있다. 이 형태에서는, 공정(a) 및 공정(b) 중 적어도 일방에서, 상부 전극에 상기 전압이 인가된다. 이 형태에 의하면, 전극판에 양이온이 충돌함으로써, 상기 전극판으로부터 실리콘이 방출된다. 방출된 실리콘은, 플라즈마 처리 장치 내에 존재하는 불소의 활성종과 결합하고, 불소의 활성종의 양을 감소시킨다. 그 결과, 질화 실리콘으로 구성된 다른 영역의 에칭이 억제되고, 산화 실리콘으로 구성된 영역을 더 높은 선택성을 가지고 에칭하는 것이 가능해진다.
이상 설명한 바와 같이, 실리콘 산화막의 에칭의 정지를 방지함으로써 실리콘 산화막의 에칭을 계속하여 행하는 것이 가능해진다.
도 1은 일실시예에 따른 에칭 방법을 나타낸 순서도이다.
도 2는 일실시예에 따른 플라즈마 처리 장치를 도시한 도이다.
도 3은 방법(MT)의 처리 대상의 일례를 도시한 단면도이다.
도 4a ~ 도 4c는 방법(MT)에서의 제 1 영역의 처리를 설명하기 위한 도이다.
도 5a ~ 도 5c는 방법(MT)에서의 제 2 영역의 처리를 설명하기 위한 도이다.
도 6은 방법(MT)의 처리 대상의 다른 일례를 도시한 단면도이다.
도 7은 실험예(9)에 의해 얻어진 결과를 나타낸 그래프이다.
이하, 도면을 참조하여 다양한 실시예에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시예에 따른 에칭 방법을 나타낸 순서도이다. 도 1에 나타낸 방법(MT)은 산화 실리콘으로 구성된 영역을 에칭하는 방법이다. 이 방법은, 일례에서는, 산화 실리콘으로 구성된 제 1 영역과 질화 실리콘으로 구성된 제 2 영역을 가지는 피처리체(이하, '웨이퍼'라고 함)에 적용되어도 된다.
이하, 도 1에 나타낸 방법(MT)을 상세하게 설명하기 전에, 당해 방법(MT)의 실시에 이용할 수 있는 플라즈마 처리 장치에 대하여 설명한다. 도 2는 일실시예에 따른 플라즈마 처리 장치를 도시한 도이다. 도 2에 도시한 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은 예를 들면 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는 대략 원통 형상의 지지부(14)가 설치되어 있다. 지지부(14)는 예를 들면 절연 재료로 구성되어 있다. 지지부(14)는, 처리 용기(12) 내에서 처리 용기(12)의 저부로부터 수직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 재치대(載置臺)(PD)가 설치되어 있다. 재치대(PD)는 지지부(14)에 의해 지지되어 있다.
재치대(PD)는 그 상면에서 웨이퍼(W)를 보지(保持)한다. 재치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가지고 있다. 하부 전극(LE)은 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는 예를 들면 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 설치되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b) 상에는 정전 척(ESC)이 설치되어 있다. 정전 척(ESC)은 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척(ESC)의 전극에는 직류 전원(22)이 스위치(23)를 개재하여 전기적으로 접속되어 있다. 이 정전 척(ESC)은 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 보지할 수 있다.
제 2 플레이트(18b)의 주연부 상에는, 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 설치되어 있다. 포커스 링(FR)은, 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예를 들면 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는 냉매 유로(24)가 설치되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는 처리 용기(12)의 외부에 설치된 칠러 유닛으로부터 배관(26a)을 거쳐 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는 배관(26b)을 거쳐 칠러 유닛으로 되돌려진다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(ESC)의 상면과 웨이퍼(W)의 이면의 사이로 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 재치대(PD)의 상방에서, 당해 재치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(LE)의 사이에는 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 형성되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 일실시예에서는, 상부 전극(30)은 재치대(PD)의 상면, 즉 웨이퍼 재치면으로부터의 수직 방향에서의 거리가 변경되도록 구성될 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 당해 전극판(34)에는 복수의 가스 토출홀(34a)이 형성되어 있다. 이 전극판(34)은 일실시예에서는 실리콘으로 구성되어 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 형성되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 플루오르카본 가스의 소스, 희가스의 소스 및 산소(O2) 가스의 소스와 같은 복수의 가스 소스를 포함하고 있다. 플루오르카본 가스는 예를 들면 C4F6 가스 및 C4F8 가스 중 적어도 일종을 포함하는 가스이다. 또한, 희가스는 Ar 가스, He 가스와 같은 다양한 희가스 중 적어도 일종을 포함하는 가스이다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 개재하여 가스 공급관(38)에 접속되어 있다.
또한, 플라즈마 처리 장치(10)에서는 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 설치되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 설치되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측, 또한 지지부(14)와 처리 용기(12)의 측벽과의 사이에는 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방, 또한 처리 용기(12)에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입출구(12g)가 형성되어 있고, 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파 전력을 발생하는 전원이며, 27 ~ 100 MHz의 주파수, 일례에서는 40 MHz의 고주파 전력을 발생한다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력을 발생하는 전원이며, 400 kHz ~ 13.56 MHz의 범위 내의 주파수, 일례에서는 13 MHz의 고주파 바이어스 전력을 발생한다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 처리 공간(S) 내에 존재하는 양이온을 전극판(34)에 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에서는, 전원(70)은 음의 직류 전압을 발생하는 직류 전원이다. 다른 일례에서, 전원(70)은 비교적 저주파의 교류 전압을 발생하는 교류 전원이어도 된다. 전원(70)으로부터 상부 전극에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 절대값이 150 이상의 음의 전압일 수 있다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 2 차 전자 및 실리콘 중 적어도 하나가 방출된다. 방출된 실리콘은 처리 공간(S) 내에 존재하는 불소의 활성종과 결합하여, 불소의 활성종의 양을 저감시킨다.
또한 일실시예에서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
이하, 다시 도 1을 참조하여 방법(MT)에 대하여 상세하게 설명한다. 방법(MT)은 공정(ST1) 및 공정(ST2)을 포함하고 있고, 이들 공정(ST1) 및 공정(ST2)을 교호로 반복함으로써, 산화 실리콘으로 구성된 영역의 에칭의 정지를 방지하면서, 실리콘 산화막의 에칭을 진행시킨다.
일실시예에서는, 방법(MT)은, 도 3에 도시한 웨이퍼(W)를 처리 대상으로 하여 당해 웨이퍼(W)의 일부 영역을 선택적으로 에칭할 수 있다. 구체적으로, 도 3에 도시한 웨이퍼(W)는 기판(SB), 제 1 영역(R1) 및 제 2 영역(R2)을 가지고 있다. 기판(SB)은 제 1 영역(R1) 및 제 2 영역(R2)의 하지 기판이다. 제 1 영역(R1)은 산화 실리콘으로 구성되어 있고, 제 2 영역(R2)은 질화 실리콘으로 구성되어 있다. 제 1 영역(R1) 및 제 2 영역은 동시에 플라즈마에 노출되는 영역이다. 방법(MT)은, 일실시예에서는, 제 2 영역(R2)에 대하여 제 1 영역(R1)을 선택적으로 에칭하기 위하여 실시될 수 있다. 이하, 도 3에 도시한 웨이퍼(W)를 처리 대상으로 하여 상정하고, 방법(MT)에 대하여 설명한다. 또한 이하의 설명에서는, 도 4a ~ 도 5c를 참조한다. 도 4a ~ 도 4c는 방법(MT)에서의 제 1 영역의 처리를 설명하기 위한 도이다. 또한, 도 5a ~ 도 5c는 방법(MT)에서의 제 2 영역의 처리를 설명하기 위한 도이다.
방법(MT)의 공정(ST1)에서는, 웨이퍼(W)가 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출된다. 플루오르카본 가스는 예를 들면 C4F6 가스 및 C4F8 가스 중 적어도 일종을 포함한다. 또한, 이 처리 가스는 Ar 가스, He 가스와 같은 다양한 희가스 중 적어도 일종을 포함할 수 있다. 또한 이 처리 가스는 산소(O2) 가스를 포함할 수 있다. 공정(ST1)에서는, 당해 처리 가스가 여기됨으로써 플라즈마가 생성되고, 생성된 플라즈마에 웨이퍼(W)가 노출된다.
플라즈마 처리 장치(10)를 이용하여 공정(ST1)을 실시할 경우에는, 가스 소스군(40)으로부터 처리 가스가 처리 용기(12) 내로 공급된다. 또한 공정(ST1)에서는, 제 1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다. 또한 공정(ST1)에서는, 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급될 수 있다. 또한 공정(ST1)에서는, 배기 장치(50)에 의해 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 예를 들면, 처리 용기(12) 내의 공간의 압력은 20 mTorr(2.666 Pa) ~ 50 mTorr(6.666 Pa)의 범위 내의 압력으로 설정된다. 또한 공정(ST1)에서는, 상부 전극(30)과 재치대(PD)의 상면 간의 거리가 20 mm ~ 50 mm의 범위 내의 거리로 설정된다. 이에 의해, 처리 용기(12) 내에서 처리 가스의 플라즈마가 생성되고, 재치대(PD) 상에 재치된 웨이퍼(W)가 당해 플라즈마에 노출된다. 또한 공정(ST1)에서는, 상부 전극(30)에 전원(70)으로부터의 전압이 인가되어도 된다. 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 절대값이 150 V 이상의 음의 전압일 수 있다. 이 공정(ST1)의 실행 시의 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
공정(ST1)에서는, 초기적으로는 도 4a에 도시한 상태의 웨이퍼(W)의 제 1 영역(R1)에, 플루오르카본에 유래하는 원자 및 분자 중 적어도 하나의 활성종, 예를 들면 불소 및 플루오르카본 중 적어도 하나의 활성종이 충돌한다. 이에 의해, 공정(ST1)에서는, 제 1 영역(R1)이 에칭된다. 또한 공정(ST1)에서는, 플루오르카본을 포함하는 퇴적물이 제 1 영역(R1)에 부착한다. 이에 의해, 플루오르카본을 포함하는 퇴적물(DP)이 제 1 영역(R1) 상에 형성된다. 이 퇴적물(DP)의 막 두께는 공정(ST1)의 실행 시간의 경과에 따라 증가한다.
또한 공정(ST1)에서는, 초기적으로는 도 5a에 도시한 상태의 웨이퍼(W)의 제 2 영역(R2)에도, 플루오르카본에 유래하는 원자 및 분자 중 적어도 하나의 활성종, 예를 들면 불소 및 플루오르카본 중 적어도 하나의 활성종이 충돌한다. 이러한 활성종이 제 2 영역(R2)에 충돌하면, 제 2 영역(R2)의 표면에 플루오르카본 퇴적물이 변질한 카본 함유 비율의 높은 변질 영역(TR)이 형성될 수 있다. 변질 영역(TR)은 제 2 영역(R2)을 구성하는 실리콘 및 질소, 처리 가스에 포함되는 원자 및 분자 중 적어도 하나를 함유한다. 예를 들면, 변질 영역(TR)은 실리콘 및 질소와 함께, 처리 가스에 포함되는 탄소, 불소 및 산소를 함유할 수 있다. 또한 공정(ST1)에서는, 변질 영역(TR) 상에 퇴적물(DP)이 형성된다.
또한, 공정(ST1)에서 전원(70)으로부터의 전압이 상부 전극(30)에 인가되는 경우에는, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 실리콘이 방출된다. 방출된 실리콘은 처리 공간(S) 내에 존재하는 불소의 활성종, 예를 들면 불소 라디칼 및 불소 이온과 결합하여, 불소의 활성종의 양을 저감시킨다. 이에 의해, 카본 함유 비율이 높은 변질 영역(TR)의 형성 속도가 증가하여, 불소의 활성종에 의한 제 2 영역(R2)의 에칭이 억제된다. 한편, 제 1 영역(R1)은 플라즈마 중의 플루오르카본의 활성종에 의해 에칭되고, 또한 당해 제 1 영역(R1) 상에는 플루오르카본의 활성종에 의해 플루오르카본의 퇴적물(DP)이 형성된다.
이러한 공정(ST1)의 처리에 의해 형성된 퇴적물(DP)의 막 두께가 커지면, 제 1 영역(R1)을 에칭할 수 있는 활성종이 제 1 영역(R1)에 도달하는 것이 당해 퇴적물(DP)에 의해 저해된다. 따라서, 공정(ST1)을 연속적으로 계속하면, 제 1 영역(R1)의 에칭이 정지된다. 이러한 에칭의 정지를 방지하기 위하여, 방법(MT)에서는 이어서 공정(ST2)이 실행된다.
공정(ST2)에서는, 퇴적물(DP)에 포함되는 플루오르카본의 라디칼에 의해 제 1 영역(R1)이 에칭된다. 일실시예의 공정(ST2)에서는, 공정(ST1)의 처리 후의 웨이퍼(W)가, 희가스의 플라즈마에 노출된다. 이 공정(ST2)의 처리 시간과 공정(ST1)의 처리 시간은 임의로 설정될 수 있다. 일실시예에서는, 공정(ST1)의 처리 시간과 공정(ST2)의 처리 시간의 합계에서 공정(ST1)의 처리 시간이 차지하는 비율은 30 % ~ 70 %의 범위 내의 비율로 설정될 수 있다.
플라즈마 처리 장치(10)를 이용하여 공정(ST2)을 실시할 경우에는, 가스 소스군(40)으로부터 희가스가 공급된다. 또한 공정(ST2)에서는, 희가스와 함께 산소 가스(O2 가스)가 공급되어도 되고, 혹은 산소 가스가 공급되지 않아도 된다. 또한 공정(ST2)에서는, 제 1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다. 또한 공정(ST2)에서는, 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급될 수 있다. 또한 공정(ST2)에서는, 배기 장치(50)에 의해 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 예를 들면, 처리 용기(12) 내의 공간의 압력은 20 mTorr(2.666 Pa) ~ 50 mTorr(6.666 Pa)의 범위 내의 압력으로 설정된다. 또한 공정(ST2)에서는, 상부 전극(30)과 재치대(PD)의 상면 간의 거리가 20 mm ~ 50 mm의 범위 내의 거리로 설정된다. 이에 의해, 처리 용기(12) 내에서 희가스의 플라즈마가 생성되고, 재치대(PD) 상에 재치된 웨이퍼(W)가 당해 플라즈마에 노출된다. 또한 공정(ST2)에서는, 상부 전극(30)에 전원(70)으로부터의 전압이 인가되어도 된다. 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은, 절대값이 150 V 이상의 음의 전압일 수 있다. 이 공정(ST2)의 실행 시의 플라즈마 처리 장치(10)의 각 부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
공정(ST2)에서는 희가스 원자의 활성종, 예를 들면 희가스 원자의 이온이 퇴적물(DP)에 충돌한다. 이에 의해, 도 4c에 도시한 바와 같이, 퇴적물(DP) 중의 플루오르카본 라디칼이 제 1 영역(R1)의 에칭을 진행시킨다. 또한, 이 공정(ST2)에 의해 퇴적물(DP)의 막 두께가 감소한다. 또한 공정(ST2)에서는, 도 5c에 도시한 바와 같이, 제 2 영역(R2) 상의 퇴적물(DP)의 막 두께도 감소한다. 단, 제 2 영역(R2) 상에는 변질 영역(TR)이 존재하므로, 제 2 영역(R2)의 에칭은 억제된다.
또한, 공정(ST2)에서 전원(70)으로부터의 전압이 상부 전극(30)에 인가되는 경우에는, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 실리콘이 방출된다. 공정(ST2)의 실행 기간 중에는, 공정(ST1)에서 생성된 불소의 활성종이 제거되지 않고 처리 용기(12) 내에 잔존할 수 있다. 전극판(34)으로부터 방출된 실리콘은, 처리 공간(S) 내에 존재하는 불소의 활성종과 결합하여, 불소의 활성종의 양을 저감시킨다. 이에 의해, 불소의 활성종에 의한 제 2 영역(R2)의 에칭이 억제된다. 한편, 제 1 영역(R1)은 퇴적물(DP) 중의 플루오르카본 라디칼에 의해 에칭된다.
또한, 공정(ST2)에서 산소 가스가 공급되지 않을 경우에는, 제 1 영역(R1)이 제 2 영역(R2)에 대하여 더 선택적으로 에칭될 수 있다.
방법(MT)에서는, 공정(ST2)의 실행 후, 다시 공정(ST1)이 실행된다. 앞의 공정(ST2)의 실행에 의해 퇴적물(DP)의 막 두께가 감소되어 있으므로, 다시 공정(ST1)을 실행하여 상술한 처리 가스의 플라즈마에 웨이퍼(W)를 노출하면, 제 1 영역(R1)을 더 에칭할 수 있다. 이 후, 공정(ST2)이 더 실행됨으로써, 퇴적물(DP) 중의 플루오르카본 라디칼에 의해 제 1 영역(R1)을 에칭할 수 있다.
방법(MT)에서는, 공정(ST3)에서 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은 예를 들면 공정(ST1) 및 공정(ST2)을 포함하는 사이클의 반복 횟수가 소정 횟수에 달했을 때 충족된 것이라고 판정된다. 정지 조건이 충족되지 않은 경우에는, 공정(ST1) 및 공정(ST2)을 포함하는 사이클이 다시 실행된다. 한편, 정지 조건이 충족될 경우에는 방법(MT)이 종료된다.
이상 설명한 방법(MT)에서는, 공정(ST1) 및 공정(ST2)을 교호로 복수 회 실행함으로써, 제 1 영역(R1)의 에칭의 정지를 방지할 수 있다. 그 결과, 제 1 영역(R1)의 에칭을 계속할 수 있다. 또한 방법(MT)에서는, 제 1 영역(R1)을 제 2 영역(R2)에 대하여 선택적으로 에칭할 수 있다.
도 6은, 방법(MT)의 처리 대상의 다른 일례를 도시한 단면도이다. 도 6에 도시한 웨이퍼는, 제 1 영역(R1) 및 제 2 영역(R2)을 가지는 웨이퍼(W2)이며, 이 웨이퍼(W2)에 대하여 방법(MT)을 이용할 수 있다. 구체적으로, 웨이퍼(W2)는 하지층(100), 복수의 융기 영역(102), 제 1 영역(R1), 제 2 영역(R2) 및 마스크(108)를 가지고 있다. 이 웨이퍼(W2)는 예를 들면 핀형 전계 효과 트랜지스터의 제조 중에 얻어지는 생산물일 수 있다.
하지층(100)은 예를 들면 다결정 실리콘으로 구성될 수 있다. 하지층은 일례에서 핀 영역이며, 대략 직육면체 형상을 가지고 있다. 복수의 융기 영역(102)은 하지층(100) 상에 형성되어 있고, 서로 대략 평행하게 배열되어 있다. 이들 융기 영역(102)은 예를 들면 게이트 영역일 수 있다. 제 2 영역(R2)은 질화 실리콘으로 구성되어 있고, 융기 영역(102)을 덮도록 형성되어 있다. 또한, 복수의 융기 영역(102)은 제 1 영역(R1) 내에 매립되어 있다. 즉, 제 1 영역(R1)은 제 2 영역(R2)을 개재하여 융기 영역(102)을 덮도록 형성되어 있다. 이 제 1 영역(R1)은 산화 실리콘으로 구성되어 있다. 제 1 영역(R1) 상에는 마스크(108)가 형성되어 있다. 마스크(108)는 인접하는 융기 영역(102) 간의 상방에서 개구되는 패턴을 가지고 있다. 이 마스크(108)는 유기막으로 구성되어 있다. 또한, 마스크(108)는 포토리소그래피에 의해 작성하는 것이 가능하다.
이 웨이퍼(W2)에 대하여 방법(MT)을 실시하면, 웨이퍼(W2)의 제 1 영역(R1)을 제 2 영역(R2)에 대하여 선택적으로 에칭할 수 있어, 인접하는 융기 영역(102) 사이의 영역에서 홀을 자기 정합적으로 형성할 수 있다. 또한, 제 1 영역(R1)의 에칭의 정지를 방지하면서, 당해 제 1 영역(R1)의 에칭을 진행시킬 수 있다. 이에 의해, 형성된 홀은, 인접하는 융기 영역(102) 사이의 영역을 통하여 하지층(100)의 표면까지 연장된다. 이러한 홀은, 예를 들면 핀 영역의 소스 또는 드레인에 접속하는 콘택트용의 홀이 될 수 있다.
이하, 방법(MT)의 평가를 위하여 행한 다양한 실험예에 대하여 설명한다. 이하에 설명하는 실험예는 단순히 예시를 위하여 나타낸 것으로, 본 발명을 한정하는 것은 아니다.
(실험예 1 ~ 4 및 참고 실험예 1)
실험예 1 ~ 4 및 참고 실험예 1에서는, 레지스트막을 표면에 가지는 기판 상에 30 mm인 정사각형의 산화 실리콘제의 칩 및 30 mm각의 질화 실리콘제의 칩을 부착한 구조를 가지는 웨이퍼를 준비했다. 이들 두 개의 칩을 웨이퍼의 중심으로부터 균등한 거리에 부착했다. 이 웨이퍼에 대하여, 이하에 기술하는 처리 조건의 실험예 1 ~ 4 및 참고 실험예 1의 처리를 행했다. 또한 실험예 1에서는, 6 초간의 공정(ST1) 및 6 초간의 공정(ST2)을 포함하는 사이클을 5 회 실행하고, 실험예 2에서는, 3 초간의 공정(ST1) 및 3 초간의 공정(ST2)을 포함하는 사이클을 10 회 실행하고, 실험예 3에서는, 2 초간의 공정(ST1) 및 2 초간의 공정(ST2)을 포함하는 사이클을 15 회 실행하고, 실험예 4에서는, 1 초간의 공정(ST1) 및 1 초간의 공정(ST2)을 포함하는 사이클을 30 회 실행했다. 또한 참고 실험예 1에서는, 하기의 공정(ST1)의 처리 조건으로 60 초간의 처리를 실행했다.
<처리 조건>
· 공정(ST1)
C4F6 가스 유량 : 16 sccm
Ar 가스 유량 : 1000 sccm
O2 가스 유량 : 10 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 500 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 100 W
전원(70)의 직류 전압 : -300 V
·공정(ST2)
C4F6 가스 유량 : 0 sccm
Ar 가스 유량 : 1000 sccm
O2 가스 유량 : 10 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 500 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 100 W
전원(70)의 직류 전압 : -300 V
(실험예 5 ~ 6 및 참고 실험예 2)
실험예 5 ~ 6 및 참고 실험예 2에서는, 실험예 1과 동일한 웨이퍼를 준비했다. 이 웨이퍼에 대하여, 이하에 기술하는 처리 조건의 실험예 5 ~ 6 및 참고 실험예 2의 처리를 행했다. 또한 실험예 5에서는, 6 초간의 공정(ST1) 및 6 초간의 공정(ST2)을 포함하는 사이클을 5 회 실행하고, 실험예 6에서는, 3 초간의 공정(ST1) 및 3 초간의 공정(ST2)을 포함하는 사이클을 10 회 실행했다. 또한 참고 실험예 2에서는, 하기의 공정(ST1)의 처리 조건으로 60 초간의 처리를 실행했다.
<처리 조건>
· 공정(ST1)
C4F8 가스 유량 : 8 sccm
Ar 가스 유량 : 1000 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 500 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 100 W
전원(70)의 직류 전압 : -300 V
·공정(ST2)
C4F8 가스 유량 : 0 sccm
Ar 가스 유량 : 1000 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 500 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 100 W
전원(70)의 직류 전압 : -300 V
(실험예 7 ~ 8 및 참고 실험예 3)
실험예 7 ~ 8 및 참고 실험예 3에서는 실험예 1과 동일한 웨이퍼를 준비했다. 이 웨이퍼에 대하여, 이하에 기술하는 처리 조건의 실험예 7 ~ 8 및 참고 실험예 3의 처리를 행했다. 또한 실험예 7에서는, 6 초간의 공정(ST1) 및 6 초간의 공정(ST2)을 포함하는 사이클을 5 회 실행하고, 실험예 8에서는, 3 초간의 공정(ST1) 및 3 초간의 공정(ST2)을 포함하는 사이클을 10 회 실행했다. 또한 참고 실험예 3에서는, 하기의 공정(ST1)의 처리 조건으로 60 초간의 처리를 실행했다.
<처리 조건>
·공정(ST1)
C4F6 가스 유량 : 24 sccm
Ar 가스 유량 : 1000 sccm
O2 가스 유량 : 10 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 1000 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 1000 W
전원(70)의 직류 전압 : -300 V
·공정(ST2)
C4F6 가스 유량 : 0 sccm
Ar 가스 유량 : 1000 sccm
O2 가스 유량 : 10 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 1000 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 1000 W
전원(70)의 직류 전압 : -300 V
상술한 실험예 및 참고 실험예의 처리에 의한 산화 실리콘제의 칩 및 질화 실리콘제의 칩 각각의 막 두께의 변화량, 즉 에칭량을 구했다. 또한, 질화 실리콘제의 칩의 에칭량에 대한 산화 실리콘제의 칩의 에칭량의 비, 즉 선택비를 구했다. 표 1에 실험예 1 ~ 4 및 참고 실험예 1의 두 개의 칩의 에칭량 및 선택비를 나타내고, 표 2에 실험예 5 ~ 6 및 참고 실험예 2의 두 개의 칩의 에칭량 및 선택비를 나타내고, 표 3에 실험예 7 ~ 8 및 참고 실험예 3의 두 개의 칩의 에칭량 및 선택비를 나타낸다.
실험예 1 실험예 2 실험예 3 실험예 4 참고 실험예 1
산화 실리콘제의 칩의 에칭량(nm) 38.0 39.7 31.0 15.2 6.2
질화 실리콘제의 칩의 에칭량(nm) 9.3 7.6 5.9 4.9 4.4
선택비 4.1 5.2 5.3 3.1 1.4
실험예 5 실험예 6 참고 실험예 2
산화 실리콘제의 칩의 에칭량(nm) 49.2 47.2 23.7
질화 실리콘제의 칩의 에칭량(nm) 7.6 8.1 6.4
선택비 6.5 5.8 3.7
실험예 7 실험예 8 참고 실험예 3
산화 실리콘제의 칩의 에칭량(nm) 94.1 94.6 19.3
질화 실리콘제의 칩의 에칭량(nm) 8.3 8.1 6.2
선택비 11.3 11.7 3.1
실험예 1 ~ 4의 산화 실리콘제의 칩의 에칭량과 참고 실험예 1의 산화 실리콘제의 칩의 에칭량을 비교하면, 실험예 1 ~ 4의 산화 실리콘제의 칩의 에칭량은, 참고 실험예 1의 산화 실리콘제의 칩의 에칭량보다 커져 있다. 이 결과로부터, 방법(MT)의 예시적인 실험예인 실험예 1 ~ 4에 의하면, 산화 실리콘으로 구성된 영역의 에칭을 계속하는 것이 가능한 것이 확인되었다. 또한, 실험예 1 ~ 4의 선택비와 참고 실험예 1의 선택비를 비교하면, 실험예 1 ~ 4에 의하면, 선택비도 커져 있는 것이 확인되었다. 이 결과로부터, 방법(MT)의 예시적인 실험예인 실험예 1 ~ 4에 의하면, 선택비를 개선하는 것이 가능하다는 것이 확인되었다.
또한, 실험예 5 ~ 6은 실험예 1 ~ 4로부터 플루오르카본 가스의 가스종을 변경한 실험예이며, 참고 실험예 2는 참고 실험예 1로부터 플루오르카본 가스의 가스종을 변경한 실험예이다. 이들 실험예 5 ~ 6과 참고 실험예 2를 비교해도, 실험예 1 ~ 4와 참고 실험예 1의 비교 결과와 동일한 결과가 확인되었다. 즉, 방법(MT)의 예시적인 실험예인 실험예 5 ~ 6에 의하면, 플루오르카본 가스의 가스종을 변경해도, 산화 실리콘으로 구성된 영역의 에칭을 계속하는 것이 가능하며, 또한 선택비를 개선하는 것이 가능하다는 것이 확인되었다.
또한, 실험예 7 ~ 8은 실험예 1 ~ 4로부터 고주파 전력 및 고주파 바이어스 전력을 변경한 실험이며, 참고 실험예 3은 참고 실험예 1로부터 고주파 전력 및 고주파 바이어스 전력을 변경한 실험이다. 이들 실험예 7 ~ 8과 참고 실험예 3을 비교해도, 실험예 1 ~ 4와 참고 실험예 1의 비교 결과와 동일한 결과가 확인되었다. 즉, 방법(MT)의 예시적인 실험예인 실험예 7 ~ 8에 의하면, 고주파 전력 및 고주파 바이어스 전력을 변경해도, 산화 실리콘으로 구성된 영역의 에칭을 계속하는 것이 가능하며, 또한 선택비를 개선하는 것이 가능하다는 것이 확인되었다.
(실험예 9)
실험예 9에서는 실험예 1과 동일한 웨이퍼를 준비했다. 이 웨이퍼에 대하여, 이하에 기술하는 처리 조건의 처리를 행했다. 즉, 실험예 9에서는, 공정(ST2)에서 산소 가스(O2 가스)를 공급하지 않았다. 또한 실험예 9에서는, 공정(ST1)과 공정(ST2)의 반복 횟수를 가변의 파라미터로 했다. 즉, 실험예 9에서는, 공정(ST1)과 공정(ST2)의 반복에 의한 합계 처리 시간을 가변의 파라미터로 했다.
<처리 조건>
·공정(ST1)
C4F6 가스 유량 : 16 sccm
Ar 가스 유량 : 1000 sccm
O2 가스 유량 : 10 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 500 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 100 W
전원(70)의 직류 전압 : -300 V
처리 시간 : 1 초
·공정(ST2)
C4F6 가스 유량 : 0 sccm
Ar 가스 유량 : 1000 sccm
O2 가스 유량 : 0 sccm
제 1 고주파 전원(62)의 고주파 전력 : 40 MHz, 500 W
제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 100 W
전원(70)의 직류 전압 : -300 V
처리 시간 : 5 초
도 7에 실험예 9에 의해 얻어진 결과에 관한 그래프를 나타낸다. 도 7에는 산화 실리콘제의 칩의 에칭량, 즉 산화 실리콘의 에칭량과, 질화 실리콘제의 칩의 에칭량, 즉 질화 실리콘의 에칭량이 나타나 있다. 도 7에서, 횡축은 합계 처리 시간을 나타내고 있고, 종축은 에칭량을 나타내고 있다. 도 7에 나타낸 바와 같이, 실험예 9에 의해, 합계 처리 시간이 길어짐에 따라, 산화 실리콘제의 칩의 에칭량은 증가하고, 한편, 질화 실리콘제의 칩의 에칭량은 적은 양으로 일정한 상태라는 결과가 얻어졌다. 즉, 실험예 9에 의해, 높은 선택성이 얻어지는 것이 확인되었다. 예를 들면, 실험예 9에서 60 초의 합계 처리 시간의 처리를 행함으로써, 6.4의 선택비가 얻어졌다. 이 실험예 9의 선택비는 실험예 1 ~ 4의 선택비보다 높다. 따라서, 공정(ST2)에서 산소 가스를 공급하지 않음으로써, 더 높은 선택성가 얻어지는 것이 확인되었다.
이상, 다양한 실시예에 대하여 설명했지만, 상술한 실시예에 한정되지 않고 다양한 변형 태양을 구성 가능하다. 예를 들면, 상술한 설명에서는, 용량 결합형의 플라즈마 처리 장치(10)를 방법(MT)의 실시에 이용하는 것이 가능한 플라즈마 처리 장치로서 예시했지만, 방법(MT)의 실시에는 임의의 플라즈마원을 이용한 플라즈마 처리 장치를 이용 가능하다. 예를 들면, 방법(MT)의 실시에는, 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 표면파를 플라즈마원으로서 이용하는 플라즈마 처리 장치와 같은 다양한 플라즈마 처리 장치를 이용하는 것이 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 재치대
ESC : 정전 척
LE : 하부 전극
30 : 상부 전극
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
70 : 전원
W, W2 : 웨이퍼
DP : 퇴적물
R1 : 제 1 영역
R2 : 제 2 영역

Claims (5)

  1. 산화 실리콘으로 구성된 영역을 에칭하는 방법으로서,
    상기 영역을 가지는 피처리체를 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출시키는 공정이며, 상기 영역을 에칭하고, 또한 상기 영역 상에 플루오르카본을 포함하는 퇴적물을 형성하는, 상기 공정과,
    상기 퇴적물에 포함되는 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 공정을 포함하고,
    상기 피처리체를 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출하는 상기 공정과, 상기 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 상기 공정이 교호로 반복되는 방법.
  2. 제 1 항에 있어서,
    상기 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 상기 공정에서는, 희가스의 플라즈마에 상기 피처리체가 노출되는 방법.
  3. 제 2 항에 있어서,
    상기 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 상기 공정에서는, 플루오르카본 가스가 공급되지 않는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 피처리체는 질화 실리콘으로 구성된 다른 영역을 더 가지는 방법.
  5. 제 4 항에 있어서,
    상기 피처리체를 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출하는 상기 공정, 및 상기 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 상기 공정은, 상부 전극을 가지는 용량 결합형의 플라즈마 처리 장치를 이용하여 실행되고,
    상기 상부 전극은 실리콘제의 전극판을 가지고,
    상기 상부 전극에는 상기 전극판에 양이온을 인입하기 위한 전압을 인가하는 전원이 접속되어 있고,
    상기 피처리체를 플루오르카본 가스를 포함하는 처리 가스의 플라즈마에 노출하는 상기 공정, 및 상기 플루오르카본의 라디칼에 의해 상기 영역을 에칭하는 상기 공정 중 적어도 일방에서, 상기 상부 전극에 상기 전압이 인가되는 방법.

KR1020150024040A 2014-02-24 2015-02-17 에칭 방법 KR102356211B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014032945 2014-02-24
JPJP-P-2014-032945 2014-02-24
JP2014136543A JP6396699B2 (ja) 2014-02-24 2014-07-02 エッチング方法
JPJP-P-2014-136543 2014-07-02

Publications (2)

Publication Number Publication Date
KR20150100522A true KR20150100522A (ko) 2015-09-02
KR102356211B1 KR102356211B1 (ko) 2022-01-27

Family

ID=52589251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150024040A KR102356211B1 (ko) 2014-02-24 2015-02-17 에칭 방법

Country Status (6)

Country Link
US (1) US9396962B2 (ko)
EP (1) EP2911187A1 (ko)
JP (1) JP6396699B2 (ko)
KR (1) KR102356211B1 (ko)
CN (1) CN104867827B (ko)
TW (1) TWI657502B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008227A (ko) * 2016-05-20 2019-01-23 도쿄엘렉트론가부시키가이샤 에칭 방법

Families Citing this family (237)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
JP6685179B2 (ja) 2016-06-01 2020-04-22 東京エレクトロン株式会社 基板処理方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
JP6937644B2 (ja) 2017-09-26 2021-09-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US11120999B2 (en) 2017-12-15 2021-09-14 Tokyo Electron Limited Plasma etching method
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
JP7198609B2 (ja) * 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
JP7110034B2 (ja) * 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的***及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
JP7258562B2 (ja) 2019-01-11 2023-04-17 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
US11721595B2 (en) 2019-01-11 2023-08-08 Tokyo Electron Limited Processing method and plasma processing apparatus
KR20200087694A (ko) 2019-01-11 2020-07-21 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
JP7174634B2 (ja) 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
TW202105514A (zh) 2019-06-13 2021-02-01 日商東京威力科創股份有限公司 蝕刻方法以及蝕刻裝置
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
JP7398915B2 (ja) 2019-10-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
WO2021117534A1 (ja) 2019-12-12 2021-06-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
JP7433095B2 (ja) 2020-03-18 2024-02-19 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7462444B2 (ja) 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
JP7123287B1 (ja) 2020-09-18 2022-08-22 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260442A (ja) * 1992-11-27 1994-09-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
JP2007134530A (ja) * 2005-11-11 2007-05-31 Hitachi High-Technologies Corp エッチング処理装置およびエッチング処理方法，半導体デバイス
KR100750420B1 (ko) * 1999-08-17 2007-08-21 동경 엘렉트론 주식회사 플라즈마 보조 처리 실행 방법 및 플라즈마 보조 처리실행 리액터
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880036A (en) 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
JPH07226397A (ja) * 1994-02-10 1995-08-22 Tokyo Electron Ltd エッチング処理方法
US6265302B1 (en) * 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
JP2003224077A (ja) * 2002-01-30 2003-08-08 Tokyo Electron Ltd プラズマ処理装置、電極部材、バッフル板の製造方法、処理装置、および、表面処理方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
JP4380414B2 (ja) * 2004-05-17 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP2010123812A (ja) * 2008-11-20 2010-06-03 Shibaura Mechatronics Corp プラズマ処理装置及びプラズマ処理方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP2014041849A (ja) * 2010-06-24 2014-03-06 Nippon Zeon Co Ltd プラズマ反応用ガス及びその利用
JP5802454B2 (ja) * 2011-06-30 2015-10-28 株式会社日立ハイテクノロジーズ プラズマ処理方法
CN103117216B (zh) * 2011-11-17 2015-08-05 中芯国际集成电路制造(上海)有限公司 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260442A (ja) * 1992-11-27 1994-09-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100750420B1 (ko) * 1999-08-17 2007-08-21 동경 엘렉트론 주식회사 플라즈마 보조 처리 실행 방법 및 플라즈마 보조 처리실행 리액터
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
JP2007134530A (ja) * 2005-11-11 2007-05-31 Hitachi High-Technologies Corp エッチング処理装置およびエッチング処理方法，半導体デバイス
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190008227A (ko) * 2016-05-20 2019-01-23 도쿄엘렉트론가부시키가이샤 에칭 방법
US11462412B2 (en) 2016-05-20 2022-10-04 Tokyo Electron Limited Etching method

Also Published As

Publication number Publication date
TW201543571A (zh) 2015-11-16
US9396962B2 (en) 2016-07-19
JP2015173240A (ja) 2015-10-01
EP2911187A1 (en) 2015-08-26
JP6396699B2 (ja) 2018-09-26
US20150243522A1 (en) 2015-08-27
KR102356211B1 (ko) 2022-01-27
TWI657502B (zh) 2019-04-21
CN104867827B (zh) 2017-10-31
CN104867827A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
KR102356211B1 (ko) 에칭 방법
US9972503B2 (en) Etching method
KR102418244B1 (ko) 에칭 방법
KR102364322B1 (ko) 에칭 방법
US9330973B2 (en) Workpiece processing method
US9779961B2 (en) Etching method
KR102390726B1 (ko) 유기막을 에칭하는 방법
US20220051904A1 (en) Etching method
KR20170000340A (ko) 에칭 방법
US9312105B2 (en) Method for etching insulation film
KR101863992B1 (ko) 피에칭층을 에칭하는 방법
KR102363050B1 (ko) 피처리체를 처리하는 방법
KR102364188B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant