KR101730497B1

KR101730497B1 - 에러 정정 성능 신장 방법 및 이를 이용한 저장 장치

Info

Publication number: KR101730497B1
Application number: KR1020110114508A
Authority: KR
Inventors: 강남욱
Original assignee: 삼성전자 주식회사
Priority date: 2011-11-04
Filing date: 2011-11-04
Publication date: 2017-04-27
Also published as: US8788894B2; KR20130049464A; US20130117630A1

Abstract

데이터 저장 시스템에서의 에러 정정 성능을 신장시키기 위한 방법 및 이를 이용한 저장 장치에 관하여 개시한다. 에러 정정 성능 신장 방법은 데이터를 저장하고자 하는 메모리 장치의 물리적 영역에 대한 열화 정도를 판단하는 단계 및, 상기 판단 결과 열화 정도가 초기 설정된 임계 기준 이상인 영역에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 저장하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 저장하는 단계를 포함한다.

Description

에러 정정 성능 신장 방법 및 이를 이용한 저장 장치{Method for enhanced error correction performance and storage device using the same}

본 발명은 데이터 저장 시스템에서의 에러 정정 성능을 높이기 위한 방법 및 장치에 관한 것이다.

비휘발성 메모리 장치는 전원이 차단되더라도 저장된 정보를 보존할 수 있는 메모리 장치이다. 비휘발성 메모리 장치의 일예로는 플래시 메모리 등이 있다. 플래시 메모리와 같은 비휘발성 메모리 장치는 사용 횟수 또는 사용 시간이 경과함에 따라 에러 발생률이 증가하게 된다. 이에 따라서, 비휘발성 메모리 장치가 적용된 저장 장치에서 제한된 사이즈의 에러 정정 코드를 이용하여 에러 정정 성능을 향상시키는 연구가 필요하게 되었다.

본 발명의 목적은 저장 장치에 저장할 데이터를 선택적으로 압축하여 저장하여 에러 정정 능력을 향상시키는 에러 정정 성능 신장 방법을 제공하는데 있다.

본 발명의 다른 목적은 에러 정정 능력을 향상시키기 위하여 데이터를 선택적으로 압축하여 저장하는 저장 장치를 제공하는데 있다.

본 발명의 기술적 사상의 일면에 따른 일실시 예에 의한 에러 정정 성능 신장 방법은 데이터를 저장하고자 하는 메모리 장치의 물리적 영역에 대한 열화 정도를 판단하는 단계 및, 상기 판단 결과 열화 정도가 초기 설정된 임계 기준 이상인 영역에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 저장하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 저장하는 단계를 포함한다.

본 발명의 일실시 예에 따르면, 상기 열화 정도가 초기 설정된 임계 기준 이상인 영역에 저장되는 에러 정정 코드와 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에 저장되는 에러 정정 코드는 동일한 사이즈로 구성되는 것이 바람직하다.

본 발명의 일실시 예에 따르면, 상기 열화 정도는 데이터를 저장하고자 하는 메모리 장치의 페이지 단위, 블록 단위 또는, 프레인 단위로 판단할 수 있다.

본 발명의 일실시 예에 따르면, 상기 열화 정도는 에러 비트 정보, 프로그래/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보 중에서 적어도 하나 이상의 정보에 기초하여 판단할 수 있다.

본 발명의 일실시 예에 따르면, 상기 저장하는 단계는 상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 미만인 경우에 상기 데이터에 대한 제1에러 정정 코드를 생성시키는 단계 및, 상기 데이터와 상기 제1에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 저장하는 단계는 상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 이상인 경우에 상기 데이터를 압축 처리하는 단계, 데이터 압축 전후의 사이즈가 일치되도록 상기 압축된 데이터에 초기 설정된 무효 데이터로 패딩 처리하는 단계, 상기 패딩 처리된 압축 데이터에 대한 제2에러 정정 코드를 생성시키는 단계 및, 상기 압축된 데이터와 상기 제2에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero)으로 결정할 수 있다.

본 발명의 일실시 예에 따르면, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지 내의 서로 다른 복수의 위치에 중복하여 라이트할 수 있다.

본 발명의 일실시 예에 따르면, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지와 다른 페이지에 섞어서 중복하여 라이트할 수 있다.

본 발명의 일실시 예에 따르면, 상기 열화 정도가 초기 설정된 임계 기준 이상으로 판단된 메모리 장치의 영역 정보를 메타 데이터에 기입하는 단계를 더 포함할 수 있다.

본 발명의 기술적 사상의 다른 면에 따른 저장 장치는 정보를 저장하는 메모리 장치 및, 상기 메모리 장치에 대한 관리 정보를 참조하여 상기 메모리 장치의 영역별 열화 정도를 판단하고, 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 상기 메모리 장치에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 상기 메모리 장치에 라이트하는 동작을 수행하는 메모리 컨트롤러를 포함한다.

본 발명의 일실시 예에 따르면, 상기 메모리 장치는 플래시 메모리 장치를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 메모리 컨트롤러는 상기 메모리 장치에 대한 관리 정보 및 상기 메모리 장치에 저장할 제1데이터를 일시적으로 저장하는 휘발성 메모리 수단, 상기 제1데이터를 입력하여 압축된 제1데이터를 생성시키는 압축 처리부, 상기 제1데이터에 대한 제1에러 정정 코드 또는 압축된 제1데이터에 대한 제2에러 정정 코드를 생성시키는 에러 정정 코드 처리부 및, 데이터를 저장하고자 하는 논리적 어드레스를 물리적 어드레스로 변환하고, 상기 변환된 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도를 상기 메모리 장치에 대한 관리 정보에 기초하여 판단하고, 판단된 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 상기 압축된 제1데이터와 제2에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 상기 제1데이터와 제1에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하는 동작을 수행하는 컨트롤 유닛을 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 관리 정보는 초기 설정된 영역 단위로 집계된 에러 비트 정보, 프로그램/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보 중에서 적어도 하나 이상의 정보를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 메모리 컨트롤러는 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에 상기 데이터를 압축하고, 압축된 데이터를 상기 메모리 장치의 서로 다른 복수의 위치에 중복하여 라이트하도록 동작할 수 있다.

본 발명에 의하면 메모리 장치의 열화 수준이 높아 상태가 좋지 않은 물리적 페이지(page), 블록(block) 또는 프레인(plane)에 데이터를 압축하여 저장함으로써, 압축하지 않고 저장된 데이터에 비하여 에러 발생 가능성을 낮출 수 있는 효과가 발생된다. 뿐만 아니라, 에러 정정 코드에 의하여 에러 정정이 수행되는 유효한 데이터 사이즈가 줄어들게 되어 에러 정정 능력을 향상시킬 수 있는 효과가 발생된다.

본 발명에 의하면 저장 장치의 상태를 미리 예측하여 제품 사용 초기에는 데이터를 압축하지 않고 저장하고, 저장 장치가 열화 되어 신뢰성이 떨어지는 제품 사용 후기에는 데이터를 압축하여 저장함으로써, 에러 정정 능력을 높일 수 있는 효과가 발생된다. 또한, 제품 설계 시에 과도한 성능을 갖는 ECC 알고리즘을 제품에 적용하지 않고도 열화 상태에 따라서 적응적으로 ECC 성능을 높일 수 있는 효과가 발생된다.

본 발명에 의하면 저장 장치의 안정성을 향상시키기 위해 ECC 사이즈를 증가시키거나 데이터를 나누어 라이트하는 비효율적인 방법을 사용하지 않고도, 한정된 메모리 용량 내에서 데이터 압축을 통하여 저장 장치의 안정성을 높일 수 있는 효과가 발생된다.

도 1은 본 발명의 일실시 예에 따른 데이터 저장 시스템의 구성도이다.
도 2는 도 1에 도시된 호스트 기기의 세부적인 블록 구성도이다.
도 3은 도 1에 도시된 메모리 컨트롤러의 세부적인 블록 구성도이다
도 4는 도 1에 도시된 메모리 장치의 정보 저장 영역의 구조를 도시한 것이다.
도 5는 도 1에 도시된 메모리 장치의 세부적인 구성을 도시한 것이다.
도 6은 플래시 메모리의 내부 저장 구조를 보여주는 개념도이다.
도 7은 데이터 저장 시스템의 소프트웨어 구조를 보여주는 도면이다.
도 8은 본 발명의 일실시 예에 따른 에러 정정 성능 신장 방법의 흐름도이다.
도 9는 도 8에 도시된 ECC 인코딩 처리 및 라이트 동작 처리에 대한 본 발명의 일실시 예에 따른 세부 흐름도이다.
도 10은 도 8에 도시된 ECC 인코딩 처리 및 라이트 동작 처리에 대한 본 발명의 다른 실시 예에 따른 세부 흐름도이다.
도 11은 도 8에 도시된 ECC 인코딩 처리 및 라이트 동작 처리에 대한 본 발명의 또 다른 실시 예에 따른 세부 흐름도이다.
도 12는 본 발명의 다른 실시 예에 따른 에러 정정 성능 신장 방법의 흐름도이다.
도 13은 도 12에 도시된 압축된 데이터가 저장된 영역에 대한 데이터 리드 동작을 수행하는 프로세스에 대한 본 발명의 일실시 예에 따른 세부 흐름도이다.
도 14는 도 12에 도시된 압축된 데이터가 저장된 영역에 대한 데이터 리드 동작을 수행하는 프로세스에 대한 본 발명의 다른 실시 예에 따른 세부 흐름도이다.
도 15는 본 발명의 또 다른 실시 예에 따른 에러 정정 성능 신장 방법의 흐름도이다.
도 16(a)~(c)는 본 발명의 일실시 예에 따른 데이터 열화 정도가 임계 기준 미만인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 17(a)~(d)는 본 발명의 일실시 예에 따른 데이터 열화 정도가 임계 기준 이상인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 18(a)~(d)는 본 발명의 다른 실시 예에 따른 데이터 열화 정도가 임계 기준 이상인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 19(a)~(e)는 본 발명의 또 다른 실시 예에 따른 데이터 열화 정도가 임계 기준 이상인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 20(a) 및 (b)는 본 발명의 일실시 예에 따른 메모리 장치에서의 데이터 압축 전/후의 데이터 저장 영역을 도시한 것이다.
도 21은 본 발명의 실시 예들에 따른 컴퓨터 시스템의 응용 예를 나타내는 블록도이다.
도 22는 본 발명의 실시 예들에 따른 메모리 카드의 응용 예를 나타내는 블록도이다.
도 23은 본 발명의 실시 예들에 따른 데이터 저장 시스템을 포함하는 네트워크 시스템의 응용 예를 나타내는 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 일실시 예에 따른 데이터 저장 시스템의 구성도이다.

도 1에 도시된 바와 같이, 데이터 저장 시스템(100)은 호스트 기기(110) 및 저장 장치(120)를 포함한다.

호스트 기기(110)의 세부적인 블록 구성을 도 2에 도시하였다.

도 2에 도시된 바와 같이, 호스트 기기(110)는 프로세서(110-1), ROM(Read Only Memory; 110-2), RAM(Random Access Memory; 110-3), 저장 장치 인터페이스(110-4), UI(User Interface; 110-5) 및 버스(110-6)를 포함한다.

버스(110-6)는 호스트 기기(110)의 구성 수단들 간의 데이터를 전송하는 전송로를 의미한다.

ROM(110-2)에는 다양한 애플리케이션(application) 프로그램들이 저장되어 있다. 일예로서, ATA(Advanced Technology Attachment), SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card), UFS(Unix File System) 등과 같은 스토리지 프로토콜을 지원하는 애플리케이션 프로그램들도 저장되어 있다.

RAM(Random Access Memory; 110-3)에는 데이터 또는 프로그램들이 일시적으로 저장된다.

UI(110-5)는 사용자와 호스트 기기, 컴퓨터 프로그램 등 사이에서 정보를 주고받을 수 있는 물리적 또는 가상적 매개체로서 물리적인 하드웨어와 논리적인 소프트웨어를 포함한다. 즉, UI(110-5)는 사용자가 호스트 기기(110)를 조작할 수 있는 입력 장치와 사용자 입력에 대한 처리 결과를 표시하는 출력 장치를 포함할 수 있다.

프로세서(110-1)는 호스트 기기(110)의 전반적인 동작을 제어한다. 프로세서(110-1)는 ROM(110-2)에 저장된 애플리케이션(application) 또는 툴(tool)을 이용하여 저장 장치(120)에 데이터를 저장하기 위한 커맨드 또는 저장 장치(120)로부터 데이터를 읽어내기 위한 커맨드를 생성시켜 저장 장치 인터페이스(110-4)를 통하여 저장 장치(120)로 전달하도록 제어할 수 있다.

저장 장치 인터페이스(110-4)는 ATA(Advanced Technology Attachment) 인터페이스, SATA(Serial Advanced Technology Attachment) 인터페이스, PATA(Parallel Advanced Technology Attachment) 인터페이스, USB(Universal Serial Bus) 또는 SAS(Serial Attached Small Computer System) 인터페이스, SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card) 인터페이스, UFS(Unix File System) 인터페이스 등과 같은 스토리지 프로토콜을 지원하는 인터페이스를 포함할 수 있다.

다시 도 1을 참조하면, 저장 장치(120)는 메모리 컨트롤러(121) 및 메모리 장치(122)를 구비한다.

일 예로서, 메모리 장치(122)를 플래시 메모리 등과 같은 비휘발성 반도체 메모리로 구현하는 경우에 저장 장치(120)는 SSD(Solid State Drive)가 될 수 있다. 메모리 컨트롤러(121)는 호스트 기기(110)로부터 수신되는 커맨드에 응답하여 메모리 장치(122)에서의 소거, 쓰기 또는 읽기 동작을 제어한다.

메모리 컨트롤러(121)의 세부적인 블록 구성을 도 3에 도시하였다.

도 3에 도시된 바와 같이, 메모리 컨트롤러(121)는 호스트 인터페이스(121-1), RAM(Random Access Memory; 121-2), 컨트롤 유닛(121-3), ECC(Error Correction Code) 처리부(121-4), 메모리 인터페이스(121-5), 압축 처리부(121-6), 압축 해제 처리부(121-7) 및, 버스(121-8)를 포함한다.

버스(121-8)는 메모리 컨트롤러(121)의 구성 수단들 간의 데이터를 전송하는 전송로를 의미한다.

컨트롤 유닛(121-3)은 저장 장치(120)의 전반적인 동작을 제어한다. 세부적으로, 호스트 기기(110)로부터 수신되는 커맨드를 해독하고, 해독된 결과에 따른 동작을 수행하도록 저장 장치(120)를 제어한다.

호스트 인터페이스(121-1)는 저장 장치(120)와 접속되는 호스트 기기(110)와의 데이터 교환 프로토콜을 구비하고 저장 장치(120)와 호스트 기기(110)를 상호 연결한다. 호스트 인터페이스(121-1)는 ATA(Advanced Technology Attachment) 인터페이스, SATA(Serial Advanced Technology Attachment) 인터페이스, PATA(Parallel Advanced Technology Attachment) 인터페이스, USB(Universal Serial Bus) 또는 SAS(Serial Attached Small Computer System) 인터페이스, SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card) 인터페이스, UFS(Unix File System) 인터페이스로 구현할 수 있다. 그러나 이는 예시일 뿐 이에 제한되는 것은 아니다. 세부적으로, 호스트 인터페이스(121-1)는 컨트롤 유닛(121-3)의 제어에 따라서 호스트 기기(110)와 커맨드, 어드레스 및 데이터를 교환한다.

RAM(121-2)에는 호스트 기기(110)로부터 전송된 데이터 및 컨트롤 유닛(121-3)에서 생성된 데이터가 임시로 저장되거나 메모리 장치(122)에서 읽어낸 데이터가 임시로 저장된다. 또한, RAM(121-2)에는 메모리 장치(122)로부터 읽어낸 메타 데이터도 저장된다. RAM(121-2)은 DRAM, SRAM 등으로 구현될 수 있다.

메타 데이터(meta data)는 메모리 장치(122)를 관리하기 위하여 저장 장치(120)에서 생성된 정보이다. 관리 정보인 메타 데이터에는 논리적 어드레스(Logical Address)를 메모리 장치(122)의 물리적 어드레스(Physical Address)로 변환시키는데 이용되는 매핑(mapping) 정보가 포함되어 있다. 또한, 메타 데이터에는 메모리 장치(122)의 영역별 열화 정도를 판단하는데 이용될 수 있는 정보들도 포함될 수 있다. 일 예로서, 메모리 장치(122)의 영역별 열화 정도를 판단하는데 이용될 수 있는 정보로는 ECC(Error Correction Code) 알고리즘에 의한 에러 비트 정보, 프로그램/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보들이 포함될 수 있다. 일 예로서, 메모리 장치(122)를 플래시 메모리로 구현하는 경우에, 메타 데이터에는 블록(block)별 에러 비트 카운트 값, 블록별 이레이즈 카운트 값, 블록별 프로그램/리드 카운트 값이 포함될 수 있다. 다른 예로서, 메타 데이터에는 페이지(page)별 에러 비트 카운트 값, 페이지별 프로그램/리드 카운트 값이 포함될 수도 있다. 또 다른 예로서, 메타 데이터에는 프레인(plane)별 에러 비트 카운트 값, 프레인별 이레이즈 카운트 값, 프레인별 프로그램/리드 카운트 값이 포함될 수도 있다. 또 다른 예로서, 셀(cell)별 에러 비트 카운트 값이 포함될 수 있다.

또한, 메타 데이터에는 메모리 장치(122)의 저장 공간을 관리하기 위한 정보들도 포함할 수 있다.

메모리 인터페이스(121-5)는 메모리 장치(122)와 전기적으로 연결되어 있다. 메모리 인터페이스(121-5)는 컨트롤 유닛(121-3)의 제어에 따라서 메모리 장치(122)와 커맨드, 어드레스 및 데이터를 교환한다. 메모리 인터페이스(121-5)는 NAND 플래시 메모리 또는 NOR 플래시 메모리를 지원하도록 구성될 수 있다. 메모리 인터페이스(121-5)는 복수 개의 채널들을 통하여 소프트웨어 및 하드웨어 인터리브 동작들이 선택적으로 수행되도록 구성될 수도 있다.

컨트롤 유닛(121-3)은 리드 동작 시에는 리드 커맨드 및 어드레스를 메모리 장치(122)에 제공하고, 라이트 동작 시에는 라이트 커맨드, 어드레스, 그리고 데이터를 제공한다. 그리고, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 이용하여 호스트 기기로부터 수신되는 논리적 어드레스를 물리적 어드레스로 변환시키는 처리를 수행한다.

컨트롤 유닛(121-3)은 저장 장치(120)에 전원이 공급되면 메모리 장치(122)에 저장되어 있는 메타 데이터를 읽어내어 RAM(121-2)에 저장하도록 저장 장치(120)를 제어한다. 컨트롤 유닛(121-3)은 메모리 장치(122)에서의 메타 데이터 변경을 발생시키는 동작에 따라서 RAM(121-2)에 저장된 메타 데이터를 업데이트 하도록 저장 장치(120)를 제어한다. 그리고, 컨트롤 유닛(121-3)은 저장 장치(120)에서 전원이 차단되기 전에 RAM(121-2)에 저장되어 있는 메타 데이터를 메모리 장치(122)에 라이트하도록 제어한다.

압축 처리부(121-6)는 컨트롤 유닛(121-3)의 제어에 따라서 메모리 장치(122)에 저장될 데이터를 메모리 장치(122)의 물리적 영역에 대한 열화 상태에 기초하여 선택적으로 압축 처리한다. 압축 대상이 되는 데이터는 다양한 응용 프로그램 파일 및 호스트 기기에서 제공되는 라이트용 데이터 등이 될 수 있다. 물론, 압축 대상이 되는 데이터는 메타 데이터도 포함될 수 있다.

압축 처리부(121-6)는 일 예로서 반복 길이 부호화(run-length encoding) 방식 또는 허프만 코딩(huffman coding) 방식을 이용하여 데이터를 압축 처리할 수 있다. 세부적으로, 반복 길이 부호화 방식은 데이터에서 같은 값이 연속해서 나타나는 것을 데이터의 종류와 반복되는 수로 표현하는 압축 방식이다.

압축 해제 처리부(121-7)는 컨트롤 유닛(121-3)의 제어에 따라서 압축된 데이터를 수신하여 압축 전의 상태로 복원 처리한다. 압축 해제 처리부(121-6)는 압축 처리부(121-6)의 압축 원리를 역으로 적용하면 압축된 데이터를 복원 처리할 수 있다.

ECC 처리부(121-4)는 라이트 동작 시에 RS 코드(Reed-Solomon code), 헤밍 코드(Hamming code), CRC(Cyclic Redundancy Code) 등과 같은 알고리즘을 이용하여 수신되는 데이터에 대한 에러 정정 코드(Error Correction Code)를 생성시킬 수 있다. 그리고, 리드 동작 시에는 데이터와 함께 리드된 에러 정정 코드(ECC)를 이용하여 수신된 데이터에 대한 에러 검출 및 정정 처리를 수행한다.

동일한 ECC 알고리즘을 이용하는 경우에 단위 데이터 사이즈 당 에러 정정 능력은 ECC 사이즈에 비례하여 향상되는 특성을 갖는다. 일 예로서, 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘에서 4K Byte 페이지 당 112 바이트의 ECC 사이즈가 필요하다면, 1024 byte 데이터의 비트 에러를 32bit 이하까지 처리하는 ECC 알고리즘에서는 4K Byte 페이지 당 224 Byte의 ECC 사이즈가 필요하게 된다. 즉, 4K Byte 페이지 당 처리할 수 있는 비트 에러를 16bit에서 32bit로 에러 정정 능력을 향상시키기 위해서는 ECC 사이즈를 2배로 증가시켜야 한다는 사실을 알 수 있다.

본 발명에서는 ECC 알고리즘을 변경하지 않고 동일한 ECC 알고리즘을 사용하면서 ECC 능력(strength)을 높이는 방안을 제안한다. 세부적으로, 본 발명에서는 메모리 장치(122)의 저장 영역 중에서 열화 정도가 심한 영역에 저장되는 데이터를 압축한 후에, 압축된 데이터에 대하여 ECC 알고리즘을 적용함으로써 ECC가 적용되는 데이터 구간의 유효한 데이터 사이즈를 줄여서 ECC 능력을 높이는 방안을 제안한다.

ECC 처리부(121-4)는 압축 처리부(121-6)로부터 입력되는 압축 데이터에 대해서는 무효 데이터로 패딩 처리한 후에, 패딩 처리된 압축 데이터에 대하여 ECC 알고리즘을 적용하여 에러 정정 코드를 생성시킨다. 여기에서, 패딩 처리는 데이터 압축 전후의 사이즈가 일치되도록 압축 데이터에 초기 설정된 무효 데이터를 부가하여 패딩 처리할 수 있다. 일 예로서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero)으로 결정할 수 있다. 다른 예로서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 1로 결정할 수도 있다.

ECC 처리부(121-1)는 압축 처리부(121-6)를 거치지 않고 입력되는 압축되지 않은 데이터에 대해서는 직접 ECC 알고리즘을 적용하여 에러 정정 코드를 생성시킨다. 패딩 처리된 압축 데이터와 압축되지 않은 데이터에 대해서는 동일한 ECC 알고리즘이 적용된다. 이는 일 예로서, 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘이 압축되지 않은 데이터에 적용되었다면, 패딩 처리된 압축 데이터에도 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘 된다는 것을 의미한다. 이에 따라서, 압축된 데이터에 대해서는 ECC가 적용되는 유효한 데이터 사이즈가 줄어들게 되어 ECC 능력이 높아지게 된다.

컨트롤 유닛(121-3)은 메모리 장치(122)에 대한 관리 정보인 메타 데이터를 참조하여 메모리 장치(122)의 영역별 열화 정도를 판단하고, 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치(122)의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 메모리 장치(122)에 라이트하고, 그렇지 않은 영역에는 압축되지 않은 데이터와 압축되지 않은 데이터에 대한 에러 정정 코드를 메모리 장치(122)에 라이트하는 동작을 수행하도록 저장 장치(120)를 제어한다.

컨트롤 유닛(121-3)의 제어 동작에 따라서 수행되는 에러 정정 성능 신장 방법에 대해서는 도 8 ~ 도 15에서 상세히 설명되어질 것이다.

다시, 도 1을 참조하면 메모리 장치(122)는 비휘발성 반도체 메모리 장치로 구현될 수 있으며, 구체적으로 플래시 메모리, PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등으로 구현될 수 있다.

도 4를 참조하면, 메모리 장치(122)의 저장 영역은 고정 정보 영역(41), 루트(root) 정보 영역(42) 및, 데이터 영역(43)으로 나눌 수 있다.

고정 정보 영역(41)에는 파일 시스템에 대한 정보, 버전, 블록 당 페이지 수 등의 메모리 장치(122)의 고유한 정보가 저장될 수 있다. 루트 정보 영역(42)에는 메타 데이터가 저장된 위치 정보가 저장된다. 그리고, 데이터 영역(43)에는 메타 데이터 및 사용자 데이터가 저장된다. 데이터 영역(43)을 메타 데이터 저장 영역과 사용자 데이터 영역으로 세분화하여 구분할 수도 있다. 사용자 데이터 영역은 데이터 저장 영역과 스페어(spare) 영역으로 나눌 수 있으며, 스페어 영역에는 ECC가 저장될 수 있다.

일 예로서, 메모리 장치(122)를 플래시 메모리로 구현한 세부적인 구성을 도 5에 도시하였다.

도 5에 도시된 바와 같이, 플래시 메모리(122')는 셀 어레이(10), 페이지 버퍼(20), 제어 회로(30) 및 로우 디코더(40)를 포함한다.

셀 어레이(10)는 트랜지스터에 일정 전압을 인가하는 방식으로 데이터가 기입되는 영역이다. 셀 어레이(10)는 워드라인들(WL0~WLm-1) 및 비트라인들(BL0~BLn-1)이 교차한 곳에 형성된 메모리 셀들을 포함한다. 여기에서, m 및 n은 자연수이다. 도 5에서는 하나의 메모리 블록이 도시되어 있으나 셀 어레이(10)는 복수의 메모리 블록들을 포함할 수 있다. 각각의 메모리 블록들은 각 워드 라인들(WL0~WLm-1)에 대응되는 페이지들을 포함하고 있다. 그리고 페이지들 각각은 해당 워드라인에 연결된 복수의 메모리 셀들을 포함한다. 플래시 메모리(122')는 블록 단위로 소거 동작을 수행하고, 페이지 단위로 프로그램 동작 혹은 읽기 동작을 수행한다.

메모리 셀 어레이(10)는 셀 스트링(cell string) 구조를 갖는다. 각각의 셀 스트링은 스트링 선택 라인(String Selection Line; SSL)에 연결되는 스트링 선택 트랜지스터(SST), 복수의 워드라인들(WLO ~ WLm-1)에 각각 연결된 복수의 메모리 셀들(MC0 ~ MCm-1), 그리고 접지 라인(Ground Section Line; GSL)에 연결된 접지 선택 트랜지스터(GST)를 포함한다. 여기에서, 스트링 선택 트랜지스터(SST)는 비트라인과 스트링 채널 사이에 연결되고, 접지 선택 트랜지스터(GST)는 스트링 채널과 공통 소스 라인(Common Source Line; CSL) 사이에 연결된다.

페이지 버퍼(20)는 복수의 비트라인들(BL0~BLn-1)을 통해 셀 어레이(10)에 연결된다. 페이지 버퍼(20)는 선택된 워드라인에 연결된 메모리 셀들에 기입할 데이터를 임시로 저장하거나 또는 선택된 워드라인에 연결된 메모리 셀들로부터 독출된 데이터를 임시로 저장한다.

제어 회로(30)는 기입 또는 독출 동작 그리고 소거 동작에 필요한 각종 전압들을 생성하고, 제어 신호들을 수신하여 플래시 메모리(122')의 제반 동작을 제어한다.

로우 디코더(40)는 선택 라인들(SSL, GSL) 및 복수의 워드라인들(WL0~WLm-1)을 통해 셀 어레이(10)에 연결된다. 로우 디코더(20)는 기입 동작 또는 독출 동작 시 어드레스를 입력받고, 입력된 어드레스에 따라 어느 하나의 워드라인을 선택한다. 여기에서 선택된 워드라인에는 기입 동작이 수행되거나 또는 독출 동작이 수행될 메모리 셀들이 연결되어 있다.

또한, 로우 디코더(40)는 선택된 워드라인, 비선택된 워드라인들, 그리고 선택 라인들(SSL, GSL)로 프로그램 동작 또는 읽기 동작에 필요한 전압들(예를 들어, 프로그램 전압, 패스 전압, 읽기 전압, 스트링 선택 전압, 접지 선택 전압)을 인가한다.

각각의 메모리 셀은 한 비트의 데이터 혹은 2비트 이상의 데이터를 저장할 수 있다. 하나의 메모리 셀에 한 비트의 데이터를 저장하는 메모리 셀은 싱글 레벨 셀(Single Level Cell; SLC)이라고 불린다. 그리고, 하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 메모리 셀은 멀티 레벨 셀(Multi Level Cell; MLC)이라고 불린다. 싱글 레벨 셀은 문턱 전압에 따라 소거 상태(Erase State) 또는 프로그램 상태(Program State)를 갖는다.

특히, 멀티 레벨 셀로 구성된 플래시 메모리는 사용 시간 및 프로그램/이레이즈(Program/Erase) 사이클 등의 요인에 따라 신뢰성(reliability)이 떨어지면서 ECC 정정 불능 상태가 발생될 수 있다. 플래시 메모리의 물리적인 페이지에는 스페어(spare) 영역이 존재하고, 스페어 영역에 ECC 정보가 저장된다. 사용 시간과 프로그램/이레이즈(Program/Erase) 사이클 등에 따라 신뢰성이 떨어지는 문제를 해결하기 위하여 ECC 사이즈를 증가시키면, 플래시 메모리의 스페어(spare) 영역을 키우거나 스페어 영역에 다른 용도로 이용할 데이터를 저장하는 공간이 축소되는 현상이 발생될 수 있다.

본 발명에서는 ECC 알고리즘의 변경없이 에러 정정 능력을 높이고, 이를 통해 저장 장치의 신뢰성을 향상시키기 위한 방안을 제안한다. 세부적으로, 멀티 레벨 셀 또는 싱글 레벨 셀의 영역별 열화 수준에 따라 페이지 데이터를 압축하고, 압축된 페이지 데이터에 ECC 알고리즘을 적용하는 방식으로 에러 정정 능력을 향상시킨다. 또한, 압축을 통해 남은 공간을 활용하여 압축된 데이터를 복사하여 저장할 수도 있다. 열화 수준의 상태를 페이지(page), 블록(block) 또는 프레인(plane) 단위로 판별할 수 있다.

도 6에 도시된 바와 같이, 플래시 메모리(122')의 내부 구조는 복수의 블록들로 구성되고, 각 블록들은 복수의 페이지들로 이루어져 있다.

플래시 메모리(122')에서 데이터의 기입 및 독출은 페이지 단위로 수행되고, 전기적 소거는 블록 단위로 이루어진다. 또한, 기입 전에 블록의 전기적 소거 작업이 요구된다. 이에 따라서, 덮어쓰기가 불가능하다.

덮어쓰기가 불가능한 메모리 장치에서는 사용자 데이터를 사용자가 원하는 물리적 영역에 기입할 수 없다. 따라서 사용자로부터 기입 또는 독출을 위하여 액세스를 요청받는 경우, 사용자로부터 기입 또는 독출이 요청된 영역을 논리적 어드레스로, 실제로 데이터가 저장되어 있는 또는 데이터가 저장될 물리적 영역을 물리적 어드레스로 분류하여 사용자 데이터에 대한 논리적 어드레스를 물리적 어드레스로 변환시키는 어드레스 변환 동작이 필요하다.

데이터 저장 시스템(100)에서 논리적 어드레스를 물리적 어드레스로 변환시키는 과정을 도 7을 참조하여 설명하기로 한다.

도 7은 데이터 저장 시스템(100)의 소프트웨어 구조를 보여주는 블록도이다. 일 예로서, 도 7에서는 데이터 저장 시스템(100)을 구성하는 메모리 장치(122)를 플래시 메모리로 구현한 경우의 데이터 저장 시스템(100)의 소프트웨어 구조를 보여준다.

도 7을 참조하면, 데이터 저장 시스템(100)은 애플리케이션(101), 파일 시스템(102), 플래시 변환 계층(103), 그리고 플래시 메모리(104)순으로 소프트웨어 계층 구조를 갖는다. 여기에서, 플래시 메모리(104)는 물리적으로 도 5 및 도 6에 도시된 플래시 메모리(122')를 의미한다.

애플리케이션(101)은 UI(110-5)를 이용한 사용자의 입력에 응답하여 사용자 데이터를 가공하는 펌웨어를 의미한다. 예를 들어, 애플리케이션(101)은 워드 프로세서와 같은 문서 처리 소프트웨어, 계산 소프트웨어, 웹 브라우저와 같은 문서 뷰어가 될 수 있다. 애플리케이션(101)은 사용자의 입력에 응답하여 사용자 데이터를 처리하고, 처리된 사용자 데이터를 플래시 메모리(104)에 저장하기 위한 커맨드를 파일 시스템(102)에 전달한다.

파일 시스템(102)은 플래시 메모리(104)에 사용자 데이터를 저장하기 위해 사용되는 구조 또는 소프트웨어를 의미한다. 파일 시스템(102)은 애플리케이션(101)으로부터의 커맨드에 응답하여, 사용자 데이터가 저장될 논리적 어드레스를 할당한다. 파일 시스템(102)의 일종으로 FAT(File Allocation Table) 파일 시스템, NTFS 등이 있다.

플래시 변환 계층(Flash Translation Layer; FTL, 103)에서는 파일 시스템(102)으로부터 전달받은 논리적 어드레스를 플래시 메모리(104)에서의 읽기/쓰기 동작을 위한 물리적 어드레스로의 변환 과정을 수행한다. 플래시 변환 계층(103)에서는 메타 데이터에 포함된 매핑 정보를 이용하여 논리적 어드레스를 물리적 어드레스로 변환시킨다. 어드레스 매핑 방법은 페이지 매핑 방법 또는 블록 매핑 방법을 이용할 수 있다. 페이지 매핑 방법은 페이지 단위로 어드레스 매핑 동작을 수행하고, 블록 매핑 방법은 블록 단위로 어드레스 매핑 동작을 수행하는 방식이다. 또한, 페이지 매핑과 블록 매핑을 혼합한 혼합 매핑 방법이 적용될 수도 있다. 여기에서, 물리적 어드레스는 플래시 메모리(104)의 데이터 저장 위치를 나타낸다.

다음으로, 도 8의 흐름도를 참조하여 본 발명의 일실시 예에 따른 에러 정정 성능 신장 방법을 설명하기로 한다. 도 8에 도시된 에러 정정 성능 신장 방법은 도 3에 도시된 메모리 컨트롤러(121)의 컨트롤 유닛(121-3)의 제어 동작에 의하여 수행될 수 있다. 아래에서는 설명의 편의를 위하여 도 1에 도시된 메모리 장치(122)를 플래시 메모리(122')로 한정하여 설명하기로 한다. 물론, 본 발명에 따른 메모리 장치(122)가 플래시 메모리에 한정되는 것은 아니고, 다양한 비휘발성 메모리 장치가 포함될 수 있다.

우선, 컨트롤 유닛(121-3)은 데이터를 저장할 플래시 메모리(122')의 물리적 영역에 대한 열화 상태를 검사한다(S101). 즉, 컨트롤 유닛(121-3)은 데이터를 저장하고자하는 플래시 메모리(122')의 물리적 어드레스에 대응되는 페이지, 블록 또는 프레인에 대한 열화 상태를 RAM(121-2)에 저장된 메타 데이터에 기초하여 검사할 수 있다. 일 예로서, 메타 데이터에 포함되어 있는 데이터를 저장할 페이지, 블록 또는 프레인에 대한 에러 비트 카운트 값, 이레이즈 카운트 값, 또는 프로그램/리드 카운트 값에 기초하여 열화 상태를 검사할 수 있다.

다음으로, 컨트롤 유닛(121-3)은 단계101(S101)에서 검사된 열화 상태와 초기 설정된 임계 기준을 비교한다(S102). 여기에서, 임계 기준은 저장 장치(120)에 적용된 ECC 알고리즘에 의하여 에러 정정을 보증할 수 있는 최대 열화 상태에서 일정한 마진 값을 갖는 값으로 설정하는 것이 바람직하다. 열화 상태가 초기 설정된 임계 기준 이상인 경우는 해당 물리적 영역의 웨어링 레벨(wearing level) 상태가 좋지 않다는 것을 의미하고, 임계 기준 미만인 경우는 해당 물리적 영역의 웨어링 레벨 상태가 좋다는 것을 의미한다.

단계102(S102)의 비교 결과 검사된 열화 상태가 초기 설정된 임계 기준 이상인 경우에 컨트롤 유닛(121-3)의 제어에 따라 데이터 압축 처리를 실행한다(S103). 즉, 컨트롤 유닛(121-3)의 제어에 따라 RAM(121-2)으로부터 플래시 메모리(122')에 저장할 데이터를 읽어내어 압축 처리부(121-6)로 전달한다. 그러면, 압축 처리부(121-6)는 반복 길이 부호화(run-length encoding) 방식 또는 허프만 코딩(huffman coding) 방식을 이용하여 데이터를 압축 처리한다.

다음으로, 컨트롤 유닛(121-3)의 제어에 따라 ECC 인코딩 처리를 수행한다(S104). 그리고 나서, 플래시 메모리(122')에 데이터를 라이트하는 동작을 수행한다(S105). 단계104(S104) 및 단계105(S105)에 대해서는 도 9 ~ 도 11을 참조하여 상세히 설명하기로 한다.

도 9는 본 발명의 실시 예에 따른 압축되지 않은 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스에 대한 흐름도이고, 도 10 및 도 11은 본 발명의 실시 예에 따른 압축된 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스에 대한 흐름도이다.

우선, 도 9를 참조하여 본 발명의 일실시 예에 따른 압축되지 않은 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스를 설명하기로 한다.

컨트롤 유닛(121-3)의 제어에 따라 ECC 처리부(121-4)는 압축되지 않은 데이터(D1)에 대한 ECC 인코딩 처리를 수행하여 에러 정정 코드(ECC_D1)를 생성시킨다(S201). 세부적으로, 컨트롤 유닛(121-3)의 제어에 따라 RAM(121-2)으로부터 플래시 메모리(122')에 저장할 페이지 사이즈의 데이터(D1)를 읽어내어 압축 처리부(121-6)를 거치지 않고 바로 ECC 처리부(121-4)로 전달한다. 즉, 도 16(a)의 DATA(D1)와 같은 사이즈의 데이터가 ECC 처리부(121-4)로 입력된다. 그러면, ECC 처리부(121-4)는 RS 코드, 헤밍 코드 또는, CRC 등과 같은 ECC 알고리즘을 이용하여 수신된 데이터(D1)에 대한 에러 정정 코드(ECC_D1)를 도 16(b)와 같이 생성시킨다.

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축되지 않은 데이터(D1)와 에러 정정 코드(ECC_D1)를 도 16(c)와 같이 라이트한다(S202). 도 16(c)에서 에러 정정 코드(ECC_D1)는 플래시 메모리(122')의 물리적 페이지에 포함된 스페어 영역에 저장된다.

다음으로, 도 10을 참조하여 본 발명의 일실시 예에 따른 압축된 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스를 설명하기로 한다.

컨트롤 유닛(121-3)의 제어에 따라 압축 처리부(121-6)에 의하여 압축된 데이터(D1')의 사이즈가 압축되기 전의 데이터(D1)의 사이즈와 일치되도록 압축된 데이터(D1')에 무효 데이터로 패딩 처리한다(S301). 여기에서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다. 즉, 도 17(a)와 같은 사이즈의 데이터(D1)가 입력되면 압축 처리부(121-6)에 의하여 압축된 데이터(D1')는 도 17(b)와 같이 사이즈가 줄어들게 된다.

그리고 나서, ECC 처리부(121-4)는 패딩 처리된 압축 데이터(D1')에 대한 ECC 인코딩 처리를 수행하여 에러 정정 코드(ECC_D1')를 생성시킨다(S302). 패딩 처리된 압축 데이터(D1')와 이에 대한 에러 정정 코드(ECC_D1')는 도 17(c)와 같은 사이즈가 된다. 패딩 처리된 압축 데이터 및 압축되지 않은 데이터에는 동일한 ECC 알고리즘이 적용된다. 따라서, 도 16(b)에 도시된 에러 정정 코드(ECC_D1)의 사이즈와 도 17(c)에 도시된 에러 정정 코드(ECC_D1')의 사이즈는 동일하게 된다. 도 16(c)에서는 0(zero)으로 패딩된 예를 보여준다.

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 데이터를 저장하고자 하는 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축 데이터(D1')와 이에 대한 에러 정정 코드(ECC_D1')가 도 17(d)와 같이 라이트 된다(S303). 도 17(d)에서 에러 정정 코드(ECC_D1')는 플래시 메모리(122') 물리적 페이지의 스페어 영역에 저장된다. 도 17(d)를 참조하면, 압축 데이터(D1')가 저장되는 물리적 페이지에서는 데이터 압축으로 줄어든 사이즈만큼 데이터가 저장되지 않은 잔여 영역이 존재하게 된다.

다음으로, 도 11을 참조하여 본 발명의 다른 실시 예에 따른 압축된 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스를 설명하기로 한다.

컨트롤 유닛(121-3)의 제어에 따라 압축 처리부(121-6)에 의하여 압축된 데이터(D1')의 사이즈가 압축되기 전의 데이터(D1)의 사이즈와 일치되도록 압축된 데이터(D1')에 무효 데이터로 패딩 처리한다(S401). 여기에서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다. 도 18(a)와 같은 사이즈의 데이터(D1)가 입력되면 압축 처리부(121-6)에 의하여 압축된 데이터(D1')는 도 18(b)와 같이 사이즈가 줄어들게 된다.

그리고 나서, ECC 처리부(121-4)는 패딩 처리된 압축 데이터(D1')에 대한 ECC 인코딩 처리를 수행하여 에러 정정 코드(ECC_D1')를 생성시킨다(S402). 패딩 처리된 압축 데이터(D1')와 이에 대한 에러 정정 코드(ECC_D1')는 도 18(c)와 같은 사이즈가 된다. 패딩 처리된 압축 데이터 및 압축되지 않은 데이터에는 동일한 ECC 알고리즘이 적용된다. 따라서, 도 16(b)에 도시된 에러 정정 코드(ECC_D1)의 사이즈와 도 18(c)에 도시된 에러 정정 코드(ECC_D1')의 사이즈는 동일하게 된다. 도 18(c)에서는 0(zero)으로 패딩 처리된 예를 보여준다.

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 플래시 메모리(122')에 압축 데이터(D1')를 중복하여 라이트하고, 이에 대한 에러 정정 코드(ECC_D1')를 라이트한다(S403).

일 예로서, 데이터 압축률이 50% 이상인 경우에는 도 18(d)에 도시된 바와 같이, 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축 데이터(D1')를 중복하여 라이트하고 이에 대한 에러 정정 코드(ECC_D1')를 라이트한다.

다른 예로서, 도 19(a) 및 19(b)에 도시된 바와 같이 압축되기 전의 데이터(D1)의 사이즈에 대한 압축 처리후의 데이터(D1')의 사이즈의 비율인 데이터 압축률이 50% 미만인 경우에는, 압축 데이터(D1')를 한 페이지에 중복하여 라이트할 수 없게 된다. 이 경우에 컨트롤 유닛(121-3)은 데이터 압축으로 줄어든 데이터 사이즈에 맞추어 압축 데이터(D1')를 분할한다. 이에 따라서, 압축 데이터(D1')는 D1'_P1 및 D1'_P2로 분할될 수 있으며, D1'_P1의 사이즈는 데이터(D1)에 대한 데이터 압축처리에 의하여 줄어든 데이터 사이즈와 일치된다. 그리고 나서, 도 19(d)에 도시된 바와 같이, 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축 데이터(D1')및 압축 데이터(D1')에서 분할된 데이터(D1'_P1)와 에러 정정 코드(ECC_D1')를 라이트한다. 참고적으로, 도 19(c)에 도시된 바와 같이 에러 정정 코드(ECC_D1')는 패딩 처리된 압축 데이터(D1')에 대한 ECC 인코딩 처리를 수행하여 획득한 에러 정정 코드이다. 그리고, 도 19(e)에 도시된 바와 같이, 압축 데이터(D1')에서 분할된 데이터(D1'_P2)는 다른 압축 데이터(DN')가 저장된 플래시 메모리(122')의 다른 물리적 페이지의 잔여 영역에 라이트한다. 도 19(e)를 참조하면, 압축된 데이터(DN')가 저장된 물리적 페이지의 스페어 영역에는 압축된 데이터(DN')에 대한 에러 정정 코드(ECC_DN')가 저장되어 있다.

위에서 설명한 바와 같이, 도 9 ~ 도 11에 도시된 흐름도에 따라 압축되지 않은 데이터 또는 압축된 데이터에 대한 ECC 인코딩 처리 단계(S104) 및 이에 대한 라이트 동작 실행 단계(S105)를 수행할 수 있게 된다.

다시 도 8을 참조하면, 라이트 동작을 실행하는 단계(S105)를 마친 후에, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장되어 있는 메타 데이터를 업데이트 한다(S106). 세부적으로, 플래시 메모리(122')에서 데이터가 라이트된 저장 영역에 대한 매핑 정보를 메타 데이터에 추가한다. 즉, 라이트 커맨드에 의하여 지정된 논리적 어드레스와 실제 데이터가 라이트된 플래시 메모리(122')의 물리적 어드레스에 대한 매핑 정보를 메타 데이터에 추가한다. 그리고, 압축된 데이터가 라이트된 경우에는 압축된 데이터가 라이트된 플래시 메모리(122')의 물리적 저장 영역에 대한 정보를 메타 데이터에 추가한다. 또한, 압축 데이터가 플래시 메모리(122')에 중복 저장된 경우에 중복 저장된 플래시 메모리(122')의 물리적 위치에 대한 정보를 메타 데이터에 추가한다. 그리고, 라이트 동작 수행 과정에서 메타 데이터에 포함된 인자 값들 중에서 변경되는 값이 있으면, 이에 대한 인자 값을 변경시킨다. 일 예로서, 플래시 메모리(122')에서 라이트가 실행된 저장 영역에 대한 프로그램 카운트 값을 업데이트 한다.

도 20(a)는 데이터를 압축하지 않고 플래시 메모리(122')의 물리적 페이지에 저장한 사례를 보여주고, 도 20(b)는 데이터를 압축하여 플래시 메모리(122')의 물리적 페이지에 저장한 사례를 보여준다.

도 20(a) 및 도 20(b)를 참조하면, 압축되지 않은 데이터가 저장되는 물리적 영역의 사이즈는 A1이고, 압축된 데이터가 저장되는 물리적 영역의 사이즈는 A2이다. 도 20(a) 및 도 20(b)에서 굵게 표시된 바(bar)로 표시된 부분이 에러가 발생되는 비트 위치를 나타낸다. 도 20(a)과 같이 데이터를 압축하지 않고 저장하는 경우에 8개 비트에서 에러가 발생되는데 비하여, 도 20(b)와 같이 데이터를 압축하여 저장하는 경우에 4개의 비트에서 에러가 발생됨을 알 수 있다. 따라서, 데이터를 압축하여 저장하는 경우에 에러 발생 가능성을 낮출 수 있다는 사실을 알 수 있다.

다음으로, 도 3 및 도 12를 참조하여 본 발명의 다른 실시 예에 따른 에러 정정 성능 신장 방법을 상세히 설명하기로 한다.

컨트롤 유닛(121-3)은 호스트 인터페이스(121-1)를 통하여 리드(READ) 커맨드가 수신되는지 판단한다(S501).

리드 커맨드가 수신되면, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 이용하여 리드 커맨드에서 지정하는 논리적 어드레스를 물리적 어드레스로 변환시킨다(S502).

그리고 나서, 컨트롤 유닛(121-3)은 메타 데이터를 이용하여 액세스할 물리적 어드레스가 포함된 플래시 메모리(122')의 저장 영역이 압축된 데이터가 저장된 영역인지를 판단한다(S503). 참고적으로, RAM(121-2)에 저장되어 있는 메타 데이터에는 플래시 메모리(122')에서 압축된 데이터가 저장되어 있는 저장 영역에 대한 정보가 포함되어 있다. 따라서, 단계502(S502)에서 변환된 물리적 어드레스가 포함된 저장 영역이 압축 데이터가 저장된 영역인지를 메타 데이터를 참조하여 판단할 수 있다.

단계503(S503)의 판단 결과 압축된 데이터가 저장된 영역에 해당되지 않는 경우에, 컨트롤 유닛(121-3)은 데이터를 리드할 플래시 메모리(122')의 물리적 영역에 대한 열화 상태를 검사한다(S504). 즉, 컨트롤 유닛(121-3)은 단계502(S502)에서 변환된 물리적 어드레스에 대응되는 페이지, 블록 또는 프레인에 대한 열화 상태를 RAM(121-2)에 저장된 메타 데이터에 기초하여 검사할 수 있다. 일 예로서, 메타 데이터에 포함되어 있는 페이지, 블록 또는, 프레인별 에러 비트 카운트 값, 이레이즈 카운트 값, 또는 프로그램/리드 카운트 값에 기초하여 열화 상태를 검사할 수 있다.

다음으로, 컨트롤 유닛(121-3)은 단계504(S504)에서 검사된 열화 상태와 임계값(TH1)을 비교한다(S505). 여기에서, 임계값(TH1)은 저장 장치(120)에 적용된 ECC 알고리즘에 의하여 에러 정정을 보증할 수 있는 최대 열화 상태에서 일정한 마진 값을 갖는 값으로 설정하는 것이 바람직하다.

단계505(S505)의 비교 결과 검사된 열화 상태가 임계값(TH1) 이상인 경우에 데이터 리드 동작을 수행한다(S506). 즉, 컨트롤 유닛(121-3)의 제어에 따라 단계502(S502)에서 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지로부터 데이터 및 에러 정정 코드를 읽어내어 RAM(121-2)에 저장하고, 에러 정정 코드를 이용하여 읽어낸 데이터에 대한 에러 검출 및 정정 처리를 수행한다.

그리고 나서, 컨트롤 유닛(121-3)은 단계505(S505)의 비교 결과 검사된 열화 상태가 임계값(TH1) 이상인 저장 영역에서 읽어낸 데이터를 플래시 메모리(122')에 라이트하는 리프레시(refresh) 동작을 수행한다(S507). 일 예로서, 리프레시 동작은 열화 상태가 임계값(TH1) 이상인 저장 영역에서 읽어낸 데이터를 플래시 메모리(122')에서 데이터가 저장되지 않은 새로운 물리적 영역을 지정하여 라이트할 수 있다. 이 때 열화 상태가 임계값(TH1) 이상인 저장 영역은 무효화 처리된다. 또한, 리프레시 동작은 데이터를 읽어낸 플래시 메모리(122')의 저장 영역을 소거 처리한 후에, 소거된 영역에 데이터를 압축하여 라이트할 수 있다.

이와 같은 리프레시 동작은 앞에서 설명한 도 8의 단계101(S101) ~ 단계105(S105)에서와 같은 방식으로 수행할 수 있다.

그리고, 단계503(S503)의 판단 결과 액세스할 물리적 어드레스가 포함된 플래시 메모리(122')의 저장 영역이 압축된 데이터가 저장된 영역이거나 또는 단계505(S505)의 판단 결과 검사된 열화 상태가 임계값(TH1) 미만인 경우에는 단계502(S502)에서 변환된 물리적 어드레스에 의하여 지정된 플래시 메모리(122')의 저장 영역으로부터 데이터를 읽어내어 디코딩 처리하는 데이터 리드 동작을 수행한다(S508).

단계507(S507) 또는 단계508(S508)을 수행한 후에 컨트롤 유닛(121-3)은 RAM(121-2)에 저장되어 있는 메타 데이터를 업데이트 한다(S509). 리프레시 동작에 의하여 플래시 메모리(122')에서 데이터가 라이트된 저장 영역에 대한 매핑 정보를 메타 데이터에 추가한다. 그리고, 압축된 데이터가 라이트된 플래시 메모리(122')의 물리적 저장 영역에 대한 정보를 메타 데이터에 추가한다. 또한, 압축 데이터가 플래시 메모리(122')에 중복 저장된 경우에 중복 저장된 플래시 메모리(122')의 물리적 위치에 대한 정보를 메타 데이터에 추가한다. 그리고, 리드 또는 라이트 동작 수행 과정에서 메타 데이터에 포함된 인자 값들 중에서 변경되는 값이 있으면, 이에 대한 인자 값을 변경시킨다.

도 12에 도시된 단계508(S508)에서의 압축된 데이터를 디코딩하는 동작에 대해서는 도 13 및 도 도 14를 참조하여 상세히 설명하기로 한다.

도 13은 본 발명의 일실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트되지 않은 경우의 데이터 리드 프로세스 흐름도이고, 도 14는 본 발명의 다른 실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트된 경우의 데이터 리드 프로세스 흐름도이다.

우선, 도 3 및 도 13을 참조하여 일실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트되지 않은 경우의 데이터 리드 동작을 설명하기로 한다.

컨트롤 유닛(121-3)의 제어에 따라 메타 데이터에 기초하여 변환된 물리적 어드레스가 지정하는 플래시 메모리(122')의 물리적 페이지로부터 데이터 및 이에 대한 에러 정정 코드를 읽어내어 RAM(121-2)에 저장한다(S601).

다음으로, RAM(121-2)으로부터 읽어낸 데이터가 압축된 데이터인 경우에는 컨트롤 유닛(121-3)의 제어에 따라 압축된 데이터에 패딩 처리를 하여 ECC 처리부(121-4)로 출력한다(S602). 패딩 사이즈는 데이터 압축 전/후의 사이즈가 동일해지는 조건이 충족되도록 결정한다. 그리고, 패딩 처리로 부가되는 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다.

다음으로, ECC 처리부(121-4)는 패딩 처리된 압축 데이터에 대한 ECC 디코딩 처리를 실행한다(S603). 즉, ECC 처리부(121-4)는 ECC 알고리즘을 적용하여 에러 정정 코드에 기초하여 패딩 처리된 압축 데이터에 대한 에러 검출 및 정정 처리를 실행한다. 압축 데이터에 대한 ECC 디코딩 처리를 함으로써, ECC가 적용되는 데이터 구간의 유효한 데이터 사이즈를 줄어들게 되어 ECC 디코딩 능력이 실질적으로 높아지는 결과를 초래한다.

ECC 디코딩 처리를 수행한 후에, 컨트롤 유닛(121-3)은 에러 정정 불능 상태가 발생되는지를 판단한다(S604). 즉, ECC 알고리즘에서 에러 정정 가능한 범위를 초과하는 에러 비트가 발생되는 경우에 에러 정정 불능 상태로 판단한다. 일 예로서, 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘을 적용하는 경우에, 1024 byte 데이터에서 발생되는 비트 에러가 16bit를 초과하는 경우에 에러 정정 불능 상태로 판단한다.

단계604(S604)의 판단 결과 에러 정정 불능 상태가 아닌 경우에, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리부(121-7)는 ECC 디코딩 처리된 압축 데이터를 압축 이전의 상태로 복원하는 처리를 수행한다(S605).

만일 단계604(S604)의 판단 결과 에러 정정 불능 상태인 경우에, 컨트롤 유닛(121-3)의 제어에 따라 에러 정정 불능을 리포트 하는 정보를 생성시킨다(S606).

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리된 데이터 또는 에러 정정 불능을 리포트 하는 정보를 호스트 인터페이스(121-1)를 통하여 호스트 기기(110)로 전송한다(S607).

다음으로, 도 3 및 도 14를 참조하여 일실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트된 경우의 데이터 리드 동작을 설명하기로 한다.

컨트롤 유닛(121-3)의 제어에 따라 메타 데이터에 기초하여 변환된 물리적 어드레스가 지정하는 플래시 메모리(122')의 물리적 페이지로부터 데이터 및 이에 대한 에러 정정 코드를 읽어내어 RAM(121-2)에 저장한다(S701).

다음으로, RAM(121-2)으로부터 읽어낸 데이터가 압축된 데이터인 경우에는 컨트롤 유닛(121-3)의 제어에 따라 압축된 데이터에 패딩 처리를 하여 ECC 처리부(121-4)로 출력한다(S702). 패딩 사이즈는 데이터 압축 전/후의 사이즈가 동일해지는 조건이 충족되도록 결정한다. 그리고, 패딩 처리로 부가되는 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다.

다음으로, ECC 처리부(121-4)는 패딩 처리된 압축 데이터에 대한 ECC 디코딩 처리를 실행한다(S703). 즉, ECC 처리부(121-4)는 ECC 알고리즘을 적용하여 에러 정정 코드에 기초하여 패딩 처리된 압축 데이터에 대한 에러 검출 및 정정 처리를 실행한다. 압축 데이터에 대한 ECC 디코딩 처리를 함으로써, ECC가 적용되는 데이터 구간의 유효한 데이터 사이즈를 줄어들게 되어 ECC 디코딩 능력이 실질적으로 높아지는 결과를 초래한다.

ECC 디코딩 처리를 수행한 후에, 컨트롤 유닛(121-4)은 에러 정정 불능 상태가 발생되는지를 판단한다(S704). 즉, ECC 알고리즘에서 에러 정정 가능한 범위를 초과하는 에러 비트가 발생되는 경우에 에러 정정 불능 상태로 판단한다.

단계704(S704)의 판단 결과 에러 정정 불능 상태가 아닌 경우에, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리부(121-7)는 ECC 디코딩 처리된 압축 데이터를 압축 이전의 상태로 복원하는 처리를 수행한다(S705).

만일 단계704(S704)의 판단 결과 에러 정정 불능 상태인 경우에, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 참조하여 에러 정정 불능 상태로 판정된 데이터가 플래시 메모리(122')에 중복 저장되어 있는지를 판단한다(S706).

단계706(S706)의 판단 결과 플래시 메모리(122')에 중복 저장되어 있으면, 컨트롤 유닛(121-3)은 메타 데이터를 참조하여 중복 저장된 플래시 메모리(122')의 물리적 영역으로부터 데이터를 읽어내어 RAM(121-2)에 저장한다(S707). 단계707(S707)을 실행하고 나서 위에서 설명한 단계702(S702)부터 다시 실행한다.

만일 단계706(S706)의 판단 결과 플래시 메모리(122')에 중복 저장된 데이터가 존재하지 않는 경우에, 컨트롤 유닛(121-3)의 제어에 따라 에러 정정 불능을 리포트 하는 정보를 생성시킨다(S708).

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리된 데이터 또는 에러 정정 불능을 리포트 하는 정보를 호스트 인터페이스(121-1)를 통하여 호스트 기기(110)로 전송한다(S709).

다음으로, 도 3 및 도 15를 참조하여 본 발명의 또 다른 실시 예에 따른 에러 정정 성능 신장 방법을 상세히 설명하기로 한다.

컨트롤 유닛(121-3)은 호스트 인터페이스(121-1)를 통하여 라이트(WRITE) 커맨드가 수신되는지 판단한다(S801).

라이트 커맨드가 수신되면, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 이용하여 라이트 커맨드에서 지정하는 논리적 어드레스를 물리적 어드레스로 변환시킨다(S802).

다음으로, 컨트롤 유닛(121-3)은 데이터를 저장할 플래시 메모리(122')의 물리적 영역에 대한 열화 상태를 검사한다(S803). 즉, 컨트롤 유닛(121-3)은 데이터를 저장하고자하는 플래시 메모리(122')의 물리적 어드레스에 대응되는 페이지, 블록 또는 프레인에 대한 열화 상태를 RAM(121-2)에 저장된 메타 데이터에 기초하여 검사할 수 있다. 일 예로서, 메타 데이터에 포함되어 있는 데이터를 리드할 페이지, 블록 또는, 프레인에 대한 에러 비트 카운트 값, 이레이즈 카운트 값, 또는 프로그램/리드 카운트 값에 기초하여 열화 상태를 검사할 수 있다.

다음으로, 컨트롤 유닛(121-3)은 단계803(S803)에서 검사된 열화 상태와 임계값(TH2)을 비교한다(S804). 여기에서, 임계값(TH2)은 저장 장치(120)에 적용된 ECC 알고리즘에 의하여 에러 정정을 보증할 수 있는 최대 열화 상태에서 일정한 마진 값을 갖는 값으로 설정하는 것이 바람직하다. 그리고, 라이트 동작에서 적용되는 임계값(TH2)은 도 12의 리드 동작에서 적용되는 임계값(TH1)과 동일하거나 또는 다르게 결정할 수 있다.

단계804(S804)의 비교 결과 검사된 열화 상태가 임계값(TH2) 이상인 경우에 컨트롤 유닛(121-3)의 제어에 따라 데이터 압축 처리를 실행한다(S805). 다음으로, 컨트롤 유닛(121-3)의 제어에 따라 ECC 인코딩 처리를 수행한다(S806). 그리고 나서, 플래시 메모리(122')에 데이터를 라이트하는 동작을 수행한다(S807). 다음으로, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장되어 있는 메타 데이터를 업데이트 한다(S808).

도 15에 도시된 단계805(S805) ~ 단계808(S808)은 도 8에 도시된 단계103(S103) ~ 단계106(S106)과 실질적으로 동일하므로 위에서 중복된 상세한 설명은 피하기로 한다.

도 21은 본 발명의 실시 예에 따른 컴퓨터 시스템 장치를 나타내는 블록도이다.

본 발명의 실시 예에 따른 컴퓨터 시스템(1000)은 버스(1600)에 전기적으로 연결된 프로세서(CPU, 1200), RAM(1300), 사용자 인터페이스(UI, 1400) 및 저장 장치(1100)를 구비한다. 저장 장치(1100)는 메모리 컨트롤러(1110) 및 메모리 장치(1120)를 포함한다. 메모리 장치(1120)에는 프로세서(1200)에 의해서 처리된 또는 처리될 데이터가 메모리 컨트롤러(1110)를 통해 저장될 것이다. 도 21의 저장 장치(1100)에는 본 발명의 실시 예에 따른 저장 장치(120)가 적용될 수 있다. 본 발명의 실시 예에 따른 컴퓨터 시스템(1000)은 파워 공급 장치(1500)를 더 구비할 수 있다.

본 발명의 실시 예에 따른 컴퓨터 시스템(1000)은 모바일 장치인 경우, 컴퓨터 시스템의 파워 공급 장치(1500)는 배터리 일 수 있으며, 베이스밴드 칩셋(baseband chipset)과 같은 모뎀이 추가적으로 제공될 수도 있다. 또한, 본 발명의 실시 예에 따른 컴퓨터 시스템 장치(1000)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명한 사항인 바, 더 자세한 설명은 생략한다.

도 22는 본 발명의 실시 예에 따른 메모리 카드를 나타내는 블록도이다.

도 22를 참조하면, 본 발명의 실시 예에 따른 메모리 카드(2000)는, 메모리 컨트롤러(2020) 및 메모리 장치(2010)를 구비한다. 메모리 컨트롤러(2020)는 입출력 수단(2030)을 통해 수신되는 외부의 호스트의 요청에 응답하여 메모리 장치(2010)로의 데이터 기입 또는 메모리 장치(2010)로부터의 데이터 독출을 제어한다. 본 발명의 실시 예에 따른 메모리 카드(2000)의 메모리 컨트롤러(2020)는 상기와 같은 제어 동작을 수행하기 위해, 각각 호스트 및 메모리 장치(2010)와의 인터페이스를 수행하는 인터페이스 및 RAM 등을 구비할 수 있다. 본 발명의 실시 예에 따른 메모리 카드(2000)는 도 1의 저장 장치(120)로 구현될 수 있다.

도 22의 메모리 카드(2000)는 컴팩트 플래시 카드(CFC: Compact Flash Card), 마이크로 드라이브(Micro drive), 스마트 미디어 카드(SMC: Smart Media Card) 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털 카드(SDC: Security Digital Card), 메모리 스틱(Memory Stick), 및 USB 플래시 메모리 드라이버 등으로 구현될 수 있다.

도 23은 솔리드 스테이트 드라이브(Solid State Drive; SSD)를 포함하는 서버 시스템 및 네트워크 시스템을 나타내는 도면이다.

도 23을 참조하면, 본 발명의 실시 예에 따른 네트워크 시스템(4000)은 네트워크를 통해 연결되는 서버 시스템(4100) 및 다수의 단말들(4200_1~4200_n)을 포함할 수 있다. 본 발명의 실시 예에 따른 서버 시스템(4100)은 네트워크에 연결되는 다수의 단말들(4200_1~4200_n)로부터 수신되는 요청을 처리하는 서버(4120) 및 단말들(4200_1~4200_n)로부터 수신되는 요청에 대응되는 데이터를 저장하는 SSD를 포함할 수 있다. 이때, 도 23의 SSD(4110)는 도 1에 도시된 본 발명의 실시 예에 따른 저장 장치(120)로 구현될 수 있다.

한편, 상기에서 설명된 본 발명에 따른 플래시 메모리 시스템은 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 예를 들면, 본 발명에 따른 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic MetricQuad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100 : 데이터 저장 시스템 110 : 호스트 기기
120 : 저장 장치 121 : 메모리 컨트롤러
122 : 메모리 장치 110-1 : 프로세서
110-2 : ROM 110-3 : RAM
110-4 : 저장 장치 인터페이스 110-5 : 사용자 인터페이스
110-6 : 버스 121-1 : 호스트 인터페이스
121-2 : RAM 121-3 : 컨트롤 유닛
121-4 : ECC 처리부 121-5 : 메모리 인터페이스
121-6 : 압축 처리부 121-7 : 압축 해제 처리부
121-8 : 버스 1000 : 컴퓨터 시스템
1100 : 저장 장치 1110 : 메모리 컨트롤러
1120 : 메모리 장치 1200 : 프로세서
1300 : RAM 1400 : 사용자 인터페이스
1500 : 파워 공급 장치 2000 : 메모리 카드
2010 : 메모리 장치 2020 : 메모리 컨트롤러
4000 : 네트워크 시스템 4100 : 서버 시스템
4110 : SSD 4120 : 서버
4200_1 ~ 4200_n : 다수의 단말들

Claims

데이터를 저장하고자 하는 메모리 장치의 물리적 영역에 대한 열화 정도를 판단하는 단계; 및
상기 판단 결과 열화 정도가 초기 설정된 임계 기준 이상인 영역에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 저장하고, 상기 열화 정도가 상기 임계 기준 미만인 영역에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 저장하는 단계를 포함함을 특징으로 하는 에러 정정 성능 신장 방법.
제1항에 있어서, 상기 열화 정도가 초기 설정된 임계 기준 이상인 영역에 저장되는 에러 정정 코드와 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에 저장되는 에러 정정 코드는 동일한 사이즈로 구성됨을 특징으로 하는 에러 정정 성능 신장 방법.
제1항에 있어서, 상기 열화 정도는 데이터를 저장하고자 하는 메모리 장치의 페이지 단위, 블록 단위 또는, 프레인 단위로 판단함을 특징으로 하는 에러 정정 성능 신장 방법.
제1항에 있어서, 상기 열화 정도는 에러 비트 정보, 프로그램/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보 중에서 적어도 하나 이상의 정보에 기초하여 판단함을 특징으로 하는 에러 정정 성능 신장 방법.
제1항에 있어서, 상기 저장하는 단계는
상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 미만인 경우에 상기 데이터에 대한 제1에러 정정 코드를 생성시키는 단계; 및
상기 데이터와 상기 제1에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함함을 특징으로 하는 에러 정정 성능 신장 방법.
제1항에 있어서, 상기 저장하는 단계는
상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 이상인 경우에 상기 데이터를 압축 처리하는 단계;
데이터 압축 전후의 사이즈가 일치되도록 상기 압축된 데이터에 초기 설정된 무효 데이터로 패딩 처리하는 단계;
상기 패딩 처리된 압축 데이터에 대한 제2에러 정정 코드를 생성시키는 단계; 및
상기 압축된 데이터와 상기 제2에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함함을 특징으로 하는 에러 정정 성능 신장 방법.
제6항에 있어서, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지 내의 서로 다른 복수의 위치에 중복하여 라이트하는 것을 특징으로 하는 에러 정정 성능 신장 방법.
제6항에 있어서, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지와 다른 페이지에 섞어서 중복하여 라이트하는 것을 특징으로 하는 에러 정정 성능 신장 방법.
정보를 저장하는 메모리 장치; 및
상기 메모리 장치에 대한 관리 정보를 참조하여 상기 메모리 장치의 영역별 열화 정도를 판단하고, 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 상기 메모리 장치에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 상기 메모리 장치에 라이트하는 동작을 수행하는 메모리 컨트롤러를 포함함을 특징으로 하는 저장 장치.
제9항에 있어서, 상기 메모리 컨트롤러는
상기 메모리 장치에 대한 관리 정보 및 상기 메모리 장치에 저장할 제1데이터를 일시적으로 저장하는 휘발성 메모리 수단;
상기 제1데이터를 입력하여 압축된 제1데이터를 생성시키는 압축 처리부;
상기 제1데이터에 대한 제1에러 정정 코드 또는 압축된 제1데이터에 대한 제2에러 정정 코드를 생성시키는 에러 정정 코드 처리부; 및
데이터를 저장하고자 하는 논리적 어드레스를 물리적 어드레스로 변환하고, 상기 변환된 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도를 상기 메모리 장치에 대한 관리 정보에 기초하여 판단하고, 판단된 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 상기 압축된 제1데이터와 제2에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 상기 제1데이터와 제1에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하는 동작을 수행하는 컨트롤 유닛을 포함함을 특징으로 하는 저장 장치.