JP6606039B2 - メモリシステムおよび制御方法 - Google Patents
メモリシステムおよび制御方法 Download PDFInfo
- Publication number
- JP6606039B2 JP6606039B2 JP2016176835A JP2016176835A JP6606039B2 JP 6606039 B2 JP6606039 B2 JP 6606039B2 JP 2016176835 A JP2016176835 A JP 2016176835A JP 2016176835 A JP2016176835 A JP 2016176835A JP 6606039 B2 JP6606039 B2 JP 6606039B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- error correction
- write data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Detection And Correction Of Errors (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
まず、図1を参照して、一実施形態に係るメモリシステムを含む情報処理システム1の構成を説明する。
この符号化データは、データ(圧縮データ+パディングデータ)およびECCに加え、さらに、回転情報(ローテーション情報)および圧縮フラグを符号化の内容を示す付帯情報として含んでいても良い。回転情報は、使用されたパディング用位置を示す。圧縮フラグは、データが圧縮されているか否かを示す。
Claims (12)
- 不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、少なくとも下位ページデータと上位ページデータとを含む複数のページのデータを、前記不揮発性メモリの同一物理ページに割り当てられる少なくとも下位ページと上位ページとを含む複数のページ場所に書き込むコントローラとを具備し、前記コントローラは、
1ページ分のサイズを有する第1ライトデータを圧縮し、
前記圧縮された第1ライトデータに含まれる“1”のビットの数が、前記圧縮された第1ライトデータに含まれる“0”のビットの数よりも多い場合、全て“1”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングし、前記“0”のビットの数が前記“1”のビットの数よりも多い場合、全て“0”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングし、
前記圧縮およびパディングされた第1ライトデータのための第1誤り訂正符号を生成し、
前記圧縮およびパディングされた第1ライトデータと前記第1誤り訂正符号とを含むデータ系列に“0”のビットまたは“1”のビットのどちらが多く含まれるかを判定し、
前記判定の結果と、前記圧縮およびパディングされた第1ライトデータが書き込まれる対象のページ場所とに基づいて、前記圧縮およびパディングされた第1ライトデータと前記第1誤り訂正符号との組、または前記圧縮およびパディングされた第1ライトデータの各ビットが反転された第2ライトデータと前記第1誤り訂正符号の各ビットが反転された第2誤り訂正符号との組のいずれかを前記対象のページ場所に書き込み、
前記不揮発性メモリ内の読み出し対象のページ場所からデータおよび誤り訂正符号を読み出し、前記読み出されたデータと前記読み出された誤り訂正符号とを使用して、前記読み出されたデータの誤り訂正のための誤り訂正復号処理を実行し、
前記誤り訂正復号処理で復号失敗が起きた場合、前記読み出されたデータの各ビットが反転された反転データと前記読み出された誤り訂正符号の各ビットが反転された反転誤り訂正符号とを使用して前記誤り訂正復号処理を再実行するように構成されている、メモリシステム。 - 前記コントローラは、予め決められた複数のパディング用の位置の間で前記パディングデータの位置をローテーションさせるように構成されている請求項1記載のメモリシステム。
- 前記不揮発性メモリは、メモリセル当たりに2ビットのデータを格納可能に構成され、
前記下位ページデータおよび前記上位ページデータを含む、2つのページのデータが、前記同一物理ページに割り当てられた、前記下位ページおよび前記上位ページを含む2つのページ場所に書き込まれる請求項1記載のメモリシステム。 - 前記不揮発性メモリは、メモリセル当たりに3ビットのデータを格納可能に構成され、
前記下位ページデータ、中位ページデータ、および前記上位ページデータを含む、3つのページのデータが、前記同一物理ページに割り当てられた、前記下位ページ、中位ページおよび前記上位ページを含む3つのページ場所に書き込まれる請求項1記載のメモリシステム。 - 不揮発性メモリと、
前記不揮発性メモリに電気的に接続され、少なくとも下位ページデータと上位ページデータとを含む複数のページのデータを、前記不揮発性メモリの同一物理ページに割り当てられる少なくとも下位ページと上位ページとを含む複数のページ場所に書き込むコントローラとを具備し、前記コントローラは、
1ページ分のサイズを有する第1ライトデータを圧縮し、
前記圧縮された第1ライトデータに含まれる“1”のビットの数が、前記圧縮された第1ライトデータに含まれる“0”のビットの数よりも多い場合、全て“1”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングし、前記“0”のビットの数が前記“1”のビットの数よりも多い場合、全て“0”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングし、
前記圧縮およびパディングされた第1ライトデータのための第1誤り訂正符号を生成し、
前記圧縮およびパディングされた第1ライトデータに“0”のビットまたは“1”のビットのどちらが多く含まれるかを判定し、
前記判定の結果と、前記圧縮およびパディングされた第1ライトデータが書き込まれる対象のページ場所とに基づいて、前記圧縮およびパディングされた第1ライトデータと前記第1誤り訂正符号との組、または前記圧縮およびパディングされた第1ライトデータの各ビットが反転された第2ライトデータと前記第1誤り訂正符号との組のいずれかを前記対象のページ場所に書き込み、
前記不揮発性メモリ内の読み出し対象のページ場所からデータおよび誤り訂正符号を読み出し、前記読み出されたデータと前記読み出された誤り訂正符号とを使用して、前記読み出されたデータの誤り訂正のための誤り訂正復号処理を実行し、
前記誤り訂正復号処理で復号失敗が起きた場合、前記読み出されたデータの各ビットが反転された反転データと前記読み出された誤り訂正符号とを使用して前記誤り訂正復号処理を再実行するように構成されている、メモリシステム。 - 前記コントローラは、予め決められた複数のパディング用の位置の間で前記パディングデータの位置をローテーションさせるように構成されている請求項5記載のメモリシステム。
- 前記不揮発性メモリは、メモリセル当たりに2ビットのデータを格納可能に構成され、
前記下位ページデータおよび前記上位ページデータを含む、2つのページのデータが、前記同一物理ページに割り当てられた、前記下位ページおよび前記上位ページを含む2つのページ場所に書き込まれる請求項5記載のメモリシステム。 - 前記不揮発性メモリは、メモリセル当たりに3ビットのデータを格納可能に構成され、
前記下位ページデータ、中位ページデータ、および前記上位ページデータを含む、3つのページのデータが、前記同一物理ページに割り当てられた、前記下位ページ、中位ページおよび前記上位ページを含む3つのページ場所に書き込まれる請求項5記載のメモリシステム。 - 少なくとも下位ページデータと上位ページデータとを含む複数のページのデータを、不揮発性メモリの同一物理ページに割り当てられる少なくとも下位ページと上位ページとを含む複数のページ場所に書き込む制御方法であって、
1ページ分のサイズを有する第1ライトデータを圧縮することと、
前記圧縮された第1ライトデータに含まれる“1”のビットの数が、前記圧縮された第1ライトデータに含まれる“0”のビットの数よりも多い場合、全て“1”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングし、前記“0”のビットの数が前記“1”のビットの数よりも多い場合、全て“0”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングすることと、
前記圧縮およびパディングされた第1ライトデータのための第1誤り訂正符号を生成することと、
前記圧縮およびパディングされた第1ライトデータと前記第1誤り訂正符号とを含むデータ系列に“0”のビットまたは“1”のビットのどちらが多く含まれるかを判定することと、
前記判定の結果と、前記圧縮およびパディングされた第1ライトデータが書き込まれる対象のページ場所とに基づいて、前記圧縮およびパディングされた第1ライトデータと前記第1誤り訂正符号との組、または前記圧縮およびパディングされた第1ライトデータの各ビットが反転された第2ライトデータと前記第1誤り訂正符号の各ビットが反転された第2誤り訂正符号との組のいずれかを前記対象のページ場所に書き込むことと、
前記不揮発性メモリ内の読み出し対象のページ場所からデータおよび誤り訂正符号を読み出し、前記読み出されたデータと前記読み出された誤り訂正符号とを使用して、前記読み出されたデータの誤り訂正のための誤り訂正復号処理を実行することと、
前記誤り訂正復号処理で復号失敗が起きた場合、前記読み出されたデータの各ビットが反転された反転データと前記読み出された誤り訂正符号の各ビットが反転された反転誤り訂正符号とを使用して前記誤り訂正復号処理を再実行することとを具備する制御方法。 - 前記パディングデータの位置が複数の異なるパディング用の位置の間でローテーションされるように前記パディングデータの位置を調整することをさらに具備する請求項9記載の制御方法。
- 少なくとも下位ページデータと上位ページデータとを含む複数のページのデータを、不揮発性メモリの同一物理ページに割り当てられる少なくとも下位ページと上位ページとを含む複数のページ場所に書き込む制御方法であって、
1ページ分のサイズを有する第1ライトデータを圧縮することと、
前記圧縮された第1ライトデータに含まれる“1”のビットの数が、前記圧縮された第1ライトデータに含まれる“0”のビットの数よりも多い場合、全て“1”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングし、前記“0”のビットの数が前記“1”のビットの数よりも多い場合、全て“0”のビット列を含むパディングデータで前記圧縮された第1ライトデータをパディングすることと、
前記圧縮およびパディングされた第1ライトデータのための第1誤り訂正符号を生成することと、
前記圧縮およびパディングされた第1ライトデータに“0”のビットまたは“1”のビットのどちらが多く含まれるかを判定することと、
前記判定の結果と、前記圧縮およびパディングされた第1ライトデータが書き込まれる対象のページ場所とに基づいて、前記圧縮およびパディングされた第1ライトデータと前記第1誤り訂正符号との組、または前記圧縮およびパディングされた第1ライトデータの各ビットが反転された第2ライトデータと前記第1誤り訂正符号との組のいずれかを前記対象のページ場所に書き込むことと、
前記不揮発性メモリ内の読み出し対象のページ場所からデータおよび誤り訂正符号を読み出し、前記読み出されたデータと前記読み出された誤り訂正符号とを使用して、前記読み出されたデータの誤り訂正のための誤り訂正復号処理を実行することと、
前記誤り訂正復号処理で復号失敗が起きた場合、前記読み出されたデータの各ビットが反転された反転データと前記読み出された誤り訂正符号とを使用して前記誤り訂正復号処理を再実行することとを具備する制御方法。 - 前記パディングデータの位置が複数の異なるパディング用の位置の間でローテーションされるように前記パディングデータの位置を調整することをさらに具備する請求項11記載の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016176835A JP6606039B2 (ja) | 2016-09-09 | 2016-09-09 | メモリシステムおよび制御方法 |
US15/441,031 US10529417B2 (en) | 2016-09-09 | 2017-02-23 | Storage device that inverts bits of data written into a nonvolatile memory thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016176835A JP6606039B2 (ja) | 2016-09-09 | 2016-09-09 | メモリシステムおよび制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018041403A JP2018041403A (ja) | 2018-03-15 |
JP6606039B2 true JP6606039B2 (ja) | 2019-11-13 |
Family
ID=61560935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016176835A Active JP6606039B2 (ja) | 2016-09-09 | 2016-09-09 | メモリシステムおよび制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10529417B2 (ja) |
JP (1) | JP6606039B2 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102457144B1 (ko) | 2017-04-18 | 2022-10-20 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10496548B2 (en) | 2018-02-07 | 2019-12-03 | Alibaba Group Holding Limited | Method and system for user-space storage I/O stack with user-space flash translation layer |
JP6960877B2 (ja) * | 2018-03-22 | 2021-11-05 | キオクシア株式会社 | メモリシステム |
JP7182373B2 (ja) * | 2018-04-24 | 2022-12-02 | ラピスセミコンダクタ株式会社 | 半導体集積回路、記憶装置及びエラー訂正方法 |
US11379155B2 (en) | 2018-05-24 | 2022-07-05 | Alibaba Group Holding Limited | System and method for flash storage management using multiple open page stripes |
US10921992B2 (en) | 2018-06-25 | 2021-02-16 | Alibaba Group Holding Limited | Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency |
US11816043B2 (en) | 2018-06-25 | 2023-11-14 | Alibaba Group Holding Limited | System and method for managing resources of a storage device and quantifying the cost of I/O requests |
US10996886B2 (en) | 2018-08-02 | 2021-05-04 | Alibaba Group Holding Limited | Method and system for facilitating atomicity and latency assurance on variable sized I/O |
US11327929B2 (en) | 2018-09-17 | 2022-05-10 | Alibaba Group Holding Limited | Method and system for reduced data movement compression using in-storage computing and a customized file system |
US10951232B2 (en) * | 2018-11-26 | 2021-03-16 | Micron Technology, Inc. | Error correction bit flipping scheme |
TWI671750B (zh) | 2018-11-28 | 2019-09-11 | 華邦電子股份有限公司 | 記憶體的控制方法及非暫態電腦可讀媒體 |
KR20200071484A (ko) | 2018-12-11 | 2020-06-19 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템 |
US10977122B2 (en) | 2018-12-31 | 2021-04-13 | Alibaba Group Holding Limited | System and method for facilitating differentiated error correction in high-density flash devices |
US11061735B2 (en) | 2019-01-02 | 2021-07-13 | Alibaba Group Holding Limited | System and method for offloading computation to storage nodes in distributed system |
US11132291B2 (en) | 2019-01-04 | 2021-09-28 | Alibaba Group Holding Limited | System and method of FPGA-executed flash translation layer in multiple solid state drives |
US11200337B2 (en) | 2019-02-11 | 2021-12-14 | Alibaba Group Holding Limited | System and method for user data isolation |
US10937495B2 (en) | 2019-07-02 | 2021-03-02 | Winbond Electronics Corp. | Resistive memory apparatus and method for writing data thereof |
US10860223B1 (en) | 2019-07-18 | 2020-12-08 | Alibaba Group Holding Limited | Method and system for enhancing a distributed storage system by decoupling computation and network tasks |
US11074124B2 (en) * | 2019-07-23 | 2021-07-27 | Alibaba Group Holding Limited | Method and system for enhancing throughput of big data analysis in a NAND-based read source storage |
US10838811B1 (en) * | 2019-08-14 | 2020-11-17 | Silicon Motion, Inc. | Non-volatile memory write method using data protection with aid of pre-calculation information rotation, and associated apparatus |
US10714157B1 (en) | 2019-08-27 | 2020-07-14 | Winbond Electronics Corp. | Non-volatile memory and reset method thereof |
US11126561B2 (en) | 2019-10-01 | 2021-09-21 | Alibaba Group Holding Limited | Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive |
US11617282B2 (en) | 2019-10-01 | 2023-03-28 | Alibaba Group Holding Limited | System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers |
CN110798225B (zh) * | 2019-11-06 | 2024-07-23 | 深圳大普微电子科技有限公司 | 一种数据纠错方法、装置、设备及可读存储介质 |
US10964390B1 (en) * | 2019-12-10 | 2021-03-30 | Western Digital Technologies, Inc. | Skip coding for fractional bit-per-cell NAND memories |
US11449455B2 (en) | 2020-01-15 | 2022-09-20 | Alibaba Group Holding Limited | Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility |
KR102399197B1 (ko) | 2020-01-17 | 2022-05-18 | 경희대학교 산학협력단 | 이상치 인지 근사적 코딩을 수행하는 전자 장치 그리고 그것의 동작 방법 |
US11379447B2 (en) | 2020-02-06 | 2022-07-05 | Alibaba Group Holding Limited | Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller |
US11200114B2 (en) | 2020-03-17 | 2021-12-14 | Alibaba Group Holding Limited | System and method for facilitating elastic error correction code in memory |
US11449386B2 (en) | 2020-03-20 | 2022-09-20 | Alibaba Group Holding Limited | Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory |
US11301173B2 (en) | 2020-04-20 | 2022-04-12 | Alibaba Group Holding Limited | Method and system for facilitating evaluation of data access frequency and allocation of storage device resources |
US11385833B2 (en) | 2020-04-20 | 2022-07-12 | Alibaba Group Holding Limited | Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources |
US11281575B2 (en) | 2020-05-11 | 2022-03-22 | Alibaba Group Holding Limited | Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks |
US11494115B2 (en) | 2020-05-13 | 2022-11-08 | Alibaba Group Holding Limited | System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC) |
US11461262B2 (en) | 2020-05-13 | 2022-10-04 | Alibaba Group Holding Limited | Method and system for facilitating a converged computation and storage node in a distributed storage system |
US11218165B2 (en) | 2020-05-15 | 2022-01-04 | Alibaba Group Holding Limited | Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM |
US11507499B2 (en) | 2020-05-19 | 2022-11-22 | Alibaba Group Holding Limited | System and method for facilitating mitigation of read/write amplification in data compression |
US11556277B2 (en) | 2020-05-19 | 2023-01-17 | Alibaba Group Holding Limited | System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification |
US11263132B2 (en) | 2020-06-11 | 2022-03-01 | Alibaba Group Holding Limited | Method and system for facilitating log-structure data organization |
US11422931B2 (en) | 2020-06-17 | 2022-08-23 | Alibaba Group Holding Limited | Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization |
US11354200B2 (en) | 2020-06-17 | 2022-06-07 | Alibaba Group Holding Limited | Method and system for facilitating data recovery and version rollback in a storage device |
US11354233B2 (en) | 2020-07-27 | 2022-06-07 | Alibaba Group Holding Limited | Method and system for facilitating fast crash recovery in a storage device |
US11372774B2 (en) | 2020-08-24 | 2022-06-28 | Alibaba Group Holding Limited | Method and system for a solid state drive with on-chip memory integration |
US11487465B2 (en) | 2020-12-11 | 2022-11-01 | Alibaba Group Holding Limited | Method and system for a local storage engine collaborating with a solid state drive controller |
US11734115B2 (en) | 2020-12-28 | 2023-08-22 | Alibaba Group Holding Limited | Method and system for facilitating write latency reduction in a queue depth of one scenario |
US11416365B2 (en) | 2020-12-30 | 2022-08-16 | Alibaba Group Holding Limited | Method and system for open NAND block detection and correction in an open-channel SSD |
US11726699B2 (en) | 2021-03-30 | 2023-08-15 | Alibaba Singapore Holding Private Limited | Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification |
US11636912B2 (en) * | 2021-04-06 | 2023-04-25 | Samsung Electronics Co., Ltd. | ECC buffer reduction in a memory device |
US11914887B2 (en) * | 2021-04-14 | 2024-02-27 | Macronix International Co., Ltd. | Storage device and data accessing method using multi-level cell |
US11461173B1 (en) | 2021-04-21 | 2022-10-04 | Alibaba Singapore Holding Private Limited | Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement |
US11476874B1 (en) | 2021-05-14 | 2022-10-18 | Alibaba Singapore Holding Private Limited | Method and system for facilitating a storage server with hybrid memory for journaling and data storage |
CN118020057A (zh) * | 2021-09-29 | 2024-05-10 | 美光科技公司 | 使用内联元数据对压缩状态的早期检测 |
KR102532038B1 (ko) * | 2021-12-15 | 2023-05-12 | 삼성전자주식회사 | 에러 정정 코드(ecc) 디코딩 방법 및 이를 수행하는 메모리 시스템 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4875624B2 (ja) | 2005-10-17 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101292574B1 (ko) * | 2007-10-08 | 2013-08-16 | 삼성전자주식회사 | 멀티 비트 프로그래밍 장치 및 방법 |
KR100857252B1 (ko) | 2007-12-27 | 2008-09-05 | (주)인디링스 | 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법 |
US7855913B2 (en) * | 2008-06-10 | 2010-12-21 | Micron Technology, Inc. | Dynamically configurable MLC state assignment |
US8526230B2 (en) | 2008-07-01 | 2013-09-03 | Lsi Corporation | Methods and apparatus for write-side intercell interference mitigation in flash memories |
US7729166B2 (en) * | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
JP4358299B2 (ja) | 2009-04-24 | 2009-11-04 | 株式会社東芝 | メモリコントローラ及び半導体装置 |
US8503238B1 (en) * | 2010-07-21 | 2013-08-06 | Sk Hynix Memory Solutions Inc. | Error recovery for flash memory |
US8738848B2 (en) * | 2010-12-28 | 2014-05-27 | OCZ Storage Solutions Inc. | Methods, storage devices, and systems for promoting the endurance of non-volatile solid-state memory components |
US8954651B2 (en) * | 2011-11-14 | 2015-02-10 | Dell Products L.P. | System and method for data inversion in a storage resource |
JP2016526720A (ja) * | 2013-06-19 | 2016-09-05 | エグザブロックス・コーポレーション | クラスタベースの記憶システムにおけるデータスクラビング |
US20150067436A1 (en) | 2013-09-03 | 2015-03-05 | Sandisk Technologies Inc. | Nonvolatile Memory System Compression |
US9323607B2 (en) * | 2014-04-29 | 2016-04-26 | Seagate Technology Llc | Data recovery once ECC fails to correct the data |
US10089177B2 (en) * | 2014-06-30 | 2018-10-02 | Sandisk Technologies Llc | Multi-stage decoder |
CN104932951B (zh) * | 2015-07-12 | 2017-09-05 | 符方晓 | 一种nand闪存出现ecc无法纠错时的数据恢复方法 |
US10256842B2 (en) * | 2016-03-03 | 2019-04-09 | Intel Corporation | Technologies for correcting flipped bits for an error correction decode process |
-
2016
- 2016-09-09 JP JP2016176835A patent/JP6606039B2/ja active Active
-
2017
- 2017-02-23 US US15/441,031 patent/US10529417B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180076828A1 (en) | 2018-03-15 |
US10529417B2 (en) | 2020-01-07 |
JP2018041403A (ja) | 2018-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6606039B2 (ja) | メモリシステムおよび制御方法 | |
US9768808B2 (en) | Method for modifying device-specific variable error correction settings | |
US20160299812A1 (en) | Device-Specific Variable Error Correction | |
CN111712804B (zh) | 使用数据块的可变逻辑到物理关联的增强错误校正码能力 | |
US20160299844A1 (en) | Mapping Logical Groups of Data to Physical Locations In Memory | |
US11847317B2 (en) | Managing bin placement for block families of a memory device based on trigger metric valves | |
US10324785B2 (en) | Decoder using low-density parity-check code and memory controller including the same | |
US11836392B2 (en) | Relocating data to low latency memory | |
KR20220045343A (ko) | 데이터 처리 시스템 내 데이터 전송에서 발생한 에러를 정정하는 장치 및 방법 | |
KR20210121654A (ko) | 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법 | |
KR20220077041A (ko) | 메모리 시스템 내 저장된 데이터를 유지하는 장치 및 방법 | |
KR20220120859A (ko) | 메모리 시스템 내 에러 정정 코드를 사용하는 장치 및 방법 | |
JP7177338B2 (ja) | メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法 | |
US11914510B2 (en) | Layer interleaving in multi-layered memory | |
KR20230056901A (ko) | 메모리 장치에 데이터를 프로그램하는 장치 및 방법 | |
US11966638B2 (en) | Dynamic rain for zoned storage systems | |
US11983067B2 (en) | Adjustment of code rate as function of memory endurance state metric | |
US11562776B2 (en) | Performing read operations on grouped memory cells | |
US11740961B1 (en) | Data recovery using dynamic segment ordering | |
US11720273B2 (en) | Codeword error leveling for 3DXP memory devices | |
US11861208B2 (en) | Performing data operations on grouped memory cells | |
US11126545B2 (en) | Memory system and operating method thereof | |
US10768821B2 (en) | Memory system and method of operating the same | |
KR20220107733A (ko) | 보호모드를 지원하는 비휘발성 메모리 장치 및 그를 포함하는 메모리 시스템 | |
CN113126899A (zh) | 完全多平面操作启用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6606039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |