KR101711497B1 - 반도체 칩 실장 장치 - Google Patents

반도체 칩 실장 장치 Download PDF

Info

Publication number
KR101711497B1
KR101711497B1 KR1020100106951A KR20100106951A KR101711497B1 KR 101711497 B1 KR101711497 B1 KR 101711497B1 KR 1020100106951 A KR1020100106951 A KR 1020100106951A KR 20100106951 A KR20100106951 A KR 20100106951A KR 101711497 B1 KR101711497 B1 KR 101711497B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
flux
wiring board
wafer
receiving groove
Prior art date
Application number
KR1020100106951A
Other languages
English (en)
Other versions
KR20120046873A (ko
Inventor
유주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100106951A priority Critical patent/KR101711497B1/ko
Priority to US13/228,088 priority patent/US8240541B2/en
Publication of KR20120046873A publication Critical patent/KR20120046873A/ko
Application granted granted Critical
Publication of KR101711497B1 publication Critical patent/KR101711497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75651—Belt conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 칩 실장 장치 및 방법을 제공한다. 반도체 칩 실장 장치는 플럭스 조의 상면에 플럭스가 수용되는 수용 홈이 형성되고, 플럭스 조 이동 유닛은 플럭스 조를 직선 이동시킨다. 플럭스 조의 이동경로에 인접하여 웨이퍼 지지부와 배선 기판 지지부가 각각 위치한다. 웨이퍼 지지부는 반도체 칩이 제공된 웨이퍼를 지지하며, 배선기판 지지부는 배선 기판을 지지한다. 이송 헤드는 웨이퍼에 제공된 반도체 칩을 픽업하여 수용 홈에 안착시키며, 실장 헤드는 수용 홈에 안착된 반도체 칩을 픽업하여 배선 기판에 표면 실장한다.

Description

반도체 칩 실장 장치{APPARATUS FOR MOUNING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩 실장 장치에 관한 것으로서, 보다 상세하게는 반도체 칩을 배선 기판에 표면 실장(Surface Mount)하는 장치에 관한 것이다.
반도체 칩은 고속화와 고집적화에 대한 요구에 따라 점차로 소형화되는 동시에, 입출력 핀(Input/Output Pin) 수가 증가하고 있다. 이에 따라, 반도체 칩의 실장 기술로 플립 칩 본딩(Flip Chip Bonding) 기술이 많이 적용되고 있다. 플립 칩 본딩 기술은 도전성 재질의 범프(Bump)를 이용하여 반도체 칩을 실장 수단에 직접 실장하는 기술로서, 기존의 와이어 본딩(wire bonding) 기술 및 테이프 배선 기판을 이용한 탭(TAB, Tape Automated Bonding) 기술에 비하여 고속화와 고집적화 그리고 소형화 등에 있어서 우수한 효과를 갖는다.
본 발명은 반도체 칩의 표면 실장 공정 시간을 단축시킬 수 있는 반도체 칩 실장 장치를 제공하기 위한 것이다.
본 발명의 목적은 여기에 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 반도체 칩 실장 장치를 제공한다. 반도체 칩 실장 장치는 플럭스가 수용되는 수용 홈이 상면에 형성된 플럭스 조; 상기 플럭스 조를 이동시키는 플럭스 조 이동유닛; 상기 플럭스 조의 이동경로에 인접 배치되며, 반도체 칩이 제공된 웨이퍼를 지지하는 웨이퍼 지지부; 상기 플럭스 조의 이동경로에 인접 배치되며, 배선 기판을 지지하는 배선기판 지지부; 상기 웨이퍼에 제공된 반도체 칩을 픽업하여 상기 수용 홈에 안착시키는 이송 헤드; 및 상기 수용 홈에 안착된 반도체 칩을 픽업하여 상기 배선 기판에 표면 실장(surface mount)하는 실장 헤드를 포함한다.
상기 플럭스 조 이동유닛은 제1지점과 제2지점 사이 구간에서 상기 플럭스 조를 이동시키되, 상기 제1지점은 상기 웨이퍼 지지부에 인접하고, 상기 제2지점은 상기 배선기판 지지부에 인접하다.
상기 이송 헤드는 상기 웨이퍼 지지부와 상기 제1지점 사이에 위치하며, 상기 웨이퍼에 제공된 반도체 칩을 픽업하고, 픽업된 반도체 칩을 플립(flip)하는 플립 헤드; 및 상기 플립 헤드와 상기 제1지점 사이에 위치하며, 플립된 반도체 칩을 상기 플립 헤드로부터 전달받아 상기 유지 홈에 직접 안착시키는 랜딩 헤드를 포함한다.
장치는 상기 제2지점과 상기 배선기판 지지부 사이에 위치하며, 상기 실장 헤드에 의해 이송되는 반도체 칩 일면에 제공된 솔더 범프의 위치 정보를 판독하는 카메라를 포함하는 더 포함한다.
상기 플럭스 조 이동 유닛은 상기 제1지점과 상기 제2지점 사이에 일직선으로 배치되며, 상기 플럭스 조의 이동을 안내하는 플럭스 조 가이드 레일을 포함한다.
상기 플럭스 조의 상면에 놓이며, 저면이 개방된 공간이 내부에 형성된 용기; 및 상기 플럭스 조에 대한 상대 위치가 변경되도록 상기 용기를 상기 수용 홈의 일측과 타측으로 이동시키는 용기 이동유닛을 더 포함하며, 상기 플럭스 조의 상면은 상기 용기의 저면에 상응하거나 그보다 넓은 면적을 가지며 상기 수용 홈의 양측에 각각 위치되는 대기영역을 가지며, 상기 플럭스 조의 내측면과 상기 대기영역은 서로 조합되어 플럭스가 저장되는 공간을 형성한다.
상기 용기는 상기 용기의 이동방향에 수직하게 배치되는 제1측벽; 및 상기 제1측벽에 대향하여 나란하게 배치되는 제2측벽을 가지되, 상기 제1측벽의 저면 및 상기 제2측벽의 저면은 상기 플럭스 조의 상면과 접촉된다.
또한, 본 발명은 반도체 칩 실장 방법을 제공한다. 반도체 칩 실장 방법은 반도체 칩이 제공된 웨이퍼를 웨이퍼 스테이지에 안착하는 단계; 수용 홈에 플럭스가 수용된 플럭스 조가 상기 웨이퍼 스테이지에 인접 위치하는 단계; 웨이퍼에 제공된 반도체 칩을 픽업하여 상기 수용 홈에 안착시키는 단계; 반도체 칩이 안착된 상기 플럭스 조를 이동시켜, 상기 플럭스 조가 배선 기판이 놓인 배선기판 지지부에 인접 위치하는 단계; 이송된 상기 반도체 칩을 픽업하여 상기 배선 기판에 표면 실장하는 단계를 포함한다.
상기 플럭스 조를 이동시키는 단계는 상기 웨이퍼 스테이지에 인접한 제1지점으로부터 상기 배선기판 지지부에 인접한 제2지점으로 상기 플럭스 조를 직선이동시킨다.
상기 반도체 칩을 상기 수용 홈에 안착시키는 단계는 솔더 범프가 형성된 상기 반도체 칩의 상면이 하부를 향하도록 안착시키며, 상기 솔더 범프는 상기 플럭스에 침지된다.
상기 웨이퍼에는 상기 반도체 칩의 상면이 상부를 향하도록 제공되며, 상기 방법은 상기 반도체 칩이 상기 수용 홈에 안착되기 전, 상기 웨이퍼에 제공된 반도체 칩을 픽업하고, 상기 반도체 칩의 상면이 하부를 향하도록 픽업된 상기 반도체 칩을 플립(flip)하는 단계를 더 포함한다.
상기 방법은 상기 수용 홈에 상기 플럭스를 채우는 단계를 더 포함하되, 상기 플럭스는 상기 수용 홈의 일측에서 타측으로 순차적으로, 그리고 연속적으로 공급된다.
상기 수용 폼에 상기 플럭스를 채우는 단계는 상기 플럭스 조가 상기 제2지점으로부터 상기 제1지점으로 이동되는 동안 수행된다.
상기 반도체 칩을 상기 배선 기판에 표면 실장하는 단계는 이송된 상기 반도체 칩을 픽업하는 픽업 단계; 픽업된 상기 반도체 칩을 광학 검사하여 상기 반도체 칩에 제공된 솔더 범프의 위치 정보를 광학 검사하는 광학 검사 단계; 광학 검사된 상기 반도체 칩을 상기 배선 기판에 표면 실장하는 실장 단계를 포함하되, 상기 픽업 단계, 상기 광학 검사 단계, 그리고 상기 실장 단계는 순차적으로, 그리고 연속적으로 수행된다.
본 발명의 다른 실시예에 따른 반도체 칩 실장 장치는 제1방향으로 직선배치된 플럭스 조 가이드 레일; 상기 플럭스 조 가이드 레일에 놓이며, 그 상면에 플럭스가 채워지는 수용 홈이 형성된 플럭스 조; 상기 플럭스 조 가이드 레일을 따라 상기 플럭스 조를 이동시키는 플럭스 조 구동부; 상기 제1방향을 따라 상기 플럭스 조 가이드 레일의 일단에 인접 배치되며, 반도체 칩이 제공된 웨이퍼를 지지하는 웨이퍼 지지부; 상기 웨이퍼 지지부와 상기 플럭스 조 가이드 레일 사이에 위치되며, 상기 웨이퍼에 제공된 반도체 칩을 픽업하여 상기 수용 홈에 안착시키는 이송 헤드; 상부에서 바라볼 때, 상기 제1방향과 수직한 제2방향을 따라 상기 플럭스 조 가이드 레일의 타단에 인접 배치되며, 배선 기판을 지지하는 배선 기판 지지부; 상기 수용 홈에 안착된 반도체 칩을 픽업하고 이송하며, 상기 배선 기판에 표면실장하는 실장 헤드를 포함한다.
장치는 상기 플럭스 조의 상부에 위치되며, 내부에 플럭스가 저장되는 공간이 형성된, 그리고 상기 공간과 연결되는 토출구가 저면에 형성된 용기; 및 상기 플럭스 조에 대한 상대 위치가 변경되도록 상기 용기를 상기 수용 홈의 일측과 타측으로 직선이동시키는 용기 이동유닛을 더 포함한다.
상기 용기의 저면은 상기 플럭스 조의 상면과 접촉된다.
상기 이송 헤드는 상기 웨이퍼에 제공된 반도체 칩을 픽업하고, 픽업된 반도체 칩을 플립하는 플립 헤드; 및 플립된 반도체 칩을 상기 플립 헤드로부터 전달 받아 상기 유지 홈에 안착시키는 랜딩 헤드를 포함한다.
장치는 상기 배선 기판 지지부와 상기 플럭스 조 가이드 레일의 타단 사이에 위치하며, 상기 실장 헤드에 의해 이송되는 반도체 칩의 상면에 제공된 솔더 범프를 광학 검사하는 카메라를 더 포함한다.
상기 실장 헤드의 반도체 칩 픽업과 상기 솔더 범프의 광학 검사가 순차적으로 그리고 연속적으로 수행되도록 상기 실장 헤드의 이동을 제어하는 실장 헤드 제어부를 더 포함한다.
본 발명에 의하면, 반도체 칩의 표면 실장 공정의 생산성을 향상시킬 수 있다.
또한, 본 발명에 의하면, 반도체 칩을 안전하게 이송할 수 있다.
이하에 설명된 도면들은 단지 예시의 목적을 위한 것이고, 본 발명의 범위를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시 예에 따른 반도체 칩 실장 장치를 보여주는 도면이다.
도 2는 도 1의 기판 공급 유닛을 보여주는 사시도이다.
도 3은 배선 기판을 보여주는 도면이다.
도 4는 도 1의 반도체 칩 공급 유닛을 보여주는 사시도이다.
도 5는 웨이퍼로부터 개별 단위로 분리된 반도체 칩들을 보여주는 도면이다.
도 6은 도 1의 이송 헤드 및 이송 헤드가 반도체 칩을 이송하는 과정을 나타내는 도면이다.
도 7은 도 1의 반도체 칩 이송부 및 실장부를 나타내는 평면도이다.
도 8은 도 7의 반도체 칩 이송부를 나타내는 평면도이다.
도 9는 도 7의 반도체 칩 이송부를 나타내는 단면도이다.
도 10은 도 8의 용기가 수용 홈에 플럭스를 공급하는 과정을 나타내는 도면이다.
도 11은 도 7의 실장 헤드와 플럭스 조를 나타내는 도면이다.
도 12는 도 7의 실장 헤드가 배선 기판에 반도체 칩을 실장하는 과정을 나타내는 도면이다.
도 13은 도 1의 리플로잉부를 보여주는 도면이다.
도 14는 본 발명의 다른 실시예에 따른 용기를 나타내는 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 반도체 칩 실장 장치를 상세히 설명하기로 한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 실시 예에 따른 반도체 칩 실장 장치를 보여주는 도면이다.
도 1을 참조하면, 반도체 칩 실장 장치(1)는 로딩부(10), 실장부(20), 반도체 칩 이송부(30), 리플로잉부(40), 그리고 언로딩부(50)를 포함한다. 로딩부(10), 실장부(20), 리플로잉부(40), 그리고 언로딩부(50)는 제1방향(Ⅰ)을 따라 순차적으로 일렬로 배치될 수 있다. 이하, 상부에서 바라볼 때, 제1방향(Ⅰ)에 수직한 방향을 제2방향(Ⅱ)이라 하고, 제1방향(Ⅰ) 및 제2방향(Ⅱ)에 수직한 방향을 제3방향(Ⅲ)이라 한다.
로딩부(10)는 실장부(20)에 인접하게 배치되고, 반도체 칩(SC)과 배선 기판(PCB)을 실장부(20)로 공급한다. 반도체 칩(SC)은 솔더 범프를 가지는 플립 칩(Flip Chip)을 포함하고, 배선 기판(PCB)은 접속 패드와 회로 배선이 형성된 인쇄 회로 기판(Printed Circuit Board)일 수 있다. 실장부(20)는 반도체 칩(SC)을 배선 기판(PCB)에 표면 실장(Surface Mount)한다. 반도체 칩 이송부(30)는 로딩부(10)로부터 실장부(20)에 걸쳐 배치되며, 로딩부(10)로부터 공급된 반도체 칩(SC)을 실장부(20)로 이송한다. 리플로잉부(40)는 실장부(20)에 인접하게 배치되고, 반도체 칩(SC)의 솔더 범프를 리플로우(Reflow)하여 배선 기판(PCB)의 접촉 패드와 접합시킨다. 언로딩부(50)는 리플로잉부(40)에 인접하게 배치되고, 반도체 칩(SC)이 접합된 배선 기판(PCB)을 언로딩한다.
로딩부(10)는 기판 공급 유닛(110), 검출기(130), 그리고 반도체 칩 공급 유닛(140)을 포함한다. 기판 공급 유닛(110)은 배선기판(PCB)을 실장부(20)로 공급한다. 검출기(130)는 기판 공급 유닛(110)의 일측에 배치되고, 배선 기판(PCB)상의 리젝 마크(Reject Mark)를 판독한다. 리젝 마크는 배선 기판(PCB)상의 반도체 칩 실장 영역의 불량 여부를 표시하는 마크이다. 반도체 칩 공급 유닛(140)은 제2방향(Ⅱ)을 따라 기판 공급 유닛(110)의 일측에 배치될 수 있다. 반도체 칩 공급 유닛(140)은 반도체 칩(SC)을 반도체 칩 이송부(30)로 공급한다.
도 2는 도 1의 기판 공급 유닛을 보여주는 사시도이다. 도 2를 참조하면, 기판 공급 유닛(110)은 로더(111)와 컨베이어(121)를 포함한다. 로더(111)는 배선 기판(PCB)을 로딩하고, 컨베이어(121)로 배선 기판(PCB)을 전달한다. 컨베이어(121)는 배선 기판(PCB)을 실장부(20)로 운반한다.
로더(111)는 매거진 방식, 즉 매거진(112)에 제공된 슬롯(113)에 삽입하는 방식으로 배선 기판(PCB)을 로딩한다. 로더(111)는 매거진(112), 리프트 테이블(114), 푸셔(116)을 포함한다. 매거진(112)은 제1방향(Ⅰ)을 따라 전방부 및 후방부, 그리고 상부가 개방된 통 향상으로 제공되며, 내부에는 배선 기판(PCB)을 수용하는 슬롯(113)들이 제3방향(Ⅲ)을 따라 형성된다.
매거진(112)은 리프트 테이블(114)에 탑재되고, 리프트 테이블(114)은 구동 수단에 의해 상승 또는 승강할 수 있다. 푸셔(116)는 매거진(112)의 전방에 배치되고, 매거진(112)에 수용된 배선 기판(PCB)을 후방으로 밀어내어 인출한다. 매거진(112) 내의 제1높이에 위치한 배선 기판(PCB)이 푸셔(116)에 의해 인출된 후, 매거진(112)은 구동 수단에 의해 상승하고, 푸셔(116)는 매거진(112) 내의 제2높이, 즉 제1높이 아래에 위치한 배선 기판(PCB)을 인출한다.
컨베이어(121)는 제1방향(Ⅰ)을 따라 매거진(112)의 후방에 인접하게 배치된다. 컨베이어((121)는 제1방향(Ⅰ)을 따라 평향하게 이격된 롤러(122a, 122b)들과 롤러(122a, 122b)들에 감긴 컨베이어 벨트(124)를 포함한다. 컨베이어 밸트(124)에는 매거진(112)으로부터 인출된 배선 기판(PCB)이 놓인다. 컨베이어 벨트(124) 중 상측에 위치한 부분은 롤러(122a, 122b)들의 시계방향 회전에 의해 제1방향(Ⅰ)으로 이동하고, 이에 의해 컨베이어 벨트(124)에 놓인 배선 기판(PCB)이 제1방향(Ⅰ)으로 이동된다. 컨베이어(121)의 후단에는 후술할 배선기판 지지부(도 7의 310)가 배치되고, 컨베이어(121)에 의해 이동되는 배선기판(PCB)은 배선기판 지지부(310)로 운반된다.
검출기(130)는 컨베이어(121)의 일측 상부에 배치되고, 컨베이어(121)에 의해 운반되는 배선 기판(PCB)상의 리젝 마크를 판독한다. 도 3에 도시된 바와 같이, 리젝 마크(RM)들은 배선 기판(PCB)의 상부 영역에 일렬로 제공되고, 리젝 마크(RM)들의 아래에는 복수 개의 반도체 칩 실장 영역(A)들이 제공된다. 각각의 반도체 칩 실장 영역(A)들에는 반도체 칩의 솔더 범프가 접합되는 복수개의 접속 패드(B)들이 제공된다. 리젝 마크(RM)들은 반도체 칩 실장 영역(A)들에 대응하는 수만큼 제공되며, 리젝 마크(RM)들은 반도체 칩 실장 영역(A)들의 불량 여부를 표시한다. 예를 들어, 검정색(Black)의 제 1 리젝 마크(RM1)는 해당 반도체 칩 실장 영역(A)이 불량임을 표시하고, 흰색(White)의 제 2 리젝 마크(RM2)는 해당 반도체 칩 실장 영역(A)이 양호함을 표시한다.
검출기(130)가 배선 기판(PCB)의 리젝 마크(RM)들을 판독하면, 어떤 반도체 칩 실장 영역(A)이 불량 상태인가를 확인할 수 있다. 그리고 검출기(130)의 판독 결과가 실장부(20)로 전송되면 실장부(20)는 불량 상태의 반도체 칩 실장 영역(A)에는 반도체 칩을 실장하지 않고, 양호한 상태의 반도체 칩 실장 영역(A)에만 반도체 칩을 실장할 수 있다.
도 4는 도 1의 반도체 칩 공급 유닛을 보여주는 사시도이다. 도 4를 참조하면, 반도체 칩 공급 유닛(140)은 반도체 칩 이송부(30)에 반도체 칩을 공급한다. 반도체 칩 공급 유닛(140)은 웨이퍼 카세트(141), 웨이퍼 이송기(146), 웨이퍼 지지부(152), 테이프 확장기(154), 그리고 이송 헤드(160)를 포함한다.
웨이퍼 카세트(141)는 카세트 지지대(142)에 놓인다. 카세트(141) 내부에는 웨이퍼(W)가 수납되는 슬롯(141a)들이 제공된다. 슬롯(141a)들에 수납되는 웨이퍼(W)는 팹(FAB) 공정, 백 그라인딩(Back Grinding) 공정, 그리고 소잉(Sawing) 공정이 진행된 웨이퍼일 수 있다. 즉, 웨이퍼(W)의 배면에는 다이싱용 자외선 테이프가 부착되고, 웨이퍼(W)의 가장자리는 웨이퍼 링(WR)에 의해 지지된다. 웨이퍼(W)에 형성된 반도체 칩들(SC)은, 도 5에 도시된 바와 같이, 소잉 공정에 의해 개별 반도체 칩(SC) 단위로 분리되어 있다. 반도체 칩(SC)의 상면에는 복수 개의 솔더 범프(SB)가 제공된다.
웨이퍼 이송기(146)는 웨이퍼 카세트(141)로부터 웨이퍼(W)를 인출하여 탑재 레일(144)에 놓는다. 탑재 레일(144)의 하부에는 자외선 조사 장치(156)가 설치될 수 있다. 자외선 조사 장치(156)는 웨이퍼(W)의 배면에 부착된 다이싱용 자외선 테이프에 자외선을 조사하여 테이프의 접착력을 약화시킨다.
웨이퍼 지지부(152)는 탑재 레일(144)의 일 측에 배치된다. 탑재 레일(144)에 놓여지는 웨이퍼(W)는 웨이퍼 이송기(156)에 의하여 웨이퍼 지지부(152)로 이송되며, 웨이퍼 지지부(152)에 지지된다. 웨이퍼 지지부(152)의 상단에는 테이프 확장기(154)가 제공된다. 테이퍼 확장기(154)는 웨이퍼 상의 반도체 칩(SC)을 용이하게 픽업하기 위해 웨이퍼 링을 잡아당겨 다이싱용 자외선 테이프를 확장시킨다.
이송 헤드(160)는 웨이퍼 지지부(152)와 반도체 칩 이송부(30) 사이에 배치된다. 이송 헤드(160)는 웨이퍼(W)에 제공된 반도체 칩(SC)을 개별단위로 픽업하여 반도체 칩 이송부(30)에 안착시킨다.
도 6은 도 1의 이송 헤드 및 이송 헤드가 반도체 칩을 이송하는 과정을 나타내는 도면이다.
도 6을 참조하면, 이송 헤드(160)는 플립 헤드(160a)와 랜딩 헤드(160b)를 포함한다.
플립 헤드(160a)는 웨이퍼(W)에 제공된 반도체 칩(SC)을 픽업하고, 픽업된 반도체 칩(SC)을 플립(Flip)시킨다. 플립 헤드(160a)는 웨이퍼(W) 상부와 반도체 칩(SC)이 플립되는 지점(P) 사이 구간을 이동할 수 있다. 플립 헤드(160a)는 몸체(161), 플립 로드(162), 그리고 축 로드(163)를 포함한다. 플립 로드(162)는 몸체(161)의 하부에 제공되며, 승강되어 몸체(161)에 대해 저면의 상대적 높이가 변경될 수 있다. 플립 로드(162)의 저면에는 흡착홀이 제공된다. 반도체 칩(SC)을 픽업하는 경우, 흡착홀은 감압되어 반도체 칩(SC)을 흡착한다. 흡착홀은 플립 헤드(160a)가 반도체 칩(SC)을 유지하는 동안 감압상태로 유지된다. 몸체(161)의 상단에는 축 로드(163)가 제공된다. 몸체(161)는 축 로드(163)를 중심으로 회전가능하도록 제공된다. 몸체(161)은 축 로드(163)를 중심으로 180°회전하여, 반도체 칩(SC)의 상면이 하부를 향하도록 반도체 칩(SC)을 플립시킨다.
랜딩 헤드(160b)는 플립 헤드(160a)와 반도체 칩 이송부(30) 사이에 배치된다. 랜딩 헤드(160b)는 플립되어 플립 헤드(160a)에 유지된 반도체 칩(SC)을 전달받아 반도체 칩 이송부(30)에 안착시킨다. 랜딩 헤드(160b)는 회전된 플립 헤드(160a)의 상부와 반도체 칩 이송부(30)의 상부 사이 구간을 이동할 수 있다. 랜딩 헤드(160b)는 몸체(166)와 랜딩 로드(167)를 포함한다. 랜딩 로드(167)는 승강되어 몸체(166)에 대해 저면의 상대적 높이가 변경될 수 있다. 랜딩 로드(167)의 저면에는 흡착홀이 제공된다. 흡착홀은 감압되어 반도체 칩(SC)의 상면과 대향하는 타면을 흡착한다. 흡착홀은 랜딩 헤드(160b)가 플립 헤드(160a)로 부터 반도체 칩(SC)을 전달받아 반도체 칩 이송부(30)에 안착하기까지 감압상태를 유지한다.
도 7은 도 1의 반도체 칩 이송부 및 실장부를 나타내는 평면도이고, 도 8은 도 7의 반도체 칩 이송부를 나타내는 평면도이고, 도 9는 도 7의 반도체 칩 이송부를 나타내는 단면도이다.
도 7 내지 도 9를 참조하면, 반도체 칩 이송부(30)는 플럭스 조(210), 플럭스 조 이동 유닛(220), 플럭스 공급부(230)를 포함한다.
플럭스 조(210)는 직육면체 형상의 얇은 플레이트로 제공된다. 플럭스 조(210)의 상면에는 수용 홈(211)이 형성된다. 수용 홈(211)은 대체로 플럭스 조(210)의 중앙영역에 형성되며, 복수개의 반도체 칩(SC)이 안착될 수 있는 면적을 가진다. 수용 홈(211)은 플럭스(Flux, F)가 수용되는 공간으로 제공된다. 수용 홈(211)에 수용된 플럭스는 액면이 플럭스 조(210)의 상면과 동일 높이에 형성되며, 수용 홈(211) 전체 영역에 균일하게 제공된다. 수용 홈(211)에는 랜딩 헤드(도 6의 160b)에 의해 직접 이송된 반도체 칩(SC)이 안착된다. 안착된 반도체 칩(SC)은 상면에 제공된 솔더 범프(SB)가 플럭스(F)에 침지된다.
플럭스 조(210)의 상면은 대기 영역(212, 213)을 가진다. 대기 영역(212, 213)은 제1방향(Ⅰ)을 따라 수용 홈(211)의 양측에 각각 위치된다. 각각의 대기 영역(212, 213)은 후술하는 용기(231)의 저면에 상응하거나 그보다 넓은 면적을 가진다.
플럭스 조 이동 유닛(220)은 플럭스 조(210)를 제1방향(Ⅰ)으로 직선이동시킨다. 플럭스 조 이동 유닛(220)은 플럭스 조 가이드 레일(221)과 플럭스 조 구동부(222)를 포함한다.
플럭스 조 가이드 레일(221)은 플럭스 조(210)의 이동을 안내한다. 플럭스 조 가이드 레일(221)은 그 길이방향이 제1방향(Ⅰ)과 나란하게 직선 배치된다. 플럭스 조 가이드 레일(221)은 2개의 가이드 레일이 제2방향(Ⅱ)으로 서로 이격하여 나란하게 배치될 수 있다. 플럭스 조 가이드 레일(221)은 일단이 웨이퍼 지지부(도 4의 152)에 인접 배치되고, 타단이 배선 기판 지지부(310)에 인접배치된다. 이하, 플럭소 조 가이드 레일(221)의 일단(221a)이 위치하는 지점을 제1지점이라 하고, 타단(221b)이 위치되는 지점을 제2지점이라 칭한다.
플럭스 조 구동부(222)는 플럭스 조(210)를 플럭스 조 가이드 레일(221)을 따라 이동시킨다. 플럭스 조 구동부(222)는 제1지점(221a)과 제2지점(221b) 사이 구간에서 플럭스 조(210)를 이동시킨다.
플럭스 공급부(230)는 수용 홈(210)에 플럭스(F)를 공급한다. 플럭스 공급부(230)는 용기(231) 및 용기 이동유닛(232)을 포함한다. 용기(231)는 육면체 형상의 블럭으로 제공되며, 플럭스 조(210)의 상면에 놓인다. 용기(231)는 내부에 공간이 형성되며, 상면과 하면이 개방된다. 용기(231)는 제1 내지 제4 측벽(231a 내지 231d)을 가진다. 제1측벽(231a)은 제1방향(Ⅰ)에 수직한 방향으로 배치되며, 제2측벽(231b)은 제1측벽(231a)과 대향하여 서로 나란하게 배치된다. 제3측벽(231c)은 제2방향(Ⅱ)과 수직한 방향으로 배치되며, 제4측벽(231d)은 제3측벽(231c)과 대향하여 서로 나란하게 배치된다. 제1 내지 4측벽(231a 내지 231d)의 저면은 플럭스 조(210)의 상면과 접촉된다.
용기 이동유닛(232)은 플럭스 조(210)에 대한 상대 위치가 변경되도록 용기(231)를 이동시킨다. 용기 이동유닛(232)은 수용 홈(211)의 일측과 타측에 각각 위치하는 대기영역(212, 213) 사이 구간에서 용기(231)를 이동시킨다. 용기(231)는 제1영역(212), 수용 홈(211), 그리고 제2영역(213)의 순서로 또는 그 역방향 순서로 순차적으로 직선 이동한다. 이송 헤드(도 4의 160)가 수용 홈(211)에 반도체 칩(SC)을 안착시키는 공정 또는 실장 헤드(340)가 반도체 칩(SC)을 픽업하여 배선기판(PCB)에 실장하는 동안 용기(231)는 대기 영역(212, 213)에서 대기한다. 용기(231)가 대기하는 동안, 용기(231)에는 플럭스 공급노즐(미도시)을 통하여 플럭스(F)가 공급된다. 용기(231)의 내측면과 대기 영역(212, 213)은 서로 조합되어 플럭스가 저장되는 저장공간을 형성한다. 플럭스(F)는 용기(231)의 개방된 상면을 통하여 저장공간으로 공급될 수 있다. 용기(231)가 제1영역(212)과 제2영역(213) 사이를 이동하는 동안, 용기(231) 내부에 머무르는 플럭스(F)는 용기(231)의 개방된 하부를 통하여 수용 홈(211)에 공급된다. 도 10을 참조하면, 용기(231)가 제1영역(212)에서 제2영역(213)으로 이동하는 경우, 용기(231)가 수용 홈(211)의 상부에 머무르는 동안 플럭스(F)가 수용 홈(211)으로 공급된다. 그리고, 제1측벽(231a)의 저면은 플럭스 조(210)가 이동되는 과정에서 수용 홈(211)에 공급된 플럭스(F)를 평탄화시킨다. 제1측벽(231a)의 저면은 플럭스 조(210)의 상면과 동일 높이에서 이동되므로, 플럭스(F)의 액면은 플럭스 조(211)의 상면과 동일높이에서 평탄화될 수 있다. 용기(231)가 제2영역(213)에서 제1영역(212)으로 이동하는 경우, 상술한 동작에 의하여 제2측벽(231b)은 수용 홈(211)에 공급된 플럭스(F)를 평판화 시킬 수 있다. 실시예에 의하면, 플럭스(F)의 공급은 플럭스 조(211)가 제2지점(221b)에서 제1지점(221a)으로 이동하는 동안 수행될 수 있다. 이와 달리, 플럭스(F)는 플럭스 조(211)가 제1(221a) 또는 제2지점(221b)에서 대기하는 동안 공급될 수 있다.
다시, 도 7을 참조하면, 실장부(20)는 배선 기판 지지부(310), 실장 헤드 유닛(320), 그리고 광학 검사 부재(350)를 포함한다.
배선 기판 지지부(310)는 컨베이어(도 2의 121)에 의해 이송된 배선 기판(PCB)을 전달받아 리플로잉부(40)로 운반한다. 그리고, 배선 기판 지지부(310)는 배선 기판(PCB)에 반도체 칩(SC)들이 실장되는 동안, 배선 기판(PCB)을 지지한다. 배선 기판 지지부(310)는 배선 기판 이송 레일(311)과 이송 그립퍼(312)를 포함한다. 배선 기판 이송 레일(311)은 제1방향(Ⅰ)을 따라 컨베이어(121)의 후방에 인접하게 배치되며, 제1방향(Ⅰ)으로 길게 연장된다. 배선 기판 이송 레일(311)에는 컨베이어(121)로부터 공급되는 배선 기판(PCB)이 탑재된다. 이송 그립퍼(312)는 배선 기판 이송 레일(311)상에 제공된다. 이송 그립퍼(312)는 배선 기판 이송 레일(311)에 탑재된 배선 기판(PCB)을 지지하며, 배선 기판(PCB)을 제1방향(Ⅰ)으로 이동시킨다.
실장 헤드 유닛(320)은 제2방향(Ⅱ)으로 길게 연장되고 서로 평행을 이루도록 이격 배치된 제1 및 제2 수직 가이드 레일(321a, 321b)들을 가진다. 제1 및 제2 수직 가이드 레일(321a, 321b)에는 제1 및 제2 수직 구동 부재(322a, 322b)들이 직선 이동 가능하게 설치된다. 제1 수직 구동 부재(322a)와 제2 수직 구동 부재(322b)는 수평 가이드 레일(323)의 양단에 각각 결합된다. 수평 가이드 레일(323)에는 수평 구동 부재(324)가 직선 이동 가능하게 설치되고, 수평 구동 부재(324)에는 실장 헤드(340)가 결합된다.
실장 헤드(340)는 수직 가이드 레일(321a, 321b)들과 수직 구동 부재(322a, 322b)들에 의해 제2방향(Ⅱ)으로 직선 이동되고, 수평 가이드 레일(323)과 수평 구동 부재(324)에 의해 제1방향(Ⅰ)으로 직선 이동된다. 도 11을 참조하면, 실장 헤드(340)는 수평 구동 부재(도 7의 324)에 결합되는 브라켓(341)과, 브라켓(341)에 장착되는 복수개의 진공 흡착 헤드(342)들을 포함한다. 진공 흡착 헤드(342)들은 플럭스 조(210)의 수용 홈(211)에 안착된 반도체 칩(SC)들을 진공 흡착한다. 실시예에 의하면, 브라켓(341)에는 네 개의 진공 흡착 헤드(342)들이 제공된다. 각각의 진공 흡착 헤드(342)들은 몸체(343)와 진공 흡착 로드(344)를 가진다. 몸체(343)는 브라켓(341)에 고정 설치되고, 진공 흡착 로드(344)는 몸체(341)의 하부에 제공된다. 진공 흡착 로드(344)는 저면의 높이가 몸체(343)에 대해 상대적으로 변경되도록 승강 될 수 있다. 진공 흡착 로드(344)의 저면에는 흡착홀(미도시)이 형성된다. 진공 흡착 헤드(342)가 반도체 칩(SC)를 픽업하는 경우, 흡착홀은 갑압되어 반도체 칩(SC)을 흡착한다. 흡착홀은 솔더 범프(SB)가 제공되지 않은 반도체 칩(SC)의 일면을 흡착한다. 진공 흡착 로드(344)가 반도체 칩(SC)을 흡착하여 배선 기판(PCB)에 반도체 칩(SC)을 실장하는 동안, 흡착홀은 감압상태를 유지한다. 복수개의 진공 흡착 헤드(342)들은 동시에 또는 개별적으로 제어가능하다. 진공 흡착 헤드(342)들이 플럭스 조(210)에 안착된 반도체 칩(SC)을 픽업하거나, 배선 기판(PCB)에 반도체 칩(SC)을 실장하는 경우, 진공 흡착 로드(344)들이 동시에 또는 개별적으로 승강하여 반도체 칩(SC)들을 픽업 또는 실장할 수 있다.
다시 도 7을 참조하면, 광학 검사 부재(350)는 배선 기판 이송 레일(311)과 제2지점(221b) 사이에 위치한다. 광학 검사 부재(350)는 배선 기판 이송 레일(311)에 의해 운반된 배선 기판(PCB)상의 반도체 칩 실장 영역의 기준 위치 정보와 실장 헤드(340)에 픽업된 반도체 칩(SC)의 솔더 범프의 위치에 관한 정보를 판독한다. 판독된 위치 정보에 기초하여 반도체 칩(SC)의 솔더 범프는 배선 기판(PCB)의 접속 패드에 정렬될 수 있다. 광학 검사 부재(350)로 카메라가 사용될 수 있다.
실장 헤드 제어부(360)는 실장 헤드(340)가 반도체 칩(SC)을 픽업하고, 픽업된 반도체 칩(SC)의 솔더 범프를 광학 검사하며, 광학 검사가 수행된 반도체 칩(SC)을 배선 기판(PCB)의 반도체 칩 실장 영역에 실장하는 공정이 순차적으로, 그리고 연속적으로 수행되도록 실장 헤드(340)의 이동을 제어한다.
상술한 바와 같은 구성을 가지는 반도체 칩 실장 장치를 이용하여 배선기판의 접속 패드에 반도체 칩을 실장하는 방법을 설명하면 다음과 같다.
로딩부(도1의 10)에 배치된 컨베이어(도 2의 121)로부터 배선 기판 이송 레일(311)로 배선 기판(PCB)이 공급되고, 배선 기판(PCB)은 이송 그립퍼(312)에 의해 실장 공정이 진행되는 위치로 이동된다.
도 4를 참조하면, 웨이퍼 이송기(146)는 웨이퍼 카세트(141)에 수납된 웨이퍼(W)를 인출하여 웨이퍼 지지부(152)에 제공한다. 웨이퍼(W)상에는 상면이 상부를 향하도록 반도체 칩(SC)이 제공된다. 도 6을 참조하면, 플립 헤드(160a)는 플립 로드(162)가 하강하여 웨이퍼에 제공된 반도체 칩(SC)을 픽업한다. 플립 로드(162)는 저면에 형성된 흡착홀이 감압되어 반도체 칩(SC)의 솔더 범프(SB)를 흡착한다. 반도체 칩(SC)을 유지한 플립 헤드(160a)는 반도체 칩 전달 위치(P)로 이동한다. 전달 위치(P)에서 플립 헤드(SC)는 축 로드(163)를 중심으로 180°회전되어 반도체 칩(SC)의 상면이 하부를 향하도록 반도체 칩(SC)을 플립한다. 랜딩 헤드(160b)는 전달 위치(P)로 이동하여, 플립된 반도체 칩(SC)을 전달받는다. 랜딩 로드(167)의 저면에 형성된 흡착홀이 감압되어 반도체 칩(SC)의 상면과 대향하는 타면을 흡착한다. 반도체 칩(SC)을 유지한 랜딩 헤드(160b)는 반도체 칩 이송부(30)로 이동된다.
상술한 반도체 칩 픽업 및 이송 공정이 진행되는 동안, 플럭스 조(210)는 제1지점(221a)에 위치한다. 랜딩 헤드(160b)는 유지된 반도체 칩(SC)을 수용 홈(211)에 직접 안착시킨다. 수용 홈(211)에 안착된 반도체 칩(SC)은 솔더 범프(SB)가 플럭스(F)에 침지된다. 실시예에 의하면, 수용 홈(211)에는 네 개의 반도체 칩(SC)이 제1방향(Ⅰ)으로 일렬 배치되도록 안착될 수 있다.
도 7 및 도 8을 참조하면, 반도체 칩(SC)이 수용 홈(211)에 안착되면, 플럭스 조 구동부(222)는 플럭스 조 가이드 레일(221)을 따라 제1방향(Ⅰ)으로 플럭스 조(210)를 직선이동시킨다. 플럭스 조 가이드 레일(221)을 따라 이동된 플럭스 조(210)는 제2지점(221b)에 위치된다. 플럭스 조(210)가 이동되는 동안, 플럭스 조 가이드 레일(221)과 마찰로 인하여 플럭스 조(210)에 진동이 발생될 수 있다. 이러한 진동은 수용 홈(211)에 안착된 반도체 칩(SC)에 영향을 주어 반도체 칩(SC)이 안착된 위치를 변경시킬 수 있다. 그러나, 본 발명은 플럭스(F)에 솔더 범프(SB)가 침지된 상태로 반도체 칩(SC)이 이송되므로, 플럭스 조(210)에 발생되는 진동은 플럭스(F)에 의해 흡수되어 반도체 칩(SC)에 전달되지 않으며, 또한 플럭스(F)의 높은 점성력에 의해 반도체 칩(SC)은 안착된 지점에 고정위치 될 수 있다.
플럭스 조(210)가 제2지점(221b)에 위치되면, 실장 헤드(340)가 수평 가이드 레일(321a, 321b)과 수평 구동 부재(322a, 322b)에 의해 제1방향(Ⅰ)으로 직선 이동되고, 수직 가이드 레일(323)과 수직 구동부(324)들에 의해 제2방향(Ⅱ)으로 직선 이동되어 플럭스 조(210)의 상부에 위치된다. 그리고, 도 11과 같이, 진공 흡착 헤드(342)들의 흡착 로드(344)들이 동시에 또는 개별적으로 승강하여 반도체 칩(SC)을 흡착하고 플럭스 조(310)로부터 반도체 칩(SC)을 픽업한다. 픽업된 반도체 칩(SC)의 솔더 범프(SB)들에는 플럭스(F)가 도포된다. 반도체 칩(SC)을 유지하는 실장 헤드(340)는 배선 기판(PCB)의 상부로 이동된다.
광학 검사 부재(350)는 배선 기판 이송 레일(311)에 의해 운반된 배선 기판(PCB) 상의 반도체 칩 실장 영역의 기준 위치 정보를 판독한다. 그리고, 실장 헤드(340)가 반도체 칩(SC)을 배선 기판(PCB)으로 이송하는 동안, 실장 헤드(340)에 픽업된 반도체 칩(SC)들을 광학 검사하여 솔더 범프(SB)들의 위치 정보를 판독한다. 판독된 위치 정보에 기초하여, 반도체 칩(SC)들의 솔더 범프(SB)들이 배선 기판(PCB)의 접속 패드들에 정렬되도록 실장 헤드(340)는 배선 기판 이송 레일(311)상의 배선 기판(PCB) 상부로 이동한다. 도 12와 같이, 진공 흡착 헤드(342)들은 솔더 범퍼(SB)들이 배선 기판(PCB)의 접속 패드들에 접합되도록, 반도체 칩(SC)들을 배선 기판(PCB)에 가압한다. 실시예에 의하면, 진공 흡착 헤드(342)들은 진공 흡착 로드(344)들이 개별적으로 승강하여 반도체 칩(SC)들을 접속 패드들에 접합할 수 있다. 이 때, 솔더 범프(SB)들은 플럭스(F)에 의해 접속 패드들에 가접합된다.
상술한 바와 같이, 본 발명은 플럭스 조로부터 반도체 칩을 픽업하는 픽업 공정, 반도체 칩을 광학 검사하는 광학 검사 공정, 그리고 광학 검사된 반도체 칩을 배선 기판에 실장하는 공정이 순차적으로, 그리고 연속적으로 수행되므로, 플럭스 조에 의해 이송된 반도체 칩을 배선 기판에 실장하기까지의 공정시간이 단축될 수 있다.
한편, 반도체 칩(SC)이 플럭스 조(210)로부터 픽업되어 배선 기판(PCB)의 접속 패드에 실장이 완료되면, 플럭스 조(210)는 제2지점(212b)에서 제1지점(221a)으로 이동된다. 그리고, 용기(231)가 플럭스 조(210)의 상면 제1영역(212)으로부터 제2영역(213)으로 이동된다. 용기(231)가 이동하는 동안 용기(231) 내부에 머무르는 플럭스(F)는 용기(231)의 개방된 하부를 통하여 수용 홈(211)으로 공급된다. 수용 홈(211)에 공급된 플럭스(F)는 제1측벽(231a)의 저면에 의해 평탄화되어 플럭스 조(210)의 상면과 동일 높이의 액면을 갖는다. 상술한 바와 같이, 용기(231)는 플럭스 조(210)가 제2지점(213)에서 제1지점(212)으로 이동하는 동안 이동되어 수용 홈(211)에 플럭스(F)를 공급할 수 있다. 이와 달리, 용기(231)는 플럭스 조(210)가 제1지점(221a) 또는 제2지점(221b)에 머무르는 동안 이동될 수 있다.
반도체 칩이 가접합된 배선 기판은 리플로잉부(도 1의 40)로 전달된다.
도 13은 도 1의 리플로잉부를 보여주는 도면이다. 도 13을 참조하면, 리플로잉부(40)는 롤러(42), 롤러(42)에 의해 구동되는 컨베이어 벨트(44), 그리고 히터(46)를 포함할 수 있다. 반도체 칩(SC)이 가접합 된 배선 기판(PCB)은 실장부의 배선 기판 이송 레일(도7의 311)에 의해 리플로잉부(40)의 컨베이어 벨트(44) 상으로 전달된다. 컨베이어 벨트(44)는 롤러(42)의 회전에 의해 구동된다. 컨베이어 벨트(44)의 구동에 의해 배선 기판(PCB)이 일 방향으로 이송되는 동안, 히터(46)는 반도체 칩(SC)의 솔더 범프(SB)에 열을 공급하여 솔더 범프(SB)를 용융시킨다. 솔더 범프(SB)의 용융에 의해 가접합 상태의 솔더 범프(SB)와 접속 패드가 완전히 접합된다.
다시, 도 1을 참조하면, 리플로잉부(40)에서 리플로잉 공정이 진행된 반도체 칩과 배선 기판은 언로딩부(50)에서 언로딩된다. 언로딩부(50)는 이송 로봇(52)과 용기(54)를 포함할 수 있다. 이송 로봇(52)은 리플로잉부(40)에서 반출되는 반도체 칩이 접합된 배선 기판을 용기(54)에 수납한다.
도 14는 본 발명의 다른 실시예에 따른 플럭스 공급부를 나타내는 단면도이다. 도 14를 참조하면, 용기(231)는 저면이 개방된 도 9의 실시예와 달리, 저면에 토출구(233)가 형성된다. 토출구(233)는 용기(231)가 제1영역(212)과 제2영역(213) 사이를 이동하는 동안, 수용 홈(211)에 플럭스(F)를 공급한다. 실시예에 의하면, 토출구(233)는 상부에서 바라볼 때, 용기(231)의 이동방향에 수직한 방향으로 형성된 슬릿 형상의 홈으로 제공될 수 있다.
상술한 실시예들에서는 플럭스 조가 제1방향으로 직선이동되는 것으로 설명하였으나, 이와 달리 플럭스 조는 곡선 이동될 수 있다.
또한, 상술한 실시예들에서는 용기가 플럭스 조의 상면에 놓이며 플럭스 조의 상면을 따라 이동되는 것으로 설명하였으나, 이와 달리 용기는 플럭스 조와 이격된 지점에 위치되며, 개별적으로 이동하여 수용 홈에 플럭스를 공급할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 로딩부 20: 실장부
30: 반도체 칩 이송부 40: 리플로잉부
50: 언로딩부 140: 반도체 칩 공급유닛
160: 이송 헤드 210: 플럭스 조 220: 플럭스 조 이동유닛 310: 배선 기판 지지부
320: 실장 헤드 유닛 340: 실장 헤드
350: 광학 검사 부재 SC: 반도체 칩
SB: 솔더 범프 PCB: 배선 기판

Claims (10)

  1. 플럭스가 수용되는 수용 홈이 상면에 형성된 플럭스 조;
    상기 플럭스 조를 직선 이동시키는 플럭스 조 이동유닛;
    상기 플럭스 조의 이동경로에 인접 배치되며, 반도체 칩이 제공된 웨이퍼를 지지하는 웨이퍼 지지부;
    상기 플럭스 조의 이동경로에 인접 배치되며, 배선 기판을 지지하는 배선기판 지지부;
    상기 웨이퍼에 제공된 반도체 칩을 픽업하여 상기 수용 홈에 안착시키는 이송 헤드;
    상기 수용 홈에 안착된 반도체 칩을 픽업하여 상기 배선 기판에 표면 실장(surface mount)하는 실장 헤드;
    상기 플럭스 조의 상면에 놓이며, 저면이 개방된 공간이 내부에 형성된 용기; 및
    상기 플럭스 조에 대한 상대 위치가 변경되도록 상기 용기를 상기 수용 홈의 일측과 타측으로 이동시키는 용기 이동 유닛을 포함하고,
    상기 플럭스 조의 상면은, 상기 용기의 저면에 상응하거나 그보다 넓은 면적을 가지며 상기 수용 홈의 양측에 각각 위치되는 대기영역을 가지며, 상기 용기의 내측면과 상기 대기영역은 서로 조합되어 플럭스가 저장되는 공간을 형성하는 것을 특징으로 하는 반도체 칩 실장 장치.
  2. 제 1 항에 있어서,
    상기 플럭스 조 이동유닛은
    제1지점과 제2지점 사이 구간에서 상기 플럭스 조를 이동시키되,
    상기 제1지점은 상기 웨이퍼 지지부에 인접하고, 상기 제2지점은 상기 배선기판 지지부에 인접한 것을 특징으로 하는 반도체 칩 실장 장치.
  3. 제 2 항에 있어서,
    상기 이송 헤드는
    상기 웨이퍼 지지부와 상기 제1지점 사이에 위치하며, 상기 웨이퍼에 제공된 반도체 칩을 픽업하고, 픽업된 반도체 칩을 플립(flip)하는 플립 헤드; 및
    상기 플립 헤드와 상기 제1지점 사이에 위치하며, 플립된 반도체 칩을 상기 플립 헤드로부터 전달받아 상기 수용 홈에 직접 안착시키는 랜딩 헤드를 포함하는 것을 특징으로 하는 반도체 칩 실장 장치.
  4. 제 2 항에 있어서,
    상기 플럭스 조 이동 유닛은
    상기 제1지점과 상기 제2지점 사이에 일직선으로 배치되며, 상기 플럭스 조의 이동을 안내하는 플럭스 조 가이드 레일을 포함하는 것을 특징으로 반도체 칩 실장 장치.
  5. 제 1 항에 있어서,
    상기 용기의 내측면은, 상기 용기의 이동 방향에 대응되는 제1 측벽 및 제2 측벽을 포함하고,
    상기 제1 측벽의 저면 및 제2 측벽의 저면 중 적어도 하나는, 상기 플럭스 조의 상면과 동일 높에 위치되는 것을 특징으로 하는 반도체 칩 실장 장치.
  6. 반도체 칩이 제공된 웨이퍼를 웨이퍼 스테이지에 안착하는 단계;
    상면에 수용 홈이 형성된 플럭스 조 상에 내부에 플럭스를 수용하며 저면이 개방된 용기를 상기 수용 홈의 일측과 타측으로 이동시켜, 상기 수용 홈에 플럭스를 공급하는 단계;
    상기 수용 홈에 플럭스가 수용된 상기 플럭스 조가 상기 웨이퍼 스테이지에 인접 위치하는 단계;
    웨이퍼에 제공된 반도체 칩을 픽업하여 상기 수용 홈에 안착시키는 단계;
    반도체 칩이 안착된 상기 플럭스 조를 이동시켜, 상기 플럭스 조가 배선 기판이 놓인 배선기판 지지부에 인접 위치하는 단계;
    이송된 상기 반도체 칩을 픽업하여 상기 배선 기판에 표면 실장하는 단계를 포함하고,
    상기 플럭스 조의 상면은, 상기 용기의 저면에 상응하거나 그보다 넓은 면적을 가지며 상기 수용 홈의 양측에 각각 위치되는 대기영역을 가지며 상기 용기의 내측면과 상기 대기영역은 서로 조합되어 플럭스가 저장되는 공간을 형성하는 것을 특징으로 하는 반도체 칩 실장 방법.
  7. 제 6 항에 있어서,
    상기 플럭스 조를 이동시키는 단계는
    상기 웨이퍼 스테이지에 인접한 제1지점으로부터 상기 배선기판 지지부에 인접한 제2지점으로 상기 플럭스 조를 직선이동시키는 것을 특징으로 하는 반도체 칩 실장 방법.
  8. 제 6 항에 있어서,
    상기 반도체 칩을 상기 수용 홈에 안착시키는 단계는
    솔더 범프가 형성된 상기 반도체 칩의 상면이 하부를 향하도록 안착시키며, 상기 솔더 범프는 상기 플럭스에 침지되는 것을 특징으로 하는 반도체 칩 실장 방법.
  9. 제 8 항에 있어서,
    상기 웨이퍼에는 상기 반도체 칩의 상면이 상부를 향하도록 제공되며,
    상기 방법은
    상기 반도체 칩이 상기 수용 홈에 안착되기 전, 상기 웨이퍼에 제공된 반도체 칩을 픽업하고, 상기 반도체 칩의 상면이 하부를 향하도록 픽업된 상기 반도체 칩을 플립(flip)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 실장 방법.
  10. 제 6 항에 있어서,
    상기 반도체 칩을 상기 배선 기판에 표면 실장하는 단계는
    이송된 상기 반도체 칩을 픽업하는 픽업 단계;
    픽업된 상기 반도체 칩을 광학 검사하여 상기 반도체 칩에 제공된 솔더 범프의 위치 정보를 광학 검사하는 광학 검사 단계;
    광학 검사된 상기 반도체 칩을 상기 배선 기판에 표면 실장하는 실장 단계를 포함하되,
    상기 픽업 단계, 상기 광학 검사 단계, 그리고 상기 실장 단계는 순차적으로, 그리고 연속적으로 수행되는 것을 특징으로 하는 반도체 칩 실장 방법.
KR1020100106951A 2010-10-29 2010-10-29 반도체 칩 실장 장치 KR101711497B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100106951A KR101711497B1 (ko) 2010-10-29 2010-10-29 반도체 칩 실장 장치
US13/228,088 US8240541B2 (en) 2010-10-29 2011-09-08 Apparatus for mounting semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106951A KR101711497B1 (ko) 2010-10-29 2010-10-29 반도체 칩 실장 장치

Publications (2)

Publication Number Publication Date
KR20120046873A KR20120046873A (ko) 2012-05-11
KR101711497B1 true KR101711497B1 (ko) 2017-03-02

Family

ID=45995537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106951A KR101711497B1 (ko) 2010-10-29 2010-10-29 반도체 칩 실장 장치

Country Status (2)

Country Link
US (1) US8240541B2 (ko)
KR (1) KR101711497B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923531B1 (ko) * 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
KR101340486B1 (ko) * 2012-08-06 2013-12-12 한미반도체 주식회사 플립칩 본딩장치 및 이의 제어방법
KR102034820B1 (ko) * 2012-11-30 2019-11-08 삼성전자주식회사 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법
KR20140146852A (ko) * 2013-06-18 2014-12-29 삼성테크윈 주식회사 플립칩 마운터 및 이를 이용한 마운팅 방법
CN103286425B (zh) * 2013-07-05 2016-05-18 佛山市南海区宏乾电子有限公司 一种生产大功率管的阵列框架与芯片焊接装置
WO2015145530A1 (ja) * 2014-03-24 2015-10-01 富士機械製造株式会社 ダイ実装システム及びダイ実装方法
KR101684258B1 (ko) * 2015-05-13 2016-12-20 한국표준과학연구원 나노입자 충진 시스템
WO2017111348A1 (ko) * 2015-12-21 2017-06-29 (주)제이티 플립소자 핸들러
KR102514598B1 (ko) * 2015-12-21 2023-03-27 (주)제이티 플립칩 실장장치
KR20170074141A (ko) * 2015-12-21 2017-06-29 (주)제이티 플립소자 핸들러
TWI668172B (zh) * 2016-01-07 2019-08-11 南韓商宰體有限公司 元件處理器
US10245668B2 (en) * 2016-10-31 2019-04-02 Kulicke And Soffa Industries, Inc Fluxing systems, bonding machines including fluxing systems, and methods of operating the same
JP6952515B2 (ja) * 2017-06-30 2021-10-20 Ｔｏｗａ株式会社 ワーク搬送装置、電子部品の製造装置、ワーク搬送方法、および、電子部品の製造方法
CN107570945B (zh) * 2017-10-27 2019-05-10 江门市汇林实业有限公司 一种线路板焊接夹具
CN109623080A (zh) * 2019-01-24 2019-04-16 合肥巨动力***有限公司 一种高效率扁线电机绕组端部焊接装置及焊接工艺
US20240107735A1 (en) * 2022-09-27 2024-03-28 Canon Kabushiki Kaisha Apparatus including a plurality of heads and a method of using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045914A1 (en) 2003-07-09 2005-03-03 Newport Corporation Flip chip device assembly machine
KR100577443B1 (ko) 2005-05-12 2006-05-08 삼성전기주식회사 인쇄회로기판 플립칩 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
US6019275A (en) * 1998-03-27 2000-02-01 International Business Machines Corporation Method and system for introducing flux onto at least one surface of a solder pump
JP2000022394A (ja) 1998-07-06 2000-01-21 Matsushita Electric Ind Co Ltd 電子部品の実装装置および実装方法ならびにフラックス転写装置および転写方法
KR100373873B1 (ko) 1998-11-05 2003-04-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 장비
KR100310706B1 (ko) * 1999-10-15 2001-10-18 윤종용 솔더볼 어탯치 시스템 및 그에 따른 솔더볼 어탯치 방법
US6739498B2 (en) * 2001-05-17 2004-05-25 Intel Corporation Solder ball attachment system
DE10296993T5 (de) * 2001-08-08 2004-08-05 Matsushita Electric Industrial Co., Ltd., Kadoma Vorrichtung und Verfahren zum Montieren elektronischer Bauteile
US7033842B2 (en) 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US7025244B2 (en) * 2003-02-10 2006-04-11 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP4334892B2 (ja) * 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
JP4093223B2 (ja) * 2004-06-24 2008-06-04 松下電器産業株式会社 半田付方法
KR20070019048A (ko) * 2005-08-09 2007-02-15 삼성전자주식회사 도팅 수단을 갖는 플럭스 도포 장치
JP4595740B2 (ja) * 2005-08-16 2010-12-08 パナソニック株式会社 チップ反転装置およびチップ反転方法ならびにチップ搭載装置
JP4839900B2 (ja) * 2006-03-15 2011-12-21 パナソニック株式会社 電子部品実装装置
WO2008034744A1 (de) * 2006-09-21 2008-03-27 Oerlikon Assembly Equipment Ag, Steinhausen Verfahren und einrichtung zum benetzen der bumps eines halbleiterchips mit lötflussmittel
JP5341768B2 (ja) 2006-11-22 2013-11-13 ロッコ・ベンチャーズ・プライベイト・リミテッド 改良されたボール実装装置および方法
JP5273428B2 (ja) * 2007-08-29 2013-08-28 澁谷工業株式会社 導電性ボール搭載装置
US8091767B2 (en) * 2009-02-10 2012-01-10 Hioki Denki Kabushiki Kaisha Substrate manufacturing apparatus, substrate manufacturing method, ball-mounted substrate, and electronic component-mounted substrate
KR101619466B1 (ko) * 2010-03-26 2016-05-11 삼성전자주식회사 반도체 소자 실장 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045914A1 (en) 2003-07-09 2005-03-03 Newport Corporation Flip chip device assembly machine
KR100577443B1 (ko) 2005-05-12 2006-05-08 삼성전기주식회사 인쇄회로기판 플립칩 제조방법

Also Published As

Publication number Publication date
US20120104074A1 (en) 2012-05-03
KR20120046873A (ko) 2012-05-11
US8240541B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
KR101711497B1 (ko) 반도체 칩 실장 장치
KR101619466B1 (ko) 반도체 소자 실장 장치
KR101767663B1 (ko) 기판 제조 설비 및 기판 제조 방법
KR20130079031A (ko) 반도체 칩 실장 장치
US20060266792A1 (en) Multi-chip die bonder and method
CN113381267B (zh) 一种插接设备
JP3962197B2 (ja) バンプ形成システム
KR20010062479A (ko) 멀티칩 본딩 방법 및 장치
KR20170082992A (ko) 이송툴모듈 및 그를 가지는 소자핸들러
KR101052726B1 (ko) 소자핸들러
KR20200048436A (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR101617671B1 (ko) 와플 트레이 공급장치 및 이를 구비하는 반도체칩 본딩 시스템
KR101251562B1 (ko) 칩 트레이 공급장치
KR100639400B1 (ko) 리드 픽 앤 플레이스 장비
KR100332608B1 (ko) 범프 본딩 장치
KR101788556B1 (ko) 칩 실장 장치
KR102633195B1 (ko) 필름 결합 모듈 및 이를 포함하는 반도체 스트립 절단 및 분류 장비
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
KR101619312B1 (ko) 부품실장기의 다이 공급장치
KR20240048052A (ko) 다이 본딩 장치
KR20220051082A (ko) 다이 스테이지와 본딩 모듈 및 이를 포함하는 다이 본딩 장치
JP3328771B2 (ja) ボンディング装置
CN116940101A (zh) 电子元件供给装置
JP2023016670A (ja) キャリアテープ装填装置
KR20230046252A (ko) 전자 부품의 핸들링 장치, 전자 부품의 실장 장치 및 전자 부품의 실장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant