KR101698543B1 - Organic Light Emitting Device and Method of manufacturing the same - Google Patents

Organic Light Emitting Device and Method of manufacturing the same Download PDF

Info

Publication number
KR101698543B1
KR101698543B1 KR1020090111916A KR20090111916A KR101698543B1 KR 101698543 B1 KR101698543 B1 KR 101698543B1 KR 1020090111916 A KR1020090111916 A KR 1020090111916A KR 20090111916 A KR20090111916 A KR 20090111916A KR 101698543 B1 KR101698543 B1 KR 101698543B1
Authority
KR
South Korea
Prior art keywords
electrode
contact hole
gate
light emitting
forming
Prior art date
Application number
KR1020090111916A
Other languages
Korean (ko)
Other versions
KR20110055054A (en
Inventor
김용철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090111916A priority Critical patent/KR101698543B1/en
Publication of KR20110055054A publication Critical patent/KR20110055054A/en
Application granted granted Critical
Publication of KR101698543B1 publication Critical patent/KR101698543B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 위에 형성되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터와 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터 및 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어진다. 본 발명은 스위칭 박막 트랜지스터의 제1 드레인 전극이 구동 박막 트랜지스터의 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자, 및 그 제조방법에 관한 것이다. The present invention provides a semiconductor device including a switching thin film transistor formed on a substrate and including a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode, a second gate electrode electrically connected to the switching thin film transistor, And an organic light emitting diode electrically connected to the driving thin film transistor and the driving thin film transistor including the first semiconductor layer, the second semiconductor layer, the second source electrode, and the second drain electrode and including a first electrode, a light emitting layer, . The present invention relates to an organic light emitting device, and a method of manufacturing the same, wherein a first drain electrode of the switching thin film transistor is directly connected to a second gate electrode of the driving thin film transistor.

본 발명에 따르면, 복수 개의 콘택홀을 동시에 형성할 경우 식각되는 대상이 모두 동일한 층으로 이루어질 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 차단되고, 그에 따라 역 테이퍼진 형태로 콘택홀이 형성되거나 콘택홀 형성시 그 하부의 전극층까지 식각되는 문제가 해결된다. According to the present invention, when a plurality of contact holes are formed at the same time, it is designed that all objects to be etched can be formed of the same layer, thereby preventing the occurrence of an excessive angle in a specific contact hole region, The problem that the holes are formed or etched to the electrode layer under the contact holes is solved.

유기 발광소자, 콘택홀 Organic light emitting device, contact hole

Description

유기 발광소자 및 그 제조방법{Organic Light Emitting Device and Method of manufacturing the same} BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting device,

본 발명은 유기 발광소자에 관한 것으로서, 보다 구체적으로는 능동 매트릭스 방식 유기 발광소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting device, and more particularly, to an active matrix organic light emitting device.

평판표시소자로서 현재까지는 액정표시소자(Liquid Crystal Display Device)가 널리 이용되었지만, 액정표시소자는 별도의 광원으로 백라이트가 필요하고, 밝기, 명암비 및 시야각 등에서 기술적 한계가 있다. 이에, 자체발광이 가능하여 별도의 광원이 필요하지 않고, 밝기, 명암비 및 시야각 등에서 상대적으로 우수한 유기 발광소자(Organic Light Emitting Device)에 대한 관심이 증대되고 있다. Liquid crystal display devices have been widely used as flat display devices up to now, but liquid crystal display devices require backlight as a separate light source and have technical limitations in terms of brightness, contrast ratio, and viewing angle. Accordingly, an organic light emitting device (organic light emitting device) which is relatively light in brightness, contrast ratio, viewing angle and the like is required to be self-emitting, thus requiring no additional light source.

유기 발광소자는, 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 구조로서, 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 일으킴으로써 화상을 표시하는 표시소자이다. The organic light emitting device has a structure in which a light emitting layer is formed between a cathode for injecting electrons and an anode for injecting holes, and electrons generated in the cathode and holes generated in the anode are injected into the light emitting layer An exciton is generated by the injected electrons and holes, and the generated exciton drops from the excited state to the ground state to emit light, thereby displaying an image Device.

이와 같은 유기 발광소자는 구동방식에 따라 수동 매트릭스(Passive Matrix) 방식과 능동 매트릭스(Active Matrix) 방식으로 나눌 수 있다.The organic light emitting device may be classified into a passive matrix type and an active matrix type according to a driving method.

상기 수동 매트릭스 방식은 별도의 박막 트랜지스터를 구비하지 않으면서 매트릭스 형태로 화소가 배열된 구성으로서, 주사선의 순차적 구동에 의해 각각의 화소를 구동하기 때문에 라인이 많아질수록 더 높은 전압과 전류를 순간적으로 인가해주어야 하고, 따라서 소비전력이 높아지게 되고 해상도 면에서도 한계가 있다. In the passive matrix method, pixels are arranged in a matrix form without a separate thin film transistor, and each pixel is driven by sequential driving of the scanning lines. Therefore, as the number of lines increases, higher voltages and currents are instantaneously Therefore, the power consumption is increased and the resolution is also limited.

반면에, 상기 능동 매트릭스 방식은 매트릭스 형태로 배열된 화소 각각에 박막 트랜지스터가 형성된 구성으로서, 박막 트랜지스터의 스위칭과 스토리지 캐패시터의 전압 충전에 의해 각각의 화소를 구동하기 때문에, 소비전력이 낮고 해상도 면에서도 상대적으로 이점이 있다. 따라서, 고해상도 및 대면적을 요구하는 표시소자에는 상기 능동 매트릭스 방식의 유기 발광소자가 보다 적합하다. On the other hand, in the active matrix method, a thin film transistor is formed in each of the pixels arranged in a matrix form. Since each pixel is driven by switching of the thin film transistor and charging of the storage capacitor, power consumption is low and resolution There is a relative advantage. Therefore, the active matrix type organic light emitting element is more suitable for a display element requiring a high resolution and a large area.

이하에서는, 도면을 참조로 종래의 능동 매트릭스 방식의 유기 발광소자에 대해서 설명하기로 한다. 참고로, 이하 본 명세서에서는 '능동 매트릭스 방식의 유기 발광소자'를 간략하게 '유기 발광소자'로 칭하도록 한다. Hereinafter, a conventional active matrix type organic light emitting device will be described with reference to the drawings. Hereinafter, the 'active matrix organic light emitting device' will be briefly referred to as an 'organic light emitting device' in the present specification.

도 1은 일반적인 유기 발광소자의 하나의 화소 구조를 나타내는 회로도이다. 1 is a circuit diagram showing one pixel structure of a general organic light emitting device.

도 1에서 알 수 있듯이, 제1 방향으로 배열된 게이트 라인(GL), 및 상기 제1 방향과 교차하는 제2 방향으로 서로 이격 배열된 데이터 라인(DL)과 전원 라인(PL)에 의해 화소영역이 정의된다. 상기 화소영역 내에는 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 스토리지 커패시터(Cs), 및 유기 발광 다이오드(OD)가 형성된다. 1, a gate line GL arranged in a first direction and a data line DL arranged in a second direction intersecting with the first direction and a power supply line PL, Is defined. In the pixel region, a switching thin film transistor (S-TR), a driving thin film transistor (D-TR), a storage capacitor (Cs), and an organic light emitting diode (OD) are formed.

상기 스위칭 박막 트랜지스터(S-TR) 및 구동 박막 트랜지스터(D-TR) 각각은 게이트 전극(G), 반도체층, 소스 전극(S) 및 드레인 전극(D)으로 이루어지는데, 상기 스위칭 박막 트랜지스터(S-TR)의 드레인 전극(D)과 상기 구동 박막 트랜지스터(D-TR)의 게이트 전극(G)이 전기적으로 연결됨으로써, 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)가 전기적으로 연결된다. Each of the switching thin film transistor S-TR and the driving thin film transistor D-TR includes a gate electrode G, a semiconductor layer, a source electrode S and a drain electrode D, TR and the driving thin film transistor D-TR are electrically connected to each other by electrically connecting the drain electrode D of the driving thin film transistor TR to the gate electrode G of the driving thin film transistor D- And is electrically connected.

상기 유기 발광 다이오드(OD)는 전자(electron)를 주입하는 음극(cathode), 정공(hole)을 주입하는 양극(anode), 및 상기 음극과 양극 사이에 형성된 발광층을 포함하여 이루어지는데, 상기 구동 박막 트랜지스터(D-TR)의 드레인 전극(D)과 상기 유기 발광 다이오드(OD)의 양극(anode)이 전기적으로 연결됨으로써, 상기 구동 박막 트랜지스터(D-TR)와 유기 발광 다이오드(OD)가 전기적으로 연결된다. The organic light emitting diode (OD) includes a cathode for injecting electrons, an anode for injecting holes, and a light emitting layer formed between the cathode and the anode. The drain electrode D of the transistor D-TR and the anode of the organic light emitting diode OD are electrically connected to each other so that the driving thin film transistor D-TR and the organic light emitting diode OD are electrically .

도 2는 종래 유기 발광소자의 기본 화소 구조의 개략적인 단면도로서, 상기 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 및 유기 발광 다이오드(OD) 사이의 전기적 연결 구조를 보여주는 단면도이다. FIG. 2 is a schematic cross-sectional view of a basic pixel structure of a conventional organic light emitting diode, showing an electrical connection structure between the switching thin film transistor S-TR, the driving thin film transistor D-TR, and the organic light emitting diode OD. Sectional view.

도 2에서 알 수 있듯이, 기판(10) 상에 제1 게이트 전극(20a), 제1 반도체층(30a), 제1 소스 전극(40a), 및 제1 드레인 전극(45a)이 구비되어 스위칭 박막 트랜지스터(S-TR)가 형성되고, 유사하게 기판(10) 상에 제2 게이트 전극(20b), 제2 반도체층(30b), 제2 소스 전극(40b), 및 제2 드레인 전극(45b)이 구비되어 구동 박막 트랜지스터(D-TR)가 형성된다. 2, a first gate electrode 20a, a first semiconductor layer 30a, a first source electrode 40a, and a first drain electrode 45a are provided on the substrate 10, A second gate electrode 20b, a second semiconductor layer 30b, a second source electrode 40b, and a second drain electrode 45b are formed on the substrate 10, So that a driving thin film transistor (D-TR) is formed.

또한, 상기 제1 게이트 전극(20a)과 제1 반도체층(30a) 사이, 및 상기 제2 게이트 전극(20b)과 제2 반도체층(30b) 사이에는 게이트 절연막(25)이 형성되어 있 다. 또한, 상기 스위칭 박막 트랜지스터(S-TR) 및 상기 구동 박막 트랜지스터(D-TR)의 상부에는 보호막(50)이 형성되어 있다. A gate insulating film 25 is formed between the first gate electrode 20a and the first semiconductor layer 30a and between the second gate electrode 20b and the second semiconductor layer 30b. In addition, a protective layer 50 is formed on the switching thin film transistor S-TR and the driving thin film transistor D-TR.

상기 스위칭 박막 트랜지스터(S-TR)의 제1 드레인 전극(45a) 위의 보호막(50)에는 제1 콘택홀(51)이 형성되어 있고, 상기 구동 박막 트랜지스터(D-TR)의 제2 게이트 전극(20b) 위의 게이트 절연막(25) 및 보호막(50)에는 제2 콘택홀(53)이 형성되어 있으며, 상기 제1 콘택홀(51)을 통해 상기 제1 드레인 전극(45a)과 연결되며 상기 제2 콘택홀(53)을 통해 제2 게이트 전극(20b)과 연결되도록 콘택 전극(60a)이 형성되어 있다. 이와 같이, 별도의 콘택 전극(60a)을 통해 상기 제1 드레인 전극(45a)과 상기 제2 게이트 전극(20b)을 전기적으로 연결함으로써, 결국 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)가 전기적으로 연결되게 된다. A first contact hole 51 is formed in the protective film 50 on the first drain electrode 45a of the switching thin film transistor S-TR, A second contact hole 53 is formed in the gate insulating film 25 and the protective film 50 on the first contact hole 20b and is connected to the first drain electrode 45a through the first contact hole 51, And the contact electrode 60a is formed to be connected to the second gate electrode 20b through the second contact hole 53. [ As a result, the first drain electrode 45a and the second gate electrode 20b are electrically connected to each other through the separate contact electrode 60a so that the switching thin film transistor S-TR and the driving thin film transistor D-TR) are electrically connected.

한편, 상기 보호막(50) 상부에는 양극(60b), 발광층(미도시) 및 음극(미도시)으로 이루어진 유기 발광 다이오드(OD)가 형성되며, 이와 같은 유기 발광 다이오드(OD)는 상기 구동 박막 트랜지스터(D-TR)와 전기적으로 연결되게 된다. 보다 구체적으로는, 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b) 상부의 보호막(50)에는 제3 콘택홀(56)이 형성되어 있으며, 상기 제3 콘택홀(56)을 통해 상기 유기 발광 다이오드(OD)의 양극(60b)이 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b)과 연결되어 있다. An organic light emitting diode OD including an anode 60b, a light emitting layer (not shown) and a cathode (not shown) is formed on the passivation layer 50. The organic light emitting diode OD, (D-TR). More specifically, a third contact hole 56 is formed in the protective film 50 above the second drain electrode 45b of the driving thin film transistor D-TR, and the third contact hole 56 The anode 60b of the organic light emitting diode OD is connected to the second drain electrode 45b of the driving thin film transistor D-TR.

이상과 같이, 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR) 사이는 별도의 콘택 전극(60a)을 통해 서로 전기적으로 연결되어 있고, 상기 구동 박막 트랜지스터(D-TR)와 유기 발광 다이오드(OD) 사이는 제2 드레인 전극(45b)과 양극(60b) 간의 직접 연결을 통해 서로 전기적으로 연결되어 있다. As described above, the switching thin film transistor (S-TR) and the driving thin film transistor (D-TR) are electrically connected to each other through a separate contact electrode (60a) The organic light emitting diodes (OD) are electrically connected to each other through a direct connection between the second drain electrode 45b and the anode 60b.

이때, 상기 콘택 전극(60a)과 상기 양극(60b)은 동일한 공정을 통해 동시에 형성되며, 그를 위해서, 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56) 또한 동일한 공정을 통해 동시에 형성되게 되는데, 이와 같이 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성할 경우, 제1 콘택홀(51)과 제3 콘택홀(56)의 영역에서 과식각이 발생되고 그 하부의 전극층까지 식각되는 문제가 발생하게 된다. 이에 대해서 상세히 설명하면 다음과 같다. At this time, the contact electrode 60a and the anode 60b are simultaneously formed through the same process. For this purpose, the first contact hole 51, the second contact hole 53, and the third contact hole 56 When the first contact hole 51, the second contact hole 53, and the third contact hole 56 are formed at the same time, the first contact hole 51 And the third contact hole 56, and there is a problem that the upper electrode layer is etched. This will be described in detail as follows.

도 3a 내지 도 3c는 종래의 유기 발광소자의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 도 2에 도시한 종래의 유기 발광소자를 제조하기 위한 일 공정을 도시한 것이며, 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 이하에서는, 전술한 문제점에 대해서만 구체적으로 설명하기로 한다. FIGS. 3A to 3C are cross-sectional views schematically showing a manufacturing process of a conventional organic light emitting diode, and show a process for manufacturing the conventional organic light emitting diode shown in FIG. 2, The same reference numerals are given to the same elements. In the following, only the above-mentioned problems will be described in detail.

우선, 도 3a에서 알 수 있듯이, 기판(10) 상에 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)를 형성하고, 그 위에 보호막(50)을 형성한다. 3A, a switching thin film transistor S-TR and a driving thin film transistor D-TR are formed on a substrate 10, and a protective film 50 is formed thereon.

다음, 도 3b에서 알 수 있듯이, 상기 스위칭 박막 트랜지스터(S-TR)의 제1 드레인 전극(45a) 위의 보호막(50)에 제1 콘택홀(51)을 형성하고, 상기 구동 박막 트랜지스터(D-TR)의 제2 게이트 전극(20b) 위의 게이트 절연막(25) 및 보호막(50)에 제2 콘택홀(53)을 형성하고, 아울러, 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b) 위의 보호막(50)에 제3 콘택홀(56)을 형성한다. 3B, a first contact hole 51 is formed in the protective film 50 on the first drain electrode 45a of the switching thin film transistor S-TR, and the driving thin film transistor D A second contact hole 53 is formed in the gate insulating film 25 and the protective film 50 on the second gate electrode 20b of the driving TFT D-TR, A third contact hole 56 is formed in the protective film 50 on the electrode 45b.

다음, 도 3c에서 알 수 있듯이, 상기 제1 콘택홀(51)을 통해 상기 제1 드레 인 전극(45a)과 연결되며 상기 제2 콘택홀(53)을 통해 상기 제2 게이트 전극(20b)과 연결되는 콘택 전극(60a)을 형성하고, 아울러, 상기 제3 콘택홀(56)을 통해 제2 드레인 전극(45b)과 연결되는 양극(60b)을 형성한다. 3C, the second gate electrode 20b is connected to the first drain electrode 45a through the first contact hole 51 and is connected to the second gate electrode 20b through the second contact hole 53. [ And the anode 60b connected to the second drain electrode 45b is formed through the third contact hole 56. In addition,

전술한 종래의 유기 발광소자의 문제점은 상기 도 3b의 공정 중에 발생하게 된다. 구체적으로 설명하면, 도 3b 공정에서는, 일반적으로 건식 식각 공정을 통해 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성하게 된다. 이때, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)는 보호막(50)의 소정 영역을 식각함으로써 형성되지만, 상기 제2 콘택홀(53)은 보호막(50)과 더불어 그 하부의 게이트 절연막(25)까지 식각해야만 형성된다. The problem of the conventional organic light emitting device described above occurs during the process of FIG. 3B. Specifically, in the step of FIG. 3B, the first contact hole 51, the second contact hole 53, and the third contact hole 56 are formed at the same time through a dry etching process. The first contact hole 51 and the third contact hole 56 may be formed by etching a predetermined region of the protection film 50. The second contact hole 53 may be formed by etching the protective film 50, It is only necessary to etch the gate insulating film 25.

따라서, 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성하기 위해서는, 상기 제2 콘택홀(53)을 형성하기 위한 식각 조건(예로서, 식각가스의 유량, 파워 등)하에서 식각 공정을 수행해야 하며, 이 경우 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성을 위한 식각이 지나치게 된다. Therefore, in order to simultaneously form the first contact hole 51, the second contact hole 53, and the third contact hole 56, the etching conditions for forming the second contact hole 53 (for example, , The flow rate of the etching gas, the power, and the like). In this case, the etching for forming the first contact hole 51 and the third contact hole 56 is excessive.

결국, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성 영역이 과도하게 식각되어 역 테이퍼진 형태로 콘택홀이 형성될 수 있고, 이 경우 콘택홀을 통한 전기적 연결에 오류가 발생할 수 있다. 또한, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성을 위한 식각이 지나치게 됨에 따라, 제1 콘택홀(51)에 의해 노출되는 제1 드레인 전극(45a) 및 제3 콘택홀(56)에 의해 노출되는 제2 드레인 전극(45b) 까지 식각되어 전기저항이 증가될 수 있다.As a result, the first contact hole 51 and the third contact hole 56 are excessively etched to form a contact hole in an inverted tapered shape. In this case, an error in the electrical connection through the contact hole Lt; / RTI > As the etching for forming the first contact hole 51 and the third contact hole 56 becomes excessive, the first drain electrode 45a exposed by the first contact hole 51, And is etched to the second drain electrode 45b exposed by the hole 56, so that the electrical resistance can be increased.

본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 전기적으로 연결하고 구동 박막 트랜지스터와 유기 발광 다이오드를 전기적으로 연결함에 있어서, 콘택홀 형성시 특정 콘택홀 영역에서 과식각이 발생하는 것을 차단함으로써, 역 테이퍼진 형태로 콘택홀이 형성되는 것을 방지함과 더불어 콘택홀 형성시 전극층까지 식각되는 것을 방지할 수 있는 유기 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to overcome the above-mentioned problems, and it is an object of the present invention to provide an organic light emitting diode in which a switching thin film transistor and a driving thin film transistor are electrically connected and a driving thin film transistor and an organic light emitting diode are electrically connected, The present invention also provides an organic light emitting device capable of preventing the formation of contact holes in an inversely tapered shape and preventing etching to an electrode layer in the formation of a contact hole, The purpose.

본 발명은 상기 목적을 달성하기 위해서, 기판; 상기 기판 위에 형성되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어지며, 상기 스위칭 박막 트랜지스터의 제1 드레인 전극은 상기 구동 박막 트랜지스터의 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자를 제공한다.In order to achieve the above object, the present invention provides a semiconductor device comprising: a substrate; A switching thin film transistor formed on the substrate and including a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode; A driving thin film transistor electrically connected to the switching thin film transistor and including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode; And an organic light emitting diode including a first electrode, a light emitting layer, and a second electrode electrically connected to the driving thin film transistor, wherein a first drain electrode of the switching thin film transistor is connected to a second electrode of the driving thin film transistor And the organic semiconductor layer is directly connected to the gate electrode.

본 발명은 또한, 기판 위에서 제1 방향으로 배열된 게이트 라인 및 상기 게이트 라인의 일단에 형성된 게이트 패드; 상기 기판 위에서 상기 제1 방향과 교차 된 제2 방향으로 배열된 데이터 라인 및 상기 데이터 라인의 일단에 형성된 데이터 패드; 상기 기판 위에서 상기 데이터 라인과 소정 간격으로 이격된 전원 라인; 상기 게이트 라인과 연결된 제1 게이트 전극, 제1 반도체층, 상기 데이터 라인과 연결된 제1 소스 전극, 및 상기 제1 소소 전극과 이격된 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터의 제1 드레인 전극과 직접 연결된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터의 제2 드레인 전극과 연결된 제1 전극, 발광층, 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어진 유기 발광소자를 제공한다.The present invention also provides a semiconductor device comprising: a gate pad formed on a substrate and arranged at a first end of the gate line; A data line arranged on the substrate in a second direction intersecting with the first direction, and a data pad formed on one end of the data line; A power supply line spaced apart from the data line at a predetermined interval on the substrate; A switching thin film transistor including a first gate electrode connected to the gate line, a first semiconductor layer, a first source electrode connected to the data line, and a first drain electrode spaced from the first source electrode; A driving thin film transistor including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode directly connected to the first drain electrode of the switching thin film transistor; And an organic light emitting diode including a first electrode, a light emitting layer, and a second electrode connected to a second drain electrode of the driving thin film transistor.

본 발명은 또한, 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하고, 그 위에 제1 절연막을 형성한 후, 그 위에 제1 반도체층 및 제2 반도체층을 형성하는 공정; 상기 제2 게이트 전극의 소정 영역이 노출되도록 상기 제1 절연막의 소정영역에 제1 콘택홀을 형성하는 공정; 상기 제1 반도체층 상에 제1 소스 전극 및 제1 드레인 전극을 형성함과 더불어 상기 제2 반도체층 상에 제2 소스 전극 및 제2 드레인 전극을 형성하되, 상기 제1 드레인 전극을 상기 제1 콘택홀까지 연장하여 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되도록 형성하는 공정; 및 상기 제2 드레인 전극과 연결되는 제1 전극, 상기 제1 전극 상에 차례로 형성되는 발광층 및 제2 전극을 포함하는 유기 발광 다이오드를 형성하는 공정을 포함하는 유기 발광소자의 제조방법을 제공한다. The present invention also provides a method of manufacturing a semiconductor device, comprising: forming a first gate electrode and a second gate electrode on a substrate, forming a first insulating film thereon, and then forming a first semiconductor layer and a second semiconductor layer thereon; Forming a first contact hole in a predetermined region of the first insulating film so that a predetermined region of the second gate electrode is exposed; Wherein a first source electrode and a first drain electrode are formed on the first semiconductor layer and a second source electrode and a second drain electrode are formed on the second semiconductor layer, Forming the gate electrode to extend to the contact hole and directly connect to the second gate electrode through the first contact hole; And forming an organic light emitting diode including a first electrode connected to the second drain electrode, a light emitting layer sequentially formed on the first electrode, and a second electrode.

2층을 식각하여 콘택홀을 형성하는 공정과 1층을 식각하여 콘택홀을 형성하는 공정을 동시에 수행할 경우, 기본적으로 2층을 식각하여 콘택홀을 형성하는 공정 시의 식각조건(예로서, 식각가스의 유량, 파워 등) 하에서 동시 식각 공정을 수행해야 하고, 그 경우 1층을 식각하여 형성되는 콘택홀 영역에서 과식각이 발생하여 콘택홀이 테이퍼진 형태로 형성되고 그 콘택홀 하부의 전극층까지 식각되는 문제가 발생하게 된다. When the step of forming the contact hole by etching the two layers and the step of forming the contact hole by etching the first layer are performed at the same time, the etching conditions (for example, A flow rate of the etching gas, a power, etc.), and in this case, an excessive angle is generated in the contact hole region formed by etching the first layer, so that the contact hole is formed in a tapered shape, A problem arises in that the etching is carried out to a certain extent.

종래의 경우, 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서, 상기 제1 드레인 전극과 상기 제2 게이트 전극 각각에 연결되는 별도의 콘택 전극을 이용하였고, 이를 위해서 상기 제1 드레인 전극 상부의 보호막에 제1 콘택홀을 형성하고 상기 제2 게이트 전극 상부의 게이트 절연막 및 보호막에 제2 콘택홀을 형성해야 했다. 따라서, 종래의 경우는, 제1 콘택홀과 제2 콘택홀을 동시에 형성할 경우, 양자 사이에 식각되는 층수가 서로 상이하였고, 그로 인해서 상대적으로 층수가 적은 제1 콘택홀 영역에서 전술한 바와 같은 문제가 발생하게 된 것이다. Conventionally, in order to electrically connect the first drain electrode of the switching thin film transistor and the second gate electrode of the driving thin film transistor, a separate contact electrode connected to the first drain electrode and the second gate electrode is used For this purpose, a first contact hole is formed in the protective film above the first drain electrode, and a second contact hole is formed in the gate insulating film and the protective film above the second gate electrode. Therefore, in the conventional case, when the first contact holes and the second contact holes are formed at the same time, the number of layers to be etched between the first and second contact holes is different from each other. Thus, in the first contact hole region having a relatively small number of layers, There is a problem.

그에 반하여, 본 발명은 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서, 종래와 같이 상기 제1 드레인 전극과 상기 제2 게이트 전극 각각에 연결되는 별도의 콘택 전극을 이용하지 않고, 상기 제2 게이트 전극 상부의 절연막에 제1 콘택홀을 형성한 후 상기 제1 드레인 전극을 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결하는 방법을 채택하였다. 따라서, 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서 하나의 콘택홀 만을 형성하기 때문에 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. On the contrary, in order to electrically connect the first drain electrode of the switching thin film transistor and the second gate electrode of the driving thin film transistor, a separate drain electrode connected to the first drain electrode and the second gate electrode, A method has been adopted in which a first contact hole is formed in an insulating film over the second gate electrode without using a contact electrode and the first drain electrode is directly connected to the second gate electrode through the first contact hole . Therefore, since only one contact hole is formed in order to electrically connect the first drain electrode of the switching thin film transistor and the second gate electrode of the driving thin film transistor, there is no room for the overgrowth in the contact hole region.

또한, 본 발명은 상기 제2 게이트 전극을 노출하기 위해서 제1 콘택홀을 형성하는 공정과 게이트 패드를 노출하기 위해서 제2 콘택홀을 형성하는 공정을 동시에 수행함과 같이 복수 개의 콘택홀을 동시에 형성한다 하더라도, 양자 사이에 식각되는 대상이 모두 제1 절연막으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. Also, the present invention forms a plurality of contact holes at the same time as the step of forming the first contact hole to expose the second gate electrode and the step of forming the second contact hole to expose the gate pad , All the objects to be etched between the first insulating film and the second insulating film are the same as one another.

결국, 본 발명에 따르면, 복수 개의 콘택홀을 동시에 형성할 경우 식각되는 대상이 모두 동일한 층으로 이루어질 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 차단되고, 그에 따라 역 테이퍼진 형태로 콘택홀이 형성되는 문제 및 콘택홀 형성시 전극층까지 식각되는 문제가 해결된다. As a result, according to the present invention, when a plurality of contact holes are formed at the same time, the objects to be etched are designed to be all formed of the same layer, thereby preventing the occurrence of an excessive angle in a specific contact hole region, A problem that the contact hole is formed in the contact hole and a problem in which the contact hole is etched to the electrode layer is solved.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

유기 발광소자Organic light emitting device

도 4는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 평면도이다. 4 is a plan view showing one pixel structure of an organic light emitting diode according to an embodiment of the present invention.

도 4에서 알 수 있듯이, 제1 방향으로 게이트 라인(201)이 배열되어 있고, 상기 제1 방향과 교차하는 제2 방향으로 데이터 라인(401) 및 전원 라인(405)이 서로 이격되도록 배열되어 있다. 또한, 상기 게이트 라인(201)의 일단에는 게이트 패 드(203)가 형성되어 있고, 상기 데이터 라인(401)의 일단에는 데이터 패드(403)가 형성되어 있다. 4, the gate lines 201 are arranged in a first direction, and the data lines 401 and the power source lines 405 are arranged to be spaced apart from each other in a second direction crossing the first direction . A gate pad 203 is formed at one end of the gate line 201 and a data pad 403 is formed at one end of the data line 401.

상기 게이트 라인(201)과 데이터 라인(401)이 교차하는 영역에는 스위칭 박막 트랜지스터가 형성되어 있다. 상기 스위칭 박막 트랜지스터는 제1 게이트 전극(200a), 제1 반도체층(미도시), 제1 소스 전극(400a), 및 제1 드레인 전극(450a)을 포함하여 이루어진다. A switching thin film transistor is formed in a region where the gate line 201 and the data line 401 intersect. The switching thin film transistor includes a first gate electrode 200a, a first semiconductor layer (not shown), a first source electrode 400a, and a first drain electrode 450a.

상기 제1 게이트 전극(200a)은 상기 게이트 라인(201)에서 분지되어 돌출 형성되어 있다. 상기 제1 소스 전극(400a)은 상기 데이터 라인(401)에서 분지되어 돌출 형성되어 있다. 상기 제1 드레인 전극(450a)은 상기 제1 소스 전극(400a)과 소정 간격으로 이격 형성되어 있으며, 후술하는 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 연결되어 있다. The first gate electrode 200a is branched and protruded from the gate line 201. The first source electrode 400a is branched and protruded from the data line 401. The first drain electrode 450a is spaced apart from the first source electrode 400a by a predetermined distance and is connected to a second gate electrode 200b of a driving thin film transistor to be described later.

상기 전원 라인(405)이 형성된 영역에는 구동 박막 트랜지스터가 형성되어 있다. 상기 구동 박막 트랜지스터는 제2 게이트 전극(200b), 제2 반도체층(미도시), 제2 소스 전극(400b), 및 제2 드레인 전극(450b)을 포함하여 이루어진다. A driving thin film transistor is formed in a region where the power supply line 405 is formed. The driving thin film transistor includes a second gate electrode 200b, a second semiconductor layer (not shown), a second source electrode 400b, and a second drain electrode 450b.

상기 제2 게이트 전극(200b)은 상기 스위칭 박막 트랜지스터의 제1 드레인 전극(450)과 연결되어 있는데, 상기 제1 드레인 전극(450)이 상기 제2 게이트 전극(200b)의 상부까지 연장되어 별도의 접속 전극 없이 상기 제1 드레인 전극(450)과 상기 제2 게이트 전극(200b)이 직접 연결되어 있다. 상기 제2 소스 전극(400b)은 별도로 형성되지 않고 상기 전원 라인(405)이 상기 제2 소스 전극(400b)으로 기능하게 된다. 상기 제2 드레인 전극(450b)은 상기 제2 소스 전극(400b)과 소정 간 격으로 이격 형성되어 있으며, 후술하는 유기 발광 다이오드의 제1 전극(600)과 연결되어 있다. The second gate electrode 200b is connected to the first drain electrode 450 of the switching TFT and the first drain electrode 450 extends to the top of the second gate electrode 200b, The first drain electrode 450 and the second gate electrode 200b are directly connected to each other without a connection electrode. The second source electrode 400b is not formed separately and the power source line 405 functions as the second source electrode 400b. The second drain electrode 450b is spaced apart from the second source electrode 400b by a predetermined distance and is connected to a first electrode 600 of an organic light emitting diode to be described later.

상기 게이트 라인(201)의 일단에 형성된 게이트 패드(203)는 게이트 패드 전극(630)과 연결되어 있고, 상기 데이터 라인(401)의 일단에 형성된 데이터 패드(403)는 데이터 패드 전극(650)과 연결되어 있다. 이때, 상기 게이트 패드 전극(630)은 소정의 접속 전극(미도시)을 매개로 하여 상기 게이트 패드(203)와 연결되어 있고, 상기 데이터 패드 전극(650)은 직접 상기 데이터 라인(401)과 연결되어 있다. A gate pad 203 formed at one end of the gate line 201 is connected to a gate pad electrode 630. A data pad 403 formed at one end of the data line 401 is connected to a data pad electrode 650, It is connected. At this time, the gate pad electrode 630 is connected to the gate pad 203 via a predetermined connection electrode (not shown), and the data pad electrode 650 is directly connected to the data line 401 .

상기 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 상기 전원 라인(405) 사이에 스토리지 커패시터가 형성되게 된다. A storage capacitor is formed between the second gate electrode 200b and the power source line 405 of the driving TFT.

상기 게이트 라인(201), 데이터 라인(401) 및 전원 라인(405)에 의해서 정의된 화소 영역 내에는 유기 발광 다이오드가 형성되어 있다. 상기 유기 발광 다이오드는 제1 전극(600), 발광층(미도시), 및 제2 전극(미도시)이 차례로 형성되어 이루어지며, 이때, 상기 제1 전극(600)은 상기 구동 박막 트랜지스터의 제2 드레인 전극(450b)과 연결되어 있다.An organic light emitting diode is formed in a pixel region defined by the gate line 201, the data line 401, and the power source line 405. The organic light emitting diode includes a first electrode 600, a light emitting layer (not shown), and a second electrode (not shown) sequentially formed on the first electrode 600, Drain electrode 450b.

이상과 같은 도 4에 도시한 유기 발광소자의 하나의 화소 구조는 본 발명의 일 실시예에 따른 것으로서, 도시한 상기 제1 및 제2 게이트 전극(200a, 200b), 제1 및 제2 소스 전극(400a, 400b) 및 제1 및 제2 드레인 전극(450a, 450b) 등의 구체적인 형상은 다양하게 변경될 수 있다. 4 is one example of the pixel structure of the organic light emitting device shown in FIG. 4 according to an embodiment of the present invention. The first and second gate electrodes 200a and 200b, the first and second source electrodes 200a and 200b, The first and second drain electrodes 400a and 400b and the first and second drain electrodes 450a and 450b may be variously changed.

이하에서는 게이트 패드부, 데이터 패드부, 스위칭 박막 트랜지스터부, 구동 박막 트랜지스터부, 및 유기 발광 다이오드부의 단면 구조를 통해 본 발명에 따른 유기 발광소자의 특징에 대해서 보다 상세히 설명하기로 하며, 이를 통해서 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 간의 전기적 연결 구조 및 구동 박막 트랜지스터와 유기 발광 다이오드 간의 전기적 연결 구조에 대해서 보다 용이하게 이해할 수 있을 것이다. Hereinafter, the characteristics of the organic light emitting diode according to the present invention will be described in detail through a cross-sectional structure of a gate pad portion, a data pad portion, a switching thin film transistor portion, a driving thin film transistor portion, and an organic light emitting diode portion. The electrical connection structure between the thin film transistor and the driving thin film transistor and the electrical connection structure between the driving thin film transistor and the organic light emitting diode will be more easily understood.

도 5는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 단면도로서, 이는 도 4의 부분적인 단면을 보여주는 것이다. 5 is a cross-sectional view showing one pixel structure of an organic light emitting diode according to an embodiment of the present invention, which is a partial cross-sectional view of FIG.

구체적으로, 도 5는 기판(100) 상에 형성되는 게이트 패드부, 데이터 패드부, 스위칭 박막 트랜지스터부, 구동 박막 트랜지스터부, 및 유기 발광 다이오드부를 각각 도시한 것으로서, 상기 게이트 패드부는 전술한 도 4의 a-a라인의 단면에 해당하고, 상기 데이터 패드부는 전술한 도 4의 b-b라인의 단면에 해당하고, 상기 스위칭 박막 트랜지스터부는 전술한 도 4의 c-c라인의 단면에 해당하고, 상기 구동 박막 트랜지스터부는 전술한 도 4의 d-d라인의 단면에 해당하고, 상기 유기 발광 다이오드부는 전술한 도 4의 e-e라인의 단면에 해당한다. 5 shows a gate pad portion, a data pad portion, a switching thin film transistor portion, a driving thin film transistor portion, and an organic light emitting diode portion formed on the substrate 100, The data pad portion corresponds to the cross section of line bb in FIG. 4 described above, the switching thin film transistor portion corresponds to the cross section of the line cc in FIG. 4 described above, and the driving thin film transistor portion corresponds to the cross- 4, and the organic light emitting diode portion corresponds to the cross section of the ee line of FIG. 4 described above.

도 5에서 알 수 있듯이, 기판(100) 상에는 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)이 형성되어 있다. 상기 게이트 패드(203)는 게이트 패드부에 형성되고, 상기 제1 게이트 전극(200a)은 스위칭 박막 트랜지스터부에 형성되고, 상기 제2 게이트 전극(200b)은 구동 박막 트랜지스터부에 형성된다. 도시하지는 않았지만, 상기 게이트 패드(203), 제1 게이트 전극(200a) 및 제2 게이트 전극(200b)이 형성되기 전에, 상기 기판(100) 상에 버퍼층이 형성될 수도 있다. 5, the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed on the substrate 100. [ The gate pad 203 is formed in a gate pad portion, the first gate electrode 200a is formed in a switching thin film transistor portion, and the second gate electrode 200b is formed in a driving thin film transistor portion. Although not shown, a buffer layer may be formed on the substrate 100 before the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed.

상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 포함한 기판(100) 전면에는 제1 절연막(250)이 형성되어 있다. 상기 제1 절연막(250)은 제1 콘택홀(253) 및 제2 콘택홀(256)을 구비한다. 상기 제1 콘택홀(253)은 상기 스위칭 박막 트랜지스터부와 상기 구동 박막 트랜지스터부의 경계부 영역에 형성되어 상기 제2 게이트 전극(200b)이 노출되도록 한다. 상기 제2 콘택홀(256)은 상기 게이트 패드부에 형성되어 상기 게이트 패드(203)가 노출되도록 한다. A first insulating layer 250 is formed on the entire surface of the substrate 100 including the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b. The first insulating layer 250 includes a first contact hole 253 and a second contact hole 256. The first contact hole 253 is formed in a boundary region between the switching TFT and the driving TFT to expose the second gate electrode 200b. The second contact hole 256 is formed in the gate pad portion so that the gate pad 203 is exposed.

상기 제1 절연막(250) 상에는 제1 반도체층(300a) 및 제2 반도체층(300b)이 형성되어 있다. 상기 제1 반도체층(300a)은 상기 스위칭 박막 트랜지스터부의 상기 제1 게이트 전극(200a) 위에 형성된다. 상기 제2 반도체층(300b)은 상기 구동 박막 트랜지스터부의 상기 제2 게이트 전극(200b) 위에 형성된다.A first semiconductor layer 300a and a second semiconductor layer 300b are formed on the first insulating layer 250. The first semiconductor layer 300a is formed on the first gate electrode 200a of the switching TFT. The second semiconductor layer 300b is formed on the second gate electrode 200b of the driving TFT.

또한, 상기 제1 절연막(250) 상에는 접속 전극(410) 및 데이터 패드(403)가 형성되어 있고, 상기 제1 반도체층(300a) 상에는 제1 소스 전극(400a) 및 제1 드레인 전극(450a)이 형성되어 있고, 그리고, 상기 제2 반도체층(300b) 상에는 제2 소스 전극(400b) 및 제2 드레인 전극(450b)이 형성되어 있다. 상기 접속 전극(410)은 상기 게이트 패드부에서 상기 제2 콘택홀(256)을 통해 상기 게이트 패드(203)와 연결된다. 상기 데이터 패드(403)는 데이터 패드부에서 상기 제1 절연막(250) 상에 형성된다. 상기 제1 소스 전극(400a)과 제1 드레인 전극(450a)은 상기 스위칭 박막 트랜지스터부에서 상기 제1 반도체층(300a) 상에 소정 간격으로 이격 형성된다. 상 기 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 상기 구동 박막 트랜지스터부에서 상기 제2 반도체층(300b) 상에 소정 간격으로 이격 형성된다.A connection electrode 410 and a data pad 403 are formed on the first insulating layer 250. A first source electrode 400a and a first drain electrode 450a are formed on the first semiconductor layer 300a. And a second source electrode 400b and a second drain electrode 450b are formed on the second semiconductor layer 300b. The connection electrode 410 is connected to the gate pad 203 through the second contact hole 256 in the gate pad portion. The data pad 403 is formed on the first insulating layer 250 in the data pad portion. The first source electrode 400a and the first drain electrode 450a are spaced apart from the first semiconductor layer 300a at a predetermined interval in the switching TFT. The second source electrode 400b and the second drain electrode 450b are spaced apart from each other on the second semiconductor layer 300b in the driving TFT.

이때, 상기 스위칭 박막 트랜지스터부의 제1 드레인 전극(450a)은 상기 제1 콘택홀(253)을 통해서 상기 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 직접 연결되어 있다. At this time, the first drain electrode 450a of the switching TFT is directly connected to the second gate electrode 200b of the driving thin film transistor through the first contact hole 253.

상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)을 포함한 기판(100)의 전면에는 제2 절연막(500)이 형성되어 있다. 상기 제2 절연막(500)은 보호막(501) 및 평탄화막(503)으로 이루어지는데, 경우에 따라서, 상기 평탄화막(503)이 생략될 수도 있다. 예로서, 광을 상부로 방출하는 방식(Top emission)에서는 상기 평탄화막(503)을 적용하지만, 광을 하부로 방출하는 방식(Botton emission)에서는 상기 평탄화막(503)을 생략할 수 있다. The substrate 100 includes the connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode 400b and the second drain electrode 450b. A second insulating film 500 is formed. The second insulating layer 500 includes a protective layer 501 and a planarization layer 503. In some cases, the planarization layer 503 may be omitted. For example, the planarization layer 503 is used in a top emission method, but the planarization layer 503 can be omitted in a method of emitting light downward (Botton emission).

상기 제2 절연막(500)은 제3 콘택홀(510), 제4 콘택홀(530), 및 제5 콘택홀(550)을 구비한다. 상기 제3 콘택홀(510)은 상기 게이트 패드부에 형성되어 상기 접속 전극(410)이 노출되도록 한다. 상기 제4 콘택홀(530)은 상기 데이터 패드부에 형성되어 상기 데이터 패드(403)가 노출되도록 한다. 상기 제5 콘택홀(550)은 상기 구동 박막 트랜지스터부와 상기 유기 발광 다이오드부의 경계부 영역에 형성되어 상기 제2 드레인 전극(450b)이 노출되도록 한다. The second insulating layer 500 includes a third contact hole 510, a fourth contact hole 530, and a fifth contact hole 550. The third contact hole 510 is formed in the gate pad portion so that the connection electrode 410 is exposed. The fourth contact hole 530 is formed in the data pad portion to expose the data pad 403. [ The fifth contact hole 550 is formed in a boundary region between the driving TFT and the organic light emitting diode so that the second drain electrode 450b is exposed.

상기 제2 절연막(500) 상에는 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)이 형성되어 있다. 상기 게이트 패드 전극(630)은 상기 게이트 패드부에서 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)과 연결되어, 결국 상기 게이트 패드 전극(630)은 상기 접속 전극(410)을 매개로 하여 상기 게이트 패드(203)와 전기적으로 연결된다. 상기 데이터 패드 전극(650)은 상기 데이터 패드부에서 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)와 직접 연결된다. 상기 제1 전극(600)은 상기 유기 발광 다이오드부에서 상기 제5 콘택홀(550)을 통해 상기 구동 박막 트랜지스터부의 제2 드레인 전극(450b)과 연결된다. A gate pad electrode 630, a data pad electrode 650, and a first electrode 600 are formed on the second insulating layer 500. The gate pad electrode 630 is connected to the connection electrode 410 through the third contact hole 510 in the gate pad portion so that the gate pad electrode 630 contacts the connection electrode 410 And is electrically connected to the gate pad 203. The data pad electrode 650 is directly connected to the data pad 403 through the fourth contact hole 530 in the data pad unit. The first electrode 600 is connected to the second drain electrode 450b of the driving TFT through the fifth contact hole 550 in the organic light emitting diode.

또한, 상기 제2 절연막(500) 상에는 뱅크층(700)이 형성되어 있다. 상기 뱅크층(700)은 게이트 패드 전극(630) 및 데이터 패드 전극(650)이 외부로 노출될 수 있도록 게이트 패드부 및 데이터 패드부에는 형성되지 않고, 또한 상기 제1 전극(600)이 노출될 수 있도록 유기 발광 다이오드부의 소정 영역에 개구부를 구비하여 형성된다. A bank layer 700 is formed on the second insulating layer 500. The bank layer 700 is not formed in the gate pad portion and the data pad portion so that the gate pad electrode 630 and the data pad electrode 650 are exposed to the outside and the first electrode 600 is exposed The opening of the organic light emitting diode is formed in a predetermined area of the organic light emitting diode.

상기 뱅크층(700)의 개구부 내의 상기 제1 전극(600) 상에는 발광층(800) 및 제2 전극(900)이 차례로 형성되어 있다. 상기 발광층(800)은 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층이 차례로 적층된 구조로 형성될 수 있으며, 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 이상의 층은 생략이 가능하다. A light emitting layer 800 and a second electrode 900 are sequentially formed on the first electrode 600 in the opening of the bank layer 700. The light emitting layer 800 may have a structure in which a hole injecting layer, a hole transporting layer, a light emitting portion, an electron transporting layer, and an electron injecting layer are sequentially stacked. However, the hole injecting layer, the hole transporting layer, the electron transporting layer, One or more layers may be omitted.

상기 스위칭/구동 박막 트랜지스터가 P형 반도체층을 포함할 경우에는 상기 제1 전극(600)이 양극(anode)으로 기능하게 되고, 이 경우 상기 발광층(800)은 상기 제1 전극(600) 상에서 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층 순으로 적층된다. 다만, 상기 스위칭/구동 박막 트랜지스터가 N형 반도체층을 포함할 경우에는 상기 제1 전극(600)이 음극(cathode)으로 기능하게 되고, 이 경우 상기 발광층(800)은 상기 제1 전극(600) 상에서 전자주입층, 전자수송층, 발광부, 정공수송층, 및 정공주입층 순으로 적층된다. When the switching / driving thin film transistor includes a P-type semiconductor layer, the first electrode 600 functions as an anode. In this case, the light emitting layer 800 is formed on the first electrode 600, A hole transporting layer, a light emitting portion, an electron transporting layer, and an electron injecting layer are stacked in this order. When the switching / driving thin film transistor includes an N-type semiconductor layer, the first electrode 600 functions as a cathode. In this case, the light emitting layer 800 may include the first electrode 600, The electron injection layer, the electron transport layer, the light emitting portion, the hole transporting layer, and the hole injection layer in this order.

상기 제2 전극(900)은 도시한 바와 같이 유기 발광 다이오드부의 발광층(800) 상에 형성되는데, 경우에 따라 스위칭/구동 박막 트랜지스터부까지 연장되어 형성될 수도 있다. The second electrode 900 is formed on the light emitting layer 800 of the organic light emitting diode as shown in FIG.

한편, 도시하지는 않았지만, 상기 제2 전극(900) 상에는 유기 발광소자 내에 수분이 침투하는 것을 방지하기 위한 수분 침투 방지막이 추가로 형성되고, 최종적으로 밀봉재를 통해 밀봉될 수 있다. On the other hand, although not shown, a moisture permeation preventive film for preventing water from penetrating into the organic light emitting device may be additionally formed on the second electrode 900, and finally sealed through a sealing material.

이상 설명한 각각의 구성들에 대해서 그 이용가능한 재료 등에 대해서 설명하면 하기와 같다. 다만, 하기의 재료 등은 각각의 구성의 일 예에 해당하는 것으로서, 반드시 그에 한정되는 것은 아니다. Materials available for each of the above-described structures will be described below. However, the following materials and the like are examples of the respective constitution, and the present invention is not limited thereto.

상기 기판(100)은 유리 또는 투명한 플라스틱과 같은 투명 재료로 이루어질 수도 있고, 경우에 따라서 스틸 또는 불투명 플라스틱과 같은 불투명 재료로 이루어질 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 기판(100)으로 투명 재료가 이용된다. The substrate 100 may be made of a transparent material such as glass or transparent plastic, and may optionally be made of an opaque material such as steel or opaque plastic. However, a transparent material is used for the substrate 100 in a bottom emission mode.

상기 게이트 라인(201), 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합 금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate line 201, the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b may be formed of the same material in the same layer. Examples of the material include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu) Layer or two or more layers.

상기 제1 절연막(250)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The first insulating layer 250 may be formed of a silicon oxide (SiOx) layer or a silicon nitride (SiNx) layer. The first insulating layer 250 may be a single layer of the oxide layer or a nitride layer or a multilayer of two or more layers.

상기 제1 반도체층(300a) 및 제2 반도체층(300b)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있으며, p형 또는 n형 불순물을 포함하는 소스/ 드레인 영역과 상기 불순물을 포함하는 않는 채널 영역을 포함하여 형성될 수 있다. The first semiconductor layer 300a and the second semiconductor layer 300b may include amorphous silicon or crystalline silicon and may include a source / drain region including a p-type or n-type impurity and a channel including the impurity Region may be formed.

상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode 400b and the second drain electrode 450b are formed on the same layer For example, molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) , Or an alloy thereof, and may be composed of a single layer of the metal or alloy, or multiple layers of two or more layers.

상기 제2 절연막(500)을 구성하는 보호막(501)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The protective layer 501 constituting the second insulating layer 500 may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx), and may be a single layer of the oxide layer or a nitride layer or a multilayer of two or more layers.

상기 제2 절연막(500)을 구성하는 평탄화막(503)은 폴리 이미드 또는 폴리 아미드와 같은 유기계 물질로 이루어질 수 있다. The planarization layer 503 constituting the second insulating layer 500 may be formed of an organic material such as polyimide or polyamide.

상기 제1 전극(600), 게이트 패드 전극(630), 데이터 패드 전극(650)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질, 또는 알루미늄(Al), 은(Ag)과 같은 불투명물질로 형성될 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 제1전극(600)으로 투명물질이 이용된다. The first electrode 600, the gate pad electrode 630 and the data pad electrode 650 may be formed of the same material in the same layer. For example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide) A transparent material such as ZnO (zinc oxide), or an opaque material such as aluminum (Al) and silver (Ag). However, a transparent material is used for the first electrode 600 in a bottom emission mode.

상기 뱅크층(700)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있다. The bank layer 700 may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

상기 발광층(800)은 전술한 바와 같이 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층을 포함하여 형성될 수 있다. The light emitting layer 800 may include a hole injection layer, a hole transport layer, a light emitting portion, an electron transport layer, and an electron injection layer as described above.

상기 정공주입층은 CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline), 또는 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어질 수 있다. 상기 정공수송층은 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 또는 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어질 수 있다. The hole injection layer may be formed of cupper phthalocyanine, poly (3,4) -ethylenedioxythiophene (PAN), polyaniline (PANI), or N-dinaphthyl-N, N'-diphenyl benzidine. The hole-transporting layer may be formed of at least one selected from the group consisting of NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, N'- s-TAD or MTDATA (4,4 ', 4 "-Tris (N-3-methylphenyl-N-phenylamino) -triphenylamine).

상기 발광부는 적색의 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 또는 PtOEP(octaethylporphyrin platinum)와 같은 도펀트를 포함하는 인광물질로 이루어질 수 있고, PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수도 있다. 상기 발광부는 녹색의 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수도 있고, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수도 있다. 상기 발광부는 청색의 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수도 있고, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자와 같은 형광물질로 이루어질 수도 있다. In the case of red light, the light emitting part includes a host material including carbazole biphenyl (CBP) or mCP (1,3-bis (carbazol-9-yl)), bis (1-phenylisoquinoline) acetylacetonate iridium , Phosphorescent materials such as PQIr (acac) bis (1-phenylquinoline) acetylacetonate iridium, PQIr (tris (1-phenylquinoline) iridium) or PtOEP (octaethylporphyrin platinum), PBD: Eu ) 3 (Phen) or perylene. The light emitting portion includes a host material including CBP or mCP in the case of green, and Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium ), Or a fluorescent material containing Alq3 (tris (8-hydroxyquinolino) aluminum). In the case of blue, the light emitting portion may include a CBP or a host containing mCP Material comprising (4,6-F2ppy) 2Irpic, Or a fluorescent material such as spiro-DPVBi, spiro-6P, distyrylbenzene (DSB), distyrylarylene (DSA), PFO-based polymer and PPV-based polymer .

상기 전자수송층은 Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq로 이루어질 수 있다. 상기 전자주입층은 Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq로 이루어질 수 있다. The electron transport layer may be composed of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq. The electron injecting layer may be composed of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq.

상기 제2 전극(900)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질, 또는 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg)과 같은 불투명물질로 형성될 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 제2전극(900)으로 반사율이 좋은 불투명물질이 이용되고, 광이 상부로 방출되는 방식(Top emission)에서는 상기 제2전극(900)으로 투명물질이 이용된다. The second electrode 900 may be formed of a transparent material such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide) or ZnO (Zinc Oxide), or an opaque material such as Al, Ca, / RTI > material. However, in the bottom emission method, opaque material having a good reflectivity is used for the second electrode 900 and the second electrode 900 is used in a top emission mode, A transparent material is used.

이상 설명한 본 발명의 일 실시예에 따른 유기 발광소자는 전술한 종래의 문제점을 해결하기 위한 것으로서, 그에 대해서 설명하면 하기와 같다. The organic light emitting device according to one embodiment of the present invention described above solves the problems of the related art, and will be described below.

예를 들어, 2층을 식각하여 콘택홀을 형성하는 공정과 1층을 식각하여 콘택홀을 형성하는 공정을 동시에 수행할 경우, 기본적으로 2층을 식각하여 콘택홀을 형성하는 공정 시의 식각조건(예로서, 식각가스의 유량, 파워 등) 하에서 동시 식각 공정을 수행해야 하고, 그 경우 1층을 식각하여 형성되는 콘택홀 영역에서 과식각이 발생하여 콘택홀이 테이퍼진 형태로 형성되고 그 콘택홀 하부의 전극층까지 식각되는 문제가 발생하게 된다. For example, when the process of forming the contact hole by etching the two layers and the process of forming the contact hole by etching the one layer are performed at the same time, the etching conditions for the etching process for forming the contact hole by basically etching the two layers (For example, a flow rate of an etching gas, a power, and the like). In this case, an excessive angle is generated in the contact hole region formed by etching the first layer, so that the contact hole is formed in a tapered shape, There arises a problem of etching to the electrode layer under the hole.

종래의 경우, 도 3a 내지 도 3c에서 알 수 있듯이, 스위칭 박막 트랜지스터의 제1 드레인 전극(45a)과 구동 박막 트랜지스터의 제2 게이트 전극(20b)을 전기적으로 연결하기 위해서, 상기 제1 드레인 전극(45a)과 상기 제2 게이트 전극(20b) 각각에 연결되는 별도의 콘택 전극(60a)을 이용하였고, 이를 위해서 상기 제1 드레인 전극(45a) 상부의 보호막(50)에 제1 콘택홀(51)을 형성하고 상기 제2 게이트 전극(20b) 상부의 게이트 절연막(25) 및 보호막(50)에 제2 콘택홀(53)을 형성해야 했다. 따라서, 종래의 경우는, 제1 콘택홀(51)과 제2 콘택홀(53)을 동시에 형성할 경우, 양자 사이에 식각되는 층수가 서로 상이하였고, 그로 인해서 상대적으로 층수가 적은 제1 콘택홀(51) 영역에서 전술한 바와 같은 문제가 발생하게 된 것이다. 3A to 3C, in order to electrically connect the first drain electrode 45a of the switching thin film transistor and the second gate electrode 20b of the driving thin film transistor, the first drain electrode A first contact hole 51 is formed in the protection layer 50 over the first drain electrode 45a and a second contact hole 51b is formed in the protection layer 50. The first contact hole 51a is formed on the second drain electrode 45a and the second gate electrode 20b, And a second contact hole 53 was formed in the gate insulating film 25 and the protective film 50 above the second gate electrode 20b. Accordingly, in the conventional case, when the first contact hole 51 and the second contact hole 53 are formed simultaneously, the number of layers to be etched between the first and second contact holes 51 and 51 is different from each other, The above-described problem has arisen in the region 51 of FIG.

그에 반하여, 본 발명은 도 4 및 도 5에서 알 수 있듯이, 스위칭 박막 트랜지스터의 제1 드레인 전극(450a)과 구동 박막 트랜지스터의 제2 게이트 전극(200b)을 전기적으로 연결하기 위해서, 종래와 같이 상기 제1 드레인 전극(450a)과 상기 제2 게이트 전극(200b) 각각에 연결되는 별도의 콘택 전극을 이용하지 않고, 상기 제2 게이트 전극(200b) 상부의 절연막(250)에 제1 콘택홀(253)을 형성한 후 상기 제1 드레인 전극(450a)을 상기 제1 콘택홀(253)을 통해 상기 제2 게이트 전극(200b)과 직접 연결하는 방법을 채택하였다. 따라서, 스위칭 박막 트랜지스터의 제1 드레인 전극(450a)과 구동 박막 트랜지스터의 제2 게이트 전극(200b)을 전기적으로 연결하기 위해서 하나의 콘택홀 만을 형성하기 때문에 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. 4 and 5, in order to electrically connect the first drain electrode 450a of the switching TFT to the second gate electrode 200b of the driving thin film transistor, The first contact hole 253 is formed in the insulating film 250 over the second gate electrode 200b without using the separate contact electrode connected to the first drain electrode 450a and the second gate electrode 200b, And then the first drain electrode 450a is directly connected to the second gate electrode 200b through the first contact hole 253. Therefore, since only one contact hole is formed in order to electrically connect the first drain electrode 450a of the switching thin film transistor and the second gate electrode 200b of the driving thin film transistor, do.

또한, 본 발명은 상기 제2 게이트 전극(200b)을 노출하기 위해서 제1 콘택홀(253)을 형성하는 공정과 게이트 패드(203)를 노출하기 위해서 제2 콘택홀(256)을 형성하는 공정을 동시에 수행함과 같이 복수 개의 콘택홀을 동시에 형성한다 하더라도, 양자 사이에 식각되는 대상이 모두 제1 절연막(250)으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. The present invention also includes a process of forming the first contact hole 253 to expose the second gate electrode 200b and a process of forming the second contact hole 256 to expose the gate pad 203 Even if a plurality of contact holes are formed at the same time as performing the same, since the objects to be etched between the both are the same as the first insulating film 250, a room for overeating in a specific contact hole region is blocked.

또한, 본 발명은 상기 제1 콘택홀(253) 및 제2 콘택홀(256)을 동시에 형성하하는 것과 별개로, 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)을 동시에 형성하게 되는데, 이 경우에도 식각되는 대상이 모두 제2 절연막(500)으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다. In addition, the third contact hole 510, the fourth contact hole 530, and the fifth contact hole 256 may be formed separately from the first contact hole 253 and the second contact hole 256, Since the objects to be etched are all the same as the second insulating layer 500, the room for the over-etching angle in the specific contact hole region is blocked.

이와 같이 본 발명은 동시에 형성하는 콘택홀들이 모두 동일한 층을 식각하여 형성될 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 근본적으로 차단되고, 그에 따라 종래와 같은 역 테이퍼진 형태로 콘택홀이 형성되는 문제 및 콘택홀 형성시 전극층까지 식각되는 문제가 해결된다. 이와 같은 본 발명의 특징은 후술하는 유기 발광소자의 제조방법을 참고하면 보다 용이하게 이해할 수 있을 것이다. As described above, according to the present invention, since the contact holes formed at the same time can be formed by etching the same layer, it is basically prevented that the over-etching angle is generated in the specific contact hole region, A problem that the contact hole is formed and a problem that the contact hole is etched to the electrode layer is solved. The characteristics of the present invention can be more easily understood by referring to a method of manufacturing an organic light emitting device described later.

유기 발광소자의 제조방법Method for manufacturing organic light emitting device

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 유기 발광소자의 제조공정을 보여주는 공정 단면도로서, 이는 도 4 및 도 5에 도시한 하나의 화소를 제조하는 공정을 보여주는 단면도이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성들의 재료 등에 대한 구체적인 설명은 생략하기로 한다. FIGS. 6A to 6G are cross-sectional views illustrating a process of manufacturing an organic light emitting diode according to an exemplary embodiment of the present invention, which is a cross-sectional view illustrating a process of manufacturing one pixel shown in FIGS. Therefore, the same reference numerals are assigned to the same components, and a detailed description of the materials and the like of the respective components will be omitted.

우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 형성한다. 6A, a gate pad 203, a first gate electrode 200a, and a second gate electrode 200b are formed on a substrate 100. First, as shown in FIG.

상기 게이트 패드(203)는 게이트 패드부에 형성하고, 상기 제1 게이트 전극(200a)은 스위칭 박막 트랜지스터부에 형성하고, 상기 제2 게이트 전극(200b)은 구동 박막 트랜지스터부에 형성한다.The gate pad 203 is formed in a gate pad portion, the first gate electrode 200a is formed in a switching thin film transistor portion, and the second gate electrode 200b is formed in a driving thin film transistor portion.

다만, 상기 게이트 패드(203), 제1 게이트 전극(200a) 및 제2 게이트 전극(200b)이 형성하기 전에, 상기 기판(100) 상에 버퍼층을 추가로 형성할 수도 있다. However, a buffer layer may be further formed on the substrate 100 before the gate pad 203, the first gate electrode 200a, and the second gate electrode 200b are formed.

상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)은 상기 기판(100) 상에 소정 금속물질을 적층하고, 포토 레지스트(PR)를 도포하고 노광 및 현상하여 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 금속물질의 소정 영역을 식각한 후, 상기 마스크 패턴을 제거하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다. The gate pad 203, the first gate electrode 200a and the second gate electrode 200b are formed by laminating a predetermined metal material on the substrate 100, applying a photoresist PR, A pattern can be formed through a so-called photolithography process in which a mask pattern is formed, a predetermined region of the metal material is etched using the mask pattern, and the mask pattern is removed.

다만, 반드시 그에 한정되는 것은 아니고, 금속물질의 페이스트를 이용하여 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정으로 상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 직접 패턴 형성할 수도 있다. However, the present invention is not limited thereto. It is also possible to use a paste of a metal material, such as screen printing, inkjet printing, gravure printing, gravure offset printing, reverse offset printing the first gate electrode 200a and the second gate electrode 200b may be directly formed in a printing process such as reverse offset printing, flexo printing, or microcontact printing, A pattern may be formed.

이하에서 설명하는 각각의 구성에 대한 패턴 형성 공정도 구성 재료에 따라 포토리소그라피 공정을 이용하거나 또는 인쇄 공정을 이용하여 수행할 수 있으며, 그에 대한 반복 설명은 생략하기로 한다. The pattern forming process for each of the constitutions described below can also be performed by using a photolithography process or a printing process depending on the constituent material, and a repeated description thereof will be omitted.

다음, 도 6b에서 알 수 있듯이, 상기 기판(100) 전면에 제1 절연막(250)을 형성하고, 이어서, 상기 제1 절연막(250) 상에 제1 반도체층(300a) 및 제2 반도체층(300b)을 형성한다. 6B, a first insulating layer 250 is formed on the entire surface of the substrate 100, and then a first semiconductor layer 300a and a second semiconductor layer (not shown) are formed on the first insulating layer 250. Next, 300b.

상기 제1 반도체층(300a)은 상기 제1 게이트 전극(200a) 위에서 패턴 형성하고, 상기 제2 반도체층(300b)은 상기 제2 게이트 전극(200b) 위에서 패턴 형성한다. The first semiconductor layer 300a is patterned on the first gate electrode 200a and the second semiconductor layer 300b is patterned on the second gate electrode 200b.

다음, 도 6c에서 알 수 있듯이, 상기 제1 절연막(250)에 제1 콘택홀(253) 및 제2 콘택홀(256)을 형성한다.6C, a first contact hole 253 and a second contact hole 256 are formed in the first insulating layer 250. Next, as shown in FIG.

상기 제1 콘택홀(253)은 상기 제2 게이트 전극(200b)이 노출되도록 상기 제1 절연막(250)의 소정 영역을 식각하여 형성하고, 상기 제2 콘택홀(256)은 상기 게이트 패드(203)가 노출되도록 상기 제1 절연막(250)의 소정 영역을 식각하여 형성한 다. The first contact hole 253 is formed by etching a predetermined region of the first insulating layer 250 to expose the second gate electrode 200b and the second contact hole 256 is formed by etching the gate pad 203 Is formed by etching a predetermined region of the first insulating film 250. [

여기서, 상기 제1 콘택홀(253) 및 제2 콘택홀(256)은 모두 동일한 제1 절연막(250)의 구성물질을 제거하여 형성하기 때문에, 식각공정 시 특정 콘택홀 영역에서 과식각이 발생하지 않게 되어, 특정 콘택홀이 테이퍼진 형태로 형성되거나 그 하부에서 노출되는 상기 제2 게이트 전극(200b) 및 게이트 패드(203)가 함께 식각되지 않도록 조절할 수 있다.  Since the first contact hole 253 and the second contact hole 256 are formed by removing the same constituent material of the first insulating layer 250, an overeating angle does not occur in a specific contact hole region during the etching process So that a specific contact hole is formed in a tapered shape or the second gate electrode 200b and the gate pad 203, which are exposed at a lower portion thereof, can be controlled so as not to be etched together.

다음, 도 6d에서 알 수 있듯이, 상기 기판(100) 상에 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)을 형성한다. 6D, a connection electrode 410, a data pad 403, a first source electrode 400a, a first drain electrode 450a, and a second source electrode (not shown) are formed on the substrate 100, 400b and the second drain electrode 450b.

상기 접속 전극(410)은 상기 제2 콘택홀(256)을 통해 상기 게이트 패드(203)와 연결되도록 패턴 형성한다. The connection electrode 410 is pattern-formed to be connected to the gate pad 203 through the second contact hole 256.

상기 제1 소스 전극(400a)과 제1 드레인 전극(450a)은 상기 제1 반도체층(300a) 상에 소정 간격으로 이격되도록 패턴 형성하고, 상기 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 상기 제2 반도체층(300b) 상에 소정 간격으로 이격되도록 패턴 형성한다. 특히, 상기 제1 드레인 전극(450a)은 상기 제1 콘택홀(253)을 통해서 상기 제2 게이트 전극(200b)과 직접 연결되도록 패턴 형성한다. The first source electrode 400a and the first drain electrode 450a are pattern-formed on the first semiconductor layer 300a at a predetermined interval and the second source electrode 400b and the second drain electrode 450b are pattern-formed on the second semiconductor layer 300b at a predetermined interval. Particularly, the first drain electrode 450a is pattern-formed to be directly connected to the second gate electrode 200b through the first contact hole 253.

이와 같은, 상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 동일한 재료를 이용하여 동일한 패턴 공정을 통해 동시에 형성할 수 있다. The connection electrode 410, the data pad 403, the first source electrode 400a and the first drain electrode 450a, and the second source electrode 400b and the second drain electrode 450b are the same Can be simultaneously formed through the same pattern process using a material.

다음, 도 6e에서 알 수 있듯이, 상기 기판(100)의 전면에 제2 절연막(500)을 형성한다. Next, as shown in FIG. 6E, a second insulating layer 500 is formed on the entire surface of the substrate 100.

상기 제2 절연막(500)을 형성하는 공정은 보호막(501)을 먼저 형성하고, 상기 보호막(501) 상에 평탄화막(503)을 형성하는 공정으로 이루어질 수 있으나, 상기 평탄화막(503)을 생략할 수도 있음은 전술한 바와 같다. The step of forming the second insulating layer 500 may include forming the protective layer 501 first and forming the planarization layer 503 on the protective layer 501. However, As described above.

상기 제2 절연막(500)은 상기 기판(100) 전면에 소정 물질을 적층한 후 적층된 물질의 소정 영역을 식각공정을 통해 제거함으로써 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)을 구비하도록 형성한다. 따라서, 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)이 노출되고, 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)가 노출되고, 상기 제5 콘택홀(530)을 통해 상기 제2 드레인 전극(450b)이 노출되게 된다.The second insulating layer 500 may be formed by stacking a predetermined material on the entire surface of the substrate 100 and then removing a predetermined region of the stacked material through the etching process to form a third contact hole 510, a fourth contact hole 530, The fifth contact hole 550 is formed. Accordingly, the connection electrode 410 is exposed through the third contact hole 510, the data pad 403 is exposed through the fourth contact hole 530, the fifth contact hole 530 is exposed, The second drain electrode 450b is exposed.

여기서, 상기 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)은 모두 동일한 제2 절연막(500)의 구성물질을 제거하여 형성하기 때문에 특정 콘택홀 영역에서 과식각이 발생하지 않게 되어, 특정 콘택홀이 테이퍼진 형태로 형성되거나 그 하부에서 노출되는 상기 접속 전극(410), 데이터 패드(403) 및 제2 드레인 전극(450b)이 함께 식각되지 않도록 조절할 수 있다. Since the third contact hole 510, the fourth contact hole 530 and the fifth contact hole 550 are formed by removing the same material of the second insulating layer 500, the third contact hole 510, the fifth contact hole 530, The data electrode 403 and the second drain electrode 450b, which are formed in a tapered shape or are exposed at a lower portion of the contact hole 410, can be adjusted so as not to be etched together .

다음, 도 6f에서 알 수 있듯이, 상기 기판(100) 상에, 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)을 형성한다. 6F, a gate pad electrode 630, a data pad electrode 650, and a first electrode 600 are formed on the substrate 100. Next, as shown in FIG.

상기 게이트 패드 전극(630)은 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)과 연결되도록 형성하는데, 이에 의해, 상기 게이트 패드 전극(630)은 상기 접속 전극(410)을 매개로 하여 상기 게이트 패드(203)와 전기적으로 연결된다. The gate pad electrode 630 is connected to the connection electrode 410 through the third contact hole 510. The gate pad electrode 630 is connected to the connection electrode 410 through the third contact hole 510, And is electrically connected to the gate pad 203.

상기 데이터 패드 전극(650)은 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)와 직접 연결되도록 형성한다. The data pad electrode 650 is directly connected to the data pad 403 through the fourth contact hole 530.

상기 제1 전극(600)은 상기 제5 콘택홀(550)을 통해 상기 구동 박막 트랜지스터부의 제2 드레인 전극(450b)과 연결되도록 형성한다. The first electrode 600 is formed to be connected to the second drain electrode 450b of the driving TFT through the fifth contact hole 550.

이와 같은, 상기 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)은 동일한 재료를 이용하여 동일한 패턴 공정을 통해 동시에 형성할 수 있다. The gate pad electrode 630, the data pad electrode 650, and the first electrode 600 may be simultaneously formed through the same patterning process using the same material.

다음, 도 6g에서 알 수 있듯이, 상기 제1 전극(600) 상에 개구부를 구비한 소정 패턴의 뱅크층(700)을 형성하고, 상기 뱅크층(700)의 개구부 내에 발광층(800)을 형성하고, 상기 발광층(800) 위에 제2 전극(900)을 형성한다. 6G, a bank layer 700 of a predetermined pattern having an opening is formed on the first electrode 600, a light emitting layer 800 is formed in the opening of the bank layer 700 , And a second electrode (900) is formed on the light emitting layer (800).

한편, 도시하지는 않았지만, 상기 제2 전극(900) 상에 유기 발광소자 내에 수분이 침투하는 것을 방지하기 위한 수분 침투 방지막을 추가로 형성하고, 밀봉재를 통해 밀봉하는 공정을 추가로 수행할 수 있다. Although not shown, a moisture permeation preventive layer may be additionally formed on the second electrode 900 to prevent moisture from penetrating into the organic light emitting device, and a sealing process may be further performed.

도 1은 일반적인 유기 발광소자의 하나의 화소 구조를 나타내는 회로도.1 is a circuit diagram showing one pixel structure of a general organic light emitting device.

도 2는 종래의 유기 발광소자의 기본 화소 구조의 개략적인 단면도.2 is a schematic cross-sectional view of a basic pixel structure of a conventional organic light emitting device.

도 3a 내지 도 3c는 종래의 유기 발광소자의 제조공정을 도시한 개략적인 공정 단면도.FIGS. 3A to 3C are schematic cross-sectional views illustrating a conventional manufacturing process of an organic light emitting diode.

도 4는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 평면도.4 is a plan view showing one pixel structure of an organic light emitting diode according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 단면도.5 is a cross-sectional view illustrating one pixel structure of an organic light emitting diode according to an embodiment of the present invention.

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 유기 발광소자의 제조공정을 보여주는 공정 단면도.6A to 6G are cross-sectional views illustrating a manufacturing process of an organic light emitting diode according to an embodiment of the present invention.

<도면의 주요부 구성에 대한 부호의 설명>DESCRIPTION OF THE REFERENCE SYMBOLS

100: 기판 200a, 200b: 제1, 제2 게이트 전극100: substrate 200a, 200b: first and second gate electrodes

250: 제1 절연막 253, 256: 제1, 제2 콘택홀 250: first insulating film 253, 256: first and second contact holes

300a, 300b: 제1, 제2 반도체층 400a, 400b: 제1, 제2 소스 전극300a, 300b: first and second semiconductor layers 400a, 400b: first and second source electrodes

450a, 450b: 제1, 제2 드레인 전극 500: 제2 절연막450a, 450b: first and second drain electrodes 500: second insulating film

510, 530, 550: 제3, 제4, 제5 콘택홀 600: 제1 전극510, 530, 550: third, fourth, fifth contact holes 600: first electrode

630: 게이트 패드 전극 650: 데이터 패드 전극630: gate pad electrode 650: data pad electrode

Claims (23)

기판;Board; 상기 기판 위에 배치되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터;A switching thin film transistor disposed on the substrate and including a first gate electrode, a first semiconductor layer, a first source electrode, and a first drain electrode; 상기 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; A driving thin film transistor electrically connected to the switching thin film transistor and including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode; 상기 제2 게이트 전극 상에 배치되는 제1 절연막; 및A first insulating layer disposed on the second gate electrode; And 상기 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어지며, And an organic light emitting diode electrically connected to the driving thin film transistor, the organic light emitting diode including a first electrode, a light emitting layer, and a second electrode, 상기 제1 절연막은 상기 제2 게이트 전극의 소정 영역이 노출되도록 제1 콘택홀을 구비하고, 상기 제1 드레인 전극은 상기 제1 콘택홀까지 연장되어 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결된 유기 발광소자. Wherein the first insulating film has a first contact hole such that a predetermined region of the second gate electrode is exposed, the first drain electrode extends to the first contact hole, and the second gate electrode extends through the first contact hole, And an organic light emitting device directly connected to the organic light emitting diode 삭제delete 제1항에 있어서, The method according to claim 1, 상기 제1 게이트 전극과 연결되는 게이트 라인의 말단에는 게이트 패드가 배치되어 있고, 상기 게이트 패드 위에는 상기 제1 절연막이 배치되어 있고, 상기 제1 절연막은 상기 게이트 패드의 소정 영역이 노출되도록 제2 콘택홀을 구비하고, 상기 제2 콘택홀을 통해 상기 게이트 패드와 연결되는 접속 전극이 상기 제1 절연막 위에 배치된 유기 발광소자. Wherein a gate pad is disposed at an end of a gate line connected to the first gate electrode, the first insulating layer is disposed on the gate pad, and the first insulating layer is formed on the gate pad, And a connection electrode connected to the gate pad through the second contact hole is disposed on the first insulating film. 제3항에 있어서, The method of claim 3, 상기 접속 전극, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 서로 동일한 물질로 이루어진 유기 발광소자. Wherein the connection electrode, the first source electrode, the first drain electrode, the second source electrode, and the second drain electrode are made of the same material. 제3항에 있어서, The method of claim 3, 상기 접속 전극 위에 제2 절연막이 배치되어 있고, 상기 제2 절연막은 상기 접속 전극이 노출되도록 제3 콘택홀을 구비하고, 상기 제3 콘택홀을 통해 상기 접속 전극과 연결되는 게이트 패드 전극이 상기 제2 절연막 위에 배치된 유기 발광소자. Wherein a second insulating film is disposed on the connection electrode, the second insulating film has a third contact hole to expose the connection electrode, and a gate pad electrode connected to the connection electrode through the third contact hole (2) An organic light emitting device arranged on an insulating film. 제1항에 있어서, The method according to claim 1, 상기 제1 소스 전극과 연결되는 데이터 라인의 말단에는 데이터 패드가 배치되어 있고, 상기 데이터 패드 위에는 제2 절연막이 배치되어 있고, 상기 제2 절연막은 상기 데이터 패드의 소정 영역이 노출되도록 제4 콘택홀을 구비하고, 상기 제4 콘택홀을 통해 상기 데이터 패드와 연결되는 데이터 패드 전극이 상기 제2 절연막 위에 배치된 유기 발광소자. A data pad is disposed at the end of a data line connected to the first source electrode, a second insulating layer is disposed on the data pad, and the second insulating layer has a fourth contact hole And a data pad electrode connected to the data pad through the fourth contact hole is disposed on the second insulating layer. 제1항에 있어서, The method according to claim 1, 상기 제2 드레인 전극 위에는 제2 절연막이 배치되어 있고, 상기 제2 절연막은 상기 제2 드레인 전극의 소정 영역이 노출되도록 제5 콘택홀을 구비하고, 상기 유기 발광 다이오드의 제1 전극은 상기 제5 콘택홀을 통해 상기 제2 드레인 전극과 연결되도록 연장되어 있는 유기 발광소자. And a second insulating layer is disposed on the second drain electrode, the second insulating layer includes a fifth contact hole such that a predetermined region of the second drain electrode is exposed, and a first electrode of the organic light emitting diode is connected to the fifth And is connected to the second drain electrode through a contact hole. 제5항 내지 제7항 중 어느 한 항에 있어서, 8. The method according to any one of claims 5 to 7, 상기 제2 절연막은 보호막 및 상기 보호막 상에 배치된 평탄화막으로 이루어진 유기 발광소자. Wherein the second insulating layer comprises a protective layer and a planarization layer disposed on the protective layer. 기판 위에서 제1 방향으로 배열된 게이트 라인 및 상기 게이트 라인의 일단에 배치된 게이트 패드;A gate line arranged on the substrate in a first direction and a gate pad arranged on one end of the gate line; 상기 게이트 패드와 전기적으로 연결되는 게이트 패드 전극;A gate pad electrode electrically connected to the gate pad; 상기 기판 위에서 상기 제1 방향과 교차된 제2 방향으로 배열된 데이터 라인 및 상기 데이터 라인의 일단에 배치된 데이터 패드;A data line arranged on the substrate in a second direction intersecting with the first direction, and a data pad arranged at one end of the data line; 상기 데이터 패드와 전기적으로 연결되는 데이터 패드 전극;A data pad electrode electrically connected to the data pad; 상기 기판 위에서 상기 데이터 라인과 소정 간격으로 이격된 전원 라인;A power supply line spaced apart from the data line at a predetermined interval on the substrate; 상기 게이트 라인과 연결된 제1 게이트 전극, 제1 반도체층, 상기 데이터 라인과 연결된 제1 소스 전극, 및 상기 제1 소스 전극과 이격된 제1 드레인 전극을 포함하는 스위칭 박막 트랜지스터;A switching thin film transistor including a first gate electrode connected to the gate line, a first semiconductor layer, a first source electrode connected to the data line, and a first drain electrode spaced apart from the first source electrode; 상기 스위칭 박막 트랜지스터의 제1 드레인 전극과 직접 연결된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하는 구동 박막 트랜지스터; 및A driving thin film transistor including a second gate electrode, a second semiconductor layer, a second source electrode, and a second drain electrode directly connected to the first drain electrode of the switching thin film transistor; And 상기 구동 박막 트랜지스터의 제2 드레인 전극과 연결된 제1 전극, 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드를 포함하고,And an organic light emitting diode including a first electrode, a light emitting layer, and a second electrode connected to a second drain electrode of the driving thin film transistor, 상기 게이트 패드 전극은 접속 전극을 통해 상기 게이트 패드와 연결되어 있고, 상기 데이터 패드 전극은 상기 데이터 패드와 직접 연결되어 있는 유기 발광소자.Wherein the gate pad electrode is connected to the gate pad through a connection electrode, and the data pad electrode is directly connected to the data pad. 삭제delete 제9항에 있어서, 10. The method of claim 9, 상기 제1 드레인 전극은 제1 절연막에 구비된 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되고, 상기 접속 전극은 상기 제1 절연막에 구비된 제2 콘택홀을 통해 상기 게이트 패드와 직접 연결된 유기 발광소자. Wherein the first drain electrode is directly connected to the second gate electrode through a first contact hole provided in the first insulating film and the connection electrode is directly connected to the gate pad through a second contact hole provided in the first insulating film, Connected organic light emitting device. 제9항에 있어서, 10. The method of claim 9, 상기 게이트 패드 전극은 제2 절연막에 구비된 제3 콘택홀을 통해 상기 접속 전극과 직접 연결되고, 상기 데이터 패드 전극은 상기 제2 절연막에 구비된 제4 콘택홀을 통해 상기 데이터 패드와 직접 연결되고, 상기 제1 전극은 상기 제2 절연막에 구비된 제5 콘택홀을 통해 상기 제2 드레인 전극과 직접 연결된 유기 발광소자. The gate pad electrode is directly connected to the connection electrode through a third contact hole provided in the second insulation layer and the data pad electrode is directly connected to the data pad through a fourth contact hole provided in the second insulation layer And the first electrode is directly connected to the second drain electrode through a fifth contact hole provided in the second insulating layer. 제9항에 있어서, 10. The method of claim 9, 상기 접속 전극, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 서로 동일한 물질로 이루어진 유기 발광소자. Wherein the connection electrode, the first source electrode, the first drain electrode, the second source electrode, and the second drain electrode are made of the same material. 제9항에 있어서, 10. The method of claim 9, 상기 게이트 패드 전극, 상기 데이터 패드 전극, 및 상기 제1 전극은 서로 동일한 물질로 이루어진 유기 발광소자. Wherein the gate pad electrode, the data pad electrode, and the first electrode are made of the same material. 제9항에 있어서, 10. The method of claim 9, 상기 전원 라인은 상기 구동 박막 트랜지스터의 제2 소스 전극을 구성하는 유기 발광소자. Wherein the power source line constitutes a second source electrode of the driving thin film transistor. 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하고, 그 위에 제1 절연막을 형성한 후, 그 위에 제1 반도체층 및 제2 반도체층을 형성하는 공정;Forming a first gate electrode and a second gate electrode on a substrate, forming a first insulating film thereon, and then forming a first semiconductor layer and a second semiconductor layer thereon; 상기 제2 게이트 전극의 소정 영역이 노출되도록 상기 제1 절연막의 소정영역에 제1 콘택홀을 형성하는 공정;Forming a first contact hole in a predetermined region of the first insulating film so that a predetermined region of the second gate electrode is exposed; 상기 제1 반도체층 상에 제1 소스 전극 및 제1 드레인 전극을 형성함과 더불어 상기 제2 반도체층 상에 제2 소스 전극 및 제2 드레인 전극을 형성하되, 상기 제1 드레인 전극을 상기 제1 콘택홀까지 연장하여 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되도록 형성하는 공정; 및 Wherein a first source electrode and a first drain electrode are formed on the first semiconductor layer and a second source electrode and a second drain electrode are formed on the second semiconductor layer, Forming the gate electrode to extend to the contact hole and directly connect to the second gate electrode through the first contact hole; And 상기 제2 드레인 전극과 연결되는 제1 전극, 상기 제1 전극 상에 차례로 형성되는 발광층 및 제2 전극을 포함하는 유기 발광 다이오드를 형성하는 공정을 포함하는 유기 발광소자의 제조방법. And forming an organic light emitting diode including a first electrode connected to the second drain electrode, a light emitting layer sequentially formed on the first electrode, and a second electrode. 제16항에 있어서, 17. The method of claim 16, 상기 제1 게이트 전극을 형성하는 공정 시에, 상기 제1 게이트 전극과 연결되는 게이트 라인 및 게이트 패드를 형성하는 공정을 추가로 수행하고, Further comprising the step of forming a gate line and a gate pad connected to the first gate electrode in a process of forming the first gate electrode, 상기 제1 소스 전극을 형성하는 공정 시에, 상기 제1 소스 전극과 연결되는 데이터 라인 및 데이터 패드를 형성하는 공정을 추가로 수행하는 유기 발광소자의 제조방법. And forming a data line and a data pad connected to the first source electrode in the step of forming the first source electrode. 제17항에 있어서, 18. The method of claim 17, 상기 제1 콘택홀을 형성하는 공정 시에, 상기 게이트 패드의 소정 영역이 노출되도록 상기 제1 절연막의 소정 영역에 제2 콘택홀을 형성하는 공정을 추가로 수행하는 유기 발광소자의 제조방법. Further comprising the step of forming a second contact hole in a predetermined region of the first insulating film so that a predetermined region of the gate pad is exposed in the process of forming the first contact hole. 제18항에 있어서, 19. The method of claim 18, 상기 제1 소스 전극을 형성하는 공정 시에, 상기 제2 콘택홀을 통해 상기 게이트 패드와 연결되는 접속 전극을 형성하는 공정을 추가로 수행하는 유기 발광소자의 제조방법. And forming a connection electrode connected to the gate pad through the second contact hole in the step of forming the first source electrode. 제17항에 있어서, 18. The method of claim 17, 상기 제1 소스 전극을 형성하는 공정 이후에, After the step of forming the first source electrode, 상기 기판 전면에 제2 절연막을 형성하는 공정; 및Forming a second insulating film on the entire surface of the substrate; And 상기 제2 절연막의 소정 영역에, 제3 콘택홀, 제4 콘택홀, 및 제5 콘택홀을 형성하는 공정을 수행하는 유기 발광소자의 제조방법. And forming a third contact hole, a fourth contact hole, and a fifth contact hole in a predetermined region of the second insulating film. 제20항에 있어서, 21. The method of claim 20, 상기 제3 콘택홀, 제4 콘택홀 및 제5 콘택홀을 형성하는 공정은 동시에 수행하는 유기 발광소자의 제조방법. Wherein the third contact hole, the fourth contact hole, and the fifth contact hole are formed simultaneously. 제20항에 있어서, 21. The method of claim 20, 상기 제3 콘택홀, 제4 콘택홀 및 제5 콘택홀을 형성하는 공정 이후에, After the step of forming the third, fourth, and fifth contact holes, 상기 제3 콘택홀을 통해 상기 게이트 패드와 전기적으로 연결되는 게이트 패드 전극을 형성하는 공정, 상기 제4 콘택홀을 통해 상기 데이터 패드와 연결되는 데이터 패드 전극을 형성하는 공정, 및 상기 제5 콘택홀을 통해 상기 제2 드레인 전극과 연결되는 상기 제1 전극을 형성하는 공정을 수행하는 유기 발광소자의 제조방법. Forming a gate pad electrode electrically connected to the gate pad through the third contact hole, forming a data pad electrode connected to the data pad via the fourth contact hole, And forming the first electrode connected to the second drain electrode through the first electrode. 제22항에 있어서, 23. The method of claim 22, 상기 게이트 패드 전극을 형성하는 공정, 상기 데이터 패드 전극을 형성하는 공정, 및 상기 제1 전극을 형성하는 공정은 동시에 수행하는 유기 발광소자의 제조방법. Wherein the step of forming the gate pad electrode, the step of forming the data pad electrode, and the step of forming the first electrode are simultaneously performed.
KR1020090111916A 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same KR101698543B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090111916A KR101698543B1 (en) 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111916A KR101698543B1 (en) 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110055054A KR20110055054A (en) 2011-05-25
KR101698543B1 true KR101698543B1 (en) 2017-01-23

Family

ID=44364143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111916A KR101698543B1 (en) 2009-11-19 2009-11-19 Organic Light Emitting Device and Method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101698543B1 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101885242B1 (en) * 2012-03-02 2018-08-03 주성엔지니어링(주) A lighting emitting device and a manufacturing method thereof
KR101899878B1 (en) * 2012-03-30 2018-09-18 엘지디스플레이 주식회사 Organic light emitting diode display device and fabricating method of the same
CN102779830B (en) * 2012-06-12 2015-02-04 南京中电熊猫液晶显示科技有限公司 Metallic oxide display device and manufacturing method thereof
KR101992909B1 (en) * 2012-12-31 2019-06-25 엘지디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR102043854B1 (en) * 2013-09-30 2019-11-12 엘지디스플레이 주식회사 Display device
KR102094143B1 (en) * 2013-10-30 2020-03-27 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR102173492B1 (en) * 2013-11-06 2020-11-03 엘지디스플레이 주식회사 Organic light emitting diode device and method of fabricating the same
KR102100261B1 (en) * 2013-11-13 2020-04-13 엘지디스플레이 주식회사 Organic light emitting diode display device and repairing method thereof
KR102112649B1 (en) * 2013-11-25 2020-05-19 엘지디스플레이 주식회사 Organic electro luminescent device and repair method of the same
KR102094807B1 (en) * 2013-11-27 2020-03-31 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR102109661B1 (en) * 2013-12-02 2020-05-12 엘지디스플레이 주식회사 Fabricating Method Of Organic Light Emitting Diode Display
KR102082651B1 (en) * 2013-12-02 2020-03-02 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method of manufacturing the same
KR102152999B1 (en) * 2013-12-30 2020-09-08 엘지디스플레이 주식회사 Thin film transistor substrate and Method of manufacturing the same
KR102169337B1 (en) 2018-08-22 2020-10-23 주식회사 도원엔바이로 Ceramic Bio Media Having Adsorption Of Nitrogen And Phosphorous And Manufacturing Method Of The Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316110A (en) 2006-05-23 2007-12-06 Epson Imaging Devices Corp Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
JP2009218223A (en) 1999-06-04 2009-09-24 Semiconductor Energy Lab Co Ltd Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756251B1 (en) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 method for fabricating liquid crystal display device
KR101352105B1 (en) * 2007-03-22 2014-01-15 엘지디스플레이 주식회사 Organic light emitting display and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218223A (en) 1999-06-04 2009-09-24 Semiconductor Energy Lab Co Ltd Display device
JP2007316110A (en) 2006-05-23 2007-12-06 Epson Imaging Devices Corp Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device

Also Published As

Publication number Publication date
KR20110055054A (en) 2011-05-25

Similar Documents

Publication Publication Date Title
KR101698543B1 (en) Organic Light Emitting Device and Method of manufacturing the same
KR101254748B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
JP4206388B2 (en) Flat panel display device
US8026667B2 (en) Electroluminescence display device having electrode power supply line
US8344616B2 (en) Organic light emitting display device
JP4208854B2 (en) Electroluminescent display device and manufacturing method thereof
US8455893B2 (en) Light-emitting apparatus and production method thereof
US7326966B2 (en) Electroluminescence display device and method of manufacturing the same
US20090130786A1 (en) Organic electroluminescent display device and method of fabricating the same
GB2462504A (en) Organic light emitting display and manufacturing method of the same
US7271017B2 (en) Organic electroluminescent display device and fabricating method thereof
KR100603336B1 (en) Electro-luminescence display device and method for producing the same
KR101577819B1 (en) organic light emitting display
KR101510903B1 (en) Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same
KR101446344B1 (en) Organic Light Emitting Display Device And Method For Manufacturing Of The Same
KR101572264B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
KR102598743B1 (en) Organic light emitting display device and method for fabricating the same
KR101939798B1 (en) Organic Light Emitting Display Device
KR100563065B1 (en) Electroluminescence display device and method for manufacturing the same
KR101424272B1 (en) Organic Light Emitting Display and Manufacturing Method for the same
KR101613730B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
KR102548296B1 (en) Pattern structure for display device and manufacturing method thereof
KR100625996B1 (en) Electro-luminescence display device
CN115988923A (en) Display device
KR20100052805A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant