KR101572264B1 - Organic Light Emitting Display Device and Manufacturing Method of the same - Google Patents

Organic Light Emitting Display Device and Manufacturing Method of the same Download PDF

Info

Publication number
KR101572264B1
KR101572264B1 KR1020090046426A KR20090046426A KR101572264B1 KR 101572264 B1 KR101572264 B1 KR 101572264B1 KR 1020090046426 A KR1020090046426 A KR 1020090046426A KR 20090046426 A KR20090046426 A KR 20090046426A KR 101572264 B1 KR101572264 B1 KR 101572264B1
Authority
KR
South Korea
Prior art keywords
electrode
bus electrode
bus
light emitting
organic light
Prior art date
Application number
KR1020090046426A
Other languages
Korean (ko)
Other versions
KR20100128020A (en
Inventor
이재영
안병철
최승규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090046426A priority Critical patent/KR101572264B1/en
Publication of KR20100128020A publication Critical patent/KR20100128020A/en
Application granted granted Critical
Publication of KR101572264B1 publication Critical patent/KR101572264B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/917—Electroluminescent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기판 상에 트랜지스터를 형성하고, 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하고, 하부전극의 일부를 노출하는 개구부를 갖도록 하부전극 상에 뱅크층을 형성하는 단계; 뱅크층 상에 버스전극을 형성하는 단계; 하부전극, 뱅크층 및 버스전극을 덮도록 유기 발광층을 형성하고, 유기 발광층 상에 상부전극을 형성하는 단계; 버스전극이 노출되도록 레이저를 이용하여 패턴 하는 단계; 및 레이저에 의해 패턴된 영역을 덮도록 금속전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.Forming a bank on the lower electrode so as to form a transistor on the substrate, forming a lower electrode on the insulating film so as to be connected to a source or a drain of the transistor, and having an opening exposing a part of the lower electrode; Forming a bus electrode on the bank layer; Forming an organic light emitting layer to cover the lower electrode, the bank layer, and the bus electrode, and forming an upper electrode on the organic light emitting layer; Patterning using a laser to expose the bus electrode; And forming a metal electrode so as to cover the region patterned by the laser. The present invention also provides a method of manufacturing an organic light emitting display.

유기전계발광표시장치, 저항, 레이저 Organic electroluminescent display device, resistance, laser

Description

유기전계발광표시장치 및 이의 제조방법{Organic Light Emitting Display Device and Manufacturing Method of the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display device,

본 발명은 유기전계발광표시장치 및 이의 제조방법에 관한 것이다.The present invention relates to an organic light emitting display and a method of manufacturing the same.

유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다. 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 유기전계발광표시장치는 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.An organic electroluminescent device used in an organic electroluminescent display device is a self-luminous device in which a light emitting layer is formed between two electrodes located on a substrate. The organic light emitting display device may be a top emission type, a bottom emission type or a dual emission type depending on a direction in which light is emitted. The organic light emitting display device is divided into a passive matrix type and an active matrix type according to a driving method.

유기전계발광표시장치에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연견된 하부전극, 유기 발광층 및 상부전극을 포함하는 유기 발광다이오드를 포함한다. 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하 게 됨으로써 영상을 표시할 수 있다.The subpixel disposed in the organic light emitting display includes an organic light emitting diode including a transistor including a switching transistor, a driving transistor and a capacitor, and a lower electrode connected to the driving transistor included in the transistor portion, an organic light emitting layer, and an upper electrode do. In the organic light emitting display, when a scan signal, a data signal, a power supply, and the like are supplied to a plurality of subpixels arranged in a matrix form, a selected subpixel emits light, thereby displaying an image.

한편, 종래 유기전계발광표시장치의 경우 패널 내에 형성된 전극들의 저항이 비교적 높다. 이로 인하여, 종래 유기전계발광표시장치에서는 소비전력 상승과 휘도 불균일의 문제가 있어 대면적 표시장치 구현시 많은 어려움이 있다.On the other hand, in the conventional organic light emitting display device, the resistance of the electrodes formed in the panel is relatively high. Therefore, in the conventional organic light emitting display device, there is a problem of power consumption increase and luminance unevenness, and thus it is difficult to implement a large area display device.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 소비전력을 낮춤과 아울러 휘도 불균일 문제를 개선하여 표시품질을 향상시킬 수 있는 대면적 유기전계발광표시장치를 구현하는 것이다.The present invention for solving the above problems of the background art realizes a large area organic light emitting display device capable of reducing power consumption and improving the display quality by improving the luminance nonuniformity problem.

상술한 과제 해결 수단으로 본 발명은 기판 상에 트랜지스터를 형성하고, 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하고, 하부전극의 일부를 노출하는 개구부를 갖도록 하부전극 상에 뱅크층을 형성하는 단계; 뱅크층 상에 버스전극을 형성하는 단계; 하부전극, 뱅크층 및 버스전극을 덮도록 유기 발광층을 형성하고, 유기 발광층 상에 상부전극을 형성하는 단계; 버스전극이 노출되도록 레이저를 이용하여 패턴 하는 단계; 및 레이저에 의해 패턴된 영역을 덮도록 금속전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.According to an embodiment of the present invention, a transistor is formed on a substrate, a lower electrode is formed on an insulating film so as to be connected to a source or a drain of the transistor, and a lower electrode is formed on the lower electrode, ; Forming a bus electrode on the bank layer; Forming an organic light emitting layer to cover the lower electrode, the bank layer, and the bus electrode, and forming an upper electrode on the organic light emitting layer; Patterning using a laser to expose the bus electrode; And forming a metal electrode so as to cover the region patterned by the laser. The present invention also provides a method of manufacturing an organic light emitting display.

버스전극 형성 단계는, 버스전극을 메쉬 형태 또는 스트라이프 형태로 형성할 수 있다.In the bus electrode forming step, the bus electrode may be formed in a mesh shape or a stripe shape.

레이저 패턴 단계는, 버스전극이 위치하는 영역을 모두 패턴할 수 있다.The laser patterning step can pattern all the areas where the bus electrodes are located.

레이저 패턴 단계는, 버스전극이 위치하는 영역을 국부적으로 패턴할 수 있다.The laser patterning step can locally pattern the area where the bus electrode is located.

레이저 패턴 단계는, 버스전극이 노출되도록 비어홀 형태로 패턴할 수 있다.The laser patterning step can be patterned in the form of a via hole so that the bus electrode is exposed.

또한, 본 발명은 기판 상에 위치하는 트랜지스터; 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 위치하는 하부전극; 하부전극 상에 위치하며 하부전극의 일부를 노출하는 개구부를 갖도록 뱅크층; 뱅크층 상에 위치하는 버스전극; 하부전극, 뱅크층 및 버스전극을 덮도록 위치하는 유기 발광층; 유기 발광층 상에 위치하는 상부전극; 및 버스전극과 대응되는 영역 상에 위치하며 버스전극과 상부전극을 전기적으로 연결하는 금속전극을 포함하는 유기전계발광표시장치를 제공한다.The present invention also provides a semiconductor device comprising: a transistor located on a substrate; A lower electrode positioned on the insulating film so as to be connected to a source or a drain of the transistor; A bank layer disposed on the lower electrode and having an opening exposing a portion of the lower electrode; A bus electrode located on the bank layer; An organic light emitting layer positioned to cover the lower electrode, the bank layer, and the bus electrode; An upper electrode positioned on the organic light emitting layer; And a metal electrode located on a region corresponding to the bus electrode and electrically connecting the bus electrode and the upper electrode.

버스전극은, 메쉬 형태 또는 스트라이프 형태로 형성될 수 있다.The bus electrode may be formed in a mesh shape or a stripe shape.

금속전극은, 버스전극과 상부전극 사이에 형성된 비어홀을 통해 버스전극과 상부전극을 전기적으로 연결할 수 있다.The metal electrode can electrically connect the bus electrode and the upper electrode through a via hole formed between the bus electrode and the upper electrode.

비어홀은, 버스전극이 위치하는 영역에 모두 형성되거나 국부적으로 형성될 수 있다.The via hole may be formed in a region where the bus electrode is located or may be formed locally.

금속전극이 차지하는 영역은, 버스전극이 차지하는 영역보다 좁을 수 있다.The area occupied by the metal electrode may be narrower than the area occupied by the bus electrode.

본 발명은, 레이저를 이용하여 유기 발광층의 하부에 위치하는 버스전극이 선택적으로 노출되도록 패턴하고 버스전극과 상부전극을 연결하는 금속전극을 형성함으로써 저저항 전극 구조를 제공하고 소비전력을 낮춤과 아울러 휘도 불균일 문제를 개선하여 표시품질을 향상시킬 수 있는 대면적 유기전계발광표시장치를 구현 하는 효과가 있다.The present invention provides a low resistance electrode structure by patterning a bus electrode positioned under the organic light emitting layer using a laser and connecting the bus electrode and the upper electrode, thereby reducing power consumption, There is an effect of realizing a large area organic light emitting display device capable of improving the display quality by improving the luminance nonuniformity problem.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도 이다.FIG. 1 is a schematic block diagram of an organic light emitting display according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating a circuit configuration of the subpixel shown in FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 매트릭스형태로 배치된 서브 픽셀(SP)을 포함하는 패널(PNL), 서브 픽셀(SP)의 스캔배선(SL1..SLm)에 스캔신호를 공급하는 스캔구동부(SDRV) 및 서브 픽셀(SP)의 데이터배선(DL1..DLn)에 데이터신호를 공급하는 데이터구동부(DDRV)를 포함한다.1 and 2, an organic light emitting display according to an exemplary embodiment of the present invention includes a panel (PNL) including sub pixels (SP) arranged in a matrix form, a scan line And a data driver DDRV for supplying a data signal to the data lines DL1... DLn of the sub-pixels SP and the scan driver SDRV for supplying the scan signals to the scan lines SL1, ..., SLm.

서브 픽셀(SP)은 수동매트릭스형(Passive Matrix) 또는 능동매트릭스형(Active Matrix)으로 선택될 수 있다. 수동매트릭스형 서브 픽셀(SP)은 스캔배선과 데이터배선의 교차영역에 위치하는 유기 발광다이오드를 포함한다. 능동매트릭스형 서브 픽셀(SP)은 스캔배선과 데이터배선의 교차영역에 위치하는 하나 이상의 트랜지스터, 커패시터 및 유기 발광다이오드를 포함한다.The sub-pixel SP may be selected as a passive matrix or an active matrix. The passive matrix type subpixel SP includes an organic light emitting diode located in a crossing region of the scan wiring and the data wiring. The active matrix type sub-pixel SP includes at least one transistor, a capacitor, and an organic light emitting diode which are located at intersections of the scan wiring and the data wiring.

도 2는 능동매트릭스형 서브 픽셀(SP)로서, 이는 스위칭 트랜지스터(S), 구동 트랜지스터(T), 커패시터(Cst) 및 유기 발광다이오드(D)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되거나 트랜지스터 또는 커패시터가 더 추가된 구조로 구성될 수도 있다.2 shows an active matrix type subpixel SP having a 2T (Transistor) 1C (Capacitor) structure including a switching transistor S, a driving transistor T, a capacitor Cst and an organic light emitting diode D Or a structure in which a transistor or a capacitor is further added.

2T1C 구조의 경우, 서브 픽셀(SP)에 포함된 소자들은 다음과 같이 연결될 수 있다. 스위칭 트랜지스터(S)는 스캔신호가 공급되는 스캔배선(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터배선(DL1)에 일단이 연결되며 제1노드(A)에 타단이 연결된다. 구동 트랜지스터(T)는 제1노드(A)에 게이트가 연결되고 고 전위의 전원이 공급되는 제1전원 배선(VDD) 및 제2노드(B)에 일단이 연결되며 제3노드(C)에 타단이 연결된다. 커패시터(Cst)는 제1노드(A)에 일단이 연결되고 제2노드(B)에 타단이 연결된다. 유기 발광다이오드(D)는 제3노드(C)에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원 배선(VSS)에 캐소드가 연결된다.In the case of the 2T1C structure, the elements included in the subpixel SP can be connected as follows. In the switching transistor S, a gate is connected to a scan line SL1 to which a scan signal is supplied, one end is connected to a data line DL1 to which a data signal is supplied, and the other end is connected to the first node A. The driving transistor T is connected at one end to a first power supply line VDD and a third node C to which a gate is connected to the first node A and a high potential power is supplied, The other end is connected. One end of the capacitor Cst is connected to the first node A and the other end is connected to the second node B. The cathode of the organic light emitting diode D is connected to the second power supply line VSS to which the anode is connected to the third node C and the power supply of the low potential is supplied.

위의 설명에서는 서브 픽셀(SP)에 포함된 트랜지스터들(S, T)이 N-Type으로 구성된 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 그리고 제1전원 배선(VDD)을 통해 공급되는 고 전위의 전원은 제2전원 배선(VSS)을 통해 공급되는 저 전위의 전원보다 높을 수 있으며, 제1전원 배선(VDD) 및 제2전원 배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.In the above description, the transistors S and T included in the sub-pixel SP are N-type transistors. However, the present invention is not limited thereto. The power supply having a high potential supplied through the first power supply line VDD may be higher than the power supply having a low potential supplied through the second power supply line VSS and the first power supply line VDD and the second power supply line VSS) can be switched according to the driving method.

앞서 설명한 서브 픽셀(SP)은 다음과 같이 동작할 수 있다. 스캔배선(SL1)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S)가 턴온된다. 데이터배선(DL1)을 통해 공급된 데이터신호가 턴온된 스위칭 트랜지스터(S)를 거쳐 제1노드(A)에 공급되면 데이터신호는 커패시터(Cst)에 데이터전압으로 저장된다. 스캔신호가 차단되고 스위칭 트랜지스터(S)가 턴오프되면 구동 트랜지스터(T)는 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동된다. 제1전원 배선(VDD)을 통해 공급된 고 전위 의 전원이 제2전원 배선(VSS)을 통해 흐르게 되면 유기 발광다이오드(D)는 빛을 발광하게 된다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다.The above-described subpixel SP can operate as follows. When the scan signal is supplied through the scan line SL1, the switching transistor S is turned on. When the data signal supplied through the data line DL1 is supplied to the first node A through the turned-on switching transistor S, the data signal is stored as a data voltage in the capacitor Cst. When the scan signal is interrupted and the switching transistor S is turned off, the driving transistor T is driven in response to the data voltage stored in the capacitor Cst. The organic light emitting diode D emits light when a high potential power supplied through the first power supply line VDD flows through the second power supply line VSS. However, this is only an example of the driving method, and the embodiment of the present invention is not limited thereto.

본 발명의 일 실시예에 따른 유기전계발광표시장치는 다음과 같은 방법에 의해 제조될 수 있다.An organic light emitting display device according to an embodiment of the present invention can be manufactured by the following method.

도 3 내지 도 13은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면이다.3 to 13 are views for explaining a method of manufacturing an organic light emitting display according to an embodiment of the present invention.

도 3 및 도 4에 도시된 바와 같이, 기판(110) 상에 트랜지스터(T)를 형성하는 단계를 실시한다. 트랜지스터(T)는 게이트가 상부에 위치하는 탑 게이트형과 게이트가 하부에 위치하는 바탐 게이트형이 있다. 실시예에서는 설명의 편의를 위해 탑 게이트형 트랜지스터의 구조를 일례로 설명한다.As shown in FIGS. 3 and 4, a step of forming a transistor T on a substrate 110 is performed. The transistor T has a top gate type in which the gate is located at the top and a Batam gate type in which the gate is located at the bottom. For convenience of description, the structure of the top gate type transistor will be described as an example in the embodiment.

트랜지스터(T)는 서브 픽셀에 포함된 구동 트랜지스터를 나타낸다. 트랜지스터(T)는 기판(110) 상에 형성된다. 기판(110)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것으로 선택될 수 있다. 기판(110)의 재료로는, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다. 이하, 탑 게이트형 트랜지스터의 제조방법에 대해 설명한다.The transistor T represents a driving transistor included in the sub-pixel. A transistor (T) is formed on the substrate (110). The substrate 110 may be selected to have excellent mechanical strength and dimensional stability as a material for forming the device. As a material of the substrate 110, a glass plate, a metal plate, a ceramic plate, or a plastic plate (polycarbonate resin, acrylic resin, vinyl chloride resin, polyethylene terephthalate resin, polyimide resin, polyester resin, Resin, etc.) and the like. Hereinafter, a method of manufacturing the top gate type transistor will be described.

기판(110) 상에는 액티브층(111a, 111b, 111c)이 형성된다. 액티브층(111a, 111b, 111c)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 액티브층(111a, 111b, 111c)은 소오스 영역(111a) 채널 영역(111b) 및 드레인 영역(111c)을 포함할 수 있으며, 소오스 영역(111a) 및 드레인 영역(111c)에는 P형 또는 N형 불순물이 도핑될 수 있다.On the substrate 110, active layers 111a, 111b, and 111c are formed. The active layers 111a, 111b and 111c may comprise amorphous silicon or polycrystalline silicon crystallized therefrom. The active layers 111a, 111b and 111c may include a channel region 111b and a drain region 111c. The source region 111a and the drain region 111c may include a P-type or N-type impurity Can be doped.

액티브층(111a, 111b, 111c) 상에는 제1절연막(112)이 형성된다. 제1절연막(112)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.A first insulating layer 112 is formed on the active layers 111a, 111b, and 111c. The first insulating layer 112 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, but is not limited thereto.

제1절연막(112) 상에는 게이트(113)가 형성된다. 게이트(113)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(113)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(113)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.A gate 113 is formed on the first insulating film 112. The gate 113 may be formed of any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper Or an alloy thereof. The gate 113 is formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, And may be a multilayer composed of any one selected or an alloy thereof. In addition, the gate 113 may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

게이트(113) 상에는 제2절연막(114)이 형성된다. 제2절연막(114)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.A second insulating film 114 is formed on the gate 113. The second insulating film 114 may be a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof, but is not limited thereto.

제2절연막(114) 상에는 소오스(115a) 및 드레인(115b)이 형성된다. 소오스(115a) 및 드레인(115b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스(115a) 및 드레인(115b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크 롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스(115a) 및 드레인(115b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.On the second insulating film 114, a source 115a and a drain 115b are formed. The source 115a and the drain 115b may be formed of a single layer or multiple layers and may be formed of a single layer such as molybdenum (Mo), aluminum (Al), chromium (Cr) And may be made of any one selected from the group consisting of gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) When the source 115a and the drain 115b are multilayered, they may be formed of a triple layer of molybdenum / aluminum-neodymium, molybdenum / aluminum / molybdenum, or molybdenum / aluminum-neodymium / molybdenum.

소오스(115a) 및 드레인(115b) 상에는 제3절연막(116)이 형성된다. 제3절연막(116)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제3절연막(116)은 패시베이션막일 수 있다.A third insulating film 116 is formed on the source 115a and the drain 115b. The third insulating film 116 may be a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof, but is not limited thereto. The third insulating film 116 may be a passivation film.

제3절연막(116) 상에는 소오스(115a) 또는 드레인(115b)에 연결된 화소전극(117)이 형성된다. 화소전극(117)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al2O3 doped ZnO)와 같은 투명 도전성 재료로 형성될 수 있으나 이에 한정되지 않는다.A pixel electrode 117 connected to the source 115a or the drain 115b is formed on the third insulating film 116. [ The pixel electrode 117 may be formed of a transparent conductive material such as ITO (Indium Tin Oxide), IZO (Indium Tin Oxide), ITZO (Indium Tin Zinc Oxide), or AZO (Al2O3 doped ZnO).

제3절연막(116) 상에는 제4절연막(118)이 형성된다. 제4절연막(118)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제4절연막(118)은 표면의 평타도를 높이기 위한 평탄화막일 수 있다. 앞서 설명한 트랜지스터는 실시예의 이해를 돕기 위한 것일 뿐, 마스크 공정에 따라 트랜지스터의 구조가 달라질 수도 있다.A fourth insulating layer 118 is formed on the third insulating layer 116. The fourth insulating film 118 may be a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof, but is not limited thereto. The fourth insulating film 118 may be a planarizing film for increasing the flatness of the surface. The above-described transistor is only intended to help understand the embodiment, and the structure of the transistor may be changed depending on the mask process.

다음, 도 5에 도시된 바와 같이 제4절연막(118) 상에 화소전극(117)에 연결되도록 하부전극(119)을 형성하는 단계를 실시한다. 하부전극(119)은 화소전극(117)을 통해 트랜지스터(T)의 소오스(115a) 또는 드레인(115b)에 연결되는 것을 일례로 하였으나 하부전극(119)은 트랜지스터(T)의 소오스(115a) 또는 드레인(115b)에 직접 연결될 수도 있다. 실시예에서 하부전극(119)은 애노드로 선택될 수 있다. 애노드로 선택된 하부전극(119)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al2O3 doped ZnO)와 같은 투명 도전성 재료로 형성될 수 있으나 이에 한정되지 않는다.Next, as shown in FIG. 5, a step of forming a lower electrode 119 to be connected to the pixel electrode 117 on the fourth insulating film 118 is performed. The lower electrode 119 is connected to the source 115a or the drain 115b of the transistor T through the pixel electrode 117. The lower electrode 119 is connected to the source 115a or 115b of the transistor T, Drain 115b. In the embodiment, the lower electrode 119 may be selected as the anode. The lower electrode 119 selected as the anode may be formed of a transparent conductive material such as ITO (Indium Tin Oxide), IZO (Indium Tin Oxide), ITZO (Indium Tin Zinc Oxide), AZO (Al2O3 doped ZnO) Do not.

다음, 도 6에 도시된 바와 같이 제4절연막(118) 상에 하부전극(119)의 일부를 노출하는 개구부(OPN)를 갖는 뱅크층(120)을 형성하는 단계를 실시한다. 뱅크층(120)은 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다. 뱅크층(120) 형성시 하부전극(119)의 일부를 노출하는 개구부(OPN)를 형성함으로써 서브 픽셀의 발광영역을 정의할 수 있다.Next, a step of forming a bank layer 120 having an opening OPN exposing a part of the lower electrode 119 on the fourth insulating film 118 is performed as shown in FIG. The bank layer 120 may include organic materials such as benzocyclobutene (BCB) resin, acrylic resin or polyimide resin, but is not limited thereto. The light emitting region of the subpixel can be defined by forming an opening OPN exposing a part of the lower electrode 119 when the bank layer 120 is formed.

다음, 도 7에 도시된 바와 같이 뱅크층(120) 상에 버스전극(121)을 형성하는 단계를 실시한다. 버스전극(121)은 하부전극(119)과 동일하거나 다른 재료로 형성된다. 버스전극(121)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나의 재료로 이루어진 단일층 또는 다중층 구조로 형성될 수 있다. 한편, 도 8 및 도 9에 도시된 바와 같이 버스전극(121)은 메쉬(mesh) 형태(도 8) 또는 스트라이프(stripe) 형태(도 9)로 형성될 수 있으나 이에 한정되지 않는다. 한편, 도시되어 있진 않지만, 뱅크층(120) 상에 버스전극(121)을 형성할 때에는 뱅크층(120)의 일부가 함몰되도록 패턴을 한 후, 함몰된 내부에 버스전극(121)을 형성할 수도 있다. 이 경우, 버스전 극(121)의 두께를 더욱 두껍게 형성할 수 있어 전극의 저저항 구현에 용이성을 높일 수 있다.Next, a step of forming the bus electrode 121 on the bank layer 120 is performed as shown in FIG. The bus electrode 121 is formed of the same or different material as the lower electrode 119. The bus electrode 121 is formed of at least one material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, Layer structure or a multi-layer structure. 8 and 9, the bus electrode 121 may be formed in a mesh shape (FIG. 8) or a stripe shape (FIG. 9), but is not limited thereto. Although not shown, when the bus electrode 121 is formed on the bank layer 120, a pattern is formed so that a part of the bank layer 120 is recessed, and then a bus electrode 121 is formed inside the depressed portion It is possible. In this case, the thickness of the bus electrode 121 can be made thicker, and the ease of implementation of the low resistance of the electrode can be increased.

다음, 도 10에 도시된 바와 같이 하부전극(119), 뱅크층(120) 및 버스전극(121)을 덮도록 유기 발광층(122)을 형성하는 단계를 실시한다. 유기 발광층(122)은 기판(110) 상에 형성된 하부전극(119), 뱅크층(120) 및 버스전극(121)을 덮도록 형성된다. 도 11을 참조하면, 유기 발광층(122)은 정공주입층(122a), 정공수송층(122b), 발광층(122c), 전자수송층(122d) 및 전자주입층(122e)을 포함할 수 있다. 정공주입층(122a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 정공수송층(122b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(122c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층(122c)이 적색을 발광하는 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1- phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(122c)이 녹색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(122c)이 청색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 전자수송층(122d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 전자주입층(122e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다. 여기서, 본 발명은 이에 한정되는 것은 아니며, 정공주입층(122a), 정공수송층(122b), 전자수송층(122d) 및 전자주입층(122e) 중 적어도 어느 하나가 생략될 수도 있다.Next, the organic light emitting layer 122 is formed to cover the lower electrode 119, the bank layer 120, and the bus electrode 121 as shown in FIG. The organic light emitting layer 122 is formed to cover the lower electrode 119, the bank layer 120, and the bus electrode 121 formed on the substrate 110. 11, the organic light emitting layer 122 may include a hole injection layer 122a, a hole transport layer 122b, a light emitting layer 122c, an electron transport layer 122d, and an electron injection layer 122e. The hole injection layer 122a may function to smooth the injection of holes and may be formed of a material such as cupper phthalocyanine, PEDOT (poly (3,4) -ethylenedioxythiophene), PANI (polyaniline) and NPD (N, -N, N'-diphenyl benzidine), but the present invention is not limited thereto. The hole transport layer 122b serves to smooth the transport of holes, and the hole transport layer 122b may be formed of a material such as NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, , N'-bis- (phenyl) -benzidine), s-TAD and MTDATA (4,4 ', 4 "-tris (N-3-methylphenyl-N-phenylamino) The light emitting layer 122c may include a material that emits red, green, blue, and white light, and may be formed using a phosphorescent material or a fluorescent material. The light emitting layer 122c may include, In the case of emitting red light, a host material containing CBP (carbazole biphenyl) or mCP (1,3-bis (carbazol-9-yl)), PIQIr (acac) (bis (1-phenylisoquinoline) acetylacetonate iridium) A dopant containing at least one selected from the group consisting of PQIr (acac) (bis (1-phenylquinoline) acetylacetonate iridium), PQIr (tris (1-phenylquinoline) iridium) and PtOEP (octaethylporphyrin platinum) (DBM) 3 (Phen) or perylene. Alternatively, when the light emitting layer 122c emits green light, the light emitting layer 122c may be formed of CBP or mPCP and may comprise a phosphorescent material comprising a dopant material comprising Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium), alternatively Alq3 (tris (8-hydroxyquinolino ) aluminum, but it is not limited thereto. When the light emitting layer 122c emits blue light, it includes a host material including CBP or mCP, and includes (4,6-F2ppy) 2Irpic Lt; RTI ID = 0.0 > a < / RTI > dopant material. Alternatively, the fluorescent material may include any one selected from the group consisting of spiro-DPVBi, spiro-6P, distyrylbenzene (DSB), distyrylarylene (DSA), PFO polymer, and PPV polymer. It is not limited. The electron transporting layer 122d serves to smooth the transport of electrons and may be made of any one or more selected from the group consisting of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq and SAlq But are not limited thereto. The electron injecting layer 122 e may function to facilitate the injection of electrons and may be made of Alq 3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq. Here, the present invention is not limited thereto, and at least one of the hole injecting layer 122a, the hole transporting layer 122b, the electron transporting layer 122d and the electron injecting layer 122e may be omitted.

다음, 도 12에 도시된 바와 같이 유기 발광층(122) 상에 상부전극(123)을 형성하는 단계를 실시한다. 상부전극(123)은 캐소드로 선택될 수 있다. 캐소드로 선택된 상부전극(123)은 알루미늄(Al), 알미네리윰(AlNd) 및 은(Ag) 등과 같이 단일 재료를 이용한 단일층 또는 다중층이나 마그네슘(Mg):은(Ag) 및 알루미늄(Al)/은(Ag) 등과 같이 복수 재료를 이용한 단일층 또는 다중층 구조로 형성될 수 있다.Next, a step of forming the upper electrode 123 on the organic light emitting layer 122 is performed as shown in FIG. The upper electrode 123 may be selected as a cathode. The upper electrode 123 selected as the cathode may be a single layer or multiple layers using a single material such as aluminum (Al), aluminum nitride (AlNd) and silver (Ag) ) / Silver (Ag), or the like, using a plurality of materials.

다음, 도 12에 도시된 바와 같이 버스전극(121)이 노출되도록 레이저(L)를 이용하여 패턴 하는 단계를 실시한다. 버스전극(121)이 노출되도록 패턴할 때에는 레이저(L)를 이용한 웰딩(welding) 방식으로 패턴한다. 이와 같이 레이저(L)를 이용하면 상부전극(123)과 유기 발광층(122)이 제거되고 버스전극(121)이 노출되는데, 패턴시 버스전극(121)을 노출시키는 구조는 다양하게 선택될 수 있다. 예컨대, 버스전극(121)이 위치하는 영역을 모두 패턴하거나 버스전극(121)이 위치하는 영역을 국부적으로 패턴하는 구조를 예로 들 수 있다.Next, as shown in FIG. 12, a step of patterning using the laser L is performed so that the bus electrode 121 is exposed. When the bus electrode 121 is patterned to be exposed, it is patterned by a welding method using a laser (L). The upper electrode 123 and the organic light emitting layer 122 are removed and the bus electrode 121 is exposed by using the laser L. Various structures for exposing the bus electrode 121 in a pattern can be selected . For example, it is possible to pattern all of the areas where the bus electrodes 121 are located or to locally pattern the areas where the bus electrodes 121 are located.

다음, 도 13에 도시된 바와 같이 레이저(L)에 의해 패턴된 영역을 덮도록 금속전극(124)을 형성하는 단계를 실시한다. 레이저(L)에 의해 버스전극(121)이 노출되도록 패턴되고 나면 버스전극(121)과 상부전극(123)이 전기적으로 연결되도록 금속전극(124)을 형성한다. 금속전극(124)을 형성할 때에는 특정 영역만 증착하는 포인트 증착방법, 실크스크린 방법 또는 마스크를 이용하는 방법 등을 이용할 수 있으나 이에 한정되진 않는다.Next, a step of forming the metal electrode 124 to cover the region patterned by the laser L as shown in Fig. 13 is performed. The metal electrode 124 is formed so that the bus electrode 121 is patterned to expose the bus electrode 121 by the laser L and the bus electrode 121 and the upper electrode 123 are electrically connected to each other. When forming the metal electrode 124, a point deposition method for depositing only a specific region, a silk screen method, a method using a mask, or the like can be used, but the present invention is not limited thereto.

실시예와 같이 버스전극(121)을 노출시키며 상부전극(123)과 버스전극(121) 을 전기적으로 연결하도록 금속전극(124)을 형성하면 상부전극(123)의 저항을 낮출 수 있게 된다. 전극의 저항이 높아지면 통상 소비전력 증가를 초래하는데, 소비전력 증가의 원인으로는 면저항 상승과 전원배선의 전압 강하에 따른 전류 손실 상승(IR Drop) 등으로 규명될 수 있다. 실시예의 경우, 저항을 증가시키는 원인이 되는 상부전극(123)의 저항을 낮춤으로써 대면적 유기전계발광표시장치의 소비전력을 낮춤은 물론 금속전극(124)의 다양한 구조를 이용하여 휘도 불균일 현상을 최대한 억제할 수 있게 된다.The resistance of the upper electrode 123 can be lowered by forming the metal electrode 124 to expose the bus electrode 121 and electrically connect the upper electrode 123 and the bus electrode 121 as in the embodiment. The higher the resistance of the electrode, the more the power consumption is increased. The increase of the power consumption can be explained by the increase of the sheet resistance and the increase of the current loss due to the voltage drop of the power supply wiring (IR drop). The lower power consumption of the large area organic light emitting display device can be reduced by lowering the resistance of the upper electrode 123 which causes the increase of the resistance and the luminance unevenness phenomenon can be prevented by using various structures of the metal electrode 124 It is possible to suppress as much as possible.

이하, 도 14 내지 도 21을 참조하여 버스전극(121)을 노출시키는 구조에 따른 금속전극(124)의 형상에 대해 설명한다.Hereinafter, the shape of the metal electrode 124 according to the structure for exposing the bus electrode 121 will be described with reference to FIGS. 14 to 21. FIG.

도 14 내지 도 21은 금속전극의 다양한 형상을 나타낸 도면이다.14 to 21 are views showing various shapes of the metal electrode.

도 14 및 도 15를 참조하면, 버스전극(121)은 메쉬 또는 스트라이프 형태로 형성되고 금속전극(124)은 버스전극(121)의 특정 영역에 위치하도록 형성된다. 이 경우, 레이저(L) 패턴 단계에서 버스전극(121)의 일부만 국부적으로 노출되도록 패턴을 실시함으로써 패턴된 영역을 원형의 비어홀 형태로 형성한 것이다. 이에 따라, 금속전극(124)은 버스전극(121)과 상부전극(123) 사이에 형성된 원형의 비어홀을 통해 버스전극(121)과 상부전극(123)을 전기적으로 연결하게 된다.14 and 15, the bus electrode 121 is formed in a mesh or stripe shape, and the metal electrode 124 is formed to be positioned in a specific region of the bus electrode 121. In this case, a pattern is formed so that only a part of the bus electrode 121 is locally exposed in the laser (L) patterning step so that the patterned area is formed into a circular via hole shape. The metal electrode 124 electrically connects the bus electrode 121 and the upper electrode 123 through a circular via hole formed between the bus electrode 121 and the upper electrode 123.

도 16 및 도 17을 참조하면, 버스전극(121)은 메쉬 또는 스트라이프 형태로 형성되고 금속전극(124)은 버스전극(121)의 특정 영역에 위치하도록 형성된다. 이 경우, 레이저(L) 패턴 단계에서 버스전극(121)의 일부만 국부적으로 노출되도록 패 턴을 실시함으로써 패턴된 영역을 사각형의 비어홀 형태로 형성한 것이다. 이에 따라, 금속전극(124)은 버스전극(121)과 상부전극(123) 사이에 형성된 사각형의 비어홀을 통해 버스전극(121)과 상부전극(123)을 전기적으로 연결하게 된다.16 and 17, the bus electrode 121 is formed in a mesh or stripe shape, and the metal electrode 124 is formed to be positioned in a specific region of the bus electrode 121. In this case, patterning is performed so that only a part of the bus electrode 121 is locally exposed in the laser (L) patterning step so that the patterned area is formed into a rectangular via hole. The metal electrode 124 electrically connects the bus electrode 121 and the upper electrode 123 through a rectangular via hole formed between the bus electrode 121 and the upper electrode 123.

도 18 및 도 19를 참조하면, 버스전극(121)은 메쉬 또는 스트라이프 형태로 형성되고 금속전극(124)은 버스전극(121)의 특정 영역에 위치하도록 형성된다. 이 경우, 레이저(L) 패턴 단계에서 버스전극(121)의 일부만 국부적으로 노출되도록 패턴을 실시함으로써 패턴된 영역을 사각형 및 원형의 비어홀 형태로 형성한 것이다. 이에 따라, 금속전극(124)은 버스전극(121)과 상부전극(123) 사이에 형성된 사각 형 및 원형의 비어홀을 통해 버스전극(121)과 상부전극(123)을 전기적으로 연결하게 된다.18 and 19, the bus electrode 121 is formed in a mesh or stripe shape, and the metal electrode 124 is formed in a specific area of the bus electrode 121. In this case, a pattern is formed by locally exposing a part of the bus electrode 121 in the laser (L) patterning step so that the patterned region is formed into a rectangular and circular via hole. The metal electrode 124 electrically connects the bus electrode 121 and the upper electrode 123 through a square and circular via hole formed between the bus electrode 121 and the upper electrode 123.

도 20 및 도 21을 참조하면, 버스전극(121)은 메쉬 또는 스트라이프 형태로 형성되고 금속전극(124)은 버스전극(121)의 모든 영역에 위치하도록 형성된다. 이 경우, 레이저(L) 패턴 단계에서 버스전극(121)의 모든 영역이 노출되도록 패턴을 실시함으로써 패턴된 영역을 버스전극(121)의 형태와 동일하게 형성한 것이다. 이에 따라, 금속전극(124)은 버스전극(121)과 상부전극(123) 사이에 형성된 비어홀을 통해 버스전극(121)과 상부전극(123)을 전기적으로 연결하게 된다. 이 구조의 경우, 위의 방법과 달리 레이저(L) 패턴 단계에서 버스전극(121)의 일부만 국부적으로 노출되도록 패턴을 실시하고 버스전극(121)의 모든 영역에 대응되어 금속전극(124)이 위치하도록 형성할 수도 있다. 이에 따라, 금속전극(124)은 일부만 버스전극(121)과 접촉하는 형태로 버스전극(121)의 모든 영역에 대응되어 형성된다.20 and 21, the bus electrode 121 is formed in a mesh or stripe shape, and the metal electrode 124 is formed to be located in all areas of the bus electrode 121. In this case, patterned regions are formed so as to have the same shape as that of the bus electrodes 121, so that all the regions of the bus electrodes 121 are exposed in the laser (L) patterning step. The metal electrode 124 electrically connects the bus electrode 121 and the upper electrode 123 through a via hole formed between the bus electrode 121 and the upper electrode 123. In this structure, unlike the above method, a pattern is applied so that only a part of the bus electrode 121 is locally exposed in the laser (L) patterning step, and the metal electrode 124 corresponding to all areas of the bus electrode 121 . Accordingly, the metal electrode 124 is formed in correspondence with all the regions of the bus electrode 121 in such a manner that only a part of the metal electrode 124 is in contact with the bus electrode 121.

한편, 도 14 내지 도 19에서 금속전극(124)은 버스전극(121)이 차지하는 영역보다 좁은 영역을 차지하면서 해당 영역의 저항을 낮출 수 있도록 특정 영역에 포인트 형태로 형성된다. 이와 같이 포인트 형태로 금속전극(124)을 형성하는 구조는 표시패널에서 저항이 높게 나타나는 영역과 휘도가 불균일하게 나타나는 영역이 국부적으로 발생할 때에 적용할 수 있을 것이다.14 to 19, the metal electrode 124 is formed in a point shape in a specific area so as to occupy a narrower area than the area occupied by the bus electrode 121 and to reduce the resistance of the corresponding area. The structure in which the metal electrode 124 is formed in the point shape as described above can be applied when a region in which the resistance is high in the display panel and a region in which the luminance is unevenly locally occur.

한편, 도 20 및 도 21에서 금속전극(124)은 버스전극(121)이 차지하는 영역과 거의 대응되는 영역을 차지하면서 전 영역의 저항을 낮출 수 있도록 모든 영역에 버스전극(121)의 형태와 동일하게 형성된다. 이와 같이 버스전극(121)의 모든 영역을 커버하는 형태로 금속전극(124)을 형성하는 구조는 표시패널 전반의 저항을 낮추고 모든 영역의 휘도를 고르게 나타내고자 할 때에 적용할 수 있을 것이다.20 and 21, the metal electrode 124 occupies an area substantially corresponding to the area occupied by the bus electrode 121, and is formed in the same area as the shape of the bus electrode 121 in all areas so as to reduce the resistance of the entire area. . The structure in which the metal electrode 124 is formed so as to cover all the areas of the bus electrode 121 can be applied when the resistance of the entire display panel is lowered and the brightness of all the areas is expressed uniformly.

이상 본 발명은 레이저를 이용하여 유기 발광층의 하부에 위치하는 버스전극이 선택적으로 노출되도록 패턴하고 버스전극과 상부전극을 연결하는 금속전극을 형성함으로써 저저항 전극 구조를 제공하고 소비전력을 낮춤과 아울러 휘도 불균일 문제를 개선하여 표시품질을 향상시킬 수 있는 대면적 유기전계발광표시장치를 구현하는 효과가 있다.As described above, the present invention provides a low resistance electrode structure by patterning a bus electrode located under the organic light emitting layer using a laser and connecting the bus electrode and the upper electrode, thereby reducing power consumption, There is an effect of realizing a large area organic light emitting display device capable of improving the display quality by improving the luminance nonuniformity problem.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에 서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is to be understood, therefore, that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 블록도.1 is a schematic block diagram of an organic light emitting display according to an embodiment of the present invention;

도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도.FIG. 2 is a diagram illustrating an exemplary circuit configuration of the subpixel shown in FIG. 1; FIG.

도 3 내지 도 13은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면.3 to 13 are views for explaining a method of manufacturing an organic light emitting display according to an embodiment of the present invention.

도 14 내지 도 21은 금속전극의 다양한 형상을 나타낸 도면.Figs. 14 to 21 are diagrams showing various shapes of metal electrodes. Fig.

<도면의 주요 부분에 관한 부호의 설명>DESCRIPTION OF THE REFERENCE NUMERALS

110: 기판 112: 제1절연막110: substrate 112: first insulating film

113: 게이트 114: 제2절연막113: gate 114: second insulating film

116: 제3절연막 117: 화소전극116: third insulating film 117: pixel electrode

118: 제4절연막 119: 하부전극118: fourth insulating film 119: lower electrode

120: 뱅크층 121: 버스전극120: bank layer 121: bus electrode

122: 유기 발광층 123: 상부전극122: organic light emitting layer 123: upper electrode

124: 금속전극124: metal electrode

Claims (10)

기판 상에 트랜지스터를 형성하고, 상기 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하고, 상기 하부전극의 일부를 노출하는 개구부를 갖도록 상기 하부전극 상에 뱅크층을 형성하는 단계;Forming a transistor on the substrate, forming a lower electrode on the insulating film so as to be connected to a source or a drain of the transistor, and forming a bank layer on the lower electrode so as to have an opening exposing a part of the lower electrode; 상기 뱅크층 상에 버스전극을 형성하는 단계;Forming a bus electrode on the bank layer; 상기 하부전극, 상기 뱅크층 및 상기 버스전극을 덮도록 유기 발광층을 형성하고, 상기 유기 발광층 상에 상부전극을 형성하는 단계;Forming an organic light emitting layer to cover the lower electrode, the bank layer, and the bus electrode, and forming an upper electrode on the organic light emitting layer; 상기 버스전극이 노출되도록 레이저를 이용하여 패턴 하는 단계; 및Patterning using a laser so that the bus electrode is exposed; And 상기 레이저에 의해 패턴된 영역을 덮도록 금속전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.And forming a metal electrode to cover the patterned region by the laser. 제1항에 있어서,The method according to claim 1, 상기 버스전극 형성 단계는,In the bus electrode forming step, 상기 버스전극을 메쉬 형태 또는 스트라이프 형태로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.Wherein the bus electrodes are formed in a mesh shape or a stripe shape. 제1항에 있어서,The method according to claim 1, 상기 레이저 패턴 단계는,Wherein the laser patterning step comprises: 상기 버스전극이 위치하는 영역을 모두 패턴하는 것을 특징으로 하는 유기전 계발광표시장치의 제조방법.And patterning all the regions where the bus electrodes are located. 제1항에 있어서,The method according to claim 1, 상기 레이저 패턴 단계는,Wherein the laser patterning step comprises: 상기 버스전극이 위치하는 영역을 국부적으로 패턴하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.Wherein a region where the bus electrode is located is locally patterned. 제1항에 있어서,The method according to claim 1, 상기 레이저 패턴 단계는,Wherein the laser patterning step comprises: 상기 버스전극이 노출되도록 비어홀 형태로 패턴하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.Wherein the bus electrode is patterned in a via hole pattern to expose the bus electrode. 기판 상에 위치하는 트랜지스터;A transistor located on a substrate; 상기 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 위치하는 하부전극;A lower electrode positioned on the insulating film so as to be connected to a source or a drain of the transistor; 상기 하부전극 상에 위치하며 상기 하부전극의 일부를 노출하는 개구부를 갖도록 뱅크층;A bank layer disposed on the lower electrode and having an opening exposing a part of the lower electrode; 상기 뱅크층 상에 위치하는 버스전극;A bus electrode located on the bank layer; 상기 하부전극, 상기 뱅크층 및 상기 버스전극을 덮도록 위치하는 유기 발광층;An organic light emitting layer positioned to cover the lower electrode, the bank layer, and the bus electrode; 상기 유기 발광층 상에 위치하는 상부전극; 및An upper electrode positioned on the organic light emitting layer; And 상기 버스전극과 대응되는 영역 상에 위치하며 상기 버스전극과 상기 상부전극을 전기적으로 연결하는 금속전극을 포함하는 유기전계발광표시장치.And a metal electrode located on a region corresponding to the bus electrode and electrically connecting the bus electrode and the upper electrode. 제6항에 있어서,The method according to claim 6, 상기 버스전극은 메쉬 형태 또는 스트라이프 형태로 형성된 것을 특징으로 하는 유기전계발광표시장치.Wherein the bus electrode is formed in a mesh shape or a stripe shape. 제6항에 있어서,The method according to claim 6, 상기 금속전극은,The metal electrode 상기 버스전극과 상기 상부전극 사이에 형성된 비어홀을 통해 상기 버스전극과 상기 상부전극을 전기적으로 연결하는 것을 특징으로 하는 유기전계발광표시장치.And the bus electrode and the upper electrode are electrically connected to each other through a via hole formed between the bus electrode and the upper electrode. 제8항에 있어서,9. The method of claim 8, 상기 비어홀은,The via- 상기 버스전극이 위치하는 영역에 모두 형성되거나 국부적으로 형성되는 것을 특징으로 하는 유기전계발광표시장치.Wherein the bus electrode is formed in a region where the bus electrode is located or is locally formed. 제6항에 있어서,The method according to claim 6, 상기 금속전극이 차지하는 영역은,The area occupied by the metal electrode is, 상기 버스전극이 차지하는 영역보다 좁은 것을 특징으로 하는 유기전계발광표시장치.And the bus electrode is narrower than the area occupied by the bus electrode.
KR1020090046426A 2009-05-27 2009-05-27 Organic Light Emitting Display Device and Manufacturing Method of the same KR101572264B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090046426A KR101572264B1 (en) 2009-05-27 2009-05-27 Organic Light Emitting Display Device and Manufacturing Method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090046426A KR101572264B1 (en) 2009-05-27 2009-05-27 Organic Light Emitting Display Device and Manufacturing Method of the same

Publications (2)

Publication Number Publication Date
KR20100128020A KR20100128020A (en) 2010-12-07
KR101572264B1 true KR101572264B1 (en) 2015-11-27

Family

ID=43505028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090046426A KR101572264B1 (en) 2009-05-27 2009-05-27 Organic Light Emitting Display Device and Manufacturing Method of the same

Country Status (1)

Country Link
KR (1) KR101572264B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102131248B1 (en) 2013-07-04 2020-07-08 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155920A (en) * 2004-11-25 2006-06-15 Denso Corp Manufacturing method for el device
KR100708750B1 (en) 2006-04-21 2007-04-17 삼성에스디아이 주식회사 Method of manufacturing organic light emitting display apparatus and organic light emitting display apparatus
KR100875101B1 (en) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155920A (en) * 2004-11-25 2006-06-15 Denso Corp Manufacturing method for el device
KR100708750B1 (en) 2006-04-21 2007-04-17 삼성에스디아이 주식회사 Method of manufacturing organic light emitting display apparatus and organic light emitting display apparatus
KR100875101B1 (en) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 Organic light emitting display device and manufacturing thereof

Also Published As

Publication number Publication date
KR20100128020A (en) 2010-12-07

Similar Documents

Publication Publication Date Title
KR101254748B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
KR101258259B1 (en) Organic Light Emitting Display Device
KR101320655B1 (en) Organic Light Emitting Display Device
KR101698543B1 (en) Organic Light Emitting Device and Method of manufacturing the same
KR100739065B1 (en) Organic light emitting display and method for fabricating thereof
US8330675B2 (en) Organic light emitting display
KR101802523B1 (en) Organic light emitting display device and manufacturing method of the same
KR101352237B1 (en) Organic Light Emitting Display and Manufacturing Method of the same
KR101633104B1 (en) Organic Light Emitting Display Device
KR101577832B1 (en) Organic Light Emitting Display Device and Shadowmask
KR101572264B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
KR101577819B1 (en) organic light emitting display
KR101560409B1 (en) Organic Light Emitting Display Device
KR101446344B1 (en) Organic Light Emitting Display Device And Method For Manufacturing Of The Same
KR101613730B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
KR101939798B1 (en) Organic Light Emitting Display Device
KR101678206B1 (en) Organic Light Emitting Display Device
KR101739127B1 (en) Organic Light Emitting Display
KR20100010816A (en) Organic light emitting display and manufacturing method for the same
KR101596967B1 (en) Organic Light Emitting Display Device
KR101696455B1 (en) Organic Light Emitting Display Device
KR20220082457A (en) Display apparatus
KR20100008179A (en) Organic light emitting display and manufacturing method of the same
KR20100100281A (en) Organic light emitting display and manufacturing method for the same
KR20100052805A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 5