KR101695236B1 - 동박, 이를 포함하는 전기부품 및 전지 - Google Patents

동박, 이를 포함하는 전기부품 및 전지 Download PDF

Info

Publication number
KR101695236B1
KR101695236B1 KR1020130166916A KR20130166916A KR101695236B1 KR 101695236 B1 KR101695236 B1 KR 101695236B1 KR 1020130166916 A KR1020130166916 A KR 1020130166916A KR 20130166916 A KR20130166916 A KR 20130166916A KR 101695236 B1 KR101695236 B1 KR 101695236B1
Authority
KR
South Korea
Prior art keywords
copper foil
fine particle
fine particles
copper
cobalt
Prior art date
Application number
KR1020130166916A
Other languages
English (en)
Other versions
KR20150077944A (ko
Inventor
최은실
범원진
송기덕
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to KR1020130166916A priority Critical patent/KR101695236B1/ko
Priority to JP2016561983A priority patent/JP2017508890A/ja
Priority to PCT/KR2014/012942 priority patent/WO2015102323A1/ko
Priority to CN201480071903.7A priority patent/CN105874891A/zh
Publication of KR20150077944A publication Critical patent/KR20150077944A/ko
Application granted granted Critical
Publication of KR101695236B1 publication Critical patent/KR101695236B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites

Abstract

조도가 낮으면서도 접착강도가 우수한 동박이 제안된다. 제안된 동박은, 적어도 하나의 표면에 요철이 형성되고, 표면에 미세입자층이 형성된 동박으로서, 표면의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 평균선 아래에 위치하는 하부미세입자보다 많다.

Description

동박, 이를 포함하는 전기부품 및 전지{Copper foil, electric component and battery comprising the foil}
본 발명은 동박, 동박을 포함하는 전기부품 및 전지에 관한 것으로, 보다 상세하게는 조도가 낮으면서도 접착강도가 우수한 동박에 관한 것이다.
전자 산업에서 사용되는 프린트 배선판(printed circuit board)용 적층판은 유리 직포(cloth), 크래프트지, 유리섬유 부직포 등에 페놀성 수지, 에폭시 수지 등의 열경화성 수지를 함침시키고, 상기 수지를 반경화시켜 프리프레그를 준비하고, 프리프레그의 일면 또는 양면에 동박을 적층시켜 제조된다. 또한, 다층 프린트 배선판은 동부착적층판(copper-clad laminate)의 양면에 회로를 형성시켜 내층 재료를 형성하고, 프리프레그를 매개로 동박을 내층재 양면에 적층하여 제조된다.
프리프레그의 일면 또는 양면에 동박을 적층시킬 때 재료간의 상이함에 따라 접착률이 충분하지 않아 후속공정에서 동박이 프리프레그로부터 분리되어 제품에 불량이 발생할 수 있다. 따라서, 동박에 프리프레그와 같은 수지와의 접착성을 높이기 위한 표면처리가 수행된다.
프린트 배선판의 제조에 사용되는 동박은 일면에 미세한 구리 입자를 부착시키는 등에 의해 요철을 형성시키는 조화처리가 행해지고 있다. 프리프레그 등의 수지와의 접합을 수행하는 경우에, 조화처리된 동박의 요철형상이 기재수지 내에 매몰되어 앵커효과(anchoring effect)를 제공함에 의하여, 동박과 기재수지의 밀착성이 향상된다.
최근에는 프린트 배선판을 내장하는 전자 장치의 경박단소화, 고기능화의 영향으로 인하여, 프린트 배선판의 배선밀도에 대한 요구도 해마다 높아지고 있다. 제품 품질의 향상이 요구되고, 에칭에 의해 형성되는 회로의 형상도 고도화되어, 임피던스 컨트롤을 완전히 행할 수 있는 수준의 회로 에칭 팩터가 요구되게 되었다.
상기와 같은 동박의 표면처리가 수행되면, 동박의 표면조도는 높아지고, 동박과 기재수지와의 밀착성은 향상되나 미세회로에 대한 에칭성이 낮아질 수 있다. 따라서, 에칭성을 고려하여 동박의 표면조도를 유지하면서도 밀착성을 향상시킬 수 있는 기술에 대한 개발이 요청된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 조도가 낮으면서도 접착강도가 우수한 동박을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 동박은, 적어도 하나의 표면에 요철이 형성되고, 표면에 미세입자층이 형성된 동박으로서, 표면의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 평균선 아래에 위치하는 하부미세입자보다 많다.
상부미세입자의 수 및 하부미세입자의 수의 비율은 80:20 내지 100:0일 수 있다.
상부미세입자는 중심점을 연결한 형상이 삼각형을 형성할 수 있다.
미세입자의 직경은 1 내지 3 ㎛일 수 있다.
미세입자는 구리(Cu), 철(Fe), 몰리브덴(Mo) 및 코발트(Co) 중 적어도 하나의 금속을 포함하는 금속입자 또는 구리합금입자일 수 있다.
동박의 박리강도는 1.28 내지 1.33 kgf/cm일 수 있고, 표면조도 Rz는 5.2 내지 6.5 ㎛일 수 있으며, 표면조도 Rmax는 6.5 내지 7.7 ㎛일 수 있다.
본 발명의 다른 측면에 따르면, 절연성 기재; 및 절연성 기재의 일 표면에 부착된 상기와 같은 동박;을 포함하는 전기부품이 제안된다.
본 발명의 또다른 측면에 따르면, 상기와 같은 동박을 포함하는 전지가 제공된다.
본 발명의 또다른 측면에 따르면, 적어도 하나의 표면에 요철이 형성된 동박을 준비하는 단계; 및 요철이 형성된 표면에 미세입자층을 형성하되, 표면의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 상기 평균선 아래에 위치하는 하부미세입자보다 많도록 미세입자층을 형성하는 단계;를 포함하는 동박의 표면처리방법이 제공된다.
미세입자층을 형성하는 단계는, 동박을 황산구리; 황산; 및 철(Fe), 몰리브덴(Mo) 및 코발트(Co)를 포함하는 금속;을 포함하는 표면처리액에 침지하고 전해하여 요철이 형성된 표면에 미세입자층을 형성하여 수행된다.
철의 함량은 10 내지 30g일 수 있고, 몰리브덴의 함량은 0.5 내지 10g일 수 있으며, 코발트의 함량은 1 내지 15g일 수 있다. 미세입자층을 형성하기 위한 전해도금공정은 20 내지 60 A/dm2에서 1 내지 5 초동안 수행될 수 있다.
본 발명에 따른 동박은 조도가 낮으면서도 접착강도가 우수하다. 따라서, 미세회로기판형성을 위한 에칭성이 보장되면서도 접착강도가 우수해 수지 등과의 밀착성이 향상되어 동박을 이용한 제품 제조시 제품신뢰성이 향상되는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 동박의 표면을 도시한 도면이다.
도 2는 도 1에서 미세입자를 제외한 동박의 표면을 도시한 도면이다.
도 3은 도 1에서 동박표면의 일부를 도시한 도면이다.
도 4는 실시예 1에서 표면처리된 동박의 표면에 대한 주사전자현미경(scanning electron microscopy, SEM) 이미지이다.
도 5는 실시예 2의 동박의 표면에 대한 SEM 이미지이다.
도 6은 실시예 3의 동박의 표면에 대한 SEM 이미지이다.
도 7은 실시예 4의 동박의 표면에 대한 SEM 이미지이다.
도 8은 비교예 1의 동박의 표면에 대한 SEM 이미지이다.
도 9는 비교예 2의 동박의 표면에 대한 SEM 이미지이다.
도 10은 비교예 3의 동박의 표면에 대한 SEM 이미지이다.
이하에서는 바람직한 구현예들에 따른 동박, 동박을 포함하는 전기부품 및 전지, 및 동박의 표면처리방법에 관하여 더욱 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 동박의 표면을 도시한 도면이고, 도 2는 도 1에서 미세입자를 제외한 동박의 표면을 도시한 도면이며, 도 3은 도 1에서 동박표면의 일부를 도시한 도면이다. 본 실시예에 따른 동박은 표면에 요철이 형성되고, 표면에 미세입자층이 형성된 동박으로서, 표면의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 평균선 아래에 위치하는 하부미세입자보다 많다.
본 발명에 따른 동박은 표면에 요철이 형성되어 있다. 동박을 제조하는 공정은 일반적으로 제박공정, 즉 동박 자체를 제조하는 공정과 제조된 동박의 표면을 처리하는 공정으로 분류된다. 제박공정에 따라 제조된 동박은 공정에 따라 상이한 값이지만 표면조도를 갖는다. 즉, 높은 조도의 경우 표면에 큰 요철을 포함하고, 낮은 조도의 경우 표면에 작은 요철을 포함한다.
이러한 요철을 포함하는 표면을 필요에 따라 여러 표면처리공정을 수행하여 이후 공정에서 필요한 특성을 부여한다. 예를 들어, FPCB에 사용되는 경우 또는 이차전지의 음극집전체로 사용되는 경우, 수지나 활물질 등과의 밀착성을 높이기 위하여 표면을 조화처리하여 조도를 높일 수 있고, 다른 층으로의 구리입자의 확산을 방지하기 위하여 배리어 처리할 수 있으며, 표면산화를 방지하기 위한 방청처리, 또는 가장 최외곽에 실란커플링제를 이용한 표면처리로 접착력을 강화시키는 표면처리가 수행될 수 있다.
이 중, 동박과 수지 또는 활물질 등과의 밀착성을 높이기 위해서는 표면조도를 높이기 위한 조화처리가 수행되는데, 조화처리로는 수지 또는 활물질과 접촉될 동박의 표면에 미세입자층이 형성될 수 있다.
도 1을 참조하면, 동박(100)은 동박층(110)의 표면에 요철(120)이 형성되어 있고, 요철(120)에는 미세입자(131)가 미세입자층(130)을 형성한다. 도 2를 함께 참조하면, 동박(210)의 요철(220)의 평균높이에 따른 평균선(m)을 기준으로 하여 미세입자를 분류할 수 있다. 즉, 평균선(m) 위에 위치하는 미세입자를 상부미세입자라 하고, 평균선(m) 아래에 위치하는 미세입자를 하부미세입자라 할 수 있다.
본 발명에 따른 동박(100)은 상부미세입자가 하부미세입자보다 많다. 상부미세입자는 요철(120)의 산부분에 위치하고, 하부미세입자는 요철(120)의 골부분에 위치하는 미세입자이다. 본 발명의 동박(100)과 같이 상부미세입자가 하부미세입자보다 많거나 하부미세입자가 없는 경우, 요철(120)의 골부분에 미세입자가 적거나 없게 된다. 따라서, 요철(120)의 골부분은 빈공간이 생성되고, 공극률이 높아진다. 이러한 빈공간에는 예를 들어 동박(100)이 수지나 활물질과 접촉하는 경우, 수지나 활물질이 빈공간에 채워지게 되어 밀착성이 향상된다.
동박의 표면을 조화처리하는 이유로는 조화처리로 인하여 요철현상이 더욱 심해진 동박의 표면이 수지 등에 매몰되어 앵커효과를 제공하여 밀착성을 향상시키는 것이다. 그러나, 본 발명에 다른 동박의 경우에는 여기에 추가하여 요철의 산과 산 사이의 골에 미세입자를 덜 발생시켜 빈공간을 형성하고, 그 상부로는 미세입자를 형성하여 빈공간에 채워진 수지가 앵커 효과를 제공하게 되어 밀착성을 향상시키는 것이다.
이를 위해서는 동박(210)의 평균선(m) 윗부분에 미세입자기 위치하고, 아랫부분에는 미세입자가 적게 위치하여 최대한 공극률을 확보하는 것이 바람직하다. 예를 들어, 상부미세입자의 수 및 하부미세입자의 수의 비율은 80:20 내지 100:0일 수 있다.
또한, 앵커효과를 극대화시키기 위하여, 상부미세입자는 중심점을 연결한 형상이 삼각형을 형성할 수 있다. 도 3을 참조하면, 요철(320)에 3개의 상부미세입자(331, 332, 333)가 위치하고 있는데 이들의 중심점(P1, P2, P3)를 연결한 중심형상(340)은 삼각형이다.
미세입자의 직경은 1 내지 3 ㎛일 수 있다. 미세입자의 직경이 너무 작으면, 요철의 골부분으로 침투하여 하부미세입자의 비율이 높이질 수 있고, 미세입자의 직경이 너무 크면, 전체적인 요철이 크게 되어 동박의 표면조도를 높이게 되므로 에칭성에 불리하게 된다.
미세입자는 구리(Cu), 철(Fe), 몰리브덴(Mo) 및 코발트(Co) 중 적어도 하나의 금속을 포함하는 금속입자 또는 구리합금입자일 수 있다.
동박의 박리강도는 1.28 내지 1.33 kgf/cm일 수 있고, 표면조도 Rz는 5.2 내지 6.5 ㎛일 수 있으며, 표면조도 Rmax는 6.5 내지 7.7 ㎛일 수 있다. 본 발명에 따른 동박은 요철부분에 형성된 미세입자가 산부분에 편중되어 위치하여 표면조도는 낮으면서도 박리강도가 높아 밀착성에 향상된다.
본 발명의 다른 측면에 따르면, 절연성 기재; 및 절연성 기재의 일 표면에 부착된 동박;을 포함하는 전기부품이 제안된다. 전기부품에 포함되는 동박은 동박을 에칭하여 형성된 회로를 포함한다.
이러한 전기부품으로는 예를 들어, TAB 테이프, 프린트배선판(PCB), 연성프린트배선판(FPC, Flexible PCB) 등이나 반드시 이들로 한정되지 않으며, 동박을 절연성 기재상에 부착시켜 사용하는 것으로서 당해 기술분야에서 사용할 수 있는 것이라면 모두 가능하다.
본 발명의 또다른 측면에 따르면, 전술한 동박을 포함하는 전지가 제공된다. 동박은 전지의 음극집전체로 사용될 수 있으나 반드시 이들로 한정되지 않으며 전지에 사용되는 다른 구성요소로도 사용될 수 있다. 전지는 특별히 한정되지 않으며 1차 전지, 2차 전지를 모두 포함하며, 리튬이온전지, 리튬폴리머 전지, 리튬공기전지 등 동박을 집전체로 사용하는 전지로서 당해기술분야에서 사용할 수 있는 전지라면 모두 가능하다.
본 발명의 또다른 측면에 따르면, 적어도 하나의 표면에 요철이 형성된 동박을 준비하는 단계; 및 요철이 형성된 표면에 미세입자층을 형성하되, 표면의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 상기 평균선 아래에 위치하는 하부미세입자보다 많도록 미세입자층을 형성하는 단계;를 포함하는 동박의 표면처리방법이 제공된다.
본 발명에 따른 동박의 표면처리방법에서는, 동박을 황산구리; 황산; 및 철(Fe), 몰리브덴(Mo) 및 코발트(Co)를 포함하는 금속을 포함하는 표면처리액에 침지하고 전해하여 표면에 요철이 형성된 동박의 적어도 일면에 미세입자층을 형성한다.
표면처리액에 철은 10 내지 30g으로 몰리브덴은 0.5 내지 10g으로, 코발트는 1 내지 15g으로 포함된다. 표면처리액에 포함되는 금속의 함량이 너무 작으면 구리합금이 충분히 형성되지 않아 상부미세입자 및 하부미세입자의 비율 조절이 어렵고, 금속의 함량이 너무 높으면 미세입자가 너무 많이 형성되어 표면조도가 높아져 에칭성면에서 불리할 수 있다.
미세입자층을 형성하기 위한 전해도금공정은 20 내지 60 A/dm2에서 1 내지 5 초동안 수행될 수 있다.
본 발명에 따른 동박은 추가적으로 표면처리될 수 있다. 예를 들면 내열 및 내화학성 처리, 크로메이트 처리, 실란 커플링 처리 중 어느 하나 또는 이들의 조합 등을 들 수 있고, 어떤 표면 처리를 실시하는가는 이후 공정에 따라 적절히 선택될 수 있다.
내열 및 내화학성 처리는, 예를 들면 니켈, 주석, 아연, 크롬, 몰리브덴 및 코발트 등의 금속 중 어느 하나 또는 이들의 합금을 스퍼터링 또는 전기 도금, 무전해 도금에 의해 금속박 상에 박막 형성함으로써 실시할 수 있다. 비용면에서는 전기 도금이 바람직하다. 금속 이온의 석출을 쉽게 하기 위해서 시트르산염, 타르타르산염, 술파민산 등의 착화제를 필요량 첨가할 수 있다.
크로메이트 처리로는, 6가 내지 3가 크롬 이온을 포함하는 수용액을 이용한다. 크로메이트 처리는 단순한 침지처리이어도 가능하지만, 바람직하게는 음극 처리로 행한다. 중크롬산 나트륨 0.1 내지 70 g/L, pH 1 내지 13, 욕온도 15 내지 60 ℃, 전류 밀도 0.1 내지 5 A/dm2, 전해 시간 0.1 내지 100 초의 조건에서 행하는 것이 바람직하다. 중크롬산 나트륨 대신에 크롬산 또는 중크롬산 칼륨을 이용하여 행할 수도 있다. 또한, 크로메이트 처리는 방청 처리 상에 실시하는 것이 바람직하고, 이에 의해 내습 및 내열성을 보다 향상시킬 수 있다.
실란 커플링 처리에 사용되는 실란 커플링제로서는, 예를 들면 3-글리시독시프로필 트리메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 실란, 3-아미노프로필 트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필 트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필메틸 디메톡시실란 등의 아미노 관능성 실란, 비닐트리메톡시 실란, 비닐페닐트리메톡시실란, 비닐트리스(2-메톡시에톡시)실란 등의 올레핀 관능성 실란, 3-아크릴록시프로필 트리메톡시실란 등의 아크릴 관능성 실란, 3-메타크릴록시프로필 트리메톡시실란 등의 메타크릴 관능성 실란, 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 등이 이용된다. 이들은 단독으로 이용할 수도 있고, 복수개를 혼합하여 이용할 수도 있다.
이러한 커플링제는 물 등의 용매에 0.1 내지 15 g/L의 농도로 용해시켜 실온 내지 70 ℃의 온도에서 금속박에 도포하거나, 전착시켜 흡착시킨다. 이들 실란 커플링제는 금속박 표면의 방청 처리 금속의 수산기와 축합 결합함으로써 피막을 형성한다. 실란 커플링 처리 후에는 가열, 자외선 조사 등에 의해서 안정적 결합을 형성한다. 가열은 100 내지 200 ℃의 온도에서 2 내지 60 초 건조시킨다. 자외선 조사는 200 내지 400 nm, 200 내지 2500 mJ/cm2의 범위에서 행한다. 또한, 실란커플링 처리는 동박의 최외층에 행하는 것이 바람직하고, 이에 의해 내습 및 절연수지 조성물층과 금속박과의 밀착성을 보다 향상시킬 수 있다.
이하 바람직한 실시예를 들어 본 발명을 더욱 상세히 설명하나, 본 발명이 이에 한정되는 것은 아니다.
(동박의 제조)
전해에 의한 동박을 제조하기 위해 20L/min으로 순환 가능한 3L용량의 전해조 시스템을 이용하였고 구리전해액의 온도는 45℃로 일정하게 유지하였다. 양극은 두께가 5mm이고, 크기가 10ⅹ10cm2의 DSE(Dimentionally Stable Electrode) 극판을 사용하였으며, 음극은 양극과 동일한 크기 및 두께를 가진 티타늄 극판을 사용하였다.
Cu2+이온의 이동을 원활하게 하기 위하여 전류밀도는 35A/dm2로 도금을 실시하였으며, 18㎛ 두께의 동박을 제조하였다.
구리전해액의 기본조성은 다음과 같다:
CuSO4·5H2O: 250~400g/L
H2SO4: 80~150g/L
구리전해액에 염소이온 및 첨가제가 추가되었다.
(실시예 1)
제조된 동박에 다음과 같은 구리전해액을 이용하여 전류밀도 35 A/dm2에서 1 내지 5 초동안 전해하여 미세입자층을 형성하였다. 실시예 1에 의해 미세입자층이 형성된 동박의 표면에 대한 주사전자현미경(scanning electron microscopy, SEM) 이미지가 도 4에 나타나있다.
CuSO4·5H2O: 85 g/L
H2SO4: 125 g/L
Fe : 19 g/L
Mo : 1.1 g/L
Co : 8 g/L
(실시예 2)
이하의 내용을 제외하고는 실시예 1과 동일하게 동박의 표면에 전해도금을 수행하여 미세입자층을 형성하였다. 미세입자층이 형성된 동박의 표면에 대한 SEM 이미지가 도 5에 나타나있다.
CuSO4·5H2O: 85 g/L
H2SO4: 125 g/L
Fe : 25 g/L
Mo : 1.1 g/L
Co : 8 g/L
(실시예 3)
이하의 내용을 제외하고는 실시예 1과 동일하게 동박의 표면에 전해도금을 수행하여 미세입자층을 형성하였다. 미세입자층이 형성된 동박의 표면에 대한 SEM 이미지가 도 6에 나타나있다.
CuSO4·5H2O: 85 g/L
H2SO4: 125 g/L
Fe : 19 g/L
Mo : 0.7 g/L
Co : 8 g/L
(실시예 4)
이하의 내용을 제외하고는 실시예 1과 동일하게 동박의 표면에 전해도금을 수행하여 미세입자층을 형성하였다. 미세입자층이 형성된 동박의 표면에 대한 SEM 이미지가 도 7에 나타나있다.
CuSO4·5H2O: 85 g/L
H2SO4: 125 g/L
Fe : 19 g/L
Mo : 1.1 g/L
Co : 10 g/L
(비교예 1)
이하의 내용을 제외하고는 실시예 1과 동일하게 동박의 표면에 전해도금을 수행하여 미세입자층을 형성하였다. 미세입자층이 형성된 동박의 표면에 대한 SEM 이미지가 도 8에 나타나있다.
CuSO4·5H2O: 70 g/L
H2SO4: 165 g/L
Mo : 0.57 g/L
W : 10 g/L
(비교예 2)
이하의 내용을 제외하고는 실시예 1과 동일하게 동박의 표면에 전해도금을 수행하여 미세입자층을 형성하였다. 미세입자층이 형성된 동박의 표면에 대한 SEM 이미지가 도 9에 나타나있다.
CuSO4·5H2O: 70 g/L
H2SO4: 165 g/L
Mn : 1 g/L
(비교예 3)
이하의 내용을 제외하고는 실시예 1과 동일하게 동박의 표면에 전해도금을 수행하여 미세입자층을 형성하였다. 미세입자층이 형성된 동박의 표면에 대한 SEM 이미지가 도 10에 나타나있다.
CuSO4·5H2O: 70 g/L
H2SO4: 165 g/L
Ga : 1 g/L
실시예 1 내지 실시예 4 및 비교예 1 내지 비교예 3의 동박에서 표면처리된 면의 표면조도(Rz, Rmax) 및 박리강도를 측정하여 표 1에 나타내었다. 표면조도 Rz 및 Rmax는 JISB 0601-1994 규격에 따라 측정하였고, 박리강도는 할로겐프리 프리프레그에 준비된 시편을 10X100mm 사이즈로 부착하고 210℃에서 30분간 열간 압착가공을 실시하여 박리강도 측정 시편을 준비하여, 준비된 시편을 U.T.M장비에 분당 50mm의 속도로 하여 측정하였다. 표면조도는 값이 낮을수록 요철이 작음을 의미한다.
Rz(㎛) Rmax(㎛) 박리강도(kgf/cm)
실시예 1 5.06 6.24 1.31
실시예 2 5.43 7.37 1.30
실시예 3 5.92 7.27 1.35
실시예 4 5.60 7.36 1.32
비교예 1 5.20 7.95 1.16
비교예 2 5.66 9.25 1.15
비교예 3 4.62 7.58 1.10
도 4 내지 도 7은 본 발명에 따른 실시예 1 내지 실시예4의 동박의 표면이미지이다. 도 4를 참조하면, 미세입자가 동박표면의 요철의 산부분에 몰려있는 것을 확인할 수 있다. 도 5 내지 도 7도 도 1과 유사하게 미세입자가 동박표면의 요철 산부분에 조밀하게 위치하고, 골부분에는 산부분보다 더 적게 위치하는 것을 알 수 있다.
이와 비교하여 비교예 1 내지 비교예 3의 동박의 표면이미지인 도 8 내지 도 10에서는 미세입자가 요철의 산뿐만아니라 골부분에도 골고루 위치하고 있음을 알 수 있다. 비교예1 내지 비교예3의 동박에서는 미세입자가 동박의 표면 전체를 덮고 있는 것이다.
본 발명에 따른 실시예 1 내지 실시예 4의 동박 표면에서는 요철의 평균선 위에 위치하는 상부미세입자가 하부미세입자보다 더 많이 존재하고, 하부미세입자가 적게 존재하여 수지나 활물질등이 골부분에 침투할 가능성이 높아 밀착성이 높을 것을 예측된다.
이에 따라, 표 1에서 알 수 있듯, 실시예 1의 동박의 표면조도는 비교예 1의 표면조도보다 낮지만, 박리강도는 더 높아 이후 공정에서 접촉할 수지나 활물질등과 같은 다른 물질과의 밀착성이 높음을 알 수 있다. 특히, 동일한 표면조도도 아닌 더 낮은 표면조도를 갖는 실시예 1의 동박이 박리강도가 비교예 1보다 더 높다는 평가결과는 실시예 1의 미세입자의 위치가 편중되어 나타난 결과로 추론할 수 있다. 실시예 2내지 실시예 4의 동박도 표면조도값의 편차는 있으나 비교예 1내지 비교예 3의 표면조도값보다 작거나 유사하나 박리강도는 각각 1.30 kgf/cm 이상으로 비교예 1내지 비교예3의 박리강도보다 높은 값을 나타내고 있다.
따라서, 본 발명에 따른 실시예 1 내지 실시예 4의 의 동박을 사용하면, 수지나 활물질등과 같이 제품제조시 타물질과의 밀착성이 높아 공정에서 불량률이 낮고 수율이 높아지며, 표면조도가 낮아 에칭성이 우수하여 미세회로패턴형성도 가능하여 제품신뢰성이 높아지게 된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

Claims (16)

  1. 적어도 하나의 표면에 요철이 형성되고, 상기 요철이 형성된 표면에 미세입자층이 형성된 동박으로서, 상기 요철의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 상기 평균선 아래에 위치하는 하부미세입자보다 많고,
    상기 상부미세입자 및 상기 하부미세입자는 구리(Cu), 철(Fe), 몰리브덴(Mo) 및 코발트(Co) 중 적어도 어느 하나의 금속을 포함하며,
    상기 상부미세입자 및 하부미세입자는 상기 동박을 황산구리; 황산; 및 철(Fe), 몰리브덴(Mo) 및 코발트(Co)을 포함하는 표면처리액에 침지하고 전해하여 형성되되, 상기 표면처리액 중 상기 철(Fe)은 10 내지 30g/L, 몰리브덴(Mo)은 0.5 내지 10g/L, 코발트(Co)는 1 내지 15g/L을 함유하고,
    박리강도가 1.30 내지 1.35 kgf/cm이고, 표면조도 Rz는 5.06 내지 5.92 ㎛이며, 표면조도 Rmax는 6.24 내지 7.37 ㎛인 동박.
  2. 청구항 1에 있어서,
    상기 상부미세입자의 수 및 상기 하부미세입자의 수의 비율은 80:20 내지 100:0인 동박.
  3. 청구항 1에 있어서,
    상기 상부미세입자는 중심점을 연결한 형상이 삼각형인 동박.
  4. 청구항 1에 있어서,
    상기 상부미세입자 및 상기 하부미세입자의 직경은 1 내지 3 ㎛인 동박.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 절연성 기재; 및
    상기 절연성 기재의 일 표면에 부착된 상기 청구항 1 내지 청구항 4 중 어느 한 항에 따른 동박;을 포함하는 전기부품.
  10. 상기 청구항 1 내지 청구항 4 중 어느 한 항에 따른 동박을 포함하는 전지.
  11. 적어도 하나의 표면에 요철이 형성된 동박을 준비하는 단계; 및
    상기 요철이 형성된 표면에 미세입자층을 형성하되, 상기 요철의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 상기 평균선 아래에 위치하는 하부미세입자보다 많도록 미세입자층을 형성하는 단계;를 포함하고,
    상기 상부미세입자 및 상기 하부미세입자는 구리(Cu), 철(Fe), 몰리브덴(Mo) 및 코발트(Co) 중 적어도 어느 하나의 금속을 포함하며,
    상기 미세입자층을 형성하는 단계는,
    상기 동박을 황산구리; 황산; 및 철(Fe), 몰리브덴(Mo) 및 코발트(Co)를 포함하는 금속;을 포함하는 표면처리액에 침지하고 전해하여 상기 요철이 형성된 표면에 미세입자층을 형성하는 단계이되, 상기 표면처리액 중 철(Fe)은 10 내지 30g/L, 몰리브덴(Mo)은 0.5 내지 10g/L, 코발트(Co)는 1 내지 15g/L을 함유하고,
    박리강도가 1.30 내지 1.35 kgf/cm이고, 표면조도 Rz는 5.06 내지 5.92 ㎛이며, 표면조도 Rmax는 6.24 내지 7.37 ㎛인 동박의 표면처리방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 청구항 11에 있어서,
    상기 전해는 20 내지 60 A/dm2에서 1 내지 5 초동안 수행되는 것인 동박의 표면처리방법.
KR1020130166916A 2013-12-30 2013-12-30 동박, 이를 포함하는 전기부품 및 전지 KR101695236B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130166916A KR101695236B1 (ko) 2013-12-30 2013-12-30 동박, 이를 포함하는 전기부품 및 전지
JP2016561983A JP2017508890A (ja) 2013-12-30 2014-12-26 銅箔、これを含む電気部品及び電池
PCT/KR2014/012942 WO2015102323A1 (ko) 2013-12-30 2014-12-26 동박, 이를 포함하는 전기부품 및 전지
CN201480071903.7A CN105874891A (zh) 2013-12-30 2014-12-26 铜箔、包含该铜箔的电气部件以及电池

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166916A KR101695236B1 (ko) 2013-12-30 2013-12-30 동박, 이를 포함하는 전기부품 및 전지

Publications (2)

Publication Number Publication Date
KR20150077944A KR20150077944A (ko) 2015-07-08
KR101695236B1 true KR101695236B1 (ko) 2017-01-11

Family

ID=53493613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166916A KR101695236B1 (ko) 2013-12-30 2013-12-30 동박, 이를 포함하는 전기부품 및 전지

Country Status (4)

Country Link
JP (1) JP2017508890A (ko)
KR (1) KR101695236B1 (ko)
CN (1) CN105874891A (ko)
WO (1) WO2015102323A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399930B1 (ko) * 2017-08-29 2022-05-18 에스케이넥실리스 주식회사 노듈층을 갖는 동박의 제조방법, 이 방법으로 제조된 동박, 이를 포함하는 이차전지용 전극 및 이차전지
CN111031663B (zh) * 2018-10-09 2023-05-05 金居开发股份有限公司 铜箔基板
TWM593711U (zh) * 2019-06-12 2020-04-11 金居開發股份有限公司 進階反轉電解銅箔及其銅箔基板
TWI776168B (zh) * 2019-06-19 2022-09-01 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
JP7392996B2 (ja) * 2019-06-19 2023-12-06 金居開發股▲分▼有限公司 アドバンスド電解銅箔及びそれを適用した銅張積層板
KR102413300B1 (ko) * 2020-12-10 2022-06-27 와이엠티 주식회사 금속박, 이를 포함하는 캐리어 부착 금속박 및 이를 포함하는 인쇄회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842930B1 (ko) * 2006-10-31 2008-07-02 강원대학교산학협력단 리튬 이차 전지용 음극, 및 이를 포함하는 리튬 이차 전지
JP2012033475A (ja) * 2010-06-28 2012-02-16 Furukawa Electric Co Ltd:The 電解銅箔、リチウムイオン二次電池用電解銅箔、該電解銅箔を用いたリチウムイオン二次電池用電極、該電極を使用したリチウムイオン二次電池

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717910B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JPH07202367A (ja) * 1993-12-28 1995-08-04 Japan Energy Corp 印刷回路用銅箔の表面処理方法
JP3739929B2 (ja) * 1998-03-09 2006-01-25 古河サーキットフォイル株式会社 プリント配線板用銅箔及びその製造方法
US6342308B1 (en) * 1999-09-29 2002-01-29 Yates Foil Usa, Inc. Copper foil bonding treatment with improved bond strength and resistance to undercutting
JP3670179B2 (ja) * 1999-11-11 2005-07-13 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔を用いた銅張積層板
WO2004049476A1 (ja) * 2002-11-27 2004-06-10 Mitsui Mining & Smelting Co., Ltd. 非水電解液二次電池用負極集電体およびその製造方法
JP2004244656A (ja) * 2003-02-12 2004-09-02 Furukawa Techno Research Kk 高周波用途対応可能銅箔とその製造方法
JP4027255B2 (ja) * 2003-03-28 2007-12-26 三洋電機株式会社 リチウム二次電池用負極及びその製造方法
JP4653510B2 (ja) * 2005-01-04 2011-03-16 Jx日鉱日石金属株式会社 リチウム2次電池用負極材料
US20110143195A1 (en) * 2009-06-29 2011-06-16 Shuji Ito Negative electrode for lithium ion battery, method for producing the same, and lithium ion battery

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842930B1 (ko) * 2006-10-31 2008-07-02 강원대학교산학협력단 리튬 이차 전지용 음극, 및 이를 포함하는 리튬 이차 전지
JP2012033475A (ja) * 2010-06-28 2012-02-16 Furukawa Electric Co Ltd:The 電解銅箔、リチウムイオン二次電池用電解銅箔、該電解銅箔を用いたリチウムイオン二次電池用電極、該電極を使用したリチウムイオン二次電池

Also Published As

Publication number Publication date
WO2015102323A1 (ko) 2015-07-09
JP2017508890A (ja) 2017-03-30
CN105874891A (zh) 2016-08-17
KR20150077944A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
KR101695236B1 (ko) 동박, 이를 포함하는 전기부품 및 전지
TWI509111B (zh) Surface treatment of electrolytic copper foil, laminated board, and printed wiring board, electronic equipment
TWI699459B (zh) 表面處理銅箔及使用其之積層板、附載體銅箔、印刷配線板、電子機器、以及印刷配線板之製造方法
TWI572747B (zh) Ultra - thin copper foil with carrier and method for manufacturing the same
TWI704048B (zh) 表面處理銅箔及使用其製成的覆銅積層板
CN112204171B (zh) 粗化处理铜箔、贴铜叠层板和印刷电路板
TWI740231B (zh) 表面處理銅箔、附載體銅箔、覆銅層積板及印刷配線板
TWI675748B (zh) 粗糙化處理銅箔,附載體銅箔,銅箔層積板及印刷配線板
WO2021193246A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
JP2011219789A (ja) 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
JP2015124426A (ja) 表面処理銅箔及び積層板
CN111886367A (zh) 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
JP2007146258A (ja) 電解銅箔、プリント配線板および多層プリント配線板
KR20010102562A (ko) 표면처리 동박과 그 표면처리 동박의 제조방법 및 그표면처리 동박을 사용한 동 클래드 적층판
JP6975845B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
CN111757607B (zh) 表面处理铜箔、覆铜层叠板及印制布线板
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI805902B (zh) 表面處理銅箔、覆銅積層板及印刷線路板
JP2927968B2 (ja) 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
TWI808701B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
KR20150077943A (ko) 동박, 이를 포함하는 전기부품 및 전지
KR101400778B1 (ko) 레이저 가공용 동박, 이를 채용한 동부착적층판 및 상기 동박의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4