KR101680082B1 - 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법 - Google Patents

웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법 Download PDF

Info

Publication number
KR101680082B1
KR101680082B1 KR1020100043052A KR20100043052A KR101680082B1 KR 101680082 B1 KR101680082 B1 KR 101680082B1 KR 1020100043052 A KR1020100043052 A KR 1020100043052A KR 20100043052 A KR20100043052 A KR 20100043052A KR 101680082 B1 KR101680082 B1 KR 101680082B1
Authority
KR
South Korea
Prior art keywords
pattern
polymer layer
encapsulant
layer pattern
connection terminal
Prior art date
Application number
KR1020100043052A
Other languages
English (en)
Other versions
KR20110123526A (ko
Inventor
박상욱
김남석
백승덕
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100043052A priority Critical patent/KR101680082B1/ko
Priority to US13/037,159 priority patent/US8779576B2/en
Priority to CN201110128509.0A priority patent/CN102237330B/zh
Publication of KR20110123526A publication Critical patent/KR20110123526A/ko
Application granted granted Critical
Publication of KR101680082B1 publication Critical patent/KR101680082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

재배선 패턴 상에 폴리머 층 형성 공정을 생략할 수 있는 웨이퍼 레벨 패키지 및 그 형성방법이 제공된다.
웨이퍼 레벨 패키지는 재배선패턴 상에 직접 접촉하는 필러를 포함하는 엔캡슐런트 패턴 내에 외부접속단자가 형성된다.
웨이퍼 레벨 패키지의 형성방법은 재배선 패턴 상에 비아홀을 포함하는 엔캡슐런트 패턴을 먼저 형성한 후에, 상기 비아홀 내에 외부 접속단자를 형성한다.

Description

웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법{Wafer level package and methods for fabricating the same}
본 발명은 패키지 및 패키지 형성방법에 관한 것으로서, 특히 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지 형성방법에 관한 것이다.
웨이퍼 상에서 패키지 프로세스가 이루어지는 웨이퍼 레벨 패키지(wafer level package, WLP), 웨이퍼 레벨 제조 패키지(wafer level fabricated packae, WFP) 또는 웨이퍼 칩 스케일 패키지(wafer level chip scale package, WL-CSP)가 차세대 패키지 기술로 개발되고 있다.
한편, 웨이퍼 레벨 패키지는 기존 패키지와 경쟁하기 위하여 패키지 기능의 저하 없이 제조비용을 절감할 수 있는 기술이 요구되고 있다.
이에 따라, 본 발명이 이루고자 하는 기술적 과제는 패키지 기능의 저하 없이 제조비용을 절감할 수 있는 웨이퍼 레벨 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 패키지 기능의 저하 없이 제조비용을 절감할 수 있는 웨이퍼 레벨 패키지의 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 웨이퍼 레벨 패키지가 제공된다.
웨이퍼 레벨 패키지는 반도체 소자 상에 형성된 재배선 패턴; 상기 재배선 패턴 상에 직접 접촉하도록 형성되고, 비아홀을 가지는 제1 엔캡슐런트 패턴; 및 상기 비아홀 내의 상기 재배선 패턴 상에 형성된 외부 접속 단자;를 포함한다.
상기 제1 엔캡슐런트 패턴은 필러(filler)를 포함하는 물질로 구성될 수 있으며, 바람직하게는 필러(filler)를 포함하는 EMC(Epoxy Mold Compound) 또는 필러(filler)를 포함하는 PDMS(Poly Dimethyl Siloxane)으로 구성될 수 있다. 상기 필러는 최대 크기가 30㎛ 이하인 것이 바람직하다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 일 예에 있어서, 상기 외부 접속 단자는 상기 비아홀의 측벽의 상단부와 이격되도록 갭(gap)을 가지면서 상기 비아홀의 측벽과 접촉하며, 그리고 상기 제1 엔캡슐런트 패턴의 상면으로부터 돌출(protrude)될 수 있다. 한편, 상기 외부 접속 단자가 상기 재배선 패턴 상에 단단하게 고정되도록, 상기 제1엔캡슐런트 패턴은 상기 외부 접속 단자를 둘러싸면서 상기 외부 접속 단자와 직접 접촉하며, 그리고 상기 외부 접속 단자는 상기 비아홀의 측벽의 상단부와 이격되어 갭(gap)을 형성할 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 일 예의 다른 측면에 있어서, 상기 갭을 충진하면서 상기 외부 접속 단자의 테두리에 위치하는 제2 엔캡슐런트 패턴을 더 포함하며, 상기 제2 엔캡슐런트 패턴은 상기 제1 엔캡슐런트 패턴을 구성하는 물질보다 수증기가 더 잘 통과하는 성질을 가지는 물질로 구성될 수 있다. 상기 제2 엔캡슐런트 패턴은 상기 외부 접속 단자의 테두리의 전부 또는 일부를 둘러싸도록 위치할 수 있다. 상기 제2 엔캡슐런트 패턴은 PDMS(Poly Dimethyl Siloxane)을 포함하는 물질로 구성될 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 다른 예에 있어서, 상기 비아홀은 상부가 넓고 하부가 좁은 테이퍼(taper) 형상을 가질 수 있다. 한편, 상기 비아홀은 상부에서 하부로 갈수록 좁아지며, 원형의 단면을 가지는 테이퍼 형상을 가질 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 또 다른 예에 있어서, 상기 외부 접속 단자는 솔더 볼 또는 솔더 범프일 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 또 다른 예에 있어서, 상기 웨이퍼 레벨 패키지는 상기 반도체 소자 상에 형성된 칩 패드 및 퓨즈 박스; 및 상기 반도체 소자와 상기 재배선 패턴 사이에서 상기 반도체 소자 상에 순차적으로 형성된 패시베이션층 패턴, 제1 폴리머층 패턴 및 제2 폴리머층 패턴을 더 포함하며, 상기 칩 패드는, 상기 패시베이션층 패턴, 상기 제1 폴리머층 패턴 및 상기 제2 폴리머층 패턴에 의해 노출되어, 상기 재배선 패턴과 직접 접촉하며, 그리고 상기 퓨즈 박스는, 상기 패시베이션층 패턴 및 상기 제1 폴리머층 패턴에 의해 노출되어, 상기 제2 폴리머층 패턴과 직접 접촉할 수 있다. 상기 제2 폴리머층 패턴은 상기 제1 폴리머층 패턴 상에서 상기 제1 폴리머층 패턴의 전면(全面)에 걸쳐 형성될 수 있거나 또는 상기 제2 폴리머층 패턴은 상기 제1 폴리머층 패턴 상에서 상기 퓨즈 박스가 형성된 영역 및 상기 외부 접속 단자가 형성된 영역 상에만 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 웨이퍼 레벨 패키지의 형성 방법이 제공된다.
웨이퍼 레벨 패키지의 형성 방법은 반도체 소자 상에 재배선 패턴을 형성하는 단계; 상기 재배선 패턴 상에 직접 접촉하는 제1 엔캡슐런트 층을 형성하는 단계; 상기 제1 엔캡슐런트 층을 관통하는 비아홀을 형성하여 제1 엔캡슐런트 패턴을 형성하는 단계; 및 상기 비아홀 내의 상기 재배선 패턴 상에, 상기 비아홀의 측벽의 상단부와 이격되도록 갭(gap)을 가지면서 상기 비아홀의 측벽과 접촉하도록, 외부 접속 단자를 형성하는 단계;를 포함하며, 여기에서 상기 제1 엔캡슐런트 패턴을 형성하는 단계는 상기 외부 접속 단자를 형성하는 단계의 이전(以前)이다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 형성 방법의 일 예에 있어서, 상기 외부 접속 단자를 형성하는 단계 이후에, 상기 갭을 충진하면서 상기 외부 접속 단자의 테두리에 제2 엔캡슐런트 패턴을 형성하는 단계;를 더 포함할 수 있다. 여기에서, 상기 제2 엔캡슐런트 패턴은 상기 제1 엔캡슐런트 패턴을 구성하는 제1 물질보다 수증기가 더 잘 통과하는 성질을 가지는 제2 물질로 구성될 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 형성 방법의 일 예의 다른 측면에 있어서, 상기 제1 엔캡슐런트 패턴을 형성하는 단계는 상기 비아홀 근처에 상기 비아홀보다 깊이가 더 얕은 포켓을 상기 제1 엔캡슐런트 층 내에 형성하는 단계; 및 상기 비아홀과 상기 포켓을 연결하며 상기 포켓보다 깊이가 더 얕은 런너를 상기 제1 엔캡슐런트 층 내에 형성하는 단계;를 더 포함할 수 있으며, 상기 런너는 상기 포켓에서 상기 비아홀로 근접할수록, 폭이 점점 좁아질 수 있다. 이 경우, 상기 제2 엔캡슐런트 패턴을 형성하는 단계는 상기 제2 엔캡슐런트 패턴을 구성하는 제2 물질을 액상의 형태로 상기 포켓 상에 디스펜싱(dispensing)하는 단계; 상기 포켓 상의 액상 형태의 상기 제2 물질이 상기 런너를 통하여 상기 갭을 충진하는 단계; 및 큐어링 공정을 진행하여 액상의 상기 제2 물질을 고상으로 상변화시켜 제2 엔캡슐런트 패턴을 형성하는 단계;를 포함할 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 형성 방법의 다른 예에 있어서, 상기 비아홀은 레이저 드릴(laser drill) 공정을 사용하여 상기 재배선 패턴이 노출될 때까지 상기 제1 엔캡슐런트 층을 관통하여 형성될 수 있다.
상기 본 발명에 따른 웨이퍼 레벨 패키지의 형성 방법의 또 다른 예에 있어서, 상기 외부 접속 단자를 형성하는 단계는 솔더 볼을 형성하는 단계를 포함할 수 있다.
본 발명에 따른 웨이퍼 레벨 패키지에 의하면, 재배선 패턴 상의 패턴들의 구성이 단순하면서 동시에 외부 접속 단자를 안정적으로 고정시킬 수 있게 된다.
그리고, 본 발명에 따른 웨이퍼 레벨 패키지에 의하면 증기압에 의해 외부 접속 단자가 이탈하는 현상을 효과적으로 방지할 수 있게 된다.
또한, 본 발명에 따른 웨이퍼 레벨 패키지의 형성방법에 의하면, 공정을 단순화하여 제조비용을 절감하면서 동시에 외부 접속 단자를 안정적으로 고정시킬 수 있게 된다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 2는 도 1의 구성과 비교하기 위한 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 3은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 4는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 5는 외부 접속 단자의 테두리에 위치하는 제2 엔캡슐런트 패턴의 일실시예를 도해하는 상면도이며
도 6은 외부 접속 단자의 테두리에 위치하는 제2 엔캡슐런트 패턴의 다른 실시예를 도해하는 상면도이며
도 7은 제2 엔캡슐런트 패턴이 존재하지 않는 경우 수증기가 빠져 나가는 통로를 도해하는 웨이퍼 레벨 패키지의 단면도이며
도 8은 제2 엔캡슐런트 패턴이 존재하는 경우 수증기가 빠져 나가는 통로를 도해하는 웨이퍼 레벨 패키지의 단면도이며
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 10은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 11은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이며
도 12 내지 19는 본 발명의 기술적 사상에 의한 일 실시예에 따른 웨이퍼 레벨 패키지의 형성방법의 순차적으로 도해하는 단면도들이며
도 20은 제2 엔캡슐런트 패턴을 형성하기 위해 비아홀, 런너 및 포켓을 포함하는 제1 엔캡슐런트 패턴을 도해하는 상면도이며
도 21은 도 20에서 라인 A-A'을 따라 절취한 단면을 도해하는 단면도이며
도 22 및 도 23은 제2 엔캡슐런트 패턴(90)을 형성하는 방법을 순차적으로 도해하는 단면도들이며
도 24 내지 도 26은 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 여러 방향으로 제공되는 제1 엔캡슐런트 패턴을 도해하는 상면도들이며
도 27 내지 34는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 형성방법의 순차적으로 도해하는 단면도들이며
도 35는 클리닝 공정 이전에 제1 엔캡슐런트 층의 잔여물를 촬영한 사진이며
도 36은 클리닝 공정 이후에 제1 엔캡슐런트 층의 잔여물을 제거한 경우를 촬영한 사진이며
도 37 내지 도 39는 블랭킷 롤에서 기판으로 패턴이 전이되는 현상의 메커니즘을 도해하는 개념도들이며
도 40 내지 41은 그라비어 오프셋(Gravure offset) 프린팅 공정에 대한 개념도들이며
도 42 내지 44는 리버스 오프셋(Reverse offset) 프린팅 공정에 대한 개념도들이며 그리고
도 45 내지 47은 플레이트-투-플레이트 오프셋(Plate-to-plate offset) 프린팅 공정에 대한 개념도들이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "상에 직접 접촉하여 " 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 구성요소가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 "층"이라는 용어는, 물체들이 포개져 생기는 구조체의 일부를지칭하기 위하여 사용한다. 따라서, "층"이라는 용어는 물체들의 두께에 의해 의미가 한정되어 해석될 필요는 없다.
제1실시예
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다.
도 1을 참조하면, 반도체 소자(미도시)가 형성된 반도체 기판(10) 상에 재배선 패턴(60)이 배치된다. 반도체 기판(10)은 웨이퍼 기판일 수 있다. 상기 반도체 소자는 반도체 기판(10)의 내부 및/또는 반도체 기판(10)의 상면 상에 형성될 수 있다. 이는 당업자들의 수준에서 명백하므로 이에 대한 상세한 설명은 생략한다. 상기 반도체 소자의 상면에는 칩 패드(21) 및/또는 퓨즈 박스(fuse box, 22)가 형성된다. 칩 패드(21)는 반도체 소자에서 외부 장치로 전기적 신호를 입력 및/또는 출력하기 위하여 형성된 전기적 연결부이다. 퓨즈 박스(22)는 불량 셀(cell)을 대체하는 리페어(repair) 작업을 진행하기 위한 배선 및 이를 둘러싸는 영역을 의미한다.
패시베이션층 패턴(30)이 반도체 소자가 형성된 반도체 기판(10) 상에 형성된다. 패시베이션층 패턴(30)은 칩 패드(21) 및 퓨즈 박스(22)를 덮는 패시베이션 층(미도시)을 먼저 형성한 후, 칩 패드(21) 및 퓨즈 박스(22)가 노출되도록 상기 패시베이션 층의 일부를 제거하여 형성한다.
계속하여, 제1 폴리머층 패턴(40)이 패시베이션층 패턴(30) 상에 형성된다. 제1 폴리머층 패턴(40)은 제1 폴리머층(미도시)을 먼저 형성한 후, 칩 패드(21) 및 퓨즈 박스(22)가 노출되도록 상기 제1 폴리머층의 일부를 제거하여 형성한다.
계속하여, 제2 폴리머층 패턴(50)이 제1 폴리머층 패턴(40) 상에 형성된다. 또한, 제2 폴리머층 패턴(50)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 퓨즈 박스(22)와 직접 접촉하도록 형성된다. 제2 폴리머층 패턴(50)은 칩 패드(21)의 적어도 일부를 노출시키도록 형성된다. 제2 폴리머층 패턴(50)은, 예를 들어, 도 1을 참조하면, 제1 폴리머층 패턴(40)의 전면(全面)에 걸쳐 형성될 수 있다. 이 경우에, 제2 폴리머층 패턴(50)은 퓨즈 박스(22)가 형성된 영역 및 외부 접속 단자(80)이 형성된 영역 상에도 형성될 수 있음은 명확하다.
제1 폴리머층 패턴(40) 및/또는 제2 폴리머층 패턴(50)은 에폭시 레진(epoxy resin)을 포함하여 구성될 수 있다. 또는, 제1 폴리머층 패턴(40) 및/또는 제2 폴리머층 패턴(50)은 PDMS(Poly Dimethyl Siloxane)을 포함하여 구성될 수 있다.
한편, 제2 폴리머층 패턴(50)은 탄성 계수를 나타내는 영 계수(Young's Modulus)가 수 MPa 내지 2 GPa 의 범위를 가질 수 있다. 바람직하게 제2 폴리머층 패턴(50)은 영 계수(Young's Modulus)가 수십 MPa 내지 2백 MPa 의 범위를 가질 수 있다. 제2 폴리머층 패턴(50)의 영 계수는 제1 폴리머층 패턴(40)의 영 계수보다 클 수 있으며, 이 경우 제2 폴리머층 패턴(50)은 제1 폴리머층 패턴(40)에서 발생되는 응력을 완화시켜주는 응력완화층의 역할도 담당할 수 있다.
재배선 패턴(60)이 제2 폴리머층 패턴(50) 상에 형성된다. 도전성의 물질을 포함하여 구성되는 재배선 패턴(60)은 칩 패드(21)과 외부 접속 단자(80)를 서로 전기적으로 연결하게 한다. 또한, 재배선 패턴(60)은 외부 접속 단자(80)를 효율적으로 배치할 수 있게 한다.
제1 엔캡슐런트 패턴(70)이 재배선 패턴(60) 상에 직접 접촉하도록 형성된다. 여기에서, 직접 접촉한다는 것은 제1 엔캡슐런트 패턴(70)과 재배선 패턴(60) 사이에 다른 층이 개재되지 않는다는 것을 의미한다. 예를 들어, 제1 엔캡슐런트 패턴(70)과 재배선 패턴(60) 사이에 추가적인 폴리머층 패턴이 개재되지 않는다.
제1 엔캡슐런트 패턴(70)은 필러(filler)를 포함하는 물질로 구성된다. 바람직하게는 제1 엔캡슐런트 패턴(70)은 필러(filler)를 포함하는 EMC(Epoxy Mold Compound)로 구성된다. 그러나, 제1 엔캡슐런트 패턴(70)을 구성하는 물질은 이에 한정되지 않으며, 필러(filler)를 포함하는 PDMS(Poly Dimethyl Siloxane)으로 구성될 수도 있다.
제1 엔캡슐런트 패턴(70)은 비아홀(도 17의 C를 참조)을 가진다. 상기 비아홀은 제1 엔캡슐런트 패턴(70)을 관통하여 재배선 패턴(60)의 일부가 노출되도록 형성될 수 있다. 상기 비아홀은 상부가 넓고 하부가 좁은 테이퍼(taper) 형상을 가질 수 있다. 바람직하게는, 상기 비아홀은 상부에서 하부로 갈수록 좁아지며, 원형의 단면을 가지는 테이퍼 형상을 가질 수 있다. 그러나, 상기 비아홀의 형상은 이외에도 다양할 수 있으며, 예를 들어, 상기 비아홀은 원기둥 형상을 가질 수 있다.
외부 접속 단자(80)가 상기 비아홀 내의 재배선 패턴(60) 상에 형성된다. 바람직하게는 외부 접속 단자(80)은 솔더 볼(solder ball)일 수 있다. 그러나, 외부 접속 단자(80)는 이에 한정되지 않으며, 예를 들어, 솔더 범프(solder bump)일 수도 있다. 한편, 외부 접속 단자(80)는 제1 엔캡슐런트 패턴(70)의 상면으로부터 돌출(protrude)될 수 있다.
외부 접속 단자(80)는 상기 비아홀의 측벽의 상단부와 이격되도록 갭(gap, G)을 가지면서 상기 비아홀의 측벽과 접촉한다. 즉, 외부 접속 단자(80)가 재배선 패턴(60) 상에 단단하게 고정되도록, 제1 엔캡슐런트 패턴(70)은 외부 접속 단자(80)를 둘러싸면서 외부 접속 단자(80)와 직접 접촉하며, 외부 접속 단자(80)는 상기 비아홀의 측벽의 상단부와 이격되어 갭(G)을 형성한다. 이러한 구성은 상기 비아홀이 상부가 하부보다 넓은 테이퍼 형상을 가지며, 외부 접속 단자(80)가 솔더볼인 경우에 용이하게 구현될 수 있다.
외부 접속 단자(80)와 상기 비아홀의 측벽의 상단부가 이격되는 상기 갭(G)이 발생하는 원인 중의 하나는 제1 엔캡슐런트 패턴(70)이 형성된 이후에 외부 접속 단자(80)가, 예를 들어, 솔더볼이, 형성되기 때문이다. 한편, 제1 엔캡슐런트 패턴(70)이 외부 접속 단자(80)를 둘러싸면서 직접 접촉하기 때문에, 외부 접속 단자(80)는 재배선 패턴(60) 상에 단단하게 고정된다.
본원에 따르면, 제1 엔캡슐런트 패턴(70)을 형성한 이후에, 외부 접속 단자(80)가 형성되어야 한다. 만약, 외부 접속 단자(80)가, 예를 들어, 솔더 볼이, 먼저 형성된 후에 제1 엔캡슐런트 패턴(70)을 형성하게 된다면, 솔더 볼(80)의 부착(attach) 및 리플로우(reflow) 공정에서 솔더 볼(80)이 형성되는 영역 이외에도 솔더가 흘러가 웨팅(wetting)되는 문제점이 발생하기 때문이다. 따라서, 제1 엔캡슐런트 패턴(70)은 외부 접속 단자(80)이 형성되는 영역을 정의(define)하는 역할도 담당하게 된다.
반도체 기판(10)의 하면에는 추가적으로 BSP(Back Side Protection) 막(71)이 형성될 수 있다. BSP 막(71)은 외부로부터 반도체 기판(10)을 보호하기 위해 형성되며, 경우에 따라서는 생략될 수도 있다.
도 2는 도 1의 구성과 비교하기 위한 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다.
도 2를 참조하면, 도 1과 달리, 재배선 패턴(60)과 제1 엔캡슐런트 패턴(75) 사이에 추가적인 폴리머층 패턴(55)이 형성된다. 또한, 제1 엔캡슐런트 패턴(75)와 외부 접속 단자(80) 사이에 갭(gap)이 존재하지 않는다.
만약, 솔더 볼(80)을 먼저 형성한 후에 제1 엔캡슐런트 패턴(75)을 형성하게 된다면, 솔더 볼(80)이 형성되는 영역을 정의(define)하기 위하여 추가적인 폴리머층 패턴(55)이 재배선 패턴(60) 상에 형성되어야 한다. 왜냐하면, 추가적인 폴리머층 패턴(55)이 없다면 솔더 볼(80)을 부착(attach)하고 리플로우(reflow)할 때 솔더 볼(80)이 형성되는 영역 이외에도 솔더가 웨팅(wetting)되는 문제점이 발생하기 때문이다. 그러나, 추가적인 폴리머층 패턴(55)을 형성하는 경우, 추가적인 제조상의 비용이 증가하는 문제점이 발생한다.
추가적인 폴리머층 패턴(55)을 형성한 후 외부 접속 단자(80)를 형성하므로, 외부 접속 단자(80)를 형성한 이후에 제1 엔캡슐런트 패턴(75)을 형성할 수 있다. 따라서, 제1 엔캡슐런트 패턴(75)와 외부 접속 단자(80) 사이에 이격되는 갭(gap)이 존재하지 않게 된다. 이러한 구조에서는, 뒤에서 상세히 설명하겠지만, 수증기압에 의해 외부 접속 단자(80)가 재배선 패턴(60)에서 탈착되는 문제점이 발생한다.
제2실시예
도 3은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다. 도 1과 도 3에서 동일한 부호는 동일한 구성요소를 지칭하며, 따라서 동일한 구성요소에 대한 설명은 도 1에서 이미 언급하여 중복되므로, 여기에서는 생략한다.
도 3을 참조하면, 외부 접속 단자(80)는 상기 비아홀의 측벽의 상단부와 이격되도록 갭(gap, G)을 가지면서 비아홀의 측벽과 접촉한다. 즉, 외부 접속 단자(80)가 재배선 패턴(60) 상에 단단하게 고정되도록, 제1 엔캡슐런트 패턴(70)은 외부 접속 단자(80)를 둘러싸면서 외부 접속 단자(80)와 직접 접촉하며, 외부 접속 단자(80)는 상기 비아홀의 측벽의 상단부와 이격되어 갭(G)을 형성한다.
도 3에서는 상기 갭(G)을 충진하면서 외부 접속 단자(80)의 테두리에 위치하는 제2 엔캡슐런트 패턴(90)을 개시한다.
도 5는 외부 접속 단자의 테두리에 위치하는 제2 엔캡슐런트 패턴의 일실시예를 도해하는 상면도이다. 도 3 및 도 5를 함께 참조하면, 제2 엔캡슐런트 패턴(90)은 상기 갭(G)을 충진하면서 외부 접속 단자(80)의 테두리의 전부를 둘러싸도록 위치할 수 있다. 제2 엔캡슐런트 패턴(90)이 외부 접속 단자(80)의 테두리를 모두 둘러싸므로, 외부 접속 단자(80)이 더 단단하게 고정되는 효과를 기대할 수 있다. 그러나, 경우에 따라서는 제2 엔캡슐런트 패턴이 외부 접속 단자(80)의 테두리의 일부를 둘러싸도록 배치될 수도 있다.
도 6은 외부 접속 단자의 테두리에 위치하는 제2 엔캡슐런트 패턴의 다른 실시예를 도해하는 상면도이다. 도 6을 참조하면, 제2 엔캡슐런트 패턴(96)은 상기 갭(G)을 충진하면서 외부 접속 단자(80)의 테두리의 일부를 둘러싸도록 위치할 수 있다. 제2 엔캡슐런트 패턴(96)은, 예를 들어, 외부 접속 단자(80)의 테두리의 마주보는 두 개의 영역에서, 외부 접속 단자(80)의 테두리의 일부를 둘러싸도록 위치할 수 있다. 도 6에서는 분리된(separate) 제2 엔캡슐런트 패턴(96)들이 두 개로 도시되었지만, 필요에 따라 세 개 이상의 분리된 제2 엔캡슐런트 패턴들로 외부 접속 단자(80)의 테두리의 일부를 둘러싸도록 위치할 수 있다는 것은 본원의 기술적 사상으로부터 명백하다.
다시 도 3으로 돌아와서 설명하면, 제2 엔캡슐런트 패턴(90)은 제1 엔캡슐런트 패턴(70) 패턴을 구성하는 물질보다 수증기가 더 잘 통과하는 성질을 가지는 물질로 구성되는 것이 바람직하다. 예를 들어, 제1 엔캡슐런트 패턴(70)이 필러(filler)를 포함하는 EMC(Epoxy Mold Compound)로 구성된다면, 제2 엔캡슐런트 패턴(90)은 PDMS(Poly Dimethyl Siloxane)을 포함하는 물질로 구성될 수 있다.
일반적으로, 제1 엔캡슐런트 패턴(70)은 반도체 패키지 공정에서 밀봉을 하기 위하여 사용되는 물질로 구성되며, 예를 들어, 고무, 에폭시(epoxy) 계열의 수지, 폴리마이드(polymide) 계열의 수지 중합체 또는 플로라이드(fluoride) 계열의 수지 중합체로 구성될 수 있다. 이러한 물질은 통상적으로 투습성을 가지지 않는 물질이다. 한편, 제2 엔캡슐런트 패턴(90)은 PDMS(Poly Dimethyl Siloxane) 계열의 수지로 구성될 수 있다. PDMS(Poly Dimethyl Siloxane) 계열의 수지는 제1 엔캡슐런트 패턴(70)을 구성하는 물질보다 상대적으로 투습성을 가지는 물질이다.
제2 엔캡슐런트 패턴(90)이 존재하는 경우, 수증기압에 의해 외부 접속 단자(80)가 재배선 패턴(60)에서 탈착되는 것을 방지할 수 있는데 이하에서는 이를 상세하게 설명한다.
먼저, 도 8은 제2 엔캡슐런트 패턴이 존재하는 경우 수증기가 빠져 나가는 통로를 도해하는 웨이퍼 레벨 패키지의 단면도이다. 도 8의 구성은 도 3에서 개시된 구성과 유사하다. 따라서, 제1 엔캡슐런트 패턴(121) 하부에 있는 층(110)은 도 3에 개시된 재배선 패턴(60)일 수 있다.
도 8을 참조하면, 제1 엔캡슐런트 패턴(121) 내에 있던 수증기(150)가 제1 엔캡슐런트 패턴(121) 내의 비아홀의 측벽에서 축적된다(타원 B 참조). 일반적으로 패키지 제조 공정에서 흡습 테스트를 수행하는데, 이 과정에서 제1 엔캡슐런트 패턴(121) 내에 함유되었던 수분이 증기로 변하면서 증기압을 발생시키게 된다.
제2 엔캡슐런트 패턴(122)이 상기 비아홀의 측벽의 상단부와 외부 접속 단자(140) 사이에 이격된 갭을 충진하면서 형성되면, 수증기압을 가지는 수증기(150)는 투습성이 있는 제2 엔캡슐런트 패턴(122)을 통하여 외부로 증발하게 된다(타원 B내의 화살표 참조). 따라서, 제2 엔캡슐런트 패턴(122)이 존재하므로 수증기(150)가 외부 접속 단자(140)을 외부로 밀어내는 힘은 거의 미미하게 된다.
도 7은, 도 8의 구성과 비교하기 위해, 제2 엔캡슐런트 패턴이 존재하지 않는 경우 수증기가 빠져 나가는 통로를 도해하는 웨이퍼 레벨 패키지의 단면도이다. 도 7의 구성은 도 2에서 개시된 구성과 유사하다. 따라서, 제1 엔캡슐런트 패턴(120) 하부에 있는 층(110)은 재배선 패턴일 수 있다. 편의상 추가적인 폴리머층 패턴(도 2의 55)은 생략하였다.
도 7을 참조하면, 제1 엔캡슐런트 패턴(120) 내에 있던 수증기(150)가 제1 엔캡슐런트 패턴(120) 내의 비아홀의 측벽에서 축적된다(타원 A 참조). 일반적으로 패키지 제조 공정에서 흡습 테스트를 수행하는데, 이 과정에서 제1 엔캡슐런트 패턴(120) 내에 함유되었던 수분이 증기로 변하면서 증기압을 발생시키게 된다.
제1 엔캡슐런트 패턴(120) 내의 비아홀의 측벽과 외부 접속 단자(140) 사이에는 갭(gap)이 존재하지 않으므로, 증기압을 가지는 수증기(150)들은 결국 외부 접속 단자(140)을 도 7의 화살표 X2의 방향으로 각각 외부로 밀어낸다. 이러한 X2 방향의 힘들의 합력(resultant force)으로 인하여, 외부 접속 단자(140)은 화살표 X1 방향으로 힘을 받게 되고, 결국 외부 접속 단자(140)는 재배선 패턴(110)으로부터 탈착된다.
다시 도 3으로 돌아와서 요약하면, 제1 엔캡슐런트 패턴(70)과 외부 접속 단자(80) 사이에 갭(gap)이 존재하고, 상기 갭을 충진하면서 투습성을 가지는 제2 엔캡슐런트 패턴(90)이 존재하기 때문에, 증기압을 가지는 수증기에 의해 외부 접속 단자(80)가 재배선 패턴(60)으로부터 탈착되는 문제점을 방지할 수 있다.
한편, 외부 접속 단자(80)은 제1 엔캡슐런트 패턴(70)의 상면으로부터 돌출되는데, 제2 엔캡슐런트 패턴(90)도 갭(G)을 충진하면서 외부 접속 단자(80)를 따라 제1 엔캡슐런트 패턴(70)의 상면으로부터 약간 돌출될 수 있다. 그러나, 제2 엔캡슐런트 패턴(90)의 형상은 필요에 따라 다양하게 변경될 수 있음은 본원의 기술적 사상으로부터 명백하다.
도 4는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다. 도 3과 도 4에서 동일한 부호는 동일한 구성요소를 지칭하며, 따라서 동일한 구성요소에 대한 설명은 도 3에서 이미 언급하여 중복되므로, 여기에서는 생략한다.
도 4를 참조하면, 제2 엔캡슐런트 패턴(95)은 갭(G)을 충진하면서 제1 엔캡슐런트 패턴(70)의 상면과 수평한 평면을 형성할 수 있다. 만약 제2 엔캡슐런트 패턴(95)이 갭(G)을 충진하면서 외부 접속 단자(80)를 따라 제1 엔캡슐런트 패턴(70)의 상면으로부터 신장되어 돌출되는 경우(예를 들어, 도 3 과 같이) 노출되는 외부 접속 단자(80)의 표면적이 감소되어 외부와의 전기적 연결 측면에서 불리할 수 있다. 따라서, 제2 엔캡슐런트 패턴(95)이 갭(G)을 충진하면서 제1 엔캡슐런트 패턴(70)의 상면과 수평한 평면을 형성하는 경우, 이러한 문제점을 미연에 방지할 수 있는 효과를 기대할 수 있다.
제3실시예
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다. 도 9와 도 1에서 동일한 부호는 동일한 구성요소를 지칭하며, 따라서 동일한 구성요소에 대한 설명은 도 1에서 이미 언급하여 중복되므로, 여기에서는 생략한다.
도 9를 참조하면, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에 형성된다. 또한, 제2 폴리머층 패턴(51)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 퓨즈 박스(22)와 직접 접촉하도록 형성된다.
다만, 도 1에서는, 제2 폴리머층 패턴(50)이 제1 폴리머층 패턴(40)의 전면(全面)에 걸쳐 형성되었으나, 이 경우 각 층들 간의 접착력 문제가 발생할 수 있으며 기타 공정상의 문제점들이 발생할 수 있다.
이에 반하여, 도 9에서는, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에서 퓨즈 박스(22)가 형성된 영역 및 외부 접속 단자(80)가 형성된 영역 상에만 형성된다. 따라서, 상기 문제점들을 방지할 수 있는 효과를 기대할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다. 도 10과 도 3에서 동일한 부호는 동일한 구성요소를 지칭하며, 따라서 동일한 구성요소에 대한 설명은 도 3에서 이미 언급하여 중복되므로, 여기에서는 생략한다.
도 10을 참조하면, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에 형성된다. 또한, 제2 폴리머층 패턴(51)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 퓨즈 박스(22)와 직접 접촉하도록 형성된다.
다만, 도 3에서는, 제2 폴리머층 패턴(50)이 제1 폴리머층 패턴(40)의 전면(全面)에 걸쳐 형성되었으나, 이 경우 각 층들 간의 접착력 문제가 발생할 수 있으며 기타 공정상의 문제점들이 발생할 수 있다.
이에 반하여, 도 10에서는, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에서 퓨즈 박스(22)가 형성된 영역 및 외부 접속 단자(80)가 형성된 영역 상에만 형성된다. 따라서, 상기 문제점들을 방지할 수 있는 효과를 기대할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 단면을 도해하는 단면도이다. 도 11과 도 4에서 동일한 부호는 동일한 구성요소를 지칭하며, 따라서 동일한 구성요소에 대한 설명은 도 4에서 이미 언급하여 중복되므로, 여기에서는 생략한다.
도 11을 참조하면, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에 형성된다. 또한, 제2 폴리머층 패턴(51)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 퓨즈 박스(22)와 직접 접촉하도록 형성된다.
다만, 도 4에서는, 제2 폴리머층 패턴(50)이 제1 폴리머층 패턴(40)의 전면(全面)에 걸쳐 형성되었으나, 이 경우 각 층들 간의 접착력 문제가 발생할 수 있으며 기타 공정상의 문제점들이 발생할 수 있다.
이에 반하여, 도 11에서는, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에서 퓨즈 박스(22)가 형성된 영역 및 외부 접속 단자(80)가 형성된 영역 상에만 형성된다. 따라서, 상기 문제점들을 방지할 수 있는 효과를 기대할 수 있다.
제4실시예
도 12 내지 19는 본 발명의 기술적 사상에 의한 일 실시예에 따른 웨이퍼 레벨 패키지의 형성방법의 순차적으로 도해하는 단면도들이다.
먼저 도 12를 참조하면, 반도체 기판(10) 상에 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)을 순차적으로 형성한다. 반도체 기판(10)은 웨이퍼 기판일 수 있다. 반도체 소자(미도시)는 반도체 기판(10)의 내부 및/또는 반도체 기판(10)의 상면 상에 형성될 수 있다. 이는 당업자들의 수준에서 명백하므로 이에 대한 상세한 설명은 생략한다. 상기 반도체 소자 상에는 칩 패드(21) 및/또는 퓨즈 박스(fuse box, 22)가 형성된다. 칩 패드(21)는 반도체 소자에서 외부 장치로 전기적 신호를 입력 및/또는 출력하기 위하여 형성된 전기적 연결부이다. 퓨즈 박스(22)는 불량 셀(cell)을 대체하는 리페어(repair) 작업을 진행하기 위한 배선 및 이를 둘러싸는 영역을 의미한다.
패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)은 칩 패드(21) 및 퓨즈 박스(22)를 노출하도록 형성될 수 있다. 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)은 포토 리소그래피 공정을 사용하여 형성될 수 있다. 다만, 포토리소그래피 공정은 고비용의 공정이므로, 이를 대신하여 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)은 스텐실 프린팅(stencil printing) 공정, 스크린 프린팅(screen printing) 공정, 잉크-젯(ink-jet) 프린팅 공정, 롤 오프셋(roll offset) 프린팅 공정, 에어-젯(air-jet) 공정 등의 저비용의 공정을 사용하여 형성될 수도 있다. 그리고 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)은 후속 열처리 공정에 의해 경화될 수 있다.
계속하여 도 13을 참조하면, 제2 폴리머층 패턴(50)을 제1 폴리머층 패턴(40) 상에서 제1 폴리머층 패턴(40)의 전면(全面)에 걸쳐 형성한다. 그리고, 제2 폴리머층 패턴(50)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 퓨즈 박스(22)와 직접 접촉하도록 형성된다. 또한, 제2 폴리머층 패턴(50)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 칩 패드(21)와 직접 접촉하도록 형성된다.
후속 공정에서 형성되는 외부 접속 단자(80)의 결합 신뢰성(joint reliability) 개선을 위해서, 패키지 외부에서 인가되는 응력(stress)을 제2 폴리머층 패턴(50)이 잘 흡수할 수 있도록 제2 폴리머층 패턴(50)은 높은 탄성을 가질 수 있다.
제2 폴리머층 패턴(50)은 에폭시 레진(epoxy resin)을 포함하여 구성될 수 있다. 또는 제2 폴리머층 패턴(50)은PDMS(Poly Dimethyl Siloxane)을 포함하여 구성될 수 있다.
제2 폴리머층 패턴(50)은 포토 리소그래피 공정을 사용하여 형성될 수 있다. 다만, 포토 리소그래피 공정은 고비용의 공정이므로, 이를 대신하여 스텐실 프린팅(stencil printing) 공정, 스크린 프린팅(screen printing) 공정, 잉크-젯(ink-jet) 프린팅 공정, 롤 오프셋(roll offset) 프린팅 공정, 에어-젯(air-jet) 공정 등의 저비용의 공정을 사용할 수도 있다. 그리고 제2 폴리머층 패턴(50)은 후속 열처리 공정에 의해 경화될 수 있다.
앞에서 제1 폴리머층 패턴(40) 및/또는 제2 폴리머층 패턴(50)은 롤 오프셋(roll offset) 프린팅 공정을 사용하여 형성될 수 있다고 설명하였다. 롤 오프셋 프린팅 공정은 PDMS(Poly Dimethyl Siloxane) 재질의 소프트(soft)한 재질의 롤(roll)을 이용하여 기판(substrate)에 패턴을 전사하는 공정으로서, 상세하게는 그라비어 오프셋(Gravure offset) 프린팅 공정, 리버스 오프셋(Reverse offset) 프린팅 공정, 플레이트-투-플레이트 오프셋(Plate-to-plate offset) 프린팅 공정의 3가지 방법으로 분류될 수 있다. 도 37 내지 도 47은 롤 오프셋(roll offset) 프린팅 공정을 상세하게 설명한다.
도 40 내지 41은 그라비어 오프셋(Gravure offset) 프린팅 공정에 대한 개념도들이다.
먼저 도 40을 참조하면, 그라비어 롤(Gravure Roll, 310)의 홈(311)에 공급부(200)를 통하여 액상의 물질(211)을 충진한다. 예를 들어, 상기 액상의 물질(211)은 액상의 에폭시 물질일 수 있다. 그라비어 롤(310)의 홈(311)이외의 부분에 도포되는 액상의 물질은 블레이드(201)를 사용하여 제거한다. 도 40에서는 그라비어 롤(310)은 예를 들어, 반시계 방향으로 회전하면서 홈(311)에 액상의 물질(211)을 계속하여 충진한다.
한편, 그라비어 롤(310)에 블랭킷 롤(blanket roll, 400)이 맞닿아, 예를 들어, 시계 방향으로, 회전한다. 블랭킷 롤(400)의 외주부에는 블랭킷 시트(410)가 블랭킷 롤(400)을 둘러싼다. 블랭킷 시트(410)는 PDMS(Poly Dimethyl Siloxane)을 포함하여 구성될 수 있다. PDMS(Poly Dimethyl Siloxane)는 탄성을 가지는 물질로서 낮은 표면 에너지(18 dyn/cm)를 가질 수 있다.
그라비어 롤(310)과 블랭킷 롤(400)이 맞닿는 부분에서, 그라비어 롤(310)의 홈(311)에 충진된 액상의 물질(211)이 탈착되어 블랭킷 롤(400)의 외주부를 둘러싸는 블랭킷 시트(410)로 부착되어 제1 패턴(212)을 형성한다. 이러한 탈부착 현상은 액상의 물질(211)을 구성하는 에폭시의 표면 에너지가35 dyn/cm이고, 블랭킷 시트(410)를 구성하는 PDMS(Poly Dimethyl Siloxane)의 표면 에너지가 18 dyn/cm이기 때문에 기인한다.
계속하여 도 41을 참조하면, 블랭킷 롤(400)이 기판(190)과 맞닿아 회전한다. 이 때, 블랭킷 롤(400)의 외주부를 둘러싸는 블랭킷 시트(410) 상의 제1 패턴(212)이 탈착되어 기판(190) 상으로 부착되어 제2 패턴(213)을 형성한다. 기판(190)은 도 1 내지 도 36에서 설명한 반도체 기판(10), 패시베이션층 패턴(30), 제1 폴리머층 패턴(40) 또는 제2 폴리머층 패턴(50) 중 하나일 수 있다. 또한, 제2 패턴(213)은 도 1 내지 도 36에서 설명한 패시베이션층 패턴(30), 제1 폴리머층 패턴(40), 제2 폴리머층 패턴(50) 또는 재배선 패턴(60) 중 하나일 수 있다.
블랭킷 롤에서 기판으로 패턴이 전이되는 현상이 나타나는 메커니즘은 도 37 내지 도 39를 참조하여 설명된다.
먼저, 도 37을 참조하면, PDMS(Poly Dimethyl Siloxane)으로 구성된 블랭킷 시트(410) 상에 액상의 물질(250)이 부착된다. 액상의 물질(250)은 솔벤트(solvent)를 포함하여 구성되는 물질이며, 예를 들어, 액상의 에폭시 물질일 수 있다. 도 37에서의 액상의 물질(250)은, 예를 들어, 도 40에서는 제1 패턴(212+)에 해당한다.
계속하여 도 38을 참조하면, PDMS(Poly Dimethyl Siloxane)으로 구성된 블랭킷 시트(410)는 액상의 물질(250)의 솔벤트(solvent)를 흡수한다. 따라서, 블랭킷 시트(410) 상의 액상의 물질(250)은 솔벤트가 없는 고상의 경계부(251)와 액상의 잔류부(252)로 변환된다. 솔벤트가 없는 고상의 경계부(251)로 인하여 액상의 잔류부(252)와 블랭킷 시트(410)은 서로간의 접착력이 약화된다. 도 38에서의 솔벤트가 없는 고상의 경계부(251)와 액상의 잔류부(252)는, 예를 들어, 도 41에서는 제1 패턴(212)에 해당한다.
계속하여 도 39를 참조하면, 액상의 잔류부(252)와 기판(190)를 접촉하게 하면, 액상의 잔류부(252)는 블랭킷 시트(410)보다 기판(190)과의 접착력이 더 좋으므로, 액상의 잔류부(252)는 블랭킷 시트(410)과 탈착되어 기판(190)으로 부착된다. 도 39에서의 액상의 잔류부(252)는, 예를 들어, 도 41에서는 제2 패턴(213)에 해당한다.
도 42 내지 44는 리버스 오프셋(Reverse offset) 프린팅 공정에 대한 개념도들이다.
먼저, 도 42를 참조하면, 블랭킷 롤(400)의 외주부를 블랭킷 시트(410)가 둘러싼다. 블랭킷 시트(410)은 PDMS(Poly Dimethyl Siloxane)으로 구성될 수 있다. 회전하는 블랭킷 롤(400) 상에 공급부(200)를 통하여 액상의 물질(221)을 공급하면, 블랭킷 시트(410) 상에 액상의 물질(221)이 도포된다.
계속하여, 도 43을 참조하면, 리버스 패턴 플레이트(reverse pattern plate, 310) 상에 리버스 패턴(320)이 형성된다. 리버스 패턴 플레이트(310) 상에 도 42에 개시된 블랭킷 롤(400)을 접촉하여 회전시키면, 리버스 패턴(320)과 접촉하는 액상의 물질(221)의 일부(223)는 블랭킷 시트(410)에서 탈착되어 리버스 패턴(320) 상으로 부착되고, 리버스 패턴(320)과 접촉하지 않는 액상의 물질(221)의 나머지 일부(222)는 제1패턴(222)으로 형성된다.
이는, 액상의 물질(221)이 액상의 에폭시 물질로 구성되며, 블랭킷 시트(410)이 PDMS(Poly Dimethyl Siloxane)으로 구성되며, 리버스 패턴(320)이 글래스(glass)로 구성되는 경우 상호간의 접착력의 차이로 인하여 구현될 수 있다.
계속하여 도 44를 참조하면, 블랭킷 롤(400)이 기판(190)과 맞닿아 회전한다. 이 때, 블랭킷 롤(400)의 외주부를 둘러싸는 블랭킷 시트(410) 상의 제1 패턴(222)이 탈착되어 기판(190) 상으로 부착되어 제2 패턴(224)을 형성한다. 기판(190)은 도 1 내지 도 36에서 설명한 반도체 기판(10), 패시베이션층 패턴(30), 제1 폴리머층 패턴(40) 또는 제2 폴리머층 패턴(50) 중 하나일 수 있다. 또한, 제2 패턴(224)은 도 1 내지 도 36에서 설명한 패시베이션층 패턴(30), 제1 폴리머층 패턴(40), 제2 폴리머층 패턴(50) 또는 재배선 패턴(60) 중 하나일 수 있다.
블랭킷 롤에서 기판으로 패턴이 전이되는 현상이 나타나는 메커니즘은 도 37 내지 도 39를 참조하여 설명될 수 있으며, 이에 대한 부분은 상기 그라비어 오프셋(Gravure offset) 프린팅 공정을 설명하면서 기술되었으므로, 여기에서는 생략한다.
도 45 내지 47은 플레이트-투-플레이트 오프셋(Plate-to-plate offset) 프린팅 공정에 대한 개념도들이다.
먼저, 도 45를 참조하면, 제1플레이트(510)의 홈(511)에 공급부(200)를 통하여 액상의 물질(231)을 충진한다. 예를 들어, 상기 액상의 물질(231)은 액상의 에폭시 물질일 수 있다. 제1플레이트(510)의 홈(511) 이외의 부분에 도포되는 액상의 물질은 블레이드(201)를 사용하여 제거한다.
계속하여, 도 46을 참조하면, 제1플레이트(510) 상에 블랭킷 롤(400)을 접촉하여 회전시킨다. 블랭킷 롤(400)의 외주부를 블랭킷 시트(410)가 둘러싼다. 블랭킷 시트(410)은 PDMS(Poly Dimethyl Siloxane)으로 구성될 수 있다. 제1플레이트(510)의 홈(511)에 충진된 액상의 물질(231)이 블랭킷 시트(410)와 접촉하면, 상호간의 접착력 차이로 인하여, 제1플레이트(510)의 홈(511)에 충진된 액상의 물질(231)이 블랭킷 시트(410) 상으로 부착되어 제1패턴(232)가 형성된다.
도 47을 참조하면, 블랭킷 롤(400)이 기판(190)과 맞닿아 회전한다. 이 때, 블랭킷 롤(400)의 외주부를 둘러싸는 블랭킷 시트(410) 상의 제1 패턴(232)이 탈착되어 기판(190) 상으로 부착되어 제2 패턴(233)을 형성한다. 기판(190)은 도 1 내지 도 36에서 설명한 반도체 기판(10), 패시베이션층 패턴(30), 제1 폴리머층 패턴(40) 또는 제2 폴리머층 패턴(50) 중 하나일 수 있다. 또한, 제2 패턴(233)은 도 1 내지 도 36에서 설명한 패시베이션층 패턴(30), 제1 폴리머층 패턴(40), 제2 폴리머층 패턴(50) 또는 재배선 패턴(60) 중 하나일 수 있다.
블랭킷 롤에서 기판으로 패턴이 전이되는 현상이 나타나는 메커니즘은 도 37 내지 도 39를 참조하여 설명될 수 있으며, 이에 대한 부분은 상기 그라비어 오프셋(Gravure offset) 프린팅 공정을 설명하면서 기술되었으므로, 여기에서는 생략한다.
지금까지 롤 오프셋(roll offset) 프린팅 공정에 대하여 설명하였으며, 다시 도 13을 참조하면, 제2 폴리머층 패턴(50)은 탄성 계수를 나타내는 영 계수(Young's Modulus)가 수 MPa 내지 2 GPa 의 범위를 가질 수 있다. 바람직하게 제2 폴리머층 패턴(50)은 영 계수(Young's Modulus)가 수십 MPa 내지 2백 MPa 의 범위를 가질 수 있다. 제2 폴리머층 패턴(50)은 적어도 칩 패드(21)의 일부가 노출되도록 형성될 수 있다.
계속하여 도 14를 참조하면, 재배선 패턴(60)이 제2 폴리머층 패턴(50) 상에 형성된다. 재배선 패턴(60)의 일부는 칩 패드(21)와 직접 접촉할 수 있다.
계속하여 도 15를 참조하면, 반도체 기판(10)의 하면에는 추가적으로 BSP(Back Side Protection) 막(71)이 형성될 수 있다. BSP 막(71)은 외부로부터 반도체 기판(10)을 보호하기 위해 형성되며, 경우에 따라서는 생략될 수도 있다.
계속하여 도 16을 참조하면, 재배선 패턴(60) 상에 직접 접촉하는 제1 엔캡슐런트 층(70')을 형성한다. 제1 엔캡슐런트 층(70')은 반도체 패키지 공정에서 밀봉을 하기 위하여 사용되는 물질로 구성되며, 예를 들어, 고무, 에폭시(epoxy) 계열의 수지, 폴리마이드(polymide) 계열의 수지 중합체 또는 플로라이드(fluoride) 계열의 수지 중합체로 구성될 수 있다. 이러한 물질은 통상적으로 투습성을 가지지 않는 물질이다. 바람직하게는 제1 엔캡슐런트 층(70')은 필러(filler)를 포함하는 물질로 구성될 수 있다. 상기 필러(filler)가 포함되면 외부로부터의 충격에 대한 내구성이 강화되는 효과를 기대할 수 있다. 예를 들어, 제1 엔캡슐런트 층(70')은 필러(filler)를 포함하는 EMC(Epoxy Mold Compound)로 구성될 수 있다. 또는 제1 엔캡슐런트 층(70')은 필러(filler)를 포함하는 PDMS(Poly Dimethyl Siloxane)으로 구성될 수도 있다.
계속하여 도 17을 참조하면, 제1 엔캡슐런트 층(70')을 관통하는 비아홀(C)을 형성하여 제1 엔캡슐런트 패턴(70)을 형성한다. 비아홀(C)은 레이저 드릴(laser drill) 공정을 사용하여 재배선 패턴(60)이 노출될 때까지 제1 엔캡슐런트 층(70')을 관통하여 형성하는 것이 바람직하다. 비아홀(C)은 상부가 넓고 하부가 좁은 테이퍼(taper) 형상을 가질 수 있다. 바람직하게는, 비아홀(C)은 상부에서 하부로 갈수록 좁아지며, 원형의 단면을 가지는 테이퍼 형상을 가질 수 있다. 그러나, 비아홀(C)의 형상은 이외에도 다양할 수 있으며, 예를 들어, 비아홀(C)은 원기둥 형상을 가질 수 있다. 제1 엔캡슐런트 층(70')이 필러(filler)를 포함하는 EMC(Epoxy Mold Compound)로 구성되는 경우, 상기 필러의 크기가 크면 레이저 드릴 공정으로 상기 필러가 잘 제거되지 않고 잔류하는 문제점이 발생할 수 있다. 따라서, 상기 필러의 최대 크기는 30㎛ 이하인 것이 바람직하다.
한편, 레이저 드릴 공정에 의해 제1 엔캡슐런트 층(70')의 잔여물(residue)이 재배선 패턴(60) 상에 남아 있을 수 있기 때문에 이를 제거하기 위하여 별도의 클리닝(cleaning) 공정이 필요할 수 있다. 상기 클리닝 공정은 습식 케미컬 방식 및/또는 건식 식각 방식에 의할 수 있다. 상기 건식 식각 방식은 플라즈마를 이용하여 수행될 수 있다. 습식 케미컬 방식 및/또는 건식 식각 방식으로 제1 엔캡슐런트 층(70')의 잔여물(residue)을 제거하는 공정은 초음파 세척 단계를 추가적으로 더 포함할 수도 있다. 상기 초음파 세척은 울트라소닉(ultrasonic) 또는 메가소닉(megasonic) 방식으로 수행될 수 있다.
도 35는 클리닝 공정 이전에 제1 엔캡슐런트 층의 잔여물를 촬영한 사진이며, 도 36은 클리닝 공정 이후에 제1 엔캡슐런트 층의 잔여물을 제거한 경우를 촬영한 사진이다.
도 35 및 36을 참조하면, 재배선 패턴(60) 상에 잔류하는 잔여물들이 세정 공정에 의하여 완전하게 제거되는 것을 확인할 수 있다. 비전도성인 상기 잔여물이 재배선 패턴(60) 상에 잔류하게 되면 전기적 특성이 열화되는 문제점이 발생하므로, 상기 세정 공정은 상기 문제점을 극복하는 데 있어서 효과적이다.
계속하여 도 18을 참조하면, 외부 접속 단자(80)를 비아홀(C) 내의 재배선 패턴(60) 상에 형성한다. 바람직하게는 외부 접속 단자(80)은 솔더 볼일 수 있다. 외부 접속 단자(80)는 비아홀(C)의 측벽의 상단부와 이격되도록 갭(gap)을 가지면서 비아홀(C)의 측벽과 접촉한다. 즉, 외부 접속 단자(80)가 재배선 패턴(60) 상에 단단하게 고정되도록, 제1 엔캡슐런트 패턴(70)은 외부 접속 단자(80)를 둘러싸면서 외부 접속 단자(80)와 직접 접촉하며, 외부 접속 단자(80)는 상기 비아홀의 측벽의 상단부와 이격되어 갭(G)을 형성한다. 이러한 구성은 상기 비아홀이 상부가 하부보다 넓은 테이퍼 형상을 가지며, 외부 접속 단자(80)가 솔더볼인 경우에 용이하게 구현될 수 있다. 외부 접속 단자(80)와 상기 비아홀의 측벽의 상단부가 이격되는 상기 갭(G)이 발생하는 원인 중의 하나는 제1 엔캡슐런트 패턴(70)이 형성된 이후에 외부 접속 단자(80)가, 예를 들어, 솔더볼이, 형성되기 때문이다. 한편, 제1 엔캡슐런트 패턴(70)이 외부 접속 단자(80)를 둘러싸면서 직접 접촉하기 때문에, 외부 접속 단자(80)는 재배선 패턴(60) 상에 단단하게 고정된다. 제1 엔캡슐런트 패턴(70)을 형성한 이후에, 외부 접속 단자(80)가 형성되어야 한다. 만약, 외부 접속 단자(80)가, 예를 들어 솔더 볼이, 먼저 형성된 후에 제1 엔캡슐런트 패턴(70)을 형성하게 된다면, 솔더 볼(80)을 부착(attach)하고 리플로우(reflow)할 때 솔더 볼(80)이 형성되는 영역 이외에도 솔더가 흘러가서 웨팅(wetting)되는 문제점이 발생하기 때문이다. 따라서, 제1 엔캡슐런트 패턴(70)은 외부 접속 단자(80)이 형성되는 영역을 정의(define)하는 역할도 담당하게 된다.
계속하여 도 19을 참조하면, 상기 갭(G)을 충진하면서 외부 접속 단자(80)의 테두리에 위치하는 제2 엔캡슐런트 패턴(90)을 형성한다. 제2 엔캡슐런트 패턴(90)은 제1 엔캡슐런트 패턴(70) 패턴을 구성하는 물질보다 수증기가 더 잘 통과하는 성질을 가지는 물질로 구성되는 것이 바람직하다. 예를 들어, 제1 엔캡슐런트 패턴(70)이 필러(filler)를 포함하는 EMC(Epoxy Mold Compound)로 구성된다면, 제2 엔캡슐런트 패턴(90)은 PDMS(Poly Dimethyl Siloxane)을 포함하는 물질로 구성될 수 있다.
이하에서는 제2 엔캡슐런트 패턴(90)을 형성하는 방법을 상세하게 설명한다.
도 20은 제2 엔캡슐런트 패턴을 형성하기 위해 비아홀, 런너 및 포켓을 포함하는 제1 엔캡슐런트 패턴을 도해하는 상면도이고, 도 21은 도 20에서 라인 A-A'을 따라 절취한 단면을 도해하는 단면도이다.
도 20 및 21을 참조하면, 제1 엔캡슐런트 패턴(70)은 그 내에 비아홀(C), 포켓(P) 및 런너(R)를 포함하도록 형성된다. 비아홀(C)은 외부 접속 단자(80)가 형성될 영역을 포함한다. 비아홀(C)의 근처에 비아홀(C)의 깊이(D1)보다 더 얕은 깊이(D3)를 가지는 포켓(P)이 형성된다. 또한 비아홀(C)과 포켓(P)을 연결하며, 포켓(P)의 깊이(D3)보다 더 얕은 깊이(D2)를 가지는 런너(R)가 형성된다. 런너(R)는 포켓(P)에서 비아홀(C)로 근접할수록 폭이 점점 더 좁아지는 것이 바람직하다.
도 22 및 도 23은 제2 엔캡슐런트 패턴(90)을 형성하는 방법을 순차적으로 도해하는 단면도들이다.
먼저 도 22를 참조하면, 제2 엔캡슐런트 패턴(90)을 구성하는 제2 물질을 액상의 형태로 포켓(P) 상에 디스펜싱(dispensing)하는 단계가 도시된다. 디스펜싱부(200)로부터 액상의 제2 물질(99)이 Y 방향으로 포켓(P) 상에 제공된다. 계속하여, 포켓(P) 상에 위치하는 액상의 제2 물질(99)은 모세관 효과(Capillary Effect)에 의하여 런너(R)를 통하여 비아홀(C) 내의 갭(G)을 충진한다.
계속하여 도 23을 참조하면, 큐어링 공정을 진행하여 액상의 제2 물질(99)을 고상으로 상변화시켜 외부 접속 단자(80)의 테두리에 위치하는 제2 엔캡슐런트 패턴(90)을 형성한다.
한편, 도 20에서는 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 한 방향으로만 제공되는 경우를 도시하였지만, 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 여러 방향으로 제공될 수 있다는 것은 본원의 기술적 사상으로부터 명백하다.
도 24 내지 도 26은 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 여러 방향으로 제공되는 제1 엔캡슐런트 패턴을 도해하는 상면도들이다.
도 24를 참조하면, 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 180도의 간격으로 이격되어 두 방향으로 제공되는 경우를 도해한다.
도 25를 참조하면, 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 120도의 간격으로 이격되어 세 방향으로 제공되는 경우를 도해한다.
도 26를 참조하면, 비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 90도의 간격으로 이격되어 네 방향으로 제공되는 경우를 도해한다.
비아홀(C) 주변에 포켓(P) 및 런너(R)의 쌍이 비아홀(C) 주변에 여러 방향으로 제공되는 것은, 포켓(P) 상에 제공되는 액상의 제2 물질(도 22의 99)이 모세관 효과에 의하여 런너(R)를 통하여 비아홀(C) 내의 갭을 충진하는 과정에서, 충진의 속도가 낮거나 충진의 정도가 충분하지 않은 경우에, 갭(G)의 충진을 효과적으로 수행하기 위함이다.
제5실시예
도 27 내지 34는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 웨이퍼 레벨 패키지의 형성방법의 순차적으로 도해하는 단면도들이다. 도 27 내지 34의 부호와 도 12 내지 19의 부호가 동일한 경우 각각 동일한 구성요소를 지칭하며, 따라서 동일한 구성요소에 대한 설명은 도 12 내지 19에서 이미 언급하여 중복되므로, 여기에서는 생략한다.
도 27 내지 34를 참조하면, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에 형성된다. 또한, 제2 폴리머층 패턴(51)은 패시베이션층 패턴(30) 및 제1 폴리머층 패턴(40)에 의해 노출된 퓨즈 박스(22)와 직접 접촉하도록 형성된다.
다만, 도 12 내지 19에서는, 제2 폴리머층 패턴(50)이 제1 폴리머층 패턴(40)의 전면(全面)에 걸쳐 형성되었으나, 이 경우 각 층들 간의 접착력 문제가 발생할 수 있으며 기타 공정상의 문제점들이 발생할 수 있다.
이에 반하여, 도 27 내지 34에서는, 제2 폴리머층 패턴(51)이 제1 폴리머층 패턴(40) 상에서 퓨즈 박스(22)가 형성된 영역 및 외부 접속 단자(80)가 형성된 영역 상에만 형성된다. 따라서, 상기 문제점들을 방지할 수 있는 효과를 기대할 수 있다.
제2 폴리머층 패턴(51)은 포토 리소그래피 공정을 사용하여 형성될 수 있다. 다만, 포토 리소그래피 공정은 고비용의 공정이므로, 이를 대신하여 스텐실 프린팅(stencil printing) 공정, 스크린 프린팅(screen printing) 공정, 잉크-젯(ink-jet) 프린팅 공정, 롤 오프셋(roll offset) 프린팅 공정, 에어-젯(air-jet) 공정 등의 저비용의 공정을 사용할 수도 있다. 그리고 제2 폴리머층 패턴(51)은 후속 열처리 공정에 의해 경화될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
30 : 패시베이션 층 패턴
40 : 제1 폴리머층 패턴
50 : 제2 폴리머층 패턴
60 : 재배선 패턴
70 : 제1 엔캡슐런트 패턴
80 : 외부 접속 단자

Claims (35)

  1. 반도체 소자 상에 형성된 재배선 패턴
    상기 재배선 패턴 상에 직접 접촉하도록 형성되고, 비아홀을 가지는 제1 엔캡슐런트 패턴
    상기 비아홀 내의 상기 재배선 패턴 상에 형성된 외부 접속 단자
    상기 반도체 소자 상에 형성된 칩 패드 및 퓨즈 박스 및
    상기 반도체 소자와 상기 재배선 패턴 사이에서 상기 반도체 소자 상에 순차적으로 형성된 패시베이션층 패턴, 제1 폴리머층 패턴 및 제2 폴리머층 패턴을 포함하며,
    상기 칩 패드는, 상기 패시베이션층 패턴, 상기 제1 폴리머층 패턴 및 상기 제2 폴리머층 패턴에 의해 노출되어, 상기 재배선 패턴과 직접 접촉하며,그리고
    상기 퓨즈 박스는, 상기 패시베이션층 패턴 및 상기 제1 폴리머층 패턴에 의해 노출되어, 상기 제2 폴리머층 패턴과 직접 접촉하고,
    상기 외부 접속 단자는, 상기 비아홀의 측벽의 상단부와 이격되도록 갭(gap)을 가지면서 상기 비아홀의 측벽과 접촉하며,
    상기 갭을 충진하면서 상기 외부 접속 단자의 테두리에 위치하는 제2 엔캡슐런트 패턴을 더 포함하고,
    상기 외부 접속 단자는, 상기 제1 엔캡슐런트 패턴의 상면 및 상기 제2 엔캡슐런트 패턴의 상면으로부터 돌출(protrude)되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 외부 접속 단자가 상기 재배선 패턴 상에 단단하게 고정되도록, 상기 제1 엔캡슐런트 패턴은 상기 외부 접속 단자를 둘러싸면서 상기 외부 접속 단자와 직접 접촉하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 비아홀은 상부가 넓고 하부가 좁은 테이퍼(taper) 형상을 가지는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  9. 제1항에 있어서,
    상기 비아홀은 상부에서 하부로 갈수록 좁아지며, 원형의 단면을 가지는 테이퍼(taper) 형상을 가지는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    상기 제2 폴리머층 패턴은 상기 제1 폴리머층 패턴 상에서 상기 제1 폴리머층 패턴의 전면(全面)에 걸쳐 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  14. 제1항에 있어서,
    상기 제2 폴리머층 패턴은 상기 제1 폴리머층 패턴보다 영 계수(Young's Modulus)가 더 큰 물질로 구성되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  15. 삭제
  16. 삭제
  17. 제1항에 있어서,
    상기 제2 엔캡슐런트 패턴은 상기 제1 엔캡슐런트 패턴을 구성하는 물질보다 수증기가 더 잘 통과하는 성질을 가지는 물질로 구성되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  18. 제1항에 있어서,
    상기 제2 엔캡슐런트 패턴은 상기 외부 접속 단자의 테두리의 전부 또는 일부를 둘러싸도록 위치하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  19. 삭제
  20. 제1항에 있어서,
    상기 제2 폴리머층 패턴은 상기 제1 폴리머층 패턴 상에서 상기 퓨즈 박스가 형성된 영역 및 상기 외부 접속 단자가 형성된 영역 상에만 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020100043052A 2010-05-07 2010-05-07 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법 KR101680082B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100043052A KR101680082B1 (ko) 2010-05-07 2010-05-07 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US13/037,159 US8779576B2 (en) 2010-05-07 2011-02-28 Wafer level package and methods of fabricating the same
CN201110128509.0A CN102237330B (zh) 2010-05-07 2011-05-09 晶片级封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043052A KR101680082B1 (ko) 2010-05-07 2010-05-07 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법

Publications (2)

Publication Number Publication Date
KR20110123526A KR20110123526A (ko) 2011-11-15
KR101680082B1 true KR101680082B1 (ko) 2016-11-29

Family

ID=44901413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043052A KR101680082B1 (ko) 2010-05-07 2010-05-07 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법

Country Status (2)

Country Link
US (1) US8779576B2 (ko)
KR (1) KR101680082B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8362612B1 (en) * 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8557629B1 (en) * 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9355978B2 (en) 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US8765531B2 (en) * 2012-08-21 2014-07-01 Infineon Technologies Ag Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement
US9313881B2 (en) * 2013-01-11 2016-04-12 Qualcomm Incorporated Through mold via relief gutter on molded laser package (MLP) packages
KR20140139332A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
FR3006807A1 (fr) * 2013-06-06 2014-12-12 St Microelectronics Crolles 2 Procede de realisation d'au moins une liaison traversante electriquement conductrice avec dissipation thermique amelioree, et structure integree tridimensionnelle correspondante
US9196529B2 (en) 2013-09-27 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor devices
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9379075B2 (en) * 2014-01-28 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump stop structure
US10573610B2 (en) 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
CN106449575B (zh) * 2015-08-07 2020-07-24 晶宏半导体股份有限公司 半导体装置的凸块结构
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
WO2018063292A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Data storage system using wafer-level packaging
US10403572B2 (en) * 2016-11-02 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
US10872850B2 (en) * 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
CN107818958B (zh) * 2017-11-20 2023-10-13 长鑫存储技术有限公司 底部封装结构及制作方法
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US10861779B2 (en) 2018-06-22 2020-12-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an electrical contact with a high-melting-point part and method of manufacturing the same
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218250A1 (en) * 2002-05-27 2003-11-27 Moriss Kung Method for high layout density integrated circuit package substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
KR20000040997A (ko) 1998-12-21 2000-07-15 윤종용 솔더볼 보강방법
KR100301052B1 (ko) 1998-12-28 2001-11-02 윤종용 소프트에러를감소하기위한반도체소자의제조방법
US6756253B1 (en) 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
US6506671B1 (en) 2000-06-08 2003-01-14 Micron Technology, Inc. Ring positionable about a periphery of a contact pad, semiconductor device components including same, and methods for positioning the ring around a contact pad
US6578755B1 (en) 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
JP3879973B2 (ja) 2001-03-28 2007-02-14 住友ベークライト株式会社 半導体装置
US7126164B2 (en) 2003-09-26 2006-10-24 Flipchip International Llc Wafer-level moat structures
KR100630698B1 (ko) 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
JP2007123426A (ja) 2005-10-26 2007-05-17 Seiko Epson Corp 半導体装置及びその製造方法
TWI286830B (en) * 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
CN101443411B (zh) * 2006-05-15 2011-11-30 出光兴产株式会社 芳香族聚碳酸酯树脂组合物
JP2008159948A (ja) 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
US20090096098A1 (en) 2007-10-15 2009-04-16 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method of the same
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218250A1 (en) * 2002-05-27 2003-11-27 Moriss Kung Method for high layout density integrated circuit package substrate

Also Published As

Publication number Publication date
KR20110123526A (ko) 2011-11-15
US20110272819A1 (en) 2011-11-10
US8779576B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
KR101680082B1 (ko) 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
JP7027577B2 (ja) ウェーハレベルシステムインパッケージ方法及びパッケージ構造
KR101890535B1 (ko) 반도체 장치 및 제조 방법
US9373604B2 (en) Interconnect structures for wafer level package and methods of forming same
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
US6294405B1 (en) Method of forming semiconductor device having a sub-chip-scale package structure
US9786631B2 (en) Device package with reduced thickness and method for forming same
US9362143B2 (en) Methods for forming semiconductor device packages with photoimageable dielectric adhesive material, and related semiconductor device packages
US9899288B2 (en) Interconnect structures for wafer level package and methods of forming same
US20160049363A1 (en) Semiconductor Device and Method
US9484285B2 (en) Interconnect structures for wafer level package and methods of forming same
US20130093075A1 (en) Semiconductor Device Package and Method
US8692367B1 (en) Wafer-level packaged device having self-assembled resilient leads
JP6503518B2 (ja) イメージセンシングチップのパッケージ化方法及びパッケージ構造
US20140357075A1 (en) Semiconductor device
CN110517959B (zh) 封装结构的形成方法
US10153180B2 (en) Semiconductor bonding structures and methods
US9859180B2 (en) High reliability wafer level semiconductor packaging
US11133283B2 (en) Integrated fan-out device
CN117276097A (zh) 集成电路器件及其形成方法
TWI543333B (zh) 晶片封裝體及其製造方法
KR20080092152A (ko) 표면 보호층을 갖는 반도체 패키지 및 그 제조 방법
JP2009032754A (ja) 半導体装置及びその製造方法
KR20090011943A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 4