JP2008159948A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008159948A
JP2008159948A JP2006348570A JP2006348570A JP2008159948A JP 2008159948 A JP2008159948 A JP 2008159948A JP 2006348570 A JP2006348570 A JP 2006348570A JP 2006348570 A JP2006348570 A JP 2006348570A JP 2008159948 A JP2008159948 A JP 2008159948A
Authority
JP
Japan
Prior art keywords
solder
pad
semiconductor device
semiconductor chip
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006348570A
Other languages
English (en)
Inventor
Hiroyuki Shinkai
寛之 新開
Hiromori Okumura
弘守 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006348570A priority Critical patent/JP2008159948A/ja
Priority to CN2007101611233A priority patent/CN101211876B/zh
Priority to KR1020070136626A priority patent/KR20080059525A/ko
Priority to TW096149978A priority patent/TW200843060A/zh
Priority to US12/003,422 priority patent/US9343416B2/en
Publication of JP2008159948A publication Critical patent/JP2008159948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半田端子に生じる応力を緩和することができるとともに、半導体チップに対する接着強度を向上させ、半田端子の剥離を防止できる半導体装置を提供すること。
【解決手段】この半導体装置は、半導体チップ１と、半導体チップ１の機能面１Ａを被覆する表面保護膜３と、表面保護膜３の上に形成され、貫通孔１０を有する応力緩和層４と、貫通孔１０に埋設された埋設部１３および、埋設部１３と一体的に形成され、応力緩和層４上に突出する突出部１４を有する接続パッド５とを備えている。接続パッド５の突出部１４は、半田濡れ性を有する金属（たとえば、銅）からなる外周銅膜２４の周縁部２１に囲まれている。そして、外部との電気接続のための半田パッド６は、突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）および外周銅膜２４の周縁部２１の表面２１Ａを覆うように形成されている。
【選択図】図２

Description

この発明は、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置に関する。
最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package 以下、「ＷＬ−ＣＳＰ」と表記する。）技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
ＷＬ−ＣＳＰ技術が適用された半導体装置は、図８に示すように、表面保護膜８１により表面が覆われた半導体チップ８２と、表面保護膜８１上に積層された応力緩和層８３と、応力緩和層８３上に配置された略球状の半田ボール８４とを備えている。表面保護膜８１には、半導体チップ８２の内部配線の一部を電極パッド８５として露出させるためのパッド開口８６が形成されている。応力緩和層８３には、パッド開口８６から露出する電極パッド８５を露出させるための貫通孔８７が形成されている。
電極パッド８５の表面、貫通孔８７の内面および応力緩和層８３の表面における貫通孔８７の周縁を覆うように、バンプ下地層８８が形成されている。そして、半田ボール８４は、バンプ下地層８８の表面上に設けられ、そのバンプ下地層８８を介して電極パッド８５と電気的に接続されている。この半導体装置は、半田ボール８４が実装基板８９上のパッド９０に接続されることによって、実装基板８９への実装（実装基板に対する電気的および機械的な接続）が達成される。
特開平８−３４０００２号公報
半導体装置が実装基板８９に実装された状態では、半田ボール８４は、半導体チップ８２上のバンプ下地層８８と実装基板８９上のパッド９０との間に挟まれた状態で、それらに固着している。ところが、半田ボール８４は、バンプ下地層８８との関係において、バンプ下地層８８の表面にしか接触していない。そのため、半導体チップ８２や実装基板８９の熱膨張／熱収縮に起因する応力が半田ボール８４に生じると、この応力によって、半田ボール８４のバンプ下地層８８との接合界面付近にクラックが入るおそれがあった。さらに、半田ボール８４とバンプ下地層８８との接触面積が小さいため、半田ボール８４に生じる応力によって、半田ボール８４がバンプ下地層８８から剥がれてしまうおそれもあった。
とくに、ＬＧＡ（Land Grid Array）タイプの半導体装置では、半田ボール（半田パッド）の体積が小さいので、バンプ下地層の側面にまで半田を濡れ広げることができない。そのため、半田パッドに生じる応力によるクラックが入り易く、また、半田パッドのバンプ下地層（半導体チップ）に対する十分な接着強度を得ることが困難であった。
そこで、この発明の目的は、半田端子に生じる応力を緩和することができるとともに、半導体チップに対する接着強度を向上させ、半田端子の剥離を防止することができる半導体装置を提供することにある。
上記目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップの表面に形成された電気接続用の内部パッドと、前記半導体チップ上に形成され、前記内部パッドを露出させる開口部を有する応力緩和層と、半田濡れ性を有する金属からなり、前記内部パッドにおける前記開口部に臨む部分上に形成され、前記応力緩和層上に突出する突出部を備える接続パッドと、半田濡れ性を有する金属からなり、前記突出部の周囲を取り囲み、前記突出部の前記応力緩和層上への突出量より小さい厚さに形成された金属鍔部と、前記突出部および前記金属鍔部上に形成され、外部との電気接続のための半田端子と、を含むことを特徴とする、半導体装置である。
この構成によれば、応力緩和層の開口部に配置される接続パッドは、半田濡れ性を有する金属からなり、開口部から応力緩和層上に突出する突出部を備える形状に形成されている。突出部の周囲には、半田濡れ性を有する金属からなる金属鍔部が、突出部を取り囲んで形成されている。そして、外部との電気接続のための半田端子は、接続パッドの突出部および金属鍔部上に形成されている。これにより、突出部の全表面（先端部および側面）および金属鍔部は、半田端子に覆われている。
この半導体装置は、半田端子が外部の実装基板上のパッドに接続されることにより、その実装基板に実装される。この実装状態で、半導体チップや実装基板の熱膨張／熱収縮に起因する応力が半田端子に生じても、半田端子が突出部の全表面（先端部および側面）を覆うように形成されていることにより、突出部が半田端子の内部に突出しているので、その応力の一部を半田端子の内部に突出する突出部により緩和することができる。そのため、半田端子におけるクラックの発生を防止することができる。さらに、半田端子が十分な接着強度で接続パッドに接着されているので、半田端子が接続パッドから剥離するおそれもない。その結果、接続信頼性の高い半導体装置を実現することができる。
さらに、この構成では、金属鍔部が形成されることにより、突出部の周囲にまで半田を濡れ広げやすくすることができる。そのため、たとえば、略半球状の半田端子（半田パッド）が用いられる、いわゆるＬＧＡ（Land Grid Array）タイプの半導体装置のように、半田端子の材料である半田の量を少なくする必要がある場合であっても、その少ない量の半田を、接続パッドの突出部の側面にまで濡れ広がらせることができる。つまり、小さい体積の半田端子であっても、突出部の全表面（先端部および側面）に接着することができる。その結果、より一層接続信頼性の高い半導体装置を実現することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の図解的な底面図（実装基板への接合面を示す図）である。図２は、図１に示すＡ−Ａの切断面で切断したときの断面図である。なお、図２では、半導体装置を破断線で破断することにより、その一部を省略して示している。
この半導体装置は、ＷＬ−ＣＳＰ技術により作製される半導体装置であって、半導体チップ１と、半導体チップ１の機能面１Ａ（半導体チップにおいて機能素子が作り込まれた面）を被覆する表面保護膜３と、表面保護膜３の上に形成された応力緩和層４と、応力緩和層４上に形成された接続パッド５と、接続パッド５に接着され、外部との電気接続のための半田パッド６（半田端子）とを備えている。そして、この半導体装置は、各半田パッド６が実装基板７上のパッド８に接続されることによって、実装基板７への実装（実装基板７に対する電気的および機械的な接続）が達成される。
半導体チップ１は、たとえば、平面視略矩形状のシリコンチップであり、その機能面１Ａには、複数の電極パッド２（内部パッド）が形成されている。
電極パッド２は、たとえば、平面視略矩形状のアルミニウムパッドであり、半導体チップ１の機能面１Ａに作り込まれた機能素子と電気的に接続されている。また、電極パッド２は、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されており、互いに隣り合う電極パッド２の間には、それぞれ適当な間隔が空けられている（図１参照）。
表面保護膜３は、酸化シリコンまたは窒化シリコンからなる。表面保護膜３には、各電極パッド２を露出させるためのパッド開口９が形成されている。
応力緩和層４は、たとえば、ポリイミドからなる。応力緩和層４は、表面保護膜３の表面全域を被覆するように形成されて、この半導体装置に加わる応力を吸収して緩和する機能を有している。また、応力緩和層４には、各電極パッド２と対向する位置に貫通孔１０（開口部）が貫通して形成されており、パッド開口９から露出する電極パッド２は、貫通孔１０を通して外部に臨んでいる。そして、電極パッド２の表面、貫通孔１０の内面および応力緩和層４の表面における貫通孔１０の周縁部１１を覆うように、たとえば、チタン、クロム、チタンタングステンなどからなるバンプ下地層１２が形成されている。
バンプ下地層１２の上には、外周銅膜２４が積層されている。この外周銅膜２４は、半田濡れ性を有する金属、たとえば、銅を用いて形成されている。また、外周銅膜２４は、平面視略円形状に形成され、たとえば、厚さ２〜３μｍで形成されている。
そして、外周銅膜２４上に、接続パッド５が形成されている。この接続パッド５は、半田濡れ性を有する金属、たとえば、銅を用いて形成されている。この接続パッド５は、貫通孔１０に埋設された埋設部１３と、この埋設部１３と一体的に形成され、応力緩和層４上に突出した突出部１４とを備えている。
埋設部１３は、たとえば、円柱状に形成されており、バンプ下地層１２および外周銅膜２４を介して電極パッド２と電気的に接続されている。
突出部１４は、たとえば、外周銅膜２４の表面からの高さが１０〜５０μｍの円柱状に形成されている。また、突出部１４は、半導体チップ１と応力緩和層４との積層方向（以下、単に「積層方向」という。）と直交する方向における幅（径）が、貫通孔１０の同方向における開口幅（径）よりも大きく（幅広に）形成されている。これにより、突出部１４の周縁部１５は、積層方向と直交する方向に張り出し、バンプ下地層１２および外周銅膜２４を介して、応力緩和層４の表面と積層方向に対向している。さらに、突出部１４は、積層方向と直交する方向における幅（径）が、外周銅膜２４の同方向における幅（径）よりも小さく形成されている。これにより、外周銅膜２４の周縁部２１は、突出部１４の側方に張り出しており、突出部１４の周囲を取り囲み、突出部１４の応力緩和層４上への突出量よりも小さな厚さに形成された金属鍔部をなしている。
半田パッド６は、半田を用いて、たとえば略半球状に形成されており、接続パッド５の突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）および外周銅膜２４の周縁部２１の表面２１Ａを覆っている。
図３Ａ〜図３Ｇは、図１に示す半導体装置の製造方法を示す図解的な断面図である。
この半導体装置を製造するに際しては、図３Ａに示すように、まず、複数の半導体チップ１が作り込まれ、その表面全域が表面保護膜３で覆われた半導体ウエハＷが用意される。なお、表面保護膜３には、電極パッド２を露出させるパッド開口９が形成されている。この半導体ウエハＷの状態で、表面保護膜３上に、応力緩和層４が形成される。
次いで、図３Ｂに示すように、応力緩和層４に貫通孔１０が形成される。
貫通孔１０が形成された後は、図３Ｃに示すように、半導体ウエハＷ上に、バンプ下地層１２および銅膜２５が、たとえば、スパッタリング法などにより、この順に形成される。
次に、図３Ｄに示すように、銅膜２５の上に、フォトレジスト１６および金属層１７が形成される。より具体的には、まず、公知のフォトリソグラフィ技術により、銅膜２５の上に、接続パッド５の突出部１４を形成すべき領域に開口部１８を有するフォトレジスト１６が形成される。フォトレジスト１６が形成された後は、半導体ウエハＷ上の全領域に、接続パッド５の材料として用いられる銅からなる金属層１７が、スパッタリング法などにより形成される。その後は、フォトレジスト１６が除去されることにより、金属層１７の不要部分（接続パッド５以外の部分）がフォトレジスト１６とともにリフトオフされる。これにより、接続パッド５が形成される。
次に、図３Ｅに示すように、接続パッド５から露出する銅膜２５およびバンプ下地層１２の不要部分（外周銅膜２４を形成すべき部分以外の部分）がエッチングにより除去される。これにより、接続パッド５の突出部１４を囲う外周銅膜２４の周縁部２１からなる金属鍔部が形成される。
続いて、図３Ｆに示すように、接続パッド５の突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）および外周銅膜２４の周縁部２１の表面２１Ａに半田を接着させることにより、突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）および外周銅膜２４の周縁部２１の表面２１Ａを覆う半田パッド６が形成される。そして、図３Ｇに示すように、半導体ウエハＷ内の各半導体チップ１間に設定されたダイシングラインＬに沿って、半導体ウエハＷが切断されて（ダイシング）される。これにより、図１に示す構成の半導体装置が得られる。
以上のように、この半導体装置においては、応力緩和層４の貫通孔１０に配置される接続パッド５は、半田濡れ性を有する金属（たとえば、銅）からなり、貫通孔１０から応力緩和層４上に突出する突出部１４を備える形状に形成されている。突出部１４の周囲には、半田濡れ性を有する金属（たとえば、銅）からなる外周銅膜２４の周縁部２１が、突出部１４を取り囲んで形成されている。そして、半田パッド６は、突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）および外周銅膜２４の周縁部２１上に形成されている。これにより、突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）および外周銅膜２４の周縁部２１は、半田パッド６に覆われている。
この半導体装置は、半田パッド６が外部の実装基板７上のパッド８に接続されることにより、その実装基板７に実装される。この実装状態で、半導体チップ１や実装基板７の熱膨張／熱収縮に起因する応力が半田パッド６に生じても、半田パッド６が突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）を覆うように形成されていることにより、突出部１４が半田パッド６の内部に突出しているので、その応力の一部を半田パッド６の内部に突出する突出部１４により緩和することができる。そのため、半田パッド６におけるクラックの発生を防止することができる。さらに、半田パッド６が十分な接着強度で接続パッド５に接着されているので、半田パッド６が接続パッド５から剥離するおそれもない。その結果、接続信頼性の高い半導体装置を実現することができる。
さらに、この半導体装置では、外周銅膜２４の周縁部２１が形成されることにより、突出部１４の周囲（周縁部２１）にまで半田を濡れ広げやすくすることができる。そのため、たとえば、この半導体装置のように、半球状の半田パッド６が用いられる、いわゆるＬＧＡ（Land Grid Array）タイプの半導体装置のように、半田パッド６の材料である半田の量を少なくする必要がある場合であっても、その少ない量の半田を、接続パッド５の突出部１４の側面１４Ｂにまで濡れ広がらせることができる。つまり、小さい体積の半田パッド６であっても、突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）に接着することができる。その結果、より一層接続信頼性の高い半導体装置を実現することができる。
また、突出部１４の周縁部１５は、応力緩和層４の貫通孔１０の周縁部１１に張り出している。これにより、突出部１４で応力を緩和する際に、その突出部１４が受ける応力を応力緩和層４へ逃がすことができる。そのため、半田パッド６に大きな応力が生じても、その応力を接続パッド５および応力緩和層４によって良好に緩和することができ、半導体チップ１におけるクラックの発生を防止することができる。
さらに、接続パッド５の突出部１４が円柱状に形成されているので、その側面１４Ｂに角がない。そのため、半田パッド６に生じる応力を、突出部１４（円柱）の側面１４Ｂで分散して吸収することができる。
なお、上述の実施形態では、接続パッド５に接着される半田端子を略半球状の半田パッド６としたが、実装基板７上のパッド８と接続可能な半田端子であれば、その形状は略半球状に限られない。たとえば、図４に示すように、略球状に形成される半田ボール２０としてもよい。
以上、この発明の実施形態について説明したが、この発明は、他の形態で実施することもできる。
たとえば、上述の実施形態では、接続パッド５が銅を用いて形成されるとしたが、半田濡れ性を有する金属であれば、銅に限られない。たとえば、接続パッド５は、金を用いて形成されてもよい。その場合には、たとえば、図５に示すように、接続パッド５の突出部１４と半田パッド６との界面に、金の拡散を防止するためのニッケルからなる拡散防止層１９を形成することが好ましい。
また、たとえば、上述の実施形態では、接続パッド５の突出部１４が円柱状に形成されるとしたが、たとえば、図６に示すように、接続パッド５は、半楕円球状に形成されてもよい。また、たとえば、図７に示すように、接続パッド５に代えて、積層方向において応力緩和層４の側に配置される上側突出部２７と、上側突出部２７の下側に一体的に形成される下側突出部２８とからなる突出部２６を備える金属パッド２９を形成してもよい。
また、上述の実施形態では、接続パッド５と外周銅膜２４とは、別々に形成されているとしたが、これらは、同一材料で一体的に形成されていてもよい。
また、上述の実施形態では、半導体チップ１における電極パッド２の配置形態について、電極パッド２は、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されているとしたが、半導体チップ１の機能面１Ａに規則的に配置される形態であれば矩形環状に限られず、たとえば、マトリックス状などで配置されていてもよい。
さらに、上述の実施形態では、ＷＬ−ＣＳＰの半導体装置を例に取り上げたが、この発明は、ＷＬ−ＣＳＰの半導体装置以外にも、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装（ベアチップ実装）される、半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の図解的な底面図である。 図１に示すＡ−Ａの切断面で切断したときの断面図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ａの次の工程を示す図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｂの次の工程を示す図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｃの次の工程を示す図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｄの次の工程を示す図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｅの次の工程を示す図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図であって、図３Ｆの次の工程を示す図である。 図１に示す半導体装置の変形例を示す図解的な断面図であって、半田パッドを他の構成としたものである。 図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドを他の構成としたものである。 図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドの突出部を他の構成としたものである。 図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドの突出部を他の構成としたものである。 従来の半導体装置の構成を示す図解的な断面図であって、半導体装置を実装基板に実装した状態を示す図である。
符号の説明
１ 半導体チップ
２ 電極パッド
４ 応力緩和層
５ 接続パッド
６ 半田パッド
１０ 貫通孔
１４ 突出部
１４Ａ 先端面
１４Ｂ 側面
２０ 半田ボール
２１ 周縁部
２６ 突出部
２７ 上側突出部
２８ 下側突出部
２９ 金属パッド

Claims (1)

  1. 半導体チップと、
    前記半導体チップの表面に形成された電気接続用の内部パッドと、
    前記半導体チップ上に形成され、前記内部パッドを露出させる開口部を有する応力緩和層と、
    半田濡れ性を有する金属からなり、前記内部パッドにおける前記開口部に臨む部分上に形成され、前記応力緩和層上に突出する突出部を備える接続パッドと、
    半田濡れ性を有する金属からなり、前記突出部の周囲を取り囲み、前記突出部の前記応力緩和層上への突出量より小さい厚さに形成された金属鍔部と、
    前記突出部および前記金属鍔部上に形成され、外部との電気接続のための半田端子と、を含むことを特徴とする、半導体装置。
JP2006348570A 2006-12-25 2006-12-25 半導体装置 Pending JP2008159948A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006348570A JP2008159948A (ja) 2006-12-25 2006-12-25 半導体装置
CN2007101611233A CN101211876B (zh) 2006-12-25 2007-12-18 半导体装置
KR1020070136626A KR20080059525A (ko) 2006-12-25 2007-12-24 반도체 장치
TW096149978A TW200843060A (en) 2006-12-25 2007-12-25 Semiconductor device
US12/003,422 US9343416B2 (en) 2006-12-25 2007-12-26 Semiconductor device employing wafer level chip size package technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348570A JP2008159948A (ja) 2006-12-25 2006-12-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2008159948A true JP2008159948A (ja) 2008-07-10

Family

ID=39611737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348570A Pending JP2008159948A (ja) 2006-12-25 2006-12-25 半導体装置

Country Status (5)

Country Link
US (1) US9343416B2 (ja)
JP (1) JP2008159948A (ja)
KR (1) KR20080059525A (ja)
CN (1) CN101211876B (ja)
TW (1) TW200843060A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779576B2 (en) 2010-05-07 2014-07-15 Samsung Electronics Co., Ltd. Wafer level package and methods of fabricating the same
JPWO2017098809A1 (ja) * 2015-12-11 2018-08-30 株式会社村田製作所 弾性波装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446008B2 (en) * 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
US8604356B1 (en) 2010-11-12 2013-12-10 Amkor Technology, Inc. Electronic assembly having increased standoff height
FR2977383A1 (fr) * 2011-06-30 2013-01-04 St Microelectronics Grenoble 2 Plot de reception d'un fil de cuivre
US9786634B2 (en) * 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
US10699948B2 (en) * 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148352A (ja) * 1983-02-14 1984-08-25 Seiko Instr & Electronics Ltd 半導体装置の電極形成方法
JPH06268201A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd Ｃｃｂバンプの形成方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
JP3301894B2 (ja) 1995-04-10 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
EP1335422B1 (en) 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
JP2000164617A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
US7141885B2 (en) * 2002-02-13 2006-11-28 Samsung Electronics Co., Ltd. Wafer level package with air pads and manufacturing method thereof
CN1185707C (zh) * 2002-06-17 2005-01-19 威盛电子股份有限公司 凸块底缓冲金属结构
TWI242866B (en) * 2003-08-21 2005-11-01 Siliconware Precision Industries Co Ltd Process of forming lead-free bumps on electronic component
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148352A (ja) * 1983-02-14 1984-08-25 Seiko Instr & Electronics Ltd 半導体装置の電極形成方法
JPH06268201A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd Ｃｃｂバンプの形成方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779576B2 (en) 2010-05-07 2014-07-15 Samsung Electronics Co., Ltd. Wafer level package and methods of fabricating the same
JPWO2017098809A1 (ja) * 2015-12-11 2018-08-30 株式会社村田製作所 弾性波装置
US11444596B2 (en) 2015-12-11 2022-09-13 Murata Manufacturing Co., Ltd. Acoustic wave device

Also Published As

Publication number Publication date
TW200843060A (en) 2008-11-01
KR20080059525A (ko) 2008-06-30
CN101211876A (zh) 2008-07-02
CN101211876B (zh) 2011-11-09
US20090160049A1 (en) 2009-06-25
US9343416B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
JP4980709B2 (ja) 半導体装置
JP5570727B2 (ja) 半導体装置
TWI402941B (zh) 半導體結構及其製造方法
TWI429023B (zh) 半導體裝置及其半導體製程
JP5279180B2 (ja) 半導体装置
KR20040083796A (ko) 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US8598720B2 (en) Semiconductor device and manufacturing method thereof
JP2008159948A (ja) 半導体装置
JP2006156436A (ja) 半導体装置及びその製造方法
JP2013247139A (ja) 半導体装置及びその製造方法
JP3529050B2 (ja) 半導体装置の製造方法
JP5361264B2 (ja) 半導体装置
JP4959538B2 (ja) 半導体装置とその製造方法及び電子装置
JP3866073B2 (ja) 半導体パッケージ
US20110204487A1 (en) Semiconductor device and electronic apparatus
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
JP2006318988A (ja) 半導体装置
JP5006026B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
JP5082333B2 (ja) 半導体装置及び半導体装置の製造方法
JP5065669B2 (ja) 半導体装置
JP4946693B2 (ja) 半導体装置
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2019117864A (ja) 半導体装置および半導体装置の製造方法
JP2011165838A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130523