KR101663546B1 - 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법 - Google Patents

서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법 Download PDF

Info

Publication number
KR101663546B1
KR101663546B1 KR1020140168636A KR20140168636A KR101663546B1 KR 101663546 B1 KR101663546 B1 KR 101663546B1 KR 1020140168636 A KR1020140168636 A KR 1020140168636A KR 20140168636 A KR20140168636 A KR 20140168636A KR 101663546 B1 KR101663546 B1 KR 101663546B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
phase
locked loop
output
Prior art date
Application number
KR1020140168636A
Other languages
English (en)
Other versions
KR20160065310A (ko
Inventor
김철우
김경민
배상근
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020140168636A priority Critical patent/KR101663546B1/ko
Publication of KR20160065310A publication Critical patent/KR20160065310A/ko
Application granted granted Critical
Publication of KR101663546B1 publication Critical patent/KR101663546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기가 개시된다. 본 발명의 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기는 일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 서브 샘플링 위상 고정 루프; 및 상기 서브 샘플링 위상 고정 루프로부터 다중 위상 저 잡음 신호가 전달되면 입력되는 n비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위성 저 잡음 신호에 대한 분수배의 주파수를 출력하는 플라잉 가산기를 포함한다.

Description

서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법{SUB-SAMPLING PHASE LOCKED LOOP BASED FRACTIONAL-N FREQUENCY SYNTHESIZER AND METHOD USING THE SAME}
본 발명은 분수배 주파수 합성기 및 그 방법에 관한 것으로서, 특히, 플라잉 가산기를 이용한 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법에 관한 것이다.
위상 고정 루프는 송수신기(transceiver)와 같은 시스템에서 내부 회로들을 동기화시키는 클럭을 만들어낸다. 특히, 시스템의 동작 속도를 결정하기 위해, 위상 고정 루프는 입력 신호의 주파수를 정수배 또는 분수배 만큼 증폭시킨다. 이 과정에서 시스템 내부 또는 외부에서 노이즈가 더해지고 클럭의 위상이 시간에 따라 흔들리게 되는데, 그 정도에 따라 시스템의 성능이 결정된다. 때문에, 위상 고정 루프는 작은 위상 잡음과 지터를 가져야 한다.
이와 같이 위상 고정 루프 내부의 분주기가 노이즈를 더하고 또한 이를 증폭시킨다는 점에 주목하여 분주기를 제거한 것이 서브 샘플링 고정 루프이다. 이러한 서브 샘플링 고정 루프는 두 개의 루프로 구성되는데, 먼저 입력 신호를 이용하여 출력으로 내보낼 신호의 주파수를 합성하고 후에 그 신호의 위상을 고정시킨다. 이 때, 위상을 보상해주는 과정에서 분주기를 포함하는 주파수 합성 루프는 동작하지 않는다. 위상을 고정시키는 루프는 서브 샘플링 방식을 이용하여 빠른 속도의 신호를 분주하지 않고 바로 입력 신호와 그 위상을 비교하기 때문에 분주기를 필요로 하지 않는다. 결과적으로 서브 샘플링 고정 루프는 분주기 없이 동작하여 작은 위상 잡음과 누적 지터를 갖는다.
하지만, 분수배의 주파수를 합성할 때 분주기의 분주비를 바꾸고 디더링(dithering) 시키는 기존의 방식으로는 서브 샘플링 위상 고정 루프의 장점을 잃는다. 이는 주파수가 고정된 상태에서 분주기가 동작하지 않아야 작은 위상 잡음을 갖기 때문이다. 이에 따라 서브 샘플링 위상 고정 루프를 기반으로 분수배의 주파수를 합성하기 위해서는 분주기를 이용하지 않는 다른 방식을 사용해야 한다.
대한민국 등록특허공보 제10-1107722호(2012.01.12)
따라서 본 발명은 분주기를 사용하지 않고 분수배 주파수를 합성하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법을 제공하고자 한다.
또한, 본 발명은 플라잉 가산기의 주파수 제어 신호(Frequency Control Word, FCW) 값에 따라 출력값을 선택함으로써 분수배의 주파수를 합성하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법을 제공하고자 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기는 일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 서브 샘플링 위상 고정 루프; 및 상기 서브 샘플링 위상 고정 루프로부터 다중 위상 저 잡음 신호가 전달되면 입력되는 n비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위성 저 잡음 신호에 대한 분수배의 주파수를 출력하는 플라잉 가산기를 포함를 포함한다.
바람직하게는, 상기 서브 샘플링 위상 고정 루프는 주파수를 고정시키는 주파수 고정 루프; 위상을 고정시키는 위상 고정 루프; 및 상기 주파수 고정 루프와 위상 고정 루프의 출력 신호에 의거하여 4상태의 위상을 발생시키는 전압 제어 발진기를 포함할 수 있다.
바람직하게는, 상기 주파수 고정 루프는 입력 신호와 피드백 신호의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상 주파수 검출기; 상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하펌프; 및 상기 위상 주파수 검출기의 출력단과 상기 전하펌프의 입력단에 연결되어, 미리 설정된 기준 이상의 위상차에 기초하여 발생된 업 신호(UP) 및 다운 신호(DOWN)만을 상기 전하 펌프로 전달하는 데드존 생성기를 포함할 수 있다.
바람직하게는, 상기 위상 고정 루프는 입력신호와 피드백 신호 및 반전 피드백 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 직류값(SAMP, SAMN)으로 산출하는 서브 샘플링 위상 검출기; 상기 서브 샘플링 위상 검출기에서 산출된 직류의 위상차(SAMP, SAMN)를 변환하여 상기 전압 제어 발진기로 전달하는 서브 샘플링 전하펌프; 및 루프 이득을 조절하기 위해 상기 서브 샘플링 전하펌프의 작동 시간을 제어하는 펄서를 포함할 수 있다.
바람직하게는, 상기 플라잉 가산기는 다수개의 먹스, 다수개의 래치 및 가산기를 포함하여, 상기 샘플링 위상 고정 루프에서 출력되는 다중 위상 저 잡음 신호 중 상기 주파수 제어 신호(FCW)에 기초하여 선택된 위상 신호를 선택하되, 상기 주파수 제어 신호(FCW)의 상위 m-비트에 의해 신호의 위상을 선택하고 상기 연산을 반복하여 주파수 성분을 디더링한 후 시간에 대해 평균을 내서 분수배의 출력 주파수를 합성할 수 있다.
바람직하게는, 상기 플라잉 가산기는 출력 신호 뒤에 분주기와 먹스를 더 포함하여 n-비트 가산기를 동작시키는 클록의 선택범위를 넓힐 수 있다.
한편, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성 방법은 일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 단계; 및 n비트의 주파수 제어신호(FCW)에 기초하여 상기 다중 위성 저 잡음 신호에 대한 분수배의 주파수를 출력하는 단계를 포함한다.
바람직하게는, 상기 분수배 주파수 출력 단계는 상기 다중 위상 저 잡음 신호 중 상기 주파수 제어 신호(FCW)에 기초하여 선택된 위상 신호를 선택하는 단계; 상기 주파수 제어 신호(FCW)의 상위 m-비트에 의해 신호의 위상을 선택하고 상기 연산을 반복하여 주파수 성분을 디더링하는 단계; 및 시간에 대해 평균을 내서 분수배의 출력 주파수를 합성하는 단계를 포함할 수 있다.
본 발명은 플라잉 가산기의 주파수 제어 신호(Frequency Control Word, FCW) 값에 따라 출력값을 선택함으로써 분수배의 주파수를 합성함으로써, 분주기를 사용하지 않고 분수배 주파수를 합성할 수 있다. 따라서 분주기 없이 동작하여 작은 위상 잡음과 누적 지터를 갖는 서브 샘플링 고정 루프의 장점을 살릴 수 있다. 결과적으로 이러한 본 발명의 주파수 합성기가 적용된 시스템의 성능을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 일 실시 예에 따른 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기에 대한 개략적인 블록도이다.
도 2는 도 1에 예시된 플라잉 가산기의 동작 파형을 나타낸 파형도이다.
도 3은 본 발명의 일 실시 예에 따른 위상 고정 루프 회로 기반의 분수배 주파수 합성 방법에 대한 개략적인 처리 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기에 대한 개략적인 블록도이다. 도 1을 참조하면 본 발명의 일 실시 예에 따른 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기(100)는 위상 고정 루프(110), 전압 제어 발진부(120), 및 주파수 고정 루프(130)를 포함하는 서브 샘플링 위상 고정 루프와, 플라잉 가산기(140)를 포함한다.
서브 샘플링 위상 고정 루프는 일정한 주파수의 다중 위상 저 잡음 신호를 생성하며, 이를 구성하는 각 장치들은 다음과 같다.
먼저, 위상 고정 루프(110)는 서브 샘플링 위상 검출기(SSPD: Sub Sampling Phase Detector)(111), 펄서(Pulser)(112) 및 서브 섬플링 전하 펌프(SSCP: Sub Sampling Charge Pump)(113)를 포함하며, 서브 샘플링 위상 검출기(SSPD)(111)는 입력신호(REF)와 피드백 신호(VCO) 및 반전 피드백 신호(VCOB)에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 직류값(SAMP, SAMN)으로 산출하고, 펄서(Pulser)(112)는 루프 이득을 조절하기 위해, 펄스를 생성하여 서브 샘플링 전하펌프(SSCP)(113)의 작동 시간을 제어한다. 또한, 서브 섬플링 전하 펌프(SSCP)(113)는 서브 샘플링 위상 검출기(SSPD)(111)에서 산출된 직류의 위상차(SAMP, SAMN)를 변환하여 상기 전압 제어 발진기로 전달한다.
전압 제어 발진부(120)는 주파수 고정 루프(130)와 위상 고정 루프(120)의 출력 신호에 의거하여 4상태의 위상(0, 1, 2, 3)을 발생시킨다.
주파수 고정 루프(130)는 위상 주파수 검출기(PFD: Phase Frequency Decector)(131), 데드존 생성기(Dead Zone Creator)(132) 및 전하펌프(CP: Charge Pump)(133)를 포함한다.
위상 주파수 검출기(PFD)(131)는 입력신호(REF)와 피드백 신호(Div)의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성한다.
데드존 생성기(Dead Zone Creator)(132)는 위상 주파수 검출기(PFD)(131)의 출력단과 전하펌프(CP)(133)의 입력단에 연결되어, 미리 설정된 기준 이상의 위상차에 기초하여 발생된 업 신호(UP) 및 다운 신호(DOWN)만을 전하 펌프(CP)(133)로 전달한다.
전하펌프(CP: Charge Pump)(133)는 위상 주파수 검출기(PFD)(131)에서 출력된 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성한다.
플라잉 가산기(140)는 다수개의 먹스, 다수개의 래치 및 가산기를 포함하여, 상기 샘플링 위상 고정 루프에서 출력되는 다중 위상 저 잡음 신호 중 주파수 제어 신호(FCW)에 기초하여 선택된 위상 신호를 선택한다. 이 때, 플라잉 가산기(140)는 상기 주파수 제어 신호(FCW)의 상위 m-비트에 의해 신호의 위상을 선택하고 상기 연산을 반복하여 주파수 성분을 디더링한 후 시간에 대해 평균을 내서 분수배의 출력 주파수를 합성할 수 있다. 또한, 플라잉 가산기(140)는 출력 신호 뒤에 분주기와 먹스를 더 포함하여 n-비트 가산기를 동작시키는 클록의 선택범위를 넓힐 수 있다.
이와 같인 구성된 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기(100)는 전압 제어 발진부(120) 내의 전압 제어 발진기(121)에서 출력된 다중 위상 신호들(즉, 4상태의 위상들(0, 1, 2, 3))을 플라잉 가산기(140)에서 받아 원하는 주파수의 신호를 합성한다. 이를 위해, 먼저 주파수 고정 루프(130)에서 주파수가 고정되면 서브 샘플링 기반 위상 고정 루프(110)만이 동작을 한다. 즉, 이 때 부터는 분주기가 사용되지 않으므로 작은 위상 잡음과 누적 지터를 갖는 서브 샘플링 고정 루프의 장점을 살릴 수 있게 되는 것이다.
이와 같이 전압 제어 발진기(121)에서 생성된 2m개의 다중 위상 신호를 플라잉 가산기(140)의 먹스(multiplexer : MUX)(141)에서 받아서 n-비트 주파수 제어 신호(FCW)에 따라 선택하여 내보낸다. 이를 위해, 주파수 제어 신호(FCW)가 클럭에 따라 이전 값과 더해지고 상위 m-비트에 의해 신호의 위상이 선택된다. 수학식 1에 예시된 바와 같이 이러한 연산이 반복됨에 따라 주파수 성분이 디더링되고 시간에 대해 평균을 내면 분수배의 출력 주파수를 합성할 수 있다
Figure 112014115938882-pat00001
이 때, m값과 n값에 따라 주파수를 조절할 수 있는 분해능이 결정된다. 또한 도면에 예시된 바와 같이 출력 신호 뒤에 분주기와 먹스를 두게 되면, 수학식 2에 예시된 바와 같이 n-bit 가산기를 동작시키는 클록의 선택 범위를 넓힐 수 있으며, 이는 합성할 수 있는 출력 주파수의 범위를 넓힐 수 있다.
Figure 112014115938882-pat00002
도 2는 도 1에 예시된 플라잉 가산기의 동작 파형을 나타낸 파형도로서, 서브 샘플링 위상 고정 루프의 출력이 3GHz, m=2, n=10, FCW=1000110000(2) 일 때 플라잉 가산기의 동작 파형을 나타내고 있다. 도 2를 참조하면, 10-bit 가산기 출력의 상위 2 bit이 00, 01, 11, 01, 11 등으로 변함에 따라 서브 샘플링 위상 고정 루프의 출력이 선택되고 이에 따라 최종 출력의 주파수가 변하는 것을 알 수 있다.
도 3은 본 발명의 일 실시 예에 따른 위상 고정 루프 회로 기반의 분수배 주파수 합성 방법에 대한 개략적인 처리 흐름도이다. 도 1 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 위상 고정 루프 회로 기반의 분수배 주파수 합성 방법은 다음과 같다.
먼저, S110 단계에서는, 위상 고정 루프(110), 전압 제어 발진부(120), 및 주파수 고정 루프(130)가 연동하여 일정한 주파수의 다중 위상 저 잡음 신호를 생성한다.
그리고, S120 단계에서는, 플라잉 가산기(140)가 n비트의 주파수 제어신호(FCW)에 기초하여 전압 제어 발진기(121)에서 출력된 다중 위성 저 잡음 신호에 대한 분수배의 주파수를 출력한다. 이를 위해, S120 단계는 상기 다중 위상 저 잡음 신호 중 주파수 제어 신호(FCW)에 기초하여 선택된 위상 신호를 선택하고, 주파수 제어 신호(FCW)의 상위 m-비트에 의해 신호의 위상을 선택하고 상기 연산을 반복하여 주파수 성분을 디더링하고, 시간에 대해 평균을 내서 분수배의 출력 주파수를 합성하는 단계를 포함할 수 있다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (8)

  1. 주파수 합성기에 있어서,
    일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 서브 샘플링 위상 고정 루프; 및
    상기 서브 샘플링 위상 고정 루프로부터 다중 위상 저 잡음 신호가 전달되면 입력되는 n-비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위상 저 잡음 신호에 대한 분수배의 주파수를 출력하는 플라잉 가산기를 포함하되,
    상기 플라잉 가산기는
    상기 주파수 제어 신호 및 n-비트의 레지스터 출력 신호를 합산하여 n-비트의 가산기 출력 신호를 출력하는 n-비트 가산기; 상기 가산기 출력 신호를 입력받아 클록 신호에 따라 상기 레지스터 출력 신호를 출력하는 레지스터; 상기 레지스터 출력 신호 중 상위 m-비트의 값을 먹스 선택 신호로 출력하는 트렁케이션부; 상기 먹스 선택 신호에 따라 상기 다중 위상 저 잡음 신호 중 하나의 위상 신호를 먹스 출력 신호로 출력하는 제1 먹스; 및 상기 먹스 출력 신호에 기초하여 상기 클록 신호를 선택하는 제2 및 제3 먹스 및 제1 및 제2 래치를 포함하여,
    반복적으로 출력되는 상기 먹스 출력 신호에 따라 디더링된 주파수 성분을 시간에 대해 평균을 냄으로써 분수배의 출력 주파수를 합성하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기.
  2. 제1항에 있어서, 상기 서브 샘플링 위상 고정 루프는
    주파수를 고정시키는 주파수 고정 루프;
    위상을 고정시키는 위상 고정 루프; 및
    상기 주파수 고정 루프와 위상 고정 루프의 출력 신호에 의거하여 4상태의 위상을 발생시키는 전압 제어 발진기를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기.
  3. 제2항에 있어서, 상기 주파수 고정 루프는
    입력 신호와 피드백 신호의 위상차에 기초하여 업 신호(UP) 및 다운 신호(DOWN)를 생성하는 위상 주파수 검출기;
    상기 업 신호(UP) 및 다운 신호(DOWN)에 기초하여 전하 펌프 출력 신호를 생성하는 전하펌프; 및
    상기 위상 주파수 검출기의 출력단과 상기 전하펌프의 입력단에 연결되어, 미리 설정된 기준 이상의 위상차에 기초하여 발생된 업 신호(UP) 및 다운 신호(DOWN)만을 상기 전하 펌프로 전달하는 데드존 생성기를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기.
  4. 제2항에 있어서, 상기 위상 고정 루프는
    입력신호와 피드백 신호 및 반전 피드백 신호에 기초하여, 빠른 속도의 발진기 출력 신호를 느린 입력 신호로 샘플링한 후 상기 입력신호와의 위상 차이를 직류값(SAMP, SAMN)으로 산출하는 서브 샘플링 위상 검출기;
    상기 서브 샘플링 위상 검출기에서 산출된 직류의 위상차(SAMP, SAMN)를 변환하여 상기 전압 제어 발진기로 전달하는 서브 샘플링 전하펌프; 및
    루프 이득을 조절하기 위해 상기 서브 샘플링 전하펌프의 작동 시간을 제어하는 펄서를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기.
  5. 삭제
  6. 삭제
  7. 주파수 합성 방법에 있어서,
    일정한 주파수의 다중 위상 저 잡음 신호를 생성하는 단계; 및
    n-비트의 주파수 제어 신호(FCW)에 기초하여 상기 다중 위상 저 잡음 신호에 대한 분수배의 주파수를 출력하는 단계를 포함하되,
    상기 분수배의 주파수를 출력하는 단계는
    상기 주파수 제어 신호 및 n-비트의 레지스터 출력 신호를 합산하여 n-비트의 가산기 출력 신호를 출력하는 단계;
    상기 가산기 출력 신호를 클록 신호에 따라 상기 레지스터 출력 신호로 출력하는 단계;
    상기 레지스터 출력 신호 중 상위 m-비트의 값을 먹스 선택 신호로 출력하는 단계;
    상기 먹스 선택 신호에 따라 상기 다중 위상 저 잡음 신호 중 하나의 위상 신호를 먹스 출력 신호로 출력하는 단계;
    상기 먹스 출력 신호에 기초하여 상기 클록 신호를 선택하는 단계; 및
    반복적으로 출력되는 상기 먹스 출력 신호에 따라 디더링된 주파수 성분을 시간에 대해 평균을 냄으로써 분수배의 출력 주파수를 합성하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성 방법.
  8. 삭제
KR1020140168636A 2014-11-28 2014-11-28 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법 KR101663546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140168636A KR101663546B1 (ko) 2014-11-28 2014-11-28 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140168636A KR101663546B1 (ko) 2014-11-28 2014-11-28 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법

Publications (2)

Publication Number Publication Date
KR20160065310A KR20160065310A (ko) 2016-06-09
KR101663546B1 true KR101663546B1 (ko) 2016-10-17

Family

ID=56138643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140168636A KR101663546B1 (ko) 2014-11-28 2014-11-28 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법

Country Status (1)

Country Link
KR (1) KR101663546B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11057040B2 (en) 2019-10-10 2021-07-06 Samsung Electronics Co., Ltd. Phase-locked loop circuit and clock generator including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788417A (zh) * 2016-11-22 2017-05-31 中国科学技术大学 采用亚采样技术的低噪声锁相环电路
CN113452365B (zh) * 2021-07-05 2022-08-09 广东工业大学 一种适用于欠采样锁相环自动频率矫正电路及矫正方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107722B1 (ko) 2010-02-26 2012-01-20 고려대학교 산학협력단 광대역 디지털 주파수 합성기

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A "Flying-Adder" Frequency Synthesis Architecture of Reducing VCO Stages(2005.02. 공개)
A Low Noise Sub-Sampling PLL in Which Divider Noise is Eliminated and PD/CP Noise is Not Multiplied by N^2(2009.12. 공개)
A Ring-VCO-Based Sub-Sampling PLL CMOS Circuit with -119 dBc/Hz Phase Noise and 0.73 ps Jitter(2012.09. 공개)
Theory of Flying-Adder Frequency Synthesizers-Part I: Modeling, Signals’ Periods and Output Average Frequency(2010.08. 공개)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11057040B2 (en) 2019-10-10 2021-07-06 Samsung Electronics Co., Ltd. Phase-locked loop circuit and clock generator including the same

Also Published As

Publication number Publication date
KR20160065310A (ko) 2016-06-09

Similar Documents

Publication Publication Date Title
KR101228395B1 (ko) 자기-정정 위상-디지털 전달 함수를 갖는 위상-동기 루프
EP1178609B1 (en) Phase detector
JP5564550B2 (ja) Ｐｌｌ回路
US8344918B2 (en) Process for dithering a time to digital converter and circuits for performing said process
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
JP2009005362A (ja) デジタル周波数検出器及びこれを用いたデジタルｐｌｌ
US20090256642A1 (en) Locked-loop circuit
US7994947B1 (en) Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency
US8536911B1 (en) PLL circuit, method of controlling PLL circuit, and digital circuit
CN110048714A (zh) 合成器和相位频率检测器
KR101617088B1 (ko) 미세 다중 샘플링 시간-디지털 변환기를 이용한 올-디지털 위상 잠금 루프 및 그 동작 방법
JP2014217064A (ja) アナログディザリングを用いる時間／デジタル変換
KR101663546B1 (ko) 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법
CN105634443B (zh) 时钟产生装置与其小数分频器
WO2020112259A1 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
US9065459B1 (en) Clock generation circuits using jitter attenuation control circuits with dynamic range shifting
JP2010021686A (ja) デジタル位相検出器及びデジタル位相同期回路
JP2008172512A (ja) 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
JP2012217171A (ja) 信号生成装置及び周波数シンセサイザ
WO2015061622A1 (en) Sample-rate conversion in a multi-clock system sharing a common reference
KR101813926B1 (ko) 고해상도 위상 생성기를 이용한 주파수 합성기 및 이의 제어방법
US8502574B2 (en) Device and method for generating a signal of parametrizable frequency
Huang et al. A time-to-digital converter based AFC for wideband frequency synthesizer
US7471126B2 (en) Phase locked loop utilizing frequency folding
JP6428498B2 (ja) 信号発生器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 4