KR101472183B1 - 실리콘 웨이퍼의 열처리 방법 - Google Patents

실리콘 웨이퍼의 열처리 방법 Download PDF

Info

Publication number
KR101472183B1
KR101472183B1 KR1020120107200A KR20120107200A KR101472183B1 KR 101472183 B1 KR101472183 B1 KR 101472183B1 KR 1020120107200 A KR1020120107200 A KR 1020120107200A KR 20120107200 A KR20120107200 A KR 20120107200A KR 101472183 B1 KR101472183 B1 KR 101472183B1
Authority
KR
South Korea
Prior art keywords
heat treatment
wafer
temperature
silicon wafer
bmd
Prior art date
Application number
KR1020120107200A
Other languages
English (en)
Other versions
KR20130033985A (ko
Inventor
다케시 센다
고지 아라키
다츠히코 아오키
하루오 스도
스스무 마에다
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20130033985A publication Critical patent/KR20130033985A/ko
Application granted granted Critical
Publication of KR101472183B1 publication Critical patent/KR101472183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

CZ법에 의해 육성한 웨이퍼의 벌크부의 직경 방향에 있어서의 BMD 밀도의 면내 균일성을 높일 수 있는 실리콘 웨이퍼의 열처리 방법을 제공한다. 또한, BMD 사이즈의 면내 균일성도 높일 수 있고, 더욱, 웨이퍼의 표층부의 COP를 저감할 수 있는 실리콘 웨이퍼의 열처리 방법을 제공한다. CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼를, 산화성 가스 분위기 속, 1325℃ 이상 1400℃ 이하의 범위 내의 제1 최고 도달 온도까지 승온시켜 상기 제1 최고 도달 온도를 유지한 후, 50℃/초 이상 250℃/초 이하의 강온 속도로 강온하는 제1 열처리를 행하는 공정과, 상기 제1 열처리를 행한 실리콘 웨이퍼를, 비산화성 가스 분위기 속, 900℃ 이상 1200℃ 이하의 범위 내의 제2 최고 도달 온도까지 승온시켜 상기 제2 최고 도달 온도를 유지한 후, 강온하는 제2 열처리를 행하는 공정을 포함한다.

Description

실리콘 웨이퍼의 열처리 방법{METHOD FOR HEAT-TREATING SILICON WAFER}
본 발명은, 초크랄스키법(이하, CZ법이라고도 함)에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼(이하, 단순히 웨이퍼라고도 함)를 열처리하는 실리콘 웨이퍼의 열처리 방법에 관한 것이다.
최근의 반도체 디바이스의 고집적화에 따라, 그 기판으로서 사용되는 실리콘 웨이퍼에 대한 품질 요구가 엄격해져 오고 있으며, 반도체 디바이스 형성 영역이 되는 표층부(예컨대, 표면으로부터 깊이 7 ㎛까지의 깊이 영역)에 있어서의 COP 등의 결함 밀도의 저감에 더하여, 스트레스가 큰 열처리에 대한 웨이퍼 강도의 향상도 요구되고 있다.
COP를 저감시키는 방법으로서는, 일본 특허 공개 평성6-295912호 공보에는, 실리콘 웨이퍼를, 수소 가스 분위기 속 혹은 수소 가스와 불활성 가스의 혼합 가스 분위기 속에서, 열처리 온도를 1100℃∼1300℃, 열처리 시간을 1분간∼48시간의 조건으로 열처리를 행함으로써, 실리콘 웨이퍼의 표층부에 DZ(denuded zone)층을 형성하는 기술이 개시되어 있다.
또한, 상기 열처리 시에 웨이퍼의 벌크부에 석출되는 산소 석출물(Balk Micro Defect, 이하, BMD라고 함)은, 이후의 반도체 디바이스 형성 공정에 있어서 표층부에 확산되는 불순물의 게터링 사이트가 되며, 웨이퍼 강도를 높인다고 말해지고 있다.
또한, 상기 벌크부에 있어서의 BMD 밀도는 웨이퍼의 직경 방향에 있어서 면내 균일한 것이 바람직하다. 만약, 웨이퍼 면내에서 BMD 밀도에 변동이 있는 경우는, 그 변동이 있는 부분에 있어서 웨이퍼 강도가 변화하기 때문에, 이 부분을 기점으로 하여, 이후의 반도체 디바이스 형성 열처리 등에서 슬립 전위가 발생하기 쉬워진다고 하는 문제가 있다.
또한, 이러한 웨이퍼의 직경 방향에 있어서의 BMD 밀도의 면내 분포는, CZ법에 의한 단결정 육성 시에 도입되는 Grown-in 결함의 면내 분포를 그대로 반영한다. 따라서, BMD 밀도의 면내 균일성을 높이기 위해서는, 단결정 육성 시에 도입되는 Grown-in 결함의 면내 분포를 균일하게 제어할 필요가 있다.
그러나, 이러한 제어는, 핫존 등의 결정 열이력, 성장 속도 등을 미세하게 제어할 필요가 있어, 매우 비용이 비싸진다고 하는 문제가 있다.
또한, 단결정 육성 시에 있어서, 산화 유기 적층 결함(Oxidation-induced Stacking Fault: 이하, OSF라고 함)이 많이 존재하는 OSF 영역이 형성된 경우에는, 슬라이스된 웨이퍼의 직경 방향에 OSF 링이 발생하게 된다. 이 경우, 웨이퍼의 OSF 링 근방에서는, 단결정 육성 시에 도입되는 BMD 핵이 매우 적고, 즉, 열처리 후, BMD 밀도가 크게 저하하는 BMD 저밀도 영역이 존재하는 것이 알려져 있다.
또한, 이러한 OSF 링을 웨이퍼 면내에 발생시키지 않는 방법으로서, 일본 특허 공개 평성8-330316호 공보에는, 단결정 육성 시에 있어서, 결정 성장 속도를 저하시켜, 공공(空孔)과 격자간 실리콘 농도의 균형에 의해 원자의 부족이나 여분이 적은 무결함 영역을 육성하는 기술이 개시되어 있다.
그러나, 일본 특허 공개 평성8-330316호 공보에 기재된 방법은, 결정 성장 속도를 저하시키기 때문에 생산성이 저하하여, 비용이 비싸지며, 벌크부에 있어서 BMD가 거의 석출되지 않기 때문에, 웨이퍼의 강도가 저하한다고 하는 문제가 있다.
그래서, 단결정 육성 시에 있어서 OSF 영역이 형성된 경우라도 웨이퍼의 BMD 밀도의 면내 균일성을 높일 수 있는 수단으로서, 일본 특허 공개 제2006-93645호 공보에는, 질소 농도가 2.9×1014∼5.0×1015 atoms/㎤, 산소 농도가 1.27×1018∼3.0×1018 atoms/㎤의 범위에서 육성된 OSF 링을 포함하는 웨이퍼를, 환원성 가스 또는 불활성 가스 분위기 하에서 노내 온도가 600℃∼800℃로 유지된 열처리로 내에 투입하고, 1000℃∼1200℃에서 열처리를 실시할 때, 열처리 온도에 이를 때까지 0.5℃/min∼2.0℃/min의 승온 레이트를 유지하는 방법이 개시되어 있다.
그러나, 일본 특허 공개 제2006-93645호 공보에 기재된 방법은, BMD 저밀도 영역의 BMD 밀도를 높일 수 있기 때문에, OSF 링이 존재하는 것에 의한 BMD 밀도의 면내 불균일성은 어느 정도 개선되지만, 아직도, 단결정 육성 시의 영향을 남겨 두고 있는 것이었다.
또한, 핫존 등의 결정 열이력, 성장 속도를 정밀하게 제어하면서 결정 성장 속도를 높여, 상기 OSF 링을 외측으로 배제하고, 웨이퍼 면내 전체를 COP가 많이 취입된 V-리치 영역으로 한 경우라도, 단결정 육성 시에 있어서의 융액의 대류 제어(석영 도가니의 회전수나 노내 압력, 히터 온도 등)에는 한계가 있어, 이것만으로는, 웨이퍼의 직경 방향의 BMD 밀도를 면내 균일하게 제어하는 데는 한계가 있다.
본 발명은 전술한 사정을 감안하여 이루어진 것으로, CZ법에 의해 육성한 웨이퍼의 벌크부의 직경 방향에 있어서의 BMD 밀도의 면내 균일성을 높일 수 있는 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 하나의 목적으로 한다. 또한, BMD 사이즈의 면내 균일성도 높일 수 있고, 더욱, 웨이퍼의 표층부의 COP를 저감할 수 있는 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼를, 산화성 가스 분위기 속, 1325℃ 이상 1400℃ 이하의 범위 내의 제1 최고 도달 온도까지 승온시켜 상기 제1 최고 도달 온도를 유지한 후, 50℃/초 이상 250℃/초 이하의 강온 속도로 강온하는 제1 열처리를 행하는 공정과, 상기 제1 열처리를 행한 실리콘 웨이퍼를, 비산화성 가스 분위기 속, 900℃ 이상 1250℃ 이하의 범위 내의 제2 최고 도달 온도까지 승온시켜 상기 제2 최고 도달 온도를 유지한 후, 강온하는 제2 열처리를 행하는 공정을 포함하는 것을 특징으로 한다.
상기 제1 열처리에 있어서의 강온 속도는, 120℃/초 이상 250℃/초 이하인 것이 바람직하다.
상기 제2 열처리에 있어서의 상기 제2 최고 도달 온도까지의 승온 속도는, 1℃/분 이상 5℃/분 이하인 것이 바람직하다.
본 발명에 따르면, CZ법에 의해 육성한 웨이퍼의 벌크부의 직경 방향에 있어서의 BMD 밀도의 면내 균일성을 높일 수 있는 실리콘 웨이퍼의 열처리 방법이 제공된다. 또한, BMD 사이즈의 면내 균일성도 높일 수 있고, 더욱, 웨이퍼의 표층부의 COP를 저감할 수 있는 실리콘 웨이퍼의 열처리 방법이 제공된다.
도 1은 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도(제1 열처리)이다.
도 2는 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도(제2 열처리)이다.
도 3은 OSF 링이 웨이퍼의 직경 방향에 존재하는 경우의 제1 열처리에 있어서의 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도이다.
도 4는 열처리하는 웨이퍼의 산소 농도가 높은 경우의 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도(제1 열처리)이다.
도 5는 열처리하는 웨이퍼의 산소 농도가 높은 경우의 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도(제2 열처리)이다.
도 6은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 이용되는 RTP 장치의 일례를 나타내는 단면 개념도이다.
도 7은 RTP에 의한 제1 열처리의 온도 시퀀스의 일례를 나타내는 개념도이다.
도 8은 종형 열처리 장치를 이용한 제2 열처리의 온도 시퀀스의 일례를 나타내는 개념도이다.
도 9는 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제1 양태를 나타내는 공정 흐름도이다.
도 10은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제2 양태를 나타내는 공정 흐름도이다.
도 11은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제3 양태를 나타내는 공정 흐름도이다.
도 12는 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제4 양태를 나타내는 공정 흐름도이다.
도 13은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제5 양태를 나타내는 공정 흐름도이다.
도 14는 실시예 1에서 3에 있어서의 웨이퍼의 중심으로부터 외주까지의 웨이퍼 직경 방향의 BMD 밀도의 면내 분포이다.
도 15는 실시예 4에서 6에 있어서의 웨이퍼의 중심으로부터 외주까지의 웨이퍼 직경 방향의 BMD 밀도의 면내 분포이다.
도 16은 실시예 7에서 9에 있어서의 웨이퍼의 중심으로부터 외주까지의 웨이퍼 직경 방향의 BMD 밀도의 면내 분포이다.
도 17은 비교예 1에서 3 및 종래예 1에 있어서의 웨이퍼의 중심으로부터 외주까지의 웨이퍼 직경 방향의 BMD 밀도의 면내 분포이다.
이하, 본 발명의 실시형태에 대해서 도면 등을 참조하여 상세하게 설명한다.
본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, CZ법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼를, 산화성 가스 분위기 속, 1325℃ 이상 1400℃ 이하의 범위 내의 제1 최고 도달 온도까지 승온시켜 상기 제1 최고 도달 온도를 유지한 후, 50℃/초 이상 250℃/초 이하의 강온 속도로 강온하는 제1 열처리를 행하는 공정과, 상기 제1 열처리를 행한 실리콘 웨이퍼를, 비산화성 가스 분위기 속, 900℃ 이상 1250℃ 이하의 범위 내의 제2 최고 도달 온도까지 승온시켜 상기 제2 최고 도달 온도를 유지한 후, 강온하는 제2 열처리를 행하는 공정을 포함한다.
본 발명은 이러한 공정을 포함하고 있기 때문에, CZ법에 의해 육성한 웨이퍼의 벌크부의 직경 방향에 있어서의 BMD 밀도의 면내 균일성을 높일 수 있다. 또한, BMD 사이즈의 면내 균일성도 높일 수 있고, 더욱, 웨이퍼의 표층부의 COP를 저감할 수 있다.
도 1 및 도 2는 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도이고, 도 1은 제1 열처리에 의한 효과를 나타내고 있으며, 도 2는 제2 열처리에 의한 효과를 나타내는 것이다.
제1 열처리에서는, 산화성 가스 분위기 속(도 1에서는 산소(O2)), 최고 도달 온도를 1325℃ 이상 1400℃ 이하의 범위 내(제1 최고 도달 온도)까지 승온시켜 유지하기 때문에, COP에 있어서는, 내벽 산화막(SiO2)이 용해되어 보이드가 된다(도 1의 (b)). 더욱, 이 보이드가 공공으로서 확산됨으로써 소멸한다. 또는/및, 이 보이드가 산화성 가스 분위기에 의해 웨이퍼 내에 주입되는 대량의 격자간 실리콘(도시하지 않음)에 의해 가득 참으로써 소멸한다(도 1의 (c)). 또한, 단결정 육성 시에 도입된 BMD 핵은, 상기 최고 도달 온도의 범위 내에서 열처리되기 때문에, 웨이퍼 내에 용해되어 소멸한다(도 1의 (b)∼(c)).
제2 열처리에서는, 비산화성 가스 분위기 속(도 2에서는 아르곤(Ar)), 최고 도달 온도를 900℃ 이상 1250℃ 이하의 범위 내까지 승온시켜 유지하기 때문에, 웨이퍼의 표층부의 산소가 웨이퍼 표면으로부터 외방 확산되고, 또한 벌크부에도 외방 확산된다(도 2의 (b)). 따라서, 웨이퍼의 표층부에서는 BMD 핵은 석출되지 않고, 벌크부에서는 석출된다(도 2의 (c)).
이상으로부터, 단결정 육성 시에 도입된 BMD 핵은 제1 열처리에 의해 웨이퍼 내에 용해되어 소멸하고, 제2 열처리에서는, 벌크부에 새롭게 BMD 핵이 석출된다. 따라서, 제2 열처리에서는, 단결정 육성 시에 도입되는 BMD 핵의 변동을 배제한(한번 캔슬한) 상태로, 새롭게 BMD 핵을 석출, 또한 성장시킬 수 있다. 따라서, 웨이퍼의 직경 방향에 있어서의 BMD 밀도의 면내 균일성에 더하여, BMD 사이즈의 면내 균일성도 높일 수 있다.
제1 열처리에 있어서의 최고 도달 온도(제1 최고 도달 온도)는, 1325℃ 이상 1400℃ 이하의 범위 내인 것이 바람직하다.
상기 제1 최고 도달 온도가 1325℃ 미만의 저온인 경우에는, 단결정 육성 시에 도입된 BMD 핵을 용해하여 소멸시키는 것이 어렵다. 따라서, 단결정 육성 시에 도입되는 BMD 핵의 변동을 배제하는 것이 어려워, 웨이퍼의 직경 방향에 있어서의 BMD 밀도의 면내 균일성에 더하여, BMD 사이즈의 면내 균일성을 높이는 것이 어렵다. 상기 제1 최고 도달 온도가 1400℃를 넘는 경우에는, 고온이 되기 때문에, 슬립 전위 등이 발생하기 쉬워져, 바람직하지 못하다.
상기 제1 최고 도달 온도의 상한값은, 사용하는 열처리 장치로서의 수명을 보다 길게 하기 위해서는, 1380℃ 이하인 것이 보다 바람직하다.
상기 제1 열처리에 있어서의 상기 제1 최고 도달 온도로부터의 강온 속도는 50℃/초 이상 250℃/초 이하인 것이 바람직하다.
상기 제1 열처리는, 전술한 바와 같이, 산화성 가스 분위기에서 행해지기 때문에, 대량의 격자간 실리콘이 발생하지만, 동시에 열평형 농도의 공공도 발생한다. 이 공공은 격자간 산소와 함께 O2-V complex를 형성한다. 그리고, 이 O2-V complex가 이후의 제2 열처리에서의 BMD 핵 발생을 위한 기점이 된다.
또한, 상기 강온 속도가 50℃/초 미만인 경우에는, 상기 공공은 강온 중에 외방 확산되어 소멸하여 버리기 때문에, O2-V complex가 형성되지 않게 되는 경우가 있다.
따라서, 제1 열처리에 있어서의 강온 속도를 50℃/초 이상으로 함으로써, 상기 발생한 공공을 벌크부에 많이 잔존시킬 수 있다. 이 때문에, 상기 제2 열처리에 있어서 충분히 BMD 핵의 발생, 성장(BMD 밀도의 고밀도화)을 도모할 수 있다.
또한, 상기 강온 속도가 지나치게 빠른 경우에는, 급격한 강온을 위해, 웨이퍼에 슬립 전위가 발생하는 경우가 있기 때문에, 그 상한값은 250℃/초 이하인 것이 바람직하다.
상기 제1 열처리에 있어서의 강온 속도는, 120℃/초 이상 250℃/초 이하인 것이 보다 바람직하다.
이러한 강온 속도로 함으로써, 웨이퍼의 벌크부의 직경 방향에 있어서의 BMD 밀도 및 그 사이즈의 면내 균일성을 더욱 높일 수 있다.
상기 제1 최고 도달 온도로부터의 상기 강온 속도에 있어서의 강온은, 상기 격자간 실리콘의 확산의 억제나 생산성 등의 관점에서 400℃ 이상 600℃ 이하까지 행하는 것이 바람직하다.
또한, 본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, OSF 링이 웨이퍼의 직경 방향에 존재하는 경우, 즉 웨이퍼 면내에서 BMD 저밀도 영역을 갖는 경우라도, BMD 밀도 및 그 사이즈의 면내 균일성을 높일 수 있다.
도 3은 OSF 링이 웨이퍼의 직경 방향에 존재하는 경우의 제1 열처리에 있어서의 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도이다.
OSF 링이 존재하는 웨이퍼에 있어서는, 전술한 바와 같이, OSF 링 근방에 BMD 밀도가 크게 저하하는 BMD 저밀도 영역이 존재한다(도 3의 (a)).
본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, 이러한 웨이퍼라도, 상기 제1 열처리를 행함으로써, 도 1에서 설명한 것과 동일한 메커니즘에 의해, COP 및 BMD 핵이 소멸한다(도 3의 (b)∼(c)).
따라서, BMD 저밀도 영역의 BMD 핵의 변동을 배제할 수 있기 때문에, OSF 링이 웨이퍼의 직경 방향에 존재하였다고 해도, BMD 밀도 및 그 사이즈의 면내 균일성을 높일 수 있다.
또한, 본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, 열처리하는 웨이퍼의 산소 농도가 높은 경우, 즉, 단결정 육성 시에 산소 농도를 높게 제어한 경우는, 제1 열처리 후, 웨이퍼의 표층부에 COP가 잔존하는 경우가 있다.
도 4 및 도 5는 열처리하는 웨이퍼의 산소 농도가 높은 경우의 본 발명의 효과를 설명하기 위한 웨이퍼 단면에 있어서의 개념 흐름도이다. 도 4는 제1 열처리에 의한 효과를 나타내고, 도 5는 제2 열처리에 의한 효과를 나타내는 것이다.
제1 열처리에서는 산화성 가스 분위기 중에 포함되는 산소가 웨이퍼 표면으로부터 표층부에 내방 확산되기 때문에, 열처리하는 웨이퍼의 산소 농도가 높은 경우는, 그 표층부의 산소 농도가 고체 용융 한계 근처가 된다(도 4의 (a)∼(b)). 따라서, 표층부에 있어서는 COP의 내벽 산화막이 용해되기 어려워진다. 이에 의해, 격자간 실리콘이 대량으로 도입되어도 COP 내에 가득 찰 수 없기 때문에, 그 표층부에 COP가 잔존한다. 또한, 단결정 육성 시에 도입된 BMD 핵에 있어서는, 산소 농도가 높은 경우라도, BMD 핵이 작기 때문에, 웨이퍼 내에서 용해되어 소멸한다(도 4의 (a)∼(c)).
그러나, 도 4의 (c)에 나타내는 바와 같이, 제1 열처리에 있어서, 표층부에 COP가 잔존하였다고 해도, 제2 열처리에서는, 비산화성 가스 분위기 속(도 5에서는 아르곤), 900℃ 이상 1250℃ 이하에서 열처리를 행한다. 이 열처리에 의해, 표층부로부터 산소가 외방 확산되고, 더욱 벌크부에도 외방 확산되기 때문에, 상기 표층부의 산소 농도는 고체 용융 한계 근처에서 저하한다(도 5의 (b)).
따라서, 상기 제2 열처리를 행함으로써, 표층부는 산소 농도가 저하하기 때문에, 표층부에 존재하는 COP의 내벽 산화막은 용해되어 보이드가 된다. 그 후, 그 보이드는, 실리콘 원자의 재배열에 의해 소멸한다(도 5의 (b)∼(c)). 또한, 도 2와 마찬가지로, 웨이퍼의 표층부에서는 BMD 핵은 석출되지 않고, 벌크부에서 석출된다(도 5의 (c)).
이상으로부터, 본 발명에 따른 실리콘 웨이퍼의 열처리 방법은, 열처리하는 웨이퍼의 산소 농도가 높은 경우라도, 벌크부의 BMD 밀도 및 그 사이즈의 면내 균일성을 높일 수 있고, 덧붙여, 웨이퍼의 표층부의 COP를 저감할 수 있다.
또한, 본 발명에서 말하는 산소 농도가 높은 경우란, 웨이퍼의 산소 농도가 1.2×1018 atoms/㎤(old-ASTM) 이상인 것을 말한다.
상기 제1 열처리를, 산화성 가스 분위기가 아니라, 비산화성 가스 분위기(환원성 가스 분위기(수소 가스, 질소 가스 등)나 불활성 가스 분위기(아르곤 가스 등))에서 행하면, 단결정 육성 시에 도입된 벌크부의 BMD 핵을 소멸할 수 없고, 반대로 BMD 핵을 성장시켜 버린다. 이 이유는, 상기 표층부로부터 벌크부에의 산소의 외방 확산을 크게 촉진시켜 버리기 때문이다.
상기 산화성 가스 분위기에 있어서의 산소 가스의 분압은, 20％ 이상 100％ 이하(바람직하게는 산소 100％ 가스)인 것이 바람직하다.
상기 산소 가스의 분압을 20％ 이상으로 함으로써, 웨이퍼 내에 대량의 격자간 실리콘을 주입할 수 있어, 확실하게, COP를 저감할 수 있기 때문에 바람직하다.
또한, 상기 산화성 가스 분위기에 있어서의 산소 가스 이외의 가스(산소 가스의 분압이 100％인 경우를 제외함)는 아르곤 가스인 것이 바람직하다.
아르곤 가스를 이용함으로써, 질화막 등의 다른 막의 형성이나 화학적 반응 등이 생기는 것을 보다 확실하게 회피할 수 있다.
상기 제2 열처리에 있어서의 최고 도달 온도(제2 최고 도달 온도)는, 900℃ 이상 1250℃ 이하의 범위 내인 것이 바람직하다.
상기 제2 최고 도달 온도가 900℃ 미만인 경우에는, 저온이기 때문에, 전술한 바와 같은 산소의 외방 확산이 발생하기 어려워진다. 이 때문에, 웨이퍼의 표층부에 잔존하는 COP의 내벽 산화막을 용해하기 어려워져, 그 표층부의 COP를 소멸시키는 것이 어렵다.
상기 제2 최고 도달 온도가 1250℃를 넘는 경우에는, 웨이퍼의 표층부로부터의 산소의 외방 확산이 커진다. 이에 의해, 그 표층부의 산소 농도가 크게 저하하여, 산소에 의한 슬립 전위의 피닝력(Pinning Effect)이 저하하기 때문에, 웨이퍼에 슬립 전위가 발생하는 경우가 있다.
상기 제2 열처리를, 비산화성 가스 분위기가 아니라, 전술한 산화성 가스 분위기에서 행하는 경우에는, 웨이퍼의 표층부에 산소가 내방 확산된다. 따라서, 산소 농도가 높은 실리콘 웨이퍼의 경우는, 표층부의 산소 농도가 높은 상태로 유지된다. 따라서, 제2 열처리에서 웨이퍼의 표층부에 잔존하는 COP의 내벽 산화막이 용해되기 어려워지기 때문에, 그 표층부의 COP를 소멸시키는 것이 어려운 경우가 있다.
상기 비산화성 가스 분위기는, 아르곤 가스를 포함하는 비산화성 가스(바람직하게는, 아르곤 100％ 가스)인 것이 바람직하다.
아르곤 가스를 이용함으로써, 질화막 등의 다른 막의 형성이나 화학적 반응 등이 생기는 일없이, 열처리를 행할 수 있다.
상기 제1 열처리는, 주지의 급속 승강온 열처리(RTP: Rapid Thermal Process, 이하, 단순히 RTP라고도 함) 장치를 이용하여, RTP로 행하는 것이 바람직하다. 또한, 여기서 말하는 RTP란, 승온 및 강온 속도가, 1℃/초 이상인 고속 승강온 열처리를 나타낸다.
도 6은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법에 이용되는 RTP 장치의 일례를 나타내는 단면 개념도이다.
도 6에 나타내는 RTP 장치(10)는, 웨이퍼(W)를 수용하여 열처리를 실시하기 위한 반응실(20)과, 반응실(20) 내에 마련되며, 웨이퍼(W)를 유지하는 웨이퍼 유지부(30)와, 웨이퍼(W)를 가열하는 가열부(40)를 구비한다. 웨이퍼(W)가 웨이퍼 유지부(30)에 유지된 상태에서는, 제1 공간(20a)과 제2 공간(20b)이 형성된다. 제1 공간(20a)은, 반응실(20)의 내벽과 웨이퍼(W)의 표면(디바이스 형성면)(W1)측으로 둘러싸인 공간이다. 제2 공간(20b)은, 반응실(20)의 내벽과 표면(W1)측에 대향하는 웨이퍼(W)의 이면(W2)측으로 둘러싸인 공간이다.
반응실(20)은, 공급구(22)와 배출구(26)를 구비한다. 상기 공급구(22)는, 제1 공간(20a) 및 제2 공간(20b) 내에 분위기 가스(FA)(실선 화살표)를 공급하는 것이다. 또한, 상기 배출구(26)는, 상기 공급한 분위기 가스(FA)를 제1 공간(20a) 및 제2 공간(20b)으로부터 배출하는 것이다. 반응실(20)은, 예컨대, 석영으로 구성되어 있다.
웨이퍼 유지부(30)는, 웨이퍼(W)의 이면(W2)의 외주부를 링형으로 유지하는 서셉터(32)와, 서셉터(32)를 유지하며, 웨이퍼(W)의 중심을 축으로 하여 서셉터(32)를 회전시키는 회전체(34)를 구비한다. 서셉터(32) 및 회전체(34)는, 예컨대, SiC로 구성되어 있다.
가열부(40)는, 복수의 할로겐 램프(50)에 의해 구성되어 있다. 상기 할로겐 램프(50)는, 웨이퍼 유지부(30)에 유지된 웨이퍼(W)의 표면(W1)의 상방 및 이면(W2)의 하방의 반응실(20) 밖에 복수 배치되어 있어, 상기 할로겐 램프(50)의 광조사에 의한 램프 가열에 의해, 웨이퍼(W)를 양면으로부터 가열한다.
도 6에 나타내는 RTP 장치(10)를 이용한 열처리는, 다음과 같이 행한다. 반응실(20)에 마련된 도시하지 않는 웨이퍼 도입구로부터, 웨이퍼(W)를 반응실(20) 내에 도입하여, 웨이퍼(W)의 이면(W2)의 외주부를 웨이퍼 유지부(30)의 서셉터(32) 상에 링형으로 유지한다. 그리고, 상기 공급구(22)로부터 분위기 가스(FA)를 공급하며, 웨이퍼(W)를 회전시키면서, 가열부(40)에 의해 웨이퍼(W)를 가열한다.
도 7은 RTP에 의한 제1 열처리의 온도 시퀀스의 일례를 나타내는 개념도이다.
도 7에 나타내는 바와 같이, 온도(T0)(바람직하게는 400℃ 이상 600℃ 이하)로 유지된 주지의 RTP 장치의 반응 공간 내에 설치된 회전 가능한 서셉터 상에 실리콘 웨이퍼를 유지하고, 상기 반응 공간 내에 산화성 가스를 공급한다. 다음에, 온도(T0)로부터 제1 최고 도달 온도인 1325℃ 이상 1400℃ 이하(온도(T1))까지, 승온 속도(ΔTu1)(℃/초)로 급속 승온시켜, 온도(T1)에서 정해진 시간(t1(초)) 일정하게 유지한다. 그 후, 온도(T1)로부터 강온 속도(ΔTd1)(℃/초)로 급속 강온을 행하여, 예컨대 온도(T0)까지 강온한다.
상기 온도(T0, T1)는, 도 6에 나타내는 바와 같은 RTP 장치(10)의 반응실(20) 내에 웨이퍼(W)를 설치한 경우에 있어서, 웨이퍼 유지부(30)의 하방에 설치된, 도시하지 않는 방사 온도계에 의해 측정된 웨이퍼(W)의 표면 온도(방사 온도계가 웨이퍼(W)의 직경 방향에 복수 배치되어 있는 경우는 그 평균 온도)이다.
상기 제1 최고 도달 온도를 유지하는 유지 시간(t1)은, 1초 이상 60초 이하인 것이 바람직하다.
상기 유지 시간(t1)이 1초 미만인 경우에는, 단결정 육성 시에 도입된 BMD 핵이나 COP를 충분히 소멸시키는 것이 어려운 경우가 있다. 상기 유지 시간(t1)이 60초를 넘는 경우에는, 생산성이 저하하는 경우가 있고, 또한, 그 외의 열처리 기인의 문제점(불순물 확산이나 슬립 등)이 발생하는 경우가 있다.
상기 제2 열처리는, 종형 열처리 장치를 이용한 열처리로 행하는 것이 바람직하다. 상기 종형 열처리 장치는, 주지의 것(예컨대, 일본 특허 공개 제2001-85349호에 기재된 종형 열처리 장치 등)이 이용된다. 또한, 여기서 말하는 종형 열처리 장치를 이용한 열처리란, 승온 및 강온 속도가 15℃/분 이하인 저속 열처리인 것을 나타낸다.
도 8은 종형 열처리 장치를 이용한 제2 열처리의 온도 시퀀스의 일례를 나타내는 개념도이다.
도 8에 나타내는 바와 같이, 온도(T0)(바람직하게는 400℃ 이상 600℃ 이하)로 유지된 주지의 종형 열처리 장치의 반응 공간 내에 실리콘 웨이퍼를 복수매 유지한 주지의 종형 보트를 설치하여, 상기 반응 공간 내에 비산화성 가스(예컨대, 아르곤 가스)를 공급한다. 다음에, 온도(T0)로부터 제2 최고 도달 온도인 900℃ 이상 1200℃ 이하(온도(T2))까지, 승온 속도(ΔTu2)(℃/분)로 승온시켜 온도(T2)에서 정해진 시간(t2(분)) 일정하게 유지한 후, 온도(T2)로부터 강온 속도(ΔTd2)(℃/분)로, 예컨대 온도(T0)까지 강온한다.
상기 제2 최고 도달 온도를 유지하는 유지 시간(t2)은, 1분 이상 120분 이하인 것이 바람직하다.
상기 유지 시간(t2)이 1분 미만인 경우에는, 웨이퍼의 벌크부에 있어서 충분히 BMD 핵을 석출, 성장시키는 것이 어려운 경우가 있다. 또한, 실리콘 웨이퍼의 산소 농도가 높은 경우에는, 이 제2 열처리에 있어서 표층부에 있어서의 COP의 소멸이 충분히 이루어지지 않는 경우가 있다. 상기 유지 시간(t2)이 120분을 넘는 경우에는, 생산성이 저하하는 경우가 있고, 또한, 그 외의 열처리 기인의 문제점(불순물 확산이나 슬립 등)이 발생하는 경우가 있다.
상기 제2 열처리에 있어서의 상기 제2 최고 도달 온도까지의 승온 속도(도 8로 말하자면 ΔTu2) 및 상기 제2 최고 도달 온도로부터의 강온 속도(도 8로 말하자면 ΔTd2)는, 1℃/분 이상 5℃/분 이하인 것이 바람직하다.
이러한 승온 속도 및 강온 속도로 함으로써, 상기 제2 열처리의 승온 시에 있어서의 슬립 전위의 발생을 억제할 수 있고, 더욱, BMD 밀도의 향상도 도모할 수 있다.
상기 제1 열처리에 있어서의 승온 시의 승온 속도(도 7로 말하자면 ΔTu1)는, 생산성을 향상시키고, 또한, 슬립 발생을 보다 저감시키기 위해, 10℃/초 이상 250℃/초 이하인 것이 바람직하다.
CZ법에 의한 실리콘 단결정 잉곳의 육성은, V/G값(V: 인상 속도, G: 실리콘 융점으로부터 1300℃까지의 온도 범위에서의 인상 축방향의 결정 내 온도 구배의 평균값)을 제어하여, 원자 공공(COP)이 많이 취입된 V-리치 영역을 포함하는 실리콘 단결정 잉곳을 육성하는 것이 바람직하다.
구체적으로는, 주지의 단결정 인상 장치를 이용하여, 실리콘 융액의 액면에 종결정을 접촉시켜, 종결정과 석영 도가니를 회전시키면서 종결정을 인상하여 넥(neck)부 및 원하는 직경까지 직경 확장하는 직경 확장부를 형성한다. 그 후, 원하는 직경을 유지하면서, V-리치 영역이 되도록 V/G값을 소정값(예컨대, 0.25 ㎟/℃·min∼0.35 ㎟/℃·min)으로 제어하여 직선 몸통부를 형성하고, 그 후, 원하는 직경으로부터 직경 축소하는 직경 축소부를 형성하여 실리콘 융액으로부터 분리함으로써 행한다.
이러한 방법에 의해 행함으로써, 단결정 육성 시에 있어서의, 생산성을 보다 높일 수 있다.
또한, 여기서 말하는 「V-리치 영역을 포함한다」란, 전술한 OSF 영역을 배제하는 것이 아니다.
다음에, 전술한 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법에 대해서 설명한다.
도 9는 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제1 양태를 나타내는 공정 흐름도이다.
상기 제1 양태는, CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정(S101)과, 상기 실리콘 단결정 잉곳을 슬라이스하여 원판형의 웨이퍼를 제작하는 공정(S102)과, 상기 제작한 슬라이스 웨이퍼의 표리면을 평탄화 처리하는 공정(S103)과, 상기 평탄화 처리된 웨이퍼의 적어도 반도체 디바이스 형성면이 되는 표면을 경면 연마하는 공정(S104)과, 상기 경면 연마된 웨이퍼에 대하여, 상기 제1 열처리(S105) 및 제2 열처리(S106)를 행하는 공정을 포함한다.
즉, 상기 제1 양태는, 전술한 실리콘 웨이퍼의 열처리 방법을, 적어도 반도체 디바이스 형성면이 되는 표면이 경면 연마된 웨이퍼에 대하여 행한다.
이러한 공정을 포함함으로써, 전술한 효과를 보다 확실하게 구비한 실리콘 웨이퍼를 얻을 수 있다.
또한, 상기 평탄화 처리에는, 주지의 랩핑 처리, 편면 연삭 처리, 양면 연삭 처리, 에칭 처리(에칭 처리에 대해서는, 주로, 불산(HF), 질산(HNO3), 초산(CH3COOH) 및 물(H2O)을 일정한 비율로 혼합한 산에칭 용액 중에, 상기 평탄화 처리된 웨이퍼의 전체면을 침지하는 산에칭 처리)가 포함된다. 상기 경면 연마에는, 주지의 편면 연마, 양면 연마가 포함된다.
즉, 상기 평탄화 처리(S103)로부터 상기 경면 연마(S104)는, 예컨대, 상기 제작한 슬라이스 웨이퍼의 표리면을 랩핑 처리 후, 양면 연삭 처리한다. 그 후, 양면 연마하는 공정이나, 랩핑 처리 후, 에칭 처리하고, 그 후, 양면 연마하는 공정 등이 포함된다.
도 10은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 구비한 실리콘 웨이퍼의 제조 방법의 제2 양태를 나타내는 공정 흐름도이다.
상기 제2 양태는, CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정(S201)과, 상기 실리콘 단결정 잉곳을 슬라이스하여 원판형의 웨이퍼를 제작하는 공정(S202)과, 상기 제작한 슬라이스 웨이퍼의 표리면을 평탄화 처리하는 공정(S203)과, 상기 평탄화 처리된 웨이퍼에 대하여, 상기 제1 열처리(S204) 및 제2 열처리(S205)를 행하는 공정과, 상기 제2 열처리된 웨이퍼의 적어도 반도체 디바이스 형성면이 되는 표면을 경면 연마하는 공정(S206)을 포함한다.
즉, 상기 제2 양태는, 전술한 실리콘 웨이퍼의 열처리 방법을, 평탄화 처리 후의 웨이퍼에 대하여 행한다.
이러한 공정을 포함함으로써, 전술한 효과에 더하여, 제2 열처리 시에 있어서 표층부로부터의 산소의 외방 확산 등이 적고, 표층부에 COP가 잔존하였다고 해도, 이후의 연마 공정에서, 그 표층부를 제거할 수 있기 때문에 바람직하다.
상기 제2 양태에 있어서 열처리하는 평탄화 처리된 웨이퍼는, 랩핑 처리된 웨이퍼나 에칭 처리된 웨이퍼가 포함된다.
도 11은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 포함한 실리콘 웨이퍼의 제조 방법의 제3 양태를 나타내는 공정 흐름도이다.
상기 제3 양태는, CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정(S301)과, 상기 실리콘 단결정 잉곳을 슬라이스하여 원판형의 웨이퍼를 제작하는 공정(S302)과, 상기 제작한 슬라이스 웨이퍼에 대하여, 상기 제1 열처리(S303) 및 제2 열처리(S304)를 행하는 공정과, 상기 제2 열처리를 행한 슬라이스 웨이퍼의 표리면을 평탄화 처리하는 공정(S305)과, 상기 평탄화 처리된 웨이퍼의 적어도 반도체 디바이스 형성면이 되는 표면을 경면 연마하는 공정(S306)을 포함한다.
즉, 상기 제3 양태는, 전술한 실리콘 웨이퍼의 열처리 방법을 슬라이스 웨이퍼에 대하여 행한다.
이러한 공정을 포함함으로써, 전술한 제2 양태와 동일한 효과를 얻을 수 있다.
도 12는 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 포함한 실리콘 웨이퍼의 제조 방법의 제4 양태를 나타내는 공정 흐름도이다.
상기 제4 양태는, CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정(S401)과, 상기 실리콘 단결정 잉곳을 슬라이스하여 원판형의 웨이퍼를 제작하는 공정(S402)과, 상기 제작한 슬라이스 웨이퍼의 표리면을 평탄화 처리하는 공정(S403)과, 상기 평탄화 처리된 웨이퍼에 대하여, 상기 제1 열처리를 행하는 공정(S404)과, 상기 제1 열처리된 웨이퍼의 적어도 반도체 디바이스 형성면이 되는 표면을 경면 연마하는 공정(S405)과, 상기 경면 연마된 웨이퍼에 대하여, 상기 제2 열처리를 행하는 공정(S406)을 포함한다.
즉, 상기 제4 양태는, 전술한 실리콘 웨이퍼의 열처리 방법에 있어서 제1 열처리를 평탄화 처리 후에 행하고, 제2 열처리를 경면 연마 후에 행한다.
이러한 공정을 포함함으로써, 전술한 효과에 더하여, 제1 열처리 후, 표층부에 COP가 잔존하였다고 해도, 이후의 연마 공정에서 제거할 수 있다. 이에 의해, 제2 열처리의 부담 경감(열처리 온도나 열처리 시간의 단축화 등)을 도모할 수 있다.
도 13은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 포함한 실리콘 웨이퍼의 제조 방법의 제5 양태를 나타내는 공정 흐름도이다.
상기 제5 양태는, CZ법에 의해 실리콘 단결정 잉곳을 육성하는 공정(S501)과, 상기 실리콘 단결정 잉곳을 슬라이스하여 원판형의 웨이퍼를 제작하는 공정(S502)과, 상기 제작한 슬라이스 웨이퍼에 대하여, 상기 제1 열처리를 행하는 공정(S503)과, 상기 제1 열처리된 웨이퍼의 표리면을 평탄화 처리하는 공정(S504)과, 상기 평탄화 처리된 웨이퍼의 적어도 반도체 디바이스 형성면이 되는 표면을 경면 연마하는 공정(S505)과, 상기 경면 연마된 웨이퍼에 대하여, 상기 제2 열처리를 행하는 공정(S506)을 포함한다.
즉, 상기 제5 양태는, 전술한 실리콘 웨이퍼의 열처리 방법에 있어서 제1 열처리를 슬라이스 웨이퍼에 대하여 행하고, 제2 열처리를 경면 연마 후에 행한다.
이러한 공정을 포함함으로써, 전술한 제4 양태와 동일한 효과를 얻을 수 있다.
[실시예]
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은, 하기 실시예에 의해 한정 해석되는 것이 아니다.
(시험 1)
CZ법에 의해 V/G값(V: 인상 속도, G: 실리콘 융점으로부터 1300℃까지의 온도 범위에 있어서의 인상 축방향의 결정 내 온도 구배의 평균값)을 제어하여 원자 공공(COP)이 많이 취입되고, 슬라이스되었을 때에 웨이퍼의 면내의 일부에 OSF 링이 발생하고 있는 V-리치 영역을 포함하는 실리콘 단결정 잉곳을 육성하였다. 상기 영역으로부터 슬라이스된 양면이 경면 연마된 실리콘 웨이퍼(직경 300 ㎜, 두께 775 ㎛, 산소 농도 1.2∼1.3×1018 atoms/㎤)를, 400℃로 유지된 주지의 RTP 장치의 반응 공간 내에 투입하였다. 그리고, 도 7에 나타내는 바와 같은 온도 시퀀스로, 산소 100％ 가스(유량 20 slm) 분위기 속, 승온 속도를 50℃/초, 최고 도달 온도의 유지 시간 15초(단, 비교예 1에 관해서는 30초)로, 최고 도달 온도 및 강온 속도를 변화시켜 제1 열처리를 행하여, 열처리 조건이 상이한 복수의 웨이퍼를 제작하였다.
그 후, 상기 제1 열처리를 행한 웨이퍼를, 600℃로 유지된 주지의 종형 열처리 장치의 반응 공간 내에 투입하였다. 그리고, 도 8에 나타내는 바와 같은 온도 시퀀스로, 아르곤 100％ 가스(유량 30 slm) 분위기 속, 승온 속도를 1∼5℃/분으로 하고, 최고 도달 온도를 1200℃, 그 유지 시간을 1시간, 강온 속도를 1∼5℃/분으로 하여 600℃까지 강온하는 제2 열처리를 행하였다.
또한, 종래예로서, 상기 제1 열처리를 행하지 않고, 상기 제2 열처리만 행한 웨이퍼를 제작하였다.
다음에, 상기 제2 열처리를 행한 웨이퍼에 대하여, 산소 100％ 가스 분위기 속, BMD 석출 열처리(800℃에서 4시간 및 1000℃에서 16시간)를 행하였다. 상기 BMD 석출 열처리를 행한 웨이퍼를 IR 토포그래피(레이텍스사 제조 MO-441)로 측정하고, 웨이퍼의 중심으로부터 외주까지의 직경 방향의 웨이퍼 표면으로부터 깊이 7 ㎛ 이후의 벌크부(깊이 7 ㎛∼300 ㎛)에 있어서의 BMD 밀도 및 산란광 강도를 평가하였다. 또한, 상기 평가한 산란광 강도로부터 식 (1)을 이용하여, 웨이퍼 중심(0 ㎜), 웨이퍼의 중심으로부터 직경 방향으로 110 ㎜의 위치(BMD 저밀도 영역 내) 및 145 ㎜의 위치(웨이퍼 외주)의 3점에 있어서의 BMD 사이즈를 산출하였다.
BMD 사이즈=산란광 강도(1/6)×20···식 (1)
또한, 레이텍스사 제조 LSTD 스캐너 MO601을 이용하여, 상기 제2 열처리를 행한 웨이퍼의 표면으로부터 깊이 5 ㎛ 영역까지의 표층부의 결함수를 평가하여, 그 결함 밀도를 산출하였다.
더욱, 상기 제2 열처리를 행한 웨이퍼의 이면에 발생하는 슬립 길이를 X선 토포그래피(가부시키가이샤 리가쿠 제조 XRT300)로 평가하였다.
표 1에 본 시험에 있어서의 시험 조건 및 평가 결과(표층부 결함 밀도 및 BMD 평균 사이즈)를, 도 14∼도 17에 본 시험의 각 조건에 있어서의 웨이퍼의 중심으로부터 외주까지의 웨이퍼 직경 방향의 BMD 밀도의 면내 분포를 각각 나타낸다.
Figure 112012078385660-pat00001
표 1 및 도 14∼도 17을 보아도 알 수 있듯이, 제2 열처리만(종래예 1) 행한 경우보다, 제2 열처리 전에 제1 열처리를 행함으로써, 웨이퍼의 직경 방향에 있어서의 BMD 사이즈의 면내 균일성을 높일 수 있는 것이 인정된다.
또한, 제1 열처리의 최고 도달 온도가 1300℃ 이하인 경우(비교예 1, 2), 더욱, 1350℃여도 강온 속도가 25℃/초인 경우(비교예 3)에는 웨이퍼의 직경 방향에 있어서의 BMD 밀도 및 그 사이즈의 면내 균일성이 불충분한 것이 인정된다.
한편, 1325℃ 이상이며, 강온 속도가 50℃/초 이상인 경우(실시예 1에서 9)는, 웨이퍼의 직경 방향에 있어서의 BMD 밀도 및 그 사이즈의 면내 균일성이 높아지는 것이 인정된다. 더욱, 강온 속도가 120℃/초 이상인 경우(실시예 2, 3, 5, 6, 8, 9)는, BMD 밀도 및 그 사이즈가 함께 거의 평탄해지는 것이 인정된다.
또한, 표층부의 결함 밀도는, 어떤 조건 하라도 저밀도인 것이 인정된다.
또한, 전체 조건 모두 웨이퍼 이면의 슬립 전위는 확인되지 않았다.
(시험 2)
상기 제1 열처리에 있어서의 최고 도달 온도를 1325℃, 1350℃, 1380℃로 하고, 강온 속도(℃/초)를 50℃/초로 하였다. 더욱, 제2 최고 도달 온도를 변화시키고, 그 이외에는 시험 1과 동일한 조건으로, 제2 열처리를 행하였다.
다음에, 상기 제2 열처리를 행한 웨이퍼에 대하여, 시험 1과 마찬가지로, 레이텍스사 제조 LSTD 스캐너 MO601을 이용하여, 상기 제2 열처리를 행한 웨이퍼의 표면으로부터 깊이 5 ㎛ 영역까지의 표층부의 결함수를 평가하고, 그 결함 밀도를 산출하였다.
더욱, 상기 제2 열처리를 행한 웨이퍼의 이면에 발생하는 슬립 길이를 X선 토포그래피(가부시키가이샤 리가쿠 제조 XRT300)로 평가하였다.
표 2에 본 시험에 있어서의 시험 조건 및 평가 결과(표층부 결함 밀도)를 나타낸다.
Figure 112012078385660-pat00002
또한, 비교예 5, 7, 9에 있어서는, 웨이퍼 이면에 있어서 5 ㎜∼10 ㎜의 길이의 슬립 전위가 확인되었지만, 그 외의 조건은 확인되지 않았다.
이상의 결과로부터 알 수 있듯이, 제2 열처리에 있어서, 최고 도달 온도를 800℃로 한 경우(비교예 4, 6, 8)에는, 표층부의 결함 밀도가 높아지는 것이 인정된다. 또한, 최고 도달 온도를 1300℃로 한 경우(비교예 5, 7, 9)는, 슬립의 발생이 인정된다.
한편, 제2 열처리에 있어서, 최고 도달 온도를 900℃ 이상 1250℃ 이하로 한 경우에는, 표층부의 결함 밀도도 1.0/㎠ 미만이 되는 것이 인정된다.
10 RTP 장치 20 반응실
30 웨이퍼 유지부 40 가열부
T1 제1 최고 도달 온도 T2 제2 최고 도달 온도
T3 중간 온도

Claims (4)

  1. 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼를, 급속 승강온 열처리 장치를 이용하여, 산화성 가스 분위기 속, 1325℃ 이상 1400℃ 이하의 범위 내의 제1 최고 도달 온도까지 10℃/초 이상 250℃/초 이하의 승온 속도로 승온시켜 상기 제1 최고 도달 온도를 1초 이상 60초 이하로 유지한 후, 50℃/초 이상 250℃/초 이하의 강온 속도로 강온하는 급속 승강온 열처리인 제1 열처리를 행하는 공정과,
    상기 제1 열처리를 행한 실리콘 웨이퍼를, 종형 열처리 장치를 이용하여, 비산화성 가스 분위기 속, 900℃ 이상 1250℃ 이하의 범위 내의 제2 최고 도달 온도까지 1℃/분 이상 5℃/분 이하의 승온 속도로 승온시켜 상기 제2 최고 도달 온도를 1분 이상 120분 이하로 유지한 후, 1℃/분 이상 5℃/분 이하의 강온 속도로 강온하는 저속 승강온 열처리인 제2 열처리를 행하는 공정
    을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  2. 제1항에 있어서, 상기 제1 열처리에 있어서의 강온 속도는, 120℃/초 이상 250℃/초 이하인 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  3. 삭제
  4. 삭제
KR1020120107200A 2011-09-27 2012-09-26 실리콘 웨이퍼의 열처리 방법 KR101472183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-210809 2011-09-27
JP2011210809 2011-09-27

Publications (2)

Publication Number Publication Date
KR20130033985A KR20130033985A (ko) 2013-04-04
KR101472183B1 true KR101472183B1 (ko) 2014-12-12

Family

ID=48436220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107200A KR101472183B1 (ko) 2011-09-27 2012-09-26 실리콘 웨이퍼의 열처리 방법

Country Status (2)

Country Link
KR (1) KR101472183B1 (ko)
TW (1) TWI523107B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086056B2 (ja) * 2013-11-26 2017-03-01 信越半導体株式会社 熱処理方法
CN105900219B (zh) * 2014-01-14 2019-04-26 胜高股份有限公司 硅晶片及其制备方法
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783984B1 (ko) * 2005-03-25 2007-12-11 가부시키가이샤 섬코 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판
JP2010003922A (ja) * 2008-06-20 2010-01-07 Sumco Corp シリコンウェーハの製造方法
KR20100014191A (ko) * 2008-07-31 2010-02-10 코바렌트 마테리얼 가부시키가이샤 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
WO2010140323A1 (ja) * 2009-06-03 2010-12-09 コバレントマテリアル株式会社 シリコンウェーハ及びシリコンウェーハの熱処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783984B1 (ko) * 2005-03-25 2007-12-11 가부시키가이샤 섬코 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판
JP2010003922A (ja) * 2008-06-20 2010-01-07 Sumco Corp シリコンウェーハの製造方法
KR20100014191A (ko) * 2008-07-31 2010-02-10 코바렌트 마테리얼 가부시키가이샤 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
WO2010140323A1 (ja) * 2009-06-03 2010-12-09 コバレントマテリアル株式会社 シリコンウェーハ及びシリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
TW201314778A (zh) 2013-04-01
TWI523107B (zh) 2016-02-21
KR20130033985A (ko) 2013-04-04

Similar Documents

Publication Publication Date Title
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR20100014188A (ko) 실리콘 웨이퍼의 제조방법
JP6044660B2 (ja) シリコンウェーハの製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP2013163597A (ja) シリコンウェーハの製造方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP6512184B2 (ja) シリコンウェーハの製造方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191022

Year of fee payment: 6