KR101651263B1 - 내부 발진기의 외부 기준 주파수로의 자동 동기화 - Google Patents

내부 발진기의 외부 기준 주파수로의 자동 동기화 Download PDF

Info

Publication number
KR101651263B1
KR101651263B1 KR1020107019196A KR20107019196A KR101651263B1 KR 101651263 B1 KR101651263 B1 KR 101651263B1 KR 1020107019196 A KR1020107019196 A KR 1020107019196A KR 20107019196 A KR20107019196 A KR 20107019196A KR 101651263 B1 KR101651263 B1 KR 101651263B1
Authority
KR
South Korea
Prior art keywords
frequency
count
oscillator
clock oscillator
adjustment controller
Prior art date
Application number
KR1020107019196A
Other languages
English (en)
Other versions
KR20110027639A (ko
Inventor
조셉 알란 톰센
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20110027639A publication Critical patent/KR20110027639A/ko
Application granted granted Critical
Publication of KR101651263B1 publication Critical patent/KR101651263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내부 집적회로 클록 발진기는 낮은 주파수의 외부 기준 주파수의 한 주기내에서 발생하는 내부 클록 발진기의 주기들의 개수(이하 "카운트")를 카운트하고, 이 카운트를 기준 카운트와 비교함으로써 외부 기준 주파수에 자동적으로 동기화된다. 기준 카운트가 상기 카운트보다 크면, 내부 클록 발진기의 주파수는 증가한다. 기준 카운트가 상기 카운트보다 작으면, 내부 클록 발진기의 주파수는 감소한다. 기준 카운트와 상기 카운트가 실질적으로 동일하면, 내부 클록 발진기의 주파수는 변하지 않는다.

Description

내부 발진기의 외부 기준 주파수로의 자동 동기화{AUTOMATIC SYNCHRONIZATION OF AN INTERNAL OSCILLATOR TO AN EXTERNAL FREQUENCY REFERENCE}
본 발명은 집적회로 발진기들에 관한 것으로, 특히 집적회로 내부 발진기의 기준 주파수에의 자동 동기화에 관한 것이다.
집적회로 디지털 로직 회로들은 그 동작을 위하여 클록들을 이용한다. 로직 회로들에 의해 수행되는 소정의 타이밍 기능들은 클록들이 정밀한 주파수를 가질 것을 필요로 한다. 일반적으로, 내부 클록 발진기의 주파수 결정 요소들은 특정 동작 온도 및 전압을 위해 공장에서 교정될 수 있다. 동작 온도 및/또는 전압의 어떠한 편차도 내부 클록 발진기의 주파수 교정 정밀도를 바꿀 수 있다.
따라서, 동작 온도들 및 동작 전압들의 소정 범위에 걸쳐 집적회로 내부 클록 발진기의 주파수 정밀도를 장기간 양호하게 유지할 필요가 있다. 안정적이고 정밀한 주파수 소스는 동작 온도들, 동작 전압들 및 동작 시간의 소정 범위에 걸쳐 내부 클록 발진기 주파수 정밀도를 개선시키는데 유리하게 이용될 수 있다. 이는 장기간 안정적이고 정밀한 타이밍을 필요로 하는 애플리케이션들, 예를 들어 그에 한정되지는 않지만, RTCC(real time clock and calendar) 애플리케이션들 등에 특히 유리하다.
본 발명의 개시에 따르면, 내부 집적회로 클록 발진기는 낮은 주파수의 외부 기준 주파수의 한 주기내에서 발생하는 내부 클록 발진기의 주기들의 개수(이하 "카운트")를 카운트하고, 이 카운트를 기준 카운트와 비교함으로써 외부 기준 주파수에 자동적으로 동기화될 수 있다. 기준 카운트가 상기 카운트보다 크면, 내부 클록 발진기의 주파수는 증가한다. 기준 카운트가 상기 카운트보다 작으면, 내부 클록 발진기의 주파수는 감소한다. 기준 카운트와 상기 카운트가 실질적으로 동일하면, 내부 클록 발진기의 주파수는 변하지 않는다.
본 발명의 일실시예에 따르면, 외부 기준 주파수에 동기화되는 내부 클록 발진기를 갖는 집적회로 디바이스는, 클록 발진기; 상기 클록 발진기에 연결된 클록 입력을 가지며, 상기 클록 발진기의 주기들을 카운트하는 카운터; 카운트 입력, 기준 카운트 입력, 외부 기준 주파수 입력, 리셋 출력, 주파수 증분 출력, 및 주파수 감분 출력을 갖는 주파수 조정 제어기; 및 발진기 튜닝 회로를 포함하고, 상기 발진기 튜닝 회로는 상기 주파수 조정 제어기의 상기 주파수 증분 출력 및 주파수 감분 출력에 각각 연결된 주파수 증가 입력 및 주파수 감소 입력을 가지며, 상기 발진기 튜닝 회로는 상기 클록 발진기에 연결되고, 상기 클록 발진기의 주파수는 상기 발진기 튜닝 회로에 의해 결정되고, 상기 주파수 조정 제어기의 상기 외부 기준 주파수 입력에 연결된 외부 기준 주파수 디바이스로부터인 기준 주파수 주기가 완료되면, 상기 주파수 조정 제어기는 상기 카운터로부터의 상기 카운트를 상기 기준 카운트 입력에서의 기준 카운트와 비교하여, 상기 기준 카운트가 상기 카운트보다 크면, 상기 주파수 조정 제어기는 상기 발진기 튜닝 회로가 상기 클록 발진기 주파수를 증가시키도록 하고, 상기 기준 카운트가 상기 카운트보다 작으면, 상기 주파수 조정 제어기는 상기 발진기 튜닝 회로가 상기 클록 발진기 주파수를 감소시키도록 하고, 상기 기준 카운트가 상기 카운트와 동일하면, 상기 주파수 조정 제어기는 상기 발진기 튜닝 회로에 아무것도 하지 않아 상기 클록 발진기 주파수는 동일한 주파수로 있고, 그 후, 상기 주파수 조정 제어기는 상기 카운터의 카운트를 리셋한다.
본 발명의 다른 실시예에 따르면, 외부 기준 주파수에 클록 발진기를 동기화하는 방법은, 튜너블 주파수를 갖는 클록 발진기를 제공하는 단계; 기준 주파수 주기내에서 발생하는 상기 클록 발진기의 주기들의 개수를 카운트하는 단계; 및 상기 클록 발진기의 주기들의 상기 카운트된 개수를 기준 카운트와 비교하여, 상기 클록 발진기의 주기들의 상기 카운트된 개수가 상기 기준 카운트보다 작으면 상기 클록 발진기의 상기 튜너블 주파수를 증가시키고, 상기 클록 발진기의 주기들의 상기 카운트된 개수가 상기 기준 카운트보다 크면 상기 클록 발진기의 상기 튜너블 주파수를 감소시키고, 상기 클록 발진기의 주기들의 상기 카운트된 개수가 상기 기준 카운트와 동일하면 상기 클록 발진기의 현재의 튜너블 주파수를 유지하는 단계를 포함한다.
본 발명이 특정 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명의 한정을 내포하지 않고 이러한 한정을 의미하지도 않는다. 개시된 본 발명은 이 기술분야의 당업자에 의해 형태와 기능에 있어서 수정물, 대체물, 및 등가물이 고려될 수 있다. 본 발명의 도시되고 설명된 실시예들은 단지 예로서, 본 발명의 범위를 한정하지 않는다.
첨부한 도면과 관련된 다음의 설명을 참조하면 본 발명을 보다 완전히 이해할 수 있다.
도 1은 본 발명의 일실시예에 따른 외부 기준 주파수에 주파수를 자동적으로 동기화시키는 내부 클록 발진기를 갖는 집적회로 디바이스의 블록도이다.
도 2는 도 1에 도시한 내부 클록 발진기 및 동기화 회로의 상세 실시예의 블록도이다.
도 3은 도 2에 도시한 주파수 결정 회로의 일실시예의 회로도이다.
본 발명은 다양한 수정물 및 대체 형태가 가능하지만, 특정 실시예들이 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예들의 설명은 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 한정된 모든 수정물 및 등가물을 포함하려 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 참조부호로 나타내고, 유사한 구성요소는 아래첨자를 달리하여 동일한 부호로 나타낸다.
도 1은 본 발명의 일실시예에 따른 외부 기준 주파수에 주파수를 자동적으로 동기화시키는 내부 클록 발진기를 갖는 집적회로 디바이스의 블록도이다. 참조부호(102)로 나타낸 집적회로 디바이스는 클록 발진기(104), 카운터(106), 주파수 조정 제어기(108), 발진기 튜닝 회로(110)를 포함하고, 외부 기준 주파수(112)에 연결될 수 있다. 집적회로 디바이스(102)는 디지털 프로세서(106)(예를 들면, 마이크로컨트롤러, 마이크로프로세서, DSP(digital signal processor), PLA(programmable logic array) 등)를 포함할 수 있다.
클록 발진기(104)의 출력(126)은 카운터(106)의 클록 입력에 연결된다. 카운터(106)는 주파수 조정 제어기(108)로부터 리셋(134)을 수신하기까지 출력(126)으로부터의 각 클록 펄스를 카운트한다. 카운터(106)로부터의 카운트(122)는 주파수 조정 제어기(108)에 입력되고 기준 카운트(124)와 비교된다. 기준 카운트(124)가 카운트(122)보다 크면, 주파수 조정 제어기(108)는 발진기 튜닝 회로(110)로 증분 신호(128)를 전달하고, 발진기 튜닝 회로(110)는 클록 발진기(104)의 주파수를 증가시킨다. 기준 카운트(124)가 카운트(122)보다 작으면, 주파수 조정 제어기(108)는 발진기 튜닝 회로(110)로 감분 신호(130)를 전달하고, 발진기 튜닝 회로(110)는 클록 발진기(104)의 주파수를 감소시킨다. 기준 카운트(124)와 카운트(122)가 동일하면, 주파수 조정 제어기(108)는 발진기 튜닝 회로(110)가 클록 발진기(104)의 주파수를 바꾸게 하지 않는다.
외부 기준 주파수 디바이스(112)는 주파수 조정 제어기(108)의 발진기 회로(도시하지 않음)와 함께 사용되는, 예를 들어 그에 한정되지는 않지만, 수정, 세라믹 공진기 또는 다른 모든 타입의 정밀하고 안정적인 주파수 결정 디바이스일 수 있다. 외부 기준 주파수 디바이스(112)는 안정적이고 정밀한 기준 주파수 소스 발진기(도시하지 않음)일 수 있다. 기준 카운트(124)는 제조시 및/또는 프로세서(106) 등의 디지털 디바이스(도시하지 않음)에 의해 집적회로 디바이스(102)에 프로그램될 수 있다. 외부 기준 주파수 디바이스(112)가 이용가능하지 않으면, 주파수 조정 제어기(108)는 프로세서(106) 또는 외부 소스(도시하지 않음)로부터의 디스에이블 신호(138)로 디스에이블될 수 있다.
일예로서, 발진기(104)가 8㎒의 주파수로 구동중이고 외부 기준 주파수 디바이스(112)가 32.768㎑의 주파수로 정밀하고 안정적인 신호를 제공하고 있으면, 외부 기준 주파수 디바이스(112)로부터의 32.768㎑ 신호(132)의 각 주기에 대하여 8㎒ 발진기(104)로부터의 신호(126)는 244 주기가 될 것이다. 카운터(106)는 한 주기의 신호(132)내에서 발생하는 신호(126)의 주기들을 카운트할 것이다. 주파수 조정 제어기(108)는 신호(132)의 각 주기 입력후에 카운터로부터의 카운트(122)를 기준 카운트(124)(이 예에서는 244)와 비교할 것이다. 카운트(122)가 기준 카운트(124)와 실질적으로 동일하면, 주파수 조정 제어기(108)는 발진기 튜닝(110)이 발진기(104)의 주파수를 바꾸게 하지 않을 것이다. 하지만, 카운트(122)가 기준 카운트(124)보다 작으면, 주파수 조정 제어기(108)는 발진기 튜닝(110)이 발진기(104)의 주파수를 증가시키게 할 것이다. 반대로, 카운트(122)가 기준 카운트(124)보다 크면, 주파수 조정 제어기(108)는 발진기 튜닝(110)이 발진기(104)의 주파수를 감소시키게 할 것이다. 이러한 시퀀스의 이벤트들은 신호(132)의 주기가 완료될 때마다 발생하며, 주파수 조정 제어기(108)는 리셋 신호(134)로 카운터(106)를 리셋한다. 다른 발진기(104) 및 외부 주파수 디바이스(112) 주파수들이 적절한 기준 카운터(124)로 이용될 수 있다는 것은 본 발명의 범위내에 있다.
도 2는 도 1에 도시한 내부 클록 발진기 및 동기화 회로의 상세 실시예의 블록도이다. 주파수 조정 제어기는 상술한 카운트(122)와 기준 카운트(124)를 비교하는 디지털 비교기(208)를 포함할 수 있다. 발진기 튜닝(110)은 업/다운 카운터(210) 및 주파수 결정 회로(220)를 포함할 수 있다.
카운트(122)가 기준 카운트(124)보다 작으면, 디지털 비교기(208)는 업/다운 카운터(210)에 증분 신호(128)를 전달하고, 이에 의해, 업/다운 카운터(210)는 이진 출력들(Q3-Q0)을 증분시킨다. 카운트(122)가 기준 카운트(124)보다 크면, 디지털 비교기(208)는 업/다운 카운터(210)에 감분 신호(130)를 전달하고, 이에 의해, 업/다운 카운터(210)는 이진 출력들(Q3-Q0)을 감분시킨다. 카운트(122)가 기준 카운트(124)와 실질적으로 동일하면, 디지털 비교기(208)는 신호를 보내지 않으며 업/다운 카운터(210) 이진 출력들(Q3-Q0)은 변하지 않는다.
주파수 결정 회로(220)는 캐패시터들(도 3), 저항들(도시하지 않음), 전류원들(도시하지 않음) 등 또는 그 모든 결합물과 같은 컴포넌트들로 이루어질 수 있다. 주파수 결정 회로(220)의 튜닝 컴포넌트 값들은 업/다운 카운터(210)의 이진(또는 BCD) 출력들(Q3-Q0)에 따라 증가 및 감소된다. 따라서, 발진기(104) 출력(126)의 주파수는 변할 것이다.
도 3은 도 2에 도시한 주파수 결정 회로의 일실시예의 회로도이다. 주파수 결정 회로(220)(도 2)는 클록 발진기(104)에 연결되고 주파수를 결정하는 복수의 이진 가중 캐패시터들(320)로 이루어질 수 있다. 저항들 및/또는 전류원들은 유사한 방식으로 이용될 수 있으며, 그 구현은 디지털 회로 설계분야의 당업자에게 알려져 있다.

Claims (15)

  1. 외부 기준 주파수에 동기화되는 내부 클록 발진기를 갖는 집적회로 디바이스로서,
    디지털 프로세서;
    상기 디지털 프로세서에 클록 신호를 공급하는 클록 발진기;
    상기 클록 발진기에 연결된 클록 입력을 가지며, 상기 클록 발진기의 주기들을 카운트하는 카운터;
    카운트 입력, 기준 카운트 입력, 외부 기준 주파수 입력, 리셋 출력, 주파수 증분 출력, 주파수 감분 출력 및 주파수 조정 제어기의 동작을 인에이블 및 디스에이블하기 위한 그리고 상기 디지털 프로세서에 연결된 디스에이블 입력을 갖는 주파수 조정 제어기; 및
    발진기 튜닝 회로를 포함하고,
    상기 발진기 튜닝 회로는 상기 주파수 조정 제어기의 상기 주파수 증분 출력 및 주파수 감분 출력에 각각 연결된 주파수 증가 입력 및 주파수 감소 입력을 가지며,
    상기 발진기 튜닝 회로는 상기 클록 발진기에 연결되고, 상기 클록 발진기의 주파수는 상기 발진기 튜닝 회로에 의해 결정되고,
    상기 주파수 조정 제어기의 상기 외부 기준 주파수 입력에 연결된 외부 기준 주파수 디바이스로부터인 기준 주파수 주기가 완료되면, 상기 주파수 조정 제어기는 상기 카운터로부터의 상기 카운트를 상기 기준 카운트 입력에서의 기준 카운트와 비교하여 - 상기 기준 카운트는 상기 디지털 프로세서에 의해 제공되거나 제조시에 상기 집적 회로 디바이스 내에 프로그램됨 -,
    상기 기준 카운트가 상기 카운트보다 크면, 상기 주파수 조정 제어기는 상기 발진기 튜닝 회로가 상기 클록 발진기 주파수를 증가시키도록 하고,
    상기 기준 카운트가 상기 카운트보다 작으면, 상기 주파수 조정 제어기는 상기 발진기 튜닝 회로가 상기 클록 발진기 주파수를 감소시키도록 하고,
    상기 기준 카운트가 상기 카운트와 동일하면, 상기 주파수 조정 제어기는 상기 발진기 튜닝 회로에 아무것도 하지 않아 상기 클록 발진기 주파수는 동일한 주파수로 있고,
    그 후, 상기 주파수 조정 제어기는 상기 카운터의 카운트를 리셋하는 것을 특징으로 하는 집적회로 디바이스.
  2. 제1항에 있어서,
    상기 디지털 프로세서는 마이크로컨트롤러, 마이크로프로세서, 디지털 신호 프로세서, 및 프로그램가능 로직 어레이로 이루어진 그룹에서 선택된 것을 특징으로 하는 집적회로 디바이스.
  3. 제1항에 있어서,
    상기 발진기 튜닝 회로는 업/다운 카운터 및 복수의 이진 가중 캐패시터들을 포함하는 것을 특징으로 하는 집적회로 디바이스.
  4. 제1항에 있어서,
    상기 주파수 조정 제어기는 디지털 비교기를 포함하는 것을 특징으로 하는 집적회로 디바이스.
  5. 제1항에 있어서,
    상기 외부 기준 주파수 디바이스는 수정인 것을 특징으로 하는 집적회로 디바이스.
  6. 제5항에 있어서,
    상기 수정은 32.768㎑로 동작하고 상기 발진기 튜닝 회로는 8㎒로 동작하는 것을 특징으로 하는 집적회로 디바이스.
  7. 제1항에 있어서,
    상기 클록 발진기의 상기 주파수는 상기 외부 기준 주파수 디바이스의 주파수보다 큰 것을 특징으로 하는 집적회로 디바이스.
  8. 외부 기준 주파수에 클록 발진기를 동기화하는 방법으로서,
    집적 회로에 디지털 프로세서, 튜너블 주파수를 갖는 클록 발진기, 및 주파수 조정 제어기를 제공하는 단계;
    외부 기준 주파수가 이용가능한지를 결정하고, 이용가능한 경우 상기 디지털 프로세서에 의해 상기 주파수 조정 제어기를 인에이블링하는 단계;
    상기 디지털 프로세서에 의해 기준 카운트를 생성하는 단계;
    외부 기준 주파수 디바이스에 의해 제공된 기준 주파수 주기내에서 발생하는 상기 클록 발진기의 주기들의 개수를 카운트하는 단계; 및
    상기 클록 발진기의 주기들의 상기 카운트된 개수를 상기 기준 카운트와 비교하여,
    상기 클록 발진기의 주기들의 상기 카운트된 개수가 상기 기준 카운트보다 작으면 상기 클록 발진기의 상기 튜너블 주파수를 증가시키고,
    상기 클록 발진기의 주기들의 상기 카운트된 개수가 상기 기준 카운트보다 크면 상기 클록 발진기의 상기 튜너블 주파수를 감소시키고,
    상기 클록 발진기의 주기들의 상기 카운트된 개수가 상기 기준 카운트와 동일하면 상기 클록 발진기의 현재의 튜너블 주파수를 유지하는 단계를 포함하는 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  9. 제8항에 있어서,
    상기 디지털 프로세서는 마이크로컨트롤러, 마이크로프로세서, 디지털 신호 프로세서, 및 프로그램가능 로직 어레이로 이루어진 그룹에서 선택된 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  10. 제8항에 있어서,
    상기 발진기 튜닝 회로는 업/다운 카운터 및 복수의 이진 가중 캐패시터들을 포함하는 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  11. 제8항에 있어서,
    상기 주파수 조정 제어기는 디지털 비교기를 포함하는 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  12. 제8항에 있어서,
    상기 외부 기준 주파수 디바이스는 수정인 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  13. 제12항에 있어서,
    상기 수정은 32.768㎑로 동작하고 상기 발진기 튜닝 회로는 8㎒로 동작하는 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  14. 제8항에 있어서,
    상기 클록 발진기의 상기 주파수는 상기 외부 기준 주파수 디바이스의 주파수보다 큰 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
  15. 제8항에 있어서,
    상기 기준 카운트는 제조시에 상기 집적 회로 디바이스 내에 프로그램되는 것을 특징으로 하는 외부 기준 주파수에 클록 발진기를 동기화하는 방법.
KR1020107019196A 2008-06-19 2009-06-15 내부 발진기의 외부 기준 주파수로의 자동 동기화 KR101651263B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/142,163 US8073092B2 (en) 2008-06-19 2008-06-19 Automatic synchronization of an internal oscillator to an external frequency reference
US12/142,163 2008-06-19

Publications (2)

Publication Number Publication Date
KR20110027639A KR20110027639A (ko) 2011-03-16
KR101651263B1 true KR101651263B1 (ko) 2016-08-26

Family

ID=41130191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019196A KR101651263B1 (ko) 2008-06-19 2009-06-15 내부 발진기의 외부 기준 주파수로의 자동 동기화

Country Status (6)

Country Link
US (1) US8073092B2 (ko)
EP (1) EP2291916B1 (ko)
KR (1) KR101651263B1 (ko)
CN (1) CN102089981B (ko)
TW (1) TWI474623B (ko)
WO (1) WO2009155233A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11528019B2 (en) 2020-11-12 2022-12-13 Lx Semicon Co., Ltd. Frequency generator and method of calibrating frequency thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193496B (zh) * 2010-03-08 2016-01-13 技嘉科技股份有限公司 用于检测一rtc振荡器的方法与计算器***
US8085099B2 (en) * 2010-04-06 2011-12-27 Sandisk Technologies Inc. Self-calibrating relaxation oscillator based clock source
US8390384B1 (en) * 2011-11-21 2013-03-05 Microchip Technology Incorporated Precision on-board tuning of embedded microcontroller oscillator using charge time measurement unit
US8564375B2 (en) * 2011-12-30 2013-10-22 Fairchild Semiconductor Corporation Methods and apparatus for self-trim calibration of an oscillator
KR101876997B1 (ko) 2012-01-19 2018-07-10 삼성전자 주식회사 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치
US8990606B2 (en) * 2012-05-15 2015-03-24 Oracle International Corporation Constant frequency architectural timer in a dynamic clock domain
AT513112A1 (de) * 2012-07-11 2014-01-15 Felix Dipl Ing Dr Himmelstoss Synchronisierverfahren und -vorrichtung für Oszillatoren
CN102938634A (zh) * 2012-11-21 2013-02-20 无锡来燕微电子有限公司 一种芯片內部产生的稳定振荡时钟及其设计方法
CN103023432A (zh) * 2012-11-21 2013-04-03 无锡来燕微电子有限公司 一种芯片內部产生的自动调节频率的振荡时钟及其设计方法
CN104144023B (zh) * 2013-05-10 2017-07-14 中国电信股份有限公司 用于时钟同步的方法、装置和***
KR20160090796A (ko) * 2013-11-27 2016-08-01 마이크로칩 테크놀로지 인코포레이티드 메인 클록의 높은 정밀 발진기
CN106569544B (zh) * 2015-10-10 2019-07-30 上海东软载波微电子有限公司 实时时钟芯片及其时钟校准方法、装置
KR102516357B1 (ko) 2016-08-09 2023-03-31 삼성전자주식회사 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법
US10305492B2 (en) * 2017-07-12 2019-05-28 Raytheon Company Clock frequency control system
FR3074381A1 (fr) 2017-11-28 2019-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boucle a verrouillage de frequence a temps de reaction rapide
US11209858B2 (en) * 2018-09-26 2021-12-28 The Charles Stark Draper Laboratory, Inc. Multi-device asynchronous timing exchange for redundant clock synchronization
TWI675280B (zh) * 2018-10-25 2019-10-21 新唐科技股份有限公司 時脈產生電路及其時脈調整方法
CN110719373B (zh) * 2019-09-16 2021-04-27 烽火通信科技股份有限公司 一种防挂死xDSL***及方法
CN114930268B (zh) * 2020-01-10 2024-05-17 罗姆股份有限公司 半导体器件和半导体器件***
US20210111862A1 (en) * 2020-12-23 2021-04-15 Vikram Dadwal Heterogeneous clock management solution

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592129A (en) * 1995-06-22 1997-01-07 National Semiconductor Corporation High resolution, large multiplication factor digitally-controlled frequency multiplier
EP0841754A3 (en) 1996-11-08 1998-12-16 Texas Instruments Incorporated A digitally-controlled oscillator
JP3540589B2 (ja) * 1998-02-02 2004-07-07 株式会社東芝 クロック逓倍回路
US6181209B1 (en) * 1998-12-04 2001-01-30 Winbond Electronics Corp. All-digital frequency following system
JP2000341119A (ja) * 1999-05-31 2000-12-08 Nec Corp クロック発振回路
DE10029421C2 (de) * 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
JP3938395B2 (ja) * 2002-07-01 2007-06-27 富士通株式会社 クロック逓倍回路
US7343504B2 (en) * 2004-06-30 2008-03-11 Silicon Labs Cp, Inc. Micro controller unit (MCU) with RTC
TWI302784B (en) * 2005-10-25 2008-11-01 Holtek Semiconductor Inc Auto-adjusting high accuracy oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11528019B2 (en) 2020-11-12 2022-12-13 Lx Semicon Co., Ltd. Frequency generator and method of calibrating frequency thereof

Also Published As

Publication number Publication date
US8073092B2 (en) 2011-12-06
TWI474623B (zh) 2015-02-21
US20090316847A1 (en) 2009-12-24
WO2009155233A1 (en) 2009-12-23
EP2291916A1 (en) 2011-03-09
CN102089981B (zh) 2013-09-18
TW201018090A (en) 2010-05-01
CN102089981A (zh) 2011-06-08
EP2291916B1 (en) 2020-02-26
KR20110027639A (ko) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101651263B1 (ko) 내부 발진기의 외부 기준 주파수로의 자동 동기화
US10620661B2 (en) Fine-grained clock resolution using low and high frequency clock sources in a low-power system
US8237482B2 (en) Circuit and method for generating a clock signal
CN107040243B (zh) 低频精密振荡器
US9035705B2 (en) Low-power oscillator
CN109302181B (zh) 振荡器校准***
US10153773B2 (en) Low-power oscillator
TW201535979A (zh) 主時脈高精度振盪器
JP2008535316A (ja) デジタル時定数トラッキング技術及び装置
US6747374B2 (en) Circuit for correcting deviation in oscillating frequency
US7679466B1 (en) Counter-based resonator frequency compensation
CN116318120A (zh) Rc振荡时钟的校准电路、校准方法、芯片和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant