CN110719373B - 一种防挂死xDSL***及方法 - Google Patents
一种防挂死xDSL***及方法 Download PDFInfo
- Publication number
- CN110719373B CN110719373B CN201910875110.5A CN201910875110A CN110719373B CN 110719373 B CN110719373 B CN 110719373B CN 201910875110 A CN201910875110 A CN 201910875110A CN 110719373 B CN110719373 B CN 110719373B
- Authority
- CN
- China
- Prior art keywords
- signal
- reset
- module
- dsp
- dcxo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000012544 monitoring process Methods 0.000 claims abstract description 6
- 235000019800 disodium phosphate Nutrition 0.000 description 85
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000004590 computer program Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101150012579 ADSL gene Proteins 0.000 description 1
- 102100020775 Adenylosuccinate lyase Human genes 0.000 description 1
- 108700040193 Adenylosuccinate lyases Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
- H04M11/062—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了防挂死xDSL***,涉及xDSL领域,该***包括逻辑控制模块,其用于监控DSP复位信号,响应于所述DSP复位信号依次生成第一复位调节信号、第二复位调节信号,所述第一复位调节信号发送给DCXO模块,所述第二复位调节信号发送给DSP模块。DCXO模块,用于接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块。DSP模块,用于接收并响应所述第二复位调节复位信号,根据默认频率的时钟信号,进行数字信号处理运算。
Description
技术领域
本发明涉及xDSL领域,具体涉及一种防挂死xDSL***及方法。
背景技术
随着现代社会信息化的不断发展,尤其是以IPTV(Internet Protocoltelevision,网际协议电视)为代表的视频、数据等业务的不断发展,现有的铜线传输***无法满足日益增长的互连速率需求,迫切要求进一步提升铜线传输***的传输容量。实际上,随着网络传输容量需求的激增,铜线传输技术已经经历了ADSL,ADSL2+,VDSL,VDSL2+等,即使VDSL技术带宽也从12MHz扩展到了35MHz。理论上,铜线传输技术可以达到下行300Mbit/s,上行100Mbit/s的速率。
在通信领域内,将各种类型的数字用户线路(Digital Subscribe Line,简称DSL)统称为xDSL。在铜线传输***中,随着xDSL的速率不断提升,xDSL的频带范围也在不断的扩展,这直接导致的结果就是受到的干扰必然会增加,包括线路间串扰、背景噪声干扰、脉冲噪声干扰和业务无线电干扰等。
由于铜钱固有的缺陷,目前用户线缆问题几乎占到了整个xDSL用户故障原因的50%以上,为了满足实时业务的规模部署,对xDSL网络的稳定性和可靠性(如误码率、掉线率)更高的要求。提高外线维护效率,推行线路问题自动检测和诊断成为解决这个问题的关键因素。目前主流的方案是DSM(dynamic spectrum management,动态频谱管理)技术,即通过主动发送信号,获得相邻端口的数据信号以及线路间的串扰传递函数,从而根据这些信息将相邻端口的串扰信息消除,增强xDSL的抗干扰能力,使整个xDSL线路***始终处于稳定的最优化的状态。
其中,矢量盘为一种矢量控制算法的控制单元模块,通过局端和终端约定的方式,评估信道内的串扰,在发送端预先将这些信息预编码到正常的信道中。这样,预编码后的信号和信道中的串扰在传输过程中两相抵消,局端或者终端接收端即可收到近似无串扰的正确信息;
而逻辑控制模块则是各xDSL控制单元的DSP都需要使用同步且固定的时钟频率,为实现同步,逻辑控制单元会向各xDSL控制单元发送64KHz的时钟信号给单盘的主DSP,主DSP基于64K时钟,通过I2C总线调节DXCO输出。
同时,DCXO(Digitally Controlled Oscillator,数字晶体振荡器)模块包括数字补偿晶体振荡器,主要用来提供***或者IC正常工作的时钟,在一定工作条件下,保持频率的稳定性,根据不同的调节源输出一个范围较大的时钟频率。
如图1所示,在现有的xDSL铜线传输***中,在扩展频段的前提下,主要采用Vectored DSL技术,降低不同信道简单串扰,降低外界电学因素对信道的干扰。其使用矢量盘时候,通过是矢量盘来同步各个xDSL控制单元,此时矢量盘会同步控制单元的DSP芯片对应的时钟,保证DSP处理数字信号的频率和时钟频率是能够对应并使用的。然而在现有的xDSL铜线传输***中,DSP芯片对应的时钟是通过外加DCXO模块来调节的。在出现异常,DSP芯片异常复位后,DSP芯片需要从默认时钟频率开始工作,而由于DCXO模块不会接收复位信号并调整其时钟频率重新向DSP芯片输出时钟信号,DSP芯片将接收到DCXO模块按照复位前调整的时钟频率的时钟信号,导致DSP模块无法处理数字信号,而相关调节DCXO模块的管理模块由于DSP复位同时无法处理数值信号,不知道如何进一步调整DCXO,使得这种状态一直保持下去,即为DSP挂死。
发明内容
针对现有技术中存在的缺陷,本发明的目的在于提供防挂死xDSL***,能够保证xDSL在复位时,不会被挂死,提高线路的稳定性和可靠性。
为达到以上目的,第一方面,本发明实施例提供一种防挂死xDSL***,其包括DSP模块、DCXO模块和逻辑控制模块:
逻辑控制模块,其用于监控DSP复位信号,响应于所述DSP复位信号依次生成第一复位调节信号、第二复位调节信号,所述第一复位调节信号发送给DCXO模块,所述第二复位调节信号发送给DSP模块;
DCXO模块,用于接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块,用于接收并响应所述第二复位调节复位信号,根据默认频率的时钟信号,进行数字信号处理运算。
作为一个优选的实施方案,所述DCXO模块包括DCXO开关,所述逻辑控制模块接收到DSP复位信号后,向所述DCXO开关输入第一复位调节信号,所述DCXO开关接收第一复位调节信号后,关闭并打开所述DCXO模块。
作为一个优选的实施方案,所述第一复位调节信号为时序信号。
作为一个优选的实施方案,所述DSP复位信号包括软件复位信号。
作为一个优选的实施方案,所述xDSL***设置于板卡上。
作为一个优选的实施方案,所述逻辑控制模块包括寄存器,所述逻辑控制模块根据寄存器存储的数值输出第一复位调节信号以及第二复位调节信号。
第二方面,本发明实施例还提供一种防挂死xDSL方法,其包括:
监控DSP复位信号,
响应于所述DSP复位信号首先生成第一复位调节信号并发送给DCXO模块,再生成第二复位调节信号并发送给DSP模块;
DCXO模块接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块接收并响应所述第二复位调节信号,根据默认频率的时钟信号,进行数字信号处理运算。
作为一个优选的实施方案,所述DCXO模块包括DCXO开关,所述逻辑控制模块接收到DSP复位信号后,向所述DCXO开关输入第一复位调节信号,所述DCXO开关接收第一复位调节信号后,关闭并打开所述DCXO模块。
作为一个优选的实施方案,所述第一复位调节信号为时序信号。
作为一个优选的实施方案,所述DSP复位信号包括软件复位信号。
与现有技术相比,本发明的优点在于:
本发明中的在进行复位操作时,能够自动且迅速的完成针对DSP模块的默认时钟频率输入,保证DSP模块在复位后不再接收复位前的时钟信号。进而保证数值信号不会处理紊乱,锁死、挂死等现象。而本发明设置逻辑控制能够监控DSP复位信号并通知DCXO模块,DCXO模块通过接收逻辑控制模块发出的复位调节信号,能够在DSP复位时,向DSP输出默认时钟频率的时钟信号,保证了整个xDSL***的运行。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面对实施例对应的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种xDSL线卡在***中的结构示意图;
图2为本发明防挂死xDSL***实施例的结构示意图;
图3为本发明防挂死xDSL***实施例的另一结构示意图;
图4为本发明防挂死xDSL***实施例的流程图;
图5为本发明方挂死xDSL方法实施例的流程图。
具体实施方式
术语解释:
以下结合附图对本发明的实施例作进一步详细说明。
本发明实施例提供一种防挂死xDSL***及方法,其通过逻辑控制模块监控复位信号输出调节DCXO模块的复位调节信号,能够控制DCXO模块在复位的时候,输出。
为达到上述技术效果,本申请的总体思路如下:
包括DSP模块、DCXO模块以及逻辑控制模块。其中,
逻辑控制模块,其用于监控DSP复位信号,响应于所述DSP复位信号依次生成第一复位调节信号、第二复位调节信号,所述第一复位调节信号发送给DCXO模块,所述第二复位调节信号发送给DSP模块;
DCXO模块,用于接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块,用于接收并响应所述第二复位调节复位信号,根据默认频率的时钟信号,进行数字信号处理运算。
在xDSL铜线传输网络中,扩展频段的前提下,若采用Vectored DSL技术,降低不同信道间的串扰和外界对信道的干扰。而当xDSL***使用矢量盘时,需要矢量盘来同步各个xDSL控制单元,即同步控制单元中的DSP芯片的时钟,而DSP模块的时钟是通过外加DCXO来自调节的,此时如果DSP芯片异常复位,会导致DXCO不能工作在DSP所需要的正常频率,导致DSP模块挂死。
因此,本发明提供一种防挂死xDSL***,能够在xDSL中突发异常复位来恢复正常,缺造成DSP模块挂死之前,向复位完毕的DSP输入默认频率的时钟频率,从而保证DSP模块能够正常进行数字信号处理运算,进而提高了整个xDSL网络的安全性与稳定性。
为了更好的理解上述技术方案,下面结合具体实施方式进行详细的说明。
参见图2所示,本发明实施例提供一种防挂死xDSL***,其包括:
逻辑控制模块,其用于监控DSP复位信号,响应于所述DSP复位信号依次生成第一复位调节信号、第二复位调节信号,所述第一复位调节信号发送给DCXO模块,所述第二复位调节信号发送给DSP模块;
DCXO模块,用于接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块,用于接收并响应所述第二复位调节复位信号,根据默认频率的时钟信号,进行数字信号处理运算。
本发明实施例提供的防挂死xDSL***检测复位信号,实现通过逻辑控制模块来联动DSP模块和DCXO模块。在检测到复位信号后,先后生成第一复位调节信号和第二复位调节信号,并向DCXO模块输出第一复位调节信号,使得DCXO模块接收到第一调节模块后,在DS模块P复位之前输出默认时钟频率的时钟信号给DSP模块,而DSP模块在接收到第二复位调节信号复位后,其由于工作在默认时钟频率的时钟信号,不会出现挂死等等现象,其先后生成顺序保证了在DSP复位前,DCXO模块能够完成复位并输出默认频率的时钟信号给DSP模块。
参见图3所示,作为一个优选地实时方案,所述DCXO模块包括DCXO开关,所述逻辑控制模块接收到DSP复位信号后,向所述DCXO开关输入第一复位调节信号,所述DCXO开关接收第一复位调节信号后,关闭并打开所述DCXO模块。
逻辑控制模块控制DCXO模块输出默认频率的时钟信号时,也可以通过DCXO模块的DCXO开关的关闭以及打开DCXO模块。即复位调节信号包括关闭DCXO开关的信号以及打开DCXO开关的信号,而DCXO模块按照逻辑控制模块的第一复位调节信号关闭打开进行复位,进而输出默认时钟频率的时钟信号,保证复位后的DSP模块能够对应上该频率的时钟信号,并正常进行数字信号运算。
作为一个优选的实施方案,DSP复位信号包括软件复位信号。
软件复位信号为,检测***/模块检测到复位xDSL中DSP模块的需求后,通过软件途径向DSP模块发送第二复位调节信号,而DSP模块在接收到第二复位信号后,进行复位。
作为一个优选的实施例,所述xDSL***设置与板卡上,所述DSP复位信号为板卡的断电复位。
设置在板卡上的xDSL***,在板卡上进行通信时候,会与较多的上游以及下游设备进行通信,而上述通信难免出现误码或者掉线,进而需要xDSL***进行DSP模块重启。此时通过对板卡的断电复位,能够将包括DSP模块在内的板卡进行重置,防止DSP模块的卡死造成整个板卡失去作用。
进一步的,所述逻辑控制模块包括寄存器,所述逻辑控制模块根据寄存器存储的数值输出第一复位调节信号以及第二复位调节信号。
当xDSL***作为板卡上的一个功能时候,可以通过逻辑控制模块读取寄存器上特定位置存储的数据,来调整逻辑控制模块输出的第一复位调节信号以及第二复位调节信号。这种方式,能够更加快速的完成DCXO模块的复位,从而保证在DSP模块完成复位前就能输出默认时钟频率的时钟信号,进而防止DSP模块出现挂死现象。
更进一步的,所述逻辑控制模块输出预设的控制信号复位所述DSP模块。
DSP模块的复位信号由逻辑控制模块一起进行输出,使得在进行整个板卡的复位操作时候,DSP模块能够和DCXO相互协调与逻辑控制模块下,严格按照先后顺序进行复位。从而保证了线路的稳定性和可靠性,同时,迅速的完成xDSL中DSP与DCXO模块的时序对应,使得整个xDSL线路***时钟处于稳定和最优化的状态。
下面通过举例对本发明实施例整体进行描述,参见图4所示,:
步骤A1:业务板卡正常上电运行以后,板卡开始监控DSP模块的复位信号,其中监控通知到逻辑控制模块。逻辑控制模块本身可以监控复位信号,而所有的DSP复位信号都需要通过逻辑控制端实现复位的操作,这样保证了复位信号判断的准确性。
步骤A2:根据逻辑控制模块的判断,改写相应的逻辑控制模块中对应的寄存器的值,然后根据寄存器的值,输出适合的时序控制信号,控制DCXO电源开关和DSP复位。
步骤A3:逻辑控制模块输出相应的控制信号来关闭DCXO的开关,进而关闭DCXO。
步骤A4:逻辑控制模块根据调整过的相关时序来输出对应的控制信号来打开DCXO开关,进而打开DCXO,此时DCXO会输出默认的时钟频率。
步骤A5:逻辑控制模块输出相应的控制信号来复位DSP器件。
步骤A6:DCXO在DSP上电完成前已经输出默认的时钟频率,此时DSP模块,在接收了默认时钟频率的时钟信号后,会按照正常的流程完成启动工作。
如图5所示,本发明还提供一种防挂死xDSL方法,其包括:
监控DSP复位信号,
响应于所述DSP复位信号首先生成第一复位调节信号并发送给DCXO模块,再生成第二复位调节信号并发送给DSP模块;
DCXO模块接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块接收并响应所述第二复位调节信号,根据默认频率的时钟信号,进行数字信号处理运算。
优选的,所述DCXO模块包括DCXO开关,所述逻辑控制模块接收到DSP复位信号后,向所述DCXO开关输入第一复位调节信号,所述DCXO开关接收第一复位调节信号后,关闭并打开所述DCXO模块。
进一步的,所述第一复位调节信号为时序信号。
可选的,所述DSP复位信号包括软件复位信号。
前述***实施例中的各种变化方式和具体实例同样适用于本实施例的方法,通过前述***的详细描述,本领域技术人员可以清楚的知道本实施例中方法的实施方法,所以为了说明书的简洁,在此不再详述。
本发明实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于:电、磁、光、电磁、红外线、或半导体的***、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行***、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行***、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言,诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
总体来说,本发明实施例提供的防挂死xDSL***以及方法,能够保证xDSL在复位时,不会被挂死,提高线路的稳定性和可靠性,同时,迅速的完成xDSL中DSP与DCXO模块的时序对应,使得整个xDSL线路***时钟处于稳定和最优化的状态。
本领域内的技术人员应明白,本发明的实施例可提供为方法、***、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种防挂死xDSL***,其包括DSP模块、DCXO模块和逻辑控制模块,其特征在于,其包括:
逻辑控制模块,其用于监控DSP复位信号,响应于所述DSP复位信号依次生成第一复位调节信号、第二复位调节信号,所述第一复位调节信号发送给DCXO模块,所述第二复位调节信号发送给DSP模块;
DCXO模块,用于接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块,用于接收并响应所述第二复位调节信号,根据默认频率的时钟信号,进行数字信号处理运算。
2.如权利要求1所述的防挂死xDSL***,其特征在于:所述DCXO模块包括DCXO开关,所述逻辑控制模块接收到DSP复位信号后,向所述DCXO开关输入第一复位调节信号,所述DCXO开关接收第一复位调节信号后,关闭后打开所述DCXO模块。
3.如权利要求2所述的防挂死xDSL***,其特征在于:所述第一复位调节信号为时序信号。
4.如权利要求1所述的防挂死xDSL***,其特征在于:所述DSP复位信号包括软件复位信号。
5.如权利要求4所述的防挂死xDSL***,其特征在于:所述xDSL***设置于板卡上。
6.如权利要求5所述的防挂死xDSL***,其特征在于:所述逻辑控制模块包括寄存器,所述逻辑控制模块根据寄存器存储的数值输出第一复位调节信号以及第二复位调节信号。
7.一种防挂死xDSL方法,其特征在于,其包括:
逻辑控制模块监控DSP复位信号,
响应于所述DSP复位信号首先生成第一复位调节信号并发送给DCXO模块,再生成第二复位调节信号并发送给DSP模块;
DCXO模块接收第一复位调节信号,输出默认频率的时钟信号并发送给DSP模块;
DSP模块接收并响应所述第二复位调节信号,根据默认频率的时钟信号,进行数字信号处理运算。
8.如权利要求7所述的一种方法,其特征在于:所述DCXO模块包括DCXO开关,所述逻辑控制模块接收到DSP复位信号后,向所述DCXO开关输入第一复位调节信号,所述DCXO开关接收第一复位调节信号后,关闭后打开所述DCXO模块。
9.如权利要求8所述的一种方法,其特征在于:所述第一复位调节信号为时序信号。
10.如权利要求7所述的一种方法,其特征在于:所述DSP复位信号包括软件复位信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910875110.5A CN110719373B (zh) | 2019-09-16 | 2019-09-16 | 一种防挂死xDSL***及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910875110.5A CN110719373B (zh) | 2019-09-16 | 2019-09-16 | 一种防挂死xDSL***及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110719373A CN110719373A (zh) | 2020-01-21 |
CN110719373B true CN110719373B (zh) | 2021-04-27 |
Family
ID=69209870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910875110.5A Active CN110719373B (zh) | 2019-09-16 | 2019-09-16 | 一种防挂死xDSL***及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110719373B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102089981A (zh) * | 2008-06-19 | 2011-06-08 | 密克罗奇普技术公司 | 内部振荡器到外部频率参考的自动同步 |
CN205385526U (zh) * | 2016-03-17 | 2016-07-13 | 上海由威通信科技有限公司 | 一种反向adsl2+局端与用户端装置 |
CN107833567A (zh) * | 2017-10-27 | 2018-03-23 | 长沙理工大学 | 一种基于fpga的显示器及其信号切换和参数配置方法 |
CN109155631A (zh) * | 2016-04-07 | 2019-01-04 | 赛灵思公司 | 数字分数分频倍增的注入锁定振荡器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053753B2 (en) * | 2006-11-09 | 2015-06-09 | Broadcom Corporation | Method and system for a flexible multiplexer and mixer |
US7839222B2 (en) * | 2008-07-22 | 2010-11-23 | Ciena Corporation | Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis |
CN101808019B (zh) * | 2010-04-02 | 2012-07-25 | 烽火通信科技股份有限公司 | 一种检测sdh设备线路接口盘时钟失锁的方法 |
EP3086478B1 (en) * | 2015-04-23 | 2018-09-19 | Nxp B.V. | Wireless receiver and method |
-
2019
- 2019-09-16 CN CN201910875110.5A patent/CN110719373B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102089981A (zh) * | 2008-06-19 | 2011-06-08 | 密克罗奇普技术公司 | 内部振荡器到外部频率参考的自动同步 |
CN205385526U (zh) * | 2016-03-17 | 2016-07-13 | 上海由威通信科技有限公司 | 一种反向adsl2+局端与用户端装置 |
CN109155631A (zh) * | 2016-04-07 | 2019-01-04 | 赛灵思公司 | 数字分数分频倍增的注入锁定振荡器 |
CN107833567A (zh) * | 2017-10-27 | 2018-03-23 | 长沙理工大学 | 一种基于fpga的显示器及其信号切换和参数配置方法 |
Non-Patent Citations (1)
Title |
---|
通用语音处理***的DSP实现;黄海波等;《DSP开发与应用》;20060520;第173页至第175页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110719373A (zh) | 2020-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1119903C (zh) | 在终端装置中节省功率的方法以及调制数据传输和接收装置 | |
US6161203A (en) | Communication system utilizing Reed-Solomon code to achieve auto frame synchronization acquistion | |
US5898744A (en) | Apparatus and method for clock recovery in a communication system | |
US8433056B2 (en) | Validated signal resumption in DSL systems | |
US10742452B2 (en) | Noise reduction between proximate networks | |
US20060227913A1 (en) | Methods and apparatuses to provide synchronization symbol on demand for DSL systems | |
US8718213B2 (en) | Clock synchronization method, apparatus, and system | |
US11902218B2 (en) | Signaling method to enable full duplex in next generation docsis cable modem standard | |
WO2007036165A1 (fr) | Procede et appareil d'affaiblissement diaphonique sur des lignes d'abonnes numeriques | |
CN110719373B (zh) | 一种防挂死xDSL***及方法 | |
CN106792793A (zh) | 一种特殊子帧配置方法、装置及基站 | |
CN101345763B (zh) | 一种提取时钟的方法、装置及网络通信设备 | |
CN105103527B (zh) | 用于通信网络的装置、操作通信网络的方法以及存储介质 | |
US11088794B2 (en) | Dynamic time assignment method, apparatus, and system | |
CN107925437B (zh) | 用于数字用户线初始化的方法和装置 | |
US20050254507A1 (en) | DSL modem apparatus and control method for DSL modem apparatus | |
JP2014531809A5 (zh) | ||
TWI631838B (zh) | Copper cable co-constructed frequency band overlap coexistence management system and method | |
CN105723790A (zh) | 一种数据传输装置和方法 | |
CN106658626A (zh) | 一种时钟切换的方法、装置及基站 | |
EP2142974B1 (en) | Method and apparatus for providing a soft clock re-sync for subscriber line interface cards | |
JP2009088793A (ja) | 同期用システム、同期信号送信装置、クロック供給装置、及び同期方法 | |
EP2774291A1 (en) | Services, systems and methods for precisely estimating a delay within a network | |
CN116828085B (zh) | 光口速率及协议的自适应配置方法及装置 | |
JPH08500943A (ja) | 加速式トークンリングネットワーク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |