KR101650963B1 - Ptc 디바이스 및 전기 장치 - Google Patents
Ptc 디바이스 및 전기 장치 Download PDFInfo
- Publication number
- KR101650963B1 KR101650963B1 KR1020117000243A KR20117000243A KR101650963B1 KR 101650963 B1 KR101650963 B1 KR 101650963B1 KR 1020117000243 A KR1020117000243 A KR 1020117000243A KR 20117000243 A KR20117000243 A KR 20117000243A KR 101650963 B1 KR101650963 B1 KR 101650963B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic package
- lead
- ptc element
- opening
- ptc
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/028—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient consisting of organic substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
용제가 존재하는 환경에서 PTC 디바이스를 사용하는 경우에서도, PTC 소자가 적절하게 기능하는 PTC 디바이스를 제공한다. PTC 디바이스는, (1) 폴리머 PTC 요소, 및 그 양측의 주표면에 배치된 제1 및 제2 금속 전극을 갖고 이루어지는 폴리머 PTC 소자, (2) 폴리머 PTC 소자의 적어도 한쪽의 금속 전극에 접속된 리드, 및 (3) 폴리머 PTC 소자를 수용하는 개방 공간부를 갖고, 그 개방 공간부는 그것을 규정하는 적어도 1개의 개구부를 갖는 세라믹 패키지를 갖고 이루어지는 PTC 디바이스로서, 그 개방 공간부에 배치된 폴리머 PTC 소자를 세라믹 패키지의 주위의 환경으로부터 격리하도록, 상기 리드는 그 개구부를 폐쇄하고 있다.
Description
본 발명은, PTC(Positive Temperature Coefficient) 소자를 갖고 이루어지는 PTC 디바이스, 특히 회로 보호 소자로서 사용되는 폴리머 PTC 소자를 갖고 이루어지는 PTC 디바이스, 및 그와 같은 PTC 디바이스를 갖고 이루어지는 전기 또는 전자 장치에 관한 것이다.
다양한 전기 또는 전자 장치에서, 전원 회로 등에 과잉으로 큰 전류가 흐른 경우에, 장치를 구성하는 중요한 요소가 고장인지를 미연에 방지하기 위해 폴리머 PTC 소자가 회로 보호 소자로서 널리 사용되고 있다. 이와 같은 소자 자체는 주지이며, 통상, 폴리머 중에서 도전성 필러가 분산되어 있는 폴리머 조성물로 이루어진, 통상은 층 형상의 형태의 PTC 요소, 및 그의 대향하는 주표면에 배치된 금속 전극, 예를 들면 금속박 전극을 갖고 이루어진다.
예를 들면, 전기 장치로서의 충전 가능한 전지팩에서 상술한 바와 같은 PTC 소자 및 그것에 접속된 리드를 갖고 이루어지는 PTC 디바이스가 사용되고 있다. 전지팩은, 그 한쪽의 단부에 음극 단자를 갖고, 그 음극 단자에 리드를 개재하여 PTC 소자가 전기적으로 접속되어 있다.
이와 같은 PTC 소자가 구비해야 할 요건의 하나로서, 전기 장치가 평상시인 경우, PTC 소자 자체의 저항이 작지 않으면 안되는 경우가 있다. 그와 같은 저저항의 PTC 소자에 이용되는 PTC 요소에는, 폴리머 중에 분산시키는 도전성 필러로서 금속 필러, 특히 니켈 또는 니켈 합금의 필러가 이용된다. 이와 같은 금속 필러는, PTC 소자의 주변 분위기 속에 존재하는 산소에 의해서 산화되기 쉬워, 그 결과, PTC 요소의 저항값이 증가된다. 이와 같은 저항값의 증가는, 본래적으로는 저저항이어야 할 PTC 소자에는 바람직하지 않다.
따라서, 그와 같은 금속 필러를 이용하는 폴리머 PTC 소자에서는, PTC 요소의 노출 부분이 주변 분위기에 직접 접촉하지 않도록, 따라서, 금속 필러의 산화를 방지하기 위해, 적어도 노출 부분을 덮는 수지 코팅을 형성하는 대책이 채용되고 있다. PTC 요소의 주표면은, 상술한 바와 같이, 금속 전극으로 덮여져 있으므로, 그와 같은 노출 부분은, PTC 요소의 오로지 측면 부분(즉, 층 형상 PTC 요소의 두께를 규정하는 측면 부분 또는 주위 부분, 따라서, PTC 요소의 대향하는 주표면의 외주부를 서로 접속하는 면)이다.
이와 같은 수지 코팅은, 금속 필러의 산화를 방지하는 점에서는 기본적으로는 유효하지만, PTC 소자를 갖고 이루어지는 PTC 디바이스를 사용하는 환경에 따라서는 반드시 충분하지 않은 경우가 있다. 예를 들면, 용제(예를 들면 증기 또는 미세한 액적의 형태인 용제)가 주위에 존재하는 환경 내에 PTC 소자가 존재하는 경우, 수지 코팅이 용매에 의해서 열화되고, 그 결과, 부분적으로 파괴되어, 산소가 PTC 요소에 액세스할 수 있는 경우가 있다. 그 경우, 금속 필러가 산화되고, 그 결과, PTC 소자가 적절하게 기능하지 않을 가능성이 있다.
따라서, 본 발명이 해결하고자 하는 과제는, 용제와 같은 PTC 소자에 악영향을 미칠 수 있는 물질이 존재하는 환경에서 PTC 디바이스를 사용하는 경우에서도, PTC 소자가 적절하게 기능하는 PTC 디바이스를 제공하는 것이다.
상술한 과제를 감안하여, 발명자가 예의 검토를 거듭한 결과, 반도체 디바이스 등에 범용되고 있는 세라믹 패키지 내에 PTC 소자를 봉입함으로써, PTC 디바이스를 사용하는 환경이 용제와 같이 PTC 소자에 악영향을 미칠 수 있는 물질을 포함하는 경우라도, PTC 요소에 포함되는 금속 필러의 산화를 유효하게 방지할 수 있고, 그 결과, PTC 소자의 저항을 낮게 유지할 수 있는 것이 발견되었다.
따라서, 본 발명은,
(1) 폴리머 PTC 요소, 및 그 양측의 주표면에 배치된 제1 및 제2 금속 전극을 갖고 이루어지는 폴리머 PTC 소자,
(2) 폴리머 PTC 소자의 적어도 한쪽의 금속 전극에 접속된 리드, 및
(3) 폴리머 PTC 소자를 수용하는 개방 공간부를 갖고, 그 개방 공간부는 그것을 규정하는 적어도 1개의 개구부를 갖는 세라믹 패키지
를 갖고 이루어지는 PTC 디바이스로서,
상기 개방 공간부에 배치된 폴리머 PTC 소자를 세라믹 패키지의 주위의 환경으로부터 격리하도록, 상기 리드는 상기 개구부를 폐쇄하고 있는 것을 특징으로 하는 PTC 디바이스를 제공한다.
본 발명의 PTC 디바이스에서는, 상기 리드가 상기 개구부를 폐쇄함으로써, PTC 소자가 세라믹 패키지 내에 실질적으로 봉입되어 있다. 이 세라믹 패키지는, 소위 세라믹스라고 불리어지는 재료로 되어 있고, 그와 같은 재료는, 일반적으로 내용제성을 갖는 것으로 알려져 있다. 그와 같은 세라믹스로서는, 예를 들면 금속(예를 들면 알루미늄, 규소, 티탄, 지르코늄, 아연 등)의 산화물, 탄화물, 질화물, 붕화물 등의 무기 화합물을 예시할 수 있다.
또한, 본 발명은, 그와 같은 PTC 디바이스의 제조 방법, 및 그와 같은 PTC 디바이스를 갖고 이루어지는 전기 또는 전자 장치도 제공한다.
본 발명의 PTC 디바이스에서는, 세라믹 패키지를 구성하는 세라믹은 내용제성을 갖는다. 따라서, PTC 소자가 세라믹 패키지 내에 봉입되어 있는 상태에서는, PTC 디바이스를 사용하는 환경에서 용제가 포함되는 경우라도, 봉입 상태에 있는 PTC 소자는 PTC 디바이스의 주변 환경에 의해서 실질적으로 영향을 받지 않는다. 그 결과, PTC 요소를 구성하는 금속 필러가 PTC 디바이스의 주변 환경에 존재하는 공기 또는 산소에 의해서 산화되는 것을 유효하게 방지할 수 있다. 따라서, 상술한 바와 같은 수지 코팅을 PTC 소자의 주위 부분에 실시할 필요는 없다. 그 결과, 수지 코팅을 형성할 때에 생기는 PTC 소자에 수지 코팅을 형성하기 위한 도료의 PTC 소자의 금속 전극면 상에의 유출(소자의 전기적 도통을 필요로 하는 개소(예를 들면 금속 전극면)에의 도료의 유출은, 소자의 필요한 전기적 도통을 확보할 수 없는 경우가 있음)을 고려할 필요가 없어진다. 따라서, PTC 디바이스 또는 PTC 소자의 설계상의 제약이 완화되고, 또한, PTC 디바이스 또는 PTC 소자의 효율이 향상된다.
수지 코팅은 그 치수 정밀도가 반드시 충분하지 않은 것에 대해서, 본 발명의 PTC 디바이스에서는 규격 치수를 갖는 세라믹 패키지를 이용할 수 있고, 그것이 PTC 디바이스의 치수를 실질적으로 확정하기 때문에, PTC 디바이스의 치수 정밀도가 향상된다. 그 결과, PTC 디바이스를 그 유저가 전기 장치 등에 삽입할 때의 셋팅이 용이해진다. 또한, 세라믹 패키지를 구성하는 세라믹 재료는 전지(예를 들면 2차 전지)의 전해액에 대해서도 안정되므로, 본 발명의 PTC 디바이스를 전지의 내부에 삽입할 수 있다. 그 결과, 발열원의 옆에 PTC 디바이스를 배치할 수 있으므로, 결과적으로 PTC 디바이스의 이상을 검지하는 감도가 향상되고, 전지의 신뢰성이 향상된다.
도 1의 (a)는 본 발명의 PTC 디바이스의 측방 단면도를 모식적으로 도시하고, 또한, 도 1의 (b)는 도 1의 (a)의 PTC 디바이스에 이용하는 세라믹 패키지의 사시도를 모식적으로 도시하는 도면.
도 2의 (a)는 본 발명의 다른 양태의 PTC 디바이스의 측방 단면도를 모식적으로 도시하고, 또한, 도 2의 (b)는 도 2의 (a)의 PTC 디바이스에 이용하는 세라믹 패키지의 사시도를 모식적으로 도시하는 도면.
도 3의 (a)는 본 발명의 또 다른 양태의 PTC 디바이스의 측방 단면도를 모식적으로 도시하고, 또한, 도 3의 (b)는 도 3의 (a)의 PTC 디바이스에 이용하는 세라믹 패키지의 사시도를 모식적으로 도시하는 도면.
도 4는 본 발명의 또 다른 양태의 PTC 디바이스의 측방 단면도를 모식적으로 도시하는 도면.
도 2의 (a)는 본 발명의 다른 양태의 PTC 디바이스의 측방 단면도를 모식적으로 도시하고, 또한, 도 2의 (b)는 도 2의 (a)의 PTC 디바이스에 이용하는 세라믹 패키지의 사시도를 모식적으로 도시하는 도면.
도 3의 (a)는 본 발명의 또 다른 양태의 PTC 디바이스의 측방 단면도를 모식적으로 도시하고, 또한, 도 3의 (b)는 도 3의 (a)의 PTC 디바이스에 이용하는 세라믹 패키지의 사시도를 모식적으로 도시하는 도면.
도 4는 본 발명의 또 다른 양태의 PTC 디바이스의 측방 단면도를 모식적으로 도시하는 도면.
본 발명의 PTC 디바이스가 포함하는 PTC 소자 자체는 주지이며, 그것을 구성하는 PTC 요소 및 금속 전극도 주지이다. 본 명세서 내에서, PTC 소자라는 용어는, 상기 기술 분야에서 일반적으로 사용되고 있는 용어의 의미로 사용하고, 폴리머 PTC 소자는, 소위 폴리머 PTC 조성물을 예로 들면 층 형상으로 형성한 PTC 요소(즉, 폴리머 PTC 요소)와 그 각 주표면에 배치된 제1 금속 전극(특히 박 형상 전극) 및 제2 금속 전극(특히 박 형상 전극)을 갖고 이루어진다. 또한, 폴리머 PTC 요소는, 폴리머 재료(예를 들면 폴리에틸렌, 폴리비닐덴플루오라이드 등) 중에 금속 필러(구리, 니켈, 니켈-코발트 합금 등의 필러) 등)가 분산되어 있는, 소위 도전성 폴리머 조성물로 구성되어 있는 것이다. 통상, 그와 같은 조성물을 압출 성형함으로써 PTC 요소를 얻을 수 있다.
PTC 소자는, 통상, 층 형상의 PTC 요소의 양측의 주표면의 전체에 적층 상태의 금속 전극(통상, 금속박 전극)을 갖는, 전체로서도 층 형상 또는 디스크 형상의 요소이다. 금속 전극을 PTC 요소에 열 압착함으로써, 혹은 PTC 요소를 압출 성형할 때에 금속 전극을 동시에 공급하거나, 또는 압출 성형한 직후에 열 압착함으로써 PTC 소자(통상, 소자의 사이즈는 작으므로 PTC 소자의 집합체)를 형성할 수 있다. 또한, PTC 요소는, 예를 들면 원판 형상이어도, 얇은 사각 형상이어도 된다.
본 발명의 PTC 소자에서 사용하는 세라믹 패키지는, PTC 소자를 실질적으로 수용할 수 있는 공간부를 갖는다. 통상, 세라믹 패키지는, 전체로서 PTC 소자를 그 내부에 수용할 수 있는 상자의 형태이며, 따라서, 케이스이다. 이 공간부는, 그 속에 PTC 소자를 넣기 위한 개구부를 적어도 1개 갖는다. 따라서, 공간부는 개구부에서 개방 상태에 있다. 즉, 공간부는 개방 공간부이다.
이 개방 공간부를 규정하는 개구부는, 적어도 1개이며, 다른 양태에서는 2개이어도 된다. 전자의 양태에서는, 세라믹 패키지는, 그 1개의 주표면에서 개구하고, 세라믹 패키지 자체는 바닥이 있는 케이스이다. 후자의 양태에서는, 세라믹 패키지는, 그의 대향하는 쌍의 주표면에서 개구하고, 따라서, 세라믹 패키지는 관통 공간부를 갖는다.
반도체 칩, 수정 진동자 등의 미소 소자를 그 주변 환경으로부터 보호하기 위해 세라믹 패키지가 사용되고 있지만, 그와 같은 세라믹 패키지와 마찬가지의 것을 본 발명의 디바이스에 사용할 수 있다. 세라믹 패키지는 어느 적당한 세라믹스 재료로부터 형성되어 있어도 되고, 예를 들면 산화 알루미늄(Al2O3), 멀라이트(3Al2O3ㆍ2SiO2), 질화 알루미늄(AlN) 등으로부터 형성되어 있어도 된다.
본 발명의 디바이스에서는, 세라믹 패키지 내에 PTC 소자가 위치하는 상태에서 그 공간부 내에 소자를 봉입하기 위해, PTC 디바이스에 접속하는 리드에 의해서 개구부를 폐쇄한다. 이 리드는, PTC 디바이스를 이용하는 전기 장치에서, PTC 소자를 소정의 회로, 보다 상세하게는, 배선, 부품, 패드, 랜드, 터미널 등에 전기적으로 접속하기 위해 존재하는 것이며, 개구부를 폐쇄할 수 있는 한, 어느 적당한 형태이어도 된다. 리드는, 예를 들면, 정방형 혹은 사각형의 금속박, 금속 시트 등의 스트립의 형태이면 되고, 또한, 그것을 구성하는 재료는 어느 도전성 재료이어도 된다. 예를 들면, 니켈, 코바르, 42얼로이(Fe-42% Ni 합금) 등의 재료로 리드를 형성할 수 있다.
이와 같은 리드는, 세라믹 패키지의 개구부를 폐쇄하도록, 어느 적당한 방법에 의해서, 세라믹 패키지에 접착하여도 된다. 예를 들면, 후술하는 바와 같이, 접속 재료(땜납 재료, 도전성 접착제, 도전성 페이스트 등)를 이용하여 리드와 세라믹 패키지를 접착할 수 있다. 다른 양태에서는, 리드와 세라믹 패키지를 소위 은 납땜에 의해서 접착하여도 된다. 예를 들면, 세라믹 패키지 상에 접속 재료로서의 은 로우(solder) 부재를 재치하고, 그 위에 리드를 배치하여 리드와 세라믹 패키지와의 사이에 은 로우 부재를 위치 결정하여, 은 로우를 용융시켜 이들을 일체로 용접하여도 된다. 은 로우 부재로서는 Ag-Cu 합금, Ag-Cu-Ti 합금 등으로 형성된 것, 혹은 코바르(Kovar, 철-니켈-코발트 합금) 등으로 형성된 것을 예시할 수 있고, 세라믹 패키지의 개구부를 포위하는 형상의 것(예를 들면 링(원환) 형상, 사각형 고리 형상의 것 등)인 것이 바람직하다. 땜납 재료, 은 로우 부재와 같은 접속 재료가 리드와 세라믹 패키지와의 사이에 개재한 상태에서 가열함으로써(또한, 필요에 따라서 힘을 가하면서), 접속 재료를 용융시켜, 리드를 세라믹 패키지에 접착하는 접속 부재를 형성할 수 있다.
세라믹 패키지는, 개구부의 주위에 금속층을 갖는 것이 바람직하고, 리드가 개방 공간부의 개구부를 폐쇄하도록 리드를 배치한 경우, 이 금속층 상에 리드의 주연부가 위치하도록 구성되어 있는 것이 바람직하다. 이와 같은 금속층은, 세라믹 패키지의 개구부를 규정하는 면의 주연부에 밀착하여 설치되어 있는 것이 특히 바람직하다. 그와 같은 밀착을 확보하기 위해, 세라믹 패키지의 주연부에, 그와 같은 금속층을 예를 들면 소결, 도금 등에 의해서 설치할 수 있다.
상술한 바와 같이, 금속층 상에 리드가 위치한 상태에서 이들을 일체로 접속한다. 이 접속에는, 금속층 상에 땜납 재료, 도전성 접착제, 도전성 페이스트, 은 로우 부재 등과 같은 접속 재료, 바람직하게는 땜납 재료를 배치하고, 그 위에 리드를 배치하고, 그 후, 예를 들면 가열 수단에 의해서 가열하거나, 혹은 리플로우로에 넣어서 접속 재료를 용융시켜 접속 부재를 형성함으로써, 이들을 일체로 접속하여도 되고, 세라믹 패키지의 개방 공간부를 폐쇄할 수 있다.
다른 양태에서는, 세라믹 패키지에 설치한 금속층 상에 직접 리드가 위치한 상태에서(즉, 상술한 바와 같이 접속 재료를 배치하는 일 없이) 이들을 일체로 용접하여 접속 부재를 형성함으로써 이들을 접속하여도 된다. 이 경우, 금속층과 리드가 접촉 계면에서 용융함으로써 형성되는 용접부가 접속 부재로서 기능한다. 이와 같은 용접에는, 예를 들면 저항 용접(예를 들면 심 용접), 레이저 용접 등을 사용할 수 있다.
리드와 세라믹 패키지의 금속층과의 사이에 접속 재료가 개재하는 경우(즉, 땜납 재료, 은 로우 부재 등의 접속 재료를 이용하여 간접적으로 접속하는 경우), 혹은 리드와 세라믹 패키지의 금속층이 직접 접촉하는 경우(즉, 용접에 의해서 직접적으로 접속하는 경우), 리드의 세라믹 패키지에의 접착이 보다 확실하게 되고, 그 결과, PTC 소자의 세라믹 패키지 내에의 봉입이 보다 확실한 것으로 된다. 이와 같은 금속층은, 어느 적당한 재료로 형성되어 있어도 되고, 그와 같은 재료로서는, 예를 들면 몰리브덴/망간 합금, 텅스텐, Ag-Cu-Ti 등을 예시할 수 있다. 예를 들면, 세라믹 패키지의 소정의 개소에, 금속층을 형성하는 금속의 분말의 페이스트를 도포하고, 이를 소결함으로써 세라믹 패키지에 밀착한 금속층을 형성할 수 있다.
상술한 바와 같이 세라믹 패키지가 금속층을 갖는 양태에서, 리드를 금속층에 땜납 재료, 은 로우 부재 등의 접속 재료를 개재하여 간접적으로 접속하는 경우, 혹은 이들을 용접하여 직접적으로 접속하는 경우에서, 접착을 더욱 촉진하기 위해, 금속층은, 그 위에, 다른 금속층을 가져도 된다. 그와 같은 다른 금속층은, 예를 들면 도금, 증착 등에 의해서 형성할 수 있다. 구체적으로는, 예를 들면 금속층으로서의 몰리브덴/망간 합금층, 텅스텐층 등의 위에 다른 금속층으로서 니켈 도금층, 주석 도금층 등을 형성하여도 되고, 또한, 이것에 금 플래시 도금하여도 된다.
다음으로, 도면을 참조하여 본 발명의 PTC 디바이스를 보다 상세하게 설명한다. 도 1의 (a)는, 본 발명의 PTC 디바이스의 1개의 양태를 모식적 측방 단면도로 도시한다. 또한, 도 1의 (b)는, 도 1의 (a)에 도시한 디바이스에 이용하는 세라믹 패키지의 모식적 사시도이다. 또한, 도 2 및 도 3에서도, (a) 및 (b)는, 각각 도 1의 (a) 및 도 1의 (b)와 마찬가지의 도면이다. 또한, 도면에서, 동일한 부호는, 실질적으로 동일한 기능을 갖는 요소를 나타내는 것으로 한다.
도 1에 도시한 양태의 PTC 디바이스(100)는,
(1) 층 형상의 폴리머 PTC 요소(102), 및 그 양측의 주표면에 배치된 제1 금속 전극(104) 및 제2 금속 전극(106)을 갖고 이루어지는 폴리머 PTC 소자(108),
(2) 폴리머 PTC 소자의 각각의 금속 전극에 접속된 제1 리드(110) 및 제2 리드(112), 및
(3) 폴리머 PTC 소자를 수용하는 개방 공간부(114)를 갖고, 그 개방 공간부는 그것을 규정하는 상측 개구부(116) 및 하측 개구부(118)(따라서, 2개의 개구부)를 갖는 세라믹 패키지(120)
를 갖고 이루어지고, 상기 개방 공간부(114)에 배치된 폴리머 PTC 소자(108)를 세라믹 패키지(120)의 주위의 환경으로부터 격리하도록, 상기 리드(110 및 112)는, 상기 개구부(116 및 118)를 폐쇄하고 있다.
도 1의 (b)에 도시한 바와 같이, 세라믹 패키지는, 그의 대향하는 주표면(122 및 124)이 각각 개구부(116 및 118)를 갖고, 그것에 의해서 개방 공간부(114)는, 그 양측에서 개구하는 관통 공간부로 되어 있다. 그리고, 주표면의 개구부에는, 금속층(126)이 배치되고, 이것이 개구부를 포위한다(또한, 도 1의 (b)에서는, 상측의 금속층(126)만을 도시하고 있지만, 도 1의 (a)에 도시한 바와 같이 세라믹 패키지는 그 하측에도 금속층(128)을 가짐). 이와 같은 금속층은, 반도체 칩 등에 이용되는 세라믹 패키지에는, 다양한 목적으로 설치되어 있고, 그와 같은 세라믹 패키지가 시판되고 있다. 예를 들면, 패키지의 내부와 외부와의 사이의 전기적 접속을 확보하기 위해 설치되어 있다. 본 발명의 PTC 디바이스에서는, 리드를 직접적으로 접속하는 대상으로서 세라믹 패키지의 금속층을 이용하고, 이 접속에 의해서 리드가 세라믹 패키지의 공간부(114)를 밀봉할 수 있다.
구체적으로는, 이와 같은 각 금속층(126 및 128)과 각각의 리드(110 및 112)와의 사이에 접속 부재(130)가 존재하고, 그것에 의해서, 리드와 금속층이, 따라서, 리드와 세라믹 패키지가 접착된다. 상술한 바와 같이, 금속층이 개방 공간부의 개구부를 포위하도록 존재하므로, 개구부를 덮도록, 그리고, 개구부의 주연부 상에 재치하도록, 리드를 세라믹 패키지의 주표면에 재치하여, 금속층과 리드를 개구부의 주위에서 접착하면, 세라믹 패키지의 개방 공간부가 리드에 의해서 폐쇄되어 밀봉된다.
세라믹 패키지의 주표면의 양측의 개구부에서, 이와 같이 리드와 금속층을 접착하면, 공간부(114) 내에 배치된 PTC 소자(108)는, 세라믹 패키지의 외부로부터 실질적으로 격리된 상태로 되고, 세라믹 패키지의 주변의 분위기의 영향, 즉, 공기(또는 산소)의 PTC 소자에의 영향을 최소한으로 할 수 있고, 그 결과, PTC 요소에 포함되는 도전성 필러의 산화를 가급적으로 억제할 수 있다.
또한, 도시한 양태에서는, PTC 소자의 금속 전극(104 및 106)과 리드(110 및 112)가 각각 전기적으로 접속되어 있다. 이 접속은, 이들의 사이에 배치한 땜납과 같은 도전성 접속 재료로 형성되는 접속 부재(132)에 의해서 확보되어 있다. 다른 양태에서는, 이들의 사이의 접속에 도전성 접착제 또는 도전성 페이스트를 이용하여도 된다.
도 1의 (a)에 도시한 PTC 디바이스(100)는, 예를 들면 다음과 같은 방법에 의해서 제조할 수 있다 : 최초로 제2 리드(112) 상에 접속 재료로서의 땜납 재료(접속 부재(132 및 130)의 전구체에 상당)를 재치하고, 그와 같은 로우 재료 상에, 제2 리드(112)와 PTC 소자의 제2 금속 전극(106)이 대향하도록 PTC 소자(108)를 배치하고, 또한, 세라믹 패키지(120)의 하측의 개구부(118)를 제2 리드(112)가 폐쇄하도록 세라믹 패키지(120)의 금속층(128)을 배치한다. 즉, 제2 리드(112)와 제2 금속 전극(106)과의 사이에 땜납 재료(접속 부재(132)에 대응)가 위치하고, 또한, 제2 리드(112)와 세라믹 패키지의 하측 개구부의 주연부의 금속층(128)과의 사이에 땜납 재료(접속 부재(130)에 대응)가 위치하도록, 이들을 위치 결정한다.
다음으로, 제1 금속 전극(104) 및 금속층(126) 상에 접속 재료로서의 땜납 재료(접속 부재(132 및 130)의 전구체에 상당)를 재치하고, 그와 같은 로우 재료 상에, 제1 리드(110)와 PTC 소자의 제1 금속 전극(104)이 대향하도록, 또한, 세라믹 패키지의 상측의 개구부(116)를 제1 리드(110)가 폐쇄하도록 세라믹 패키지의 금속층(126) 상에 제1 리드(110)를 재치한다. 즉, 제1 리드(110)와 제1 금속 전극(104)과의 사이에 땜납 재료(접속 부재(132)에 대응)가 위치하고, 또한, 제1 리드(110)와 세라믹 패키지의 상측 개구부의 주연부의 금속층(126)과의 사이에 땜납 재료(접속 부재(130)에 대응)가 위치하도록, 이들을 위치 결정한다.
이와 같이 하여 형성한, 제1 리드 및 제2 리드, 세라믹 패키지, PTC 소자와 이들의 사이에 위치하는 접속 재료로서의 땜납 재료에 의해서 구성되는 조립체(또는 어셈블리)를 얻고, 이 조립체를 가열로(예를 들면 리플로우로)에 넣어서 땜납 재료를 용융하고, 그 후, 냉각함으로써 땜납 재료를 접속 부재로 변환함으로써, 도 1의 디바이스를 얻을 수 있다.
도 2에 다른 양태의 본 발명의 PTC 디바이스를, 도 1과 마찬가지로 도시한다. 도 2에 도시한 양태의 PTC 디바이스(200)는, 도 1과 마찬가지의 폴리머 PTC 소자(108)를 갖고, 폴리머 PTC 소자(108)의 제1 금속 전극으로서의 한쪽의 금속 전극(104)에 접속 부재(132)에 의해서 전기적으로 접속되고, 또한, 접속 부재(130)에 의해서 세라믹 패키지의 금속층(126)에 접속된 제1 리드(110)를 갖는다. 이 PTC 소자(108)는, 도 2의 (b)에 도시한 세라믹 패키지(201) 내에 배치되어 있다.
세라믹 패키지(201)는, 도 2의 (b)에 도시한 바와 같이, 폴리머 PTC 소자를 수용하는 개방 공간부(114)를 갖고, 도시한 양태에서는, 그 개방 공간부는 저부(202)와 그것을 둘러싸도록 위치하는 4개의 벽(204, 206, 208 및 210)에 의해 규정되고, 세라믹 패키지의 한쪽의 주표면에 개방하는 개구부(116)를 갖는다. 즉, 세라믹 패키지는 바닥이 있는 케이스이며, 개방 공간부는 1개의 개구부(116)를 갖는다.
도 1에 도시한 양태와 마찬가지로, 세라믹 패키지는, 개구부(116)를 포위하는 금속층(126)을 갖고, 또한, 공간부를 규정하는 저부의 내측(상측)과 외측(하측)과의 사이의 전기적 도통을 확보하기 위해, 전기 도체(212)(예를 들면 금속층, 금속 와이어, 금속 스트립 등 중 어느 적당한 형태이어도 됨)를 갖는다. 도시한 양태에서는, 도 2의 (b)로부터 알 수 있는 바와 같이, 전기 도체는, 저부(202)의 상측 노출면을 실질적으로 전부 덮고, 저부의 상측의 노출 표면으로부터 세라믹 패키지의 측방까지 연장되고, 그 후, 측방으로부터 세라믹 패키지의 저부의 하측의 표면으로도 둘러감싸는 금속층(212)의 형태이다(또한, 도 2의 (b)에서는 저부의 상측에 노출 상태에서 위치하는 금속층의 부분만을 도시). 따라서, 도 2의 (a)로부터 이해할 수 있는 바와 같이, 전기 도체(212)는, 세라믹 패키지의 저부를 규정하는 부재(214)를 포위하도록 존재한다. 또한, 제1 리드에 대해서는, 도 1의 경우와 실질적으로 동일하다.
도 2의 (a)에 도시한 바와 같이, 상술한 바와 같은 전기 도체(212)의, 개방 공간부를 규정하는 저부의 외측에 위치하는 부분, 즉, 저부를 규정하는 부재(214)의 하측에 위치하는 부분(216)과 제2 리드(112)가 전기적으로 접속되어 있다. 제2 리드(112)와 전기 도체(212), 상세하게는 전기 도체(212)의 부분(216)과의 사이의 그와 같은 접속은, 제1 리드(110)와 금속층(126)과의 사이의 접속과 마찬가지이어도 되고, 예를 들면 땜납, 도전성 접착제, 도전성 페이스트 등의 접속 재료를 이용하여 접속 부재(130)를 형성함으로써 실시하여도 된다. 이와 같은 전기 도체(212)는, 폴리머 PTC 소자의 제2 전극으로서의 다른 쪽의 금속 전극(106)에 접속 부재(132)에 의해서 전기적으로 접속되어 있다.
따라서, 제2 금속 전극(106)과 제2 리드(112)가 직접적으로 전기적으로 접속되어 있는 도 1에 도시한 PTC 디바이스와는 대조적으로, 도 2에 도시한 양태의 PTC 디바이스에서는, PTC 소자의 제2 금속 전극(106)은, 전기 도체(212)를 개재하여 제2 리드(112)에 간접적으로 전기적으로 접속되어 있다.
도 2에 도시한 양태에서는, 제1 리드(110)를(PTC 소자(108)를 미리 수용하고 있음) 세라믹 패키지(201)에, 보다 상세하게는 그 금속층(126)에 부착하는 것만으로, PTC 소자(108)의 세라믹 패키지에의 봉입이 완료되는 점에서 바람직하다. 예를 들면, 다음의 방법에 의해서 제조할 수 있다 : 최초로, 제2 리드(112) 상에, 땜납과 같은 접속 재료(접속 부재(130)의 전구체에 상당)를 개재하여 세라믹 패키지(201)를 재치하고, 다음으로, 세라믹 패키지의 저부의 노출 상태의 상측의 표면 상에 땜납 재료(접속 부재(132)의 전구체에 상당)를 재치하고, 그 위에 PTC 소자(108)를 재치하고, 다음으로, PTC 소자의 제1 전극(104) 상 및 세라믹 패키지의 금속층(126) 상에 땜납 재료(각각 접속 부재(132 및 130)의 전구체에 상당)를 재치하고, 그 위에 제1 리드(110)를 재치하여 형성되는 어셈블리를, 가열로에 넣어서 땜납 재료를 용융시킨 후에 냉각함으로써, 본 발명의 도 2의 PTC 디바이스를 얻을 수 있다.
따라서, 도 2의 (a)에 도시한 PTC 디바이스는, 제2 리드(112) 상에 접속 재료로서의 땜납 재료(접속 부재(130)의 전구체에 상당)를 재치하고, 그 위에 세라믹 패키지(201)를 재치하여, 세라믹 패키지의 저부(202)에 접속 재료로서의 땜납 재료를 개재하여 PTC 소자(108)를 재치하고, 다음으로, PTC 소자의 제1 금속 전극(104) 및 세라믹 패키지의 금속층(126) 상에 접속 재료로서의 땜납 재료(접속 부재(132 및 130)의 전구체에 상당)를 재치하고, 그 위에 개구부(116)를 폐쇄하도록 제1 리드(110)를 재치한 조립체(또는 어셈블리)를 얻고, 이 조립체를 가열로(예를 들면 리플로우로)에 넣어서 땜납 재료를 용융하고, 그 후, 냉각함으로써 얻을 수 있다.
도 3에 또 다른 양태의 본 발명의 PTC 디바이스를, 도 1과 마찬가지로 도시한다. 도 3에 도시한 양태의 PTC 디바이스(300)는, 도 1과 마찬가지의 폴리머 PTC 소자(108)를 갖고, 폴리머 PTC 소자(108)의 제1 금속 전극으로서의 한쪽의 금속 전극(104)에 접속 부재(132)에 의해서 전기적으로 접속된 제1 리드(110)를 갖는다. 이 PTC 소자(108)는, 도 3의 (b)에 도시한 세라믹 패키지(301) 내에 배치되어 있다. 용이하게 이해할 수 있도록, 도 3의 제1 리드와 제1 금속 전극 및 세라믹 패키지와의 접속은, 도 1 또는 도 2의 양태와 마찬가지이다.
세라믹 패키지(301)는, 도 1 및 도 2에 도시한 양태와 마찬가지로, 개구부(116)를 포위하는 금속층(126)을 갖지만, 도 3의 (b)에 도시한 바와 같이, 폴리머 PTC 소자를 수용하는 개방 공간부(114)를 규정하는 저부(302)가 관통 구멍(304)을 갖는 점에서 도 2의 (b)에 도시한 세라믹 패키지와 다르다. 그 결과, 공간부(114)를 규정하는 저부의 내측(상측)과 외측(하측)과의 사이의 전기적 도통을 확보하기 위해, 도 3의 (a)에 도시한 바와 같이, 관통 구멍(304)의 내벽을 경유하여 전기 도체(306)가 설치되어 있다.
도 3의 (a)에 도시한 바와 같이, 상술한 바와 같은 전기 도체(306)의, 공간부를 규정하는 저부의 외측(하측)에 위치하는 부분(308)과 제2 리드(112)가 전기적으로 접속되어 있다. 제2 리드(112)와 전기 도체(306)의 일부분(308)과의 사이의 접속은, 제1 리드(110)와 금속층(126)과의 사이의 접속과 마찬가지이어도 되고, 예를 들면 땜납, 도전성 접착제, 도전성 페이스트 등에 의해서 실시하여도 된다.
따라서, 제2 금속 전극(106)과 제2 리드(112)가 직접적으로 접속되어 있는 도 1에 도시한 PTC 디바이스와는 대조적으로, 도 3에 도시한 양태의 PTC 디바이스에서도, 도 2와 마찬가지로, PTC 소자의 제2 금속 전극(106)은, 전기 도체(306)를 개재하여 제2 리드(112)에 간접적으로 접속되어 있다. 이 양태에서는, 세라믹 패키지의 측방을 경유하지 않고, 세라믹 패키지의 내측과 외측과의 전기적 도통을 확보할 수 있으므로, 세라믹 패키지의 제조가 용이하다. 예를 들면, 세라믹 패키지의 저부의 내측 및 외측에 관통 구멍(304)의 주연까지 연장되는 전기 도체 부분(예를 들면 금속층, 금속 와이어, 금속 스트립 등)을 배치하고, 관통 구멍의 내벽을 금속 도금함으로써 내측 및 외측의 전기 도체 부분을 일체로 접속함으로써 전기 도체(306)를 형성할 수 있다.
또한, 도 3의 (a)에 도시한 PTC 디바이스는, 관통 구멍(304)을 갖는 점에서 다르지만, 어셈블리의 형성에 대해서는, 도 2의 (a)의 PTC 디바이스에 관하여 앞서 설명한 것과 실질적으로 마찬가지로 형성할 수 있다. 따라서, 도 3의 (a)의 PTC 디바이스의 제조는, 도 2의 (a)의 경우와 마찬가지이다.
도 4에 또 다른 양태의 본 발명의 PTC 디바이스를 도시한다. 도 4에 도시한 양태의 PTC 디바이스(400)는, 도 1과 마찬가지의 폴리머 PTC 소자(108)를 갖고, 폴리머 PTC 소자(108)의 제1 금속 전극으로서의 한쪽의 금속 전극(104)에 접속된 제1 리드(110)를 갖는다. 이 양태에서는, 도 2의 (b)에 도시한 세라믹 패키지에 유사하지만, 저부가 스텝 부분(또는 단차부)(402)을 갖는 점에서 다른 세라믹 패키지(401) 내에 PTC 소자(108)가 배치되어 있다.
이 세라믹 패키지(401)에서는, 저부가 단차부(402)를 갖고, 단차부의 양측에서 2개의 독립된 전기 도체(404 및 406)(예를 들면 금속층, 금속 와이어, 금속 스트립 등)가 설치되어 있다. 한쪽의 전기 도체(404)는, 도 2의 금속층(212)과 마찬가지이며, 세라믹 패키지의 저부의 상측에 위치하고, PTC 소자의 제2 금속 전극(106)에 전기적으로 접속됨과 함께, 저부의 외측(또는 하측)에 위치하는 제2 리드(112)에 전기적으로 접속되어 있다. 다른 쪽의 전기 도체(406)는, 제1 리드(110)에 전기적으로 접속됨과 함께, 와이어 본딩(408)에 의해서 PTC 소자의 제1 금속 전극(104)에 전기적으로 접속되어 있다. 따라서, 도 4의 양태에서는, PTC 소자의 각 금속 전극은, 모두 간접적으로 리드에 접속되어 있다.
도 4의 양태에서는, 제1 리드(110)는 세라믹 패키지의 전기 도체(406)로서의 금속층에, 또한, 제2 리드(112)는 세라믹 패키지의 전기 도체(404)에 직접적으로 접속되고, 그 결과, 이들의 리드는 PTC 소자의 금속 전극에 간접적으로 접속된다. 따라서, 리드의 금속층 또는 전기 도체에의 접속은, PTC 소자에 악영향을 미칠 수 있는, 보다 가혹한 열적 조건 하의 접속 방법에 의해서도 실시할 수 있다.
따라서, 도 4에 도시한 PTC 디바이스는, 예를 들면 다음의 방법에 의해서 제조할 수 있다 : 최초로, 제2 리드(112) 상에 다른 금속층(409)이 위치하도록 세라믹 패키지(401)를 재치하여, 이들을 일체로 용접하여 용접부(410)를 형성하고, 다음으로 세라믹 패키지의 저부의 상측에 땜납 재료(접속 부재(130)에 대응)를 재치하고, 그 위에 PTC 소자(108)를 재치하여 가열하여 PTC 소자의 제2 금속 전극(106)을 금속층(404)에 접속하고, 그 후, PTC 소자의 제1 전극(104)과 금속층(402)을 와이어 본딩 접속하고, 다음으로, 세라믹 패키지의 개구부(116)를 폐쇄하도록 제1 리드(110)를, 다른 금속층(409)을 개재하여 세라믹 패키지의 주위의 금속층(406) 상에 재치하고, 제1 리드(110)를 다른 금속층(409)에 용접하여 용접부(410)를 형성함으로써, 얻을 수 있다. 또한, 다른 금속층은, 세라믹 패키지의 금속층에, 예를 들면 도금, 소결 등에 의해서, 미리 접착되어 있는 것이 바람직하다.
금속 전극이 얇은 경우(통상, 금속박의 형태임)가 일반적이므로, 리드의 금속 전극에의 직접적인 접속의 경우에는, 땜납, 도전성 접착제, 도전성 페이스트 등을 가열로에서 가열하는 방법을 이용하는 것이 일반적이다. 이것에 대하여, 리드를 금속층 또는 전기 도체에 직접적으로 접속하는 경우에는, 이들의 사이를 용접에 의해서 접속할 수 있으므로, 이들의 사이에서 보다 확실한 접속을 확보할 수 있다. 즉, PTC 소자의 세라믹 패키지 내에의 보다 확실한 봉입을 달성할 수 있다.
도 4에서, 세라믹 패키지(401)는, 그 상측의 주표면에는 금속층(406)을 미리 갖고, 또 그 위에, 용접을 용이하게 하기 위해 다른 금속층(예를 들면 Ag-Cu층, 코바르층 등)(409)을 미리 갖는다. 또한, 도시한 양태에서는, 용접부(410)도 도시하고 있다. 하측의 금속층(404)에 대해서도, 마찬가지로 다른 금속층(409)을 갖고, 용접부(410)도 도시하고 있다.
또한, 상술한 바와 같은 다양한 양태에서, 리드에 의해서 세라믹 패키지의 개구부를 폐쇄하는 공정을, 불활성 가스 분위기 하, 예를 들면 질소 분위기 하 또는 진공 하에서 실시하는 경우, PTC 소자가 유지되어 있는 공간부는 불활성 가스로 충족된 상태에서 리드에 의해서 폐쇄되므로, PTC 요소에 포함되는 금속 필러의 산화에 관한 문제점은 보다 한층 완화된다.
이하의 세라믹 패키지, PTC 소자 및 리드를 이용하여, 도 4에 도시한 본 발명의 PTC 디바이스를 시뮬레이트하였다 :
ㆍ세라믹 패키지(일본 특수 도업사제, 산화 알루미늄제)
사이즈(외부 치수) : 4.8㎜×9.1㎜×1.3㎜(높이)
개방 공간부 사이즈 : 3.4㎜×7.7㎜×1.05㎜(높이)
금속층 : Mo/Mn층(도 4의 참조 부호 404 및 406에 상당) 상에 Ni 도금하여 그 위에 Au 도금한 것(이들의 도금층이 도 4의 참조 부호 409에 상당)
ㆍPTC 소자(타이코 일렉트로닉스 레이켐사제, 상품명 : 폴리 스위치)
사이즈 : 2.3㎜×3.0㎜×0.43㎜(두께)
ㆍ리드(니켈제, 사이즈 : 5㎜×20㎜×0.125㎜(두께))
세라믹 패키지 내의 개방 공간부 내에 PTC 소자를 배치한 후, 세라믹 패키지 상에 리드를 배치하고, 세라믹 패키지의 주연부에서 그 금속층(406+409)과 리드를 용접함으로써 그 공간부를 규정하는 개구부를 폐쇄하여 PTC 소자를 세라믹 패키지 내에 봉입하였다.
다음으로, 얻어진 세라믹 패키지를(40) 기압의 공기 분위기 하에서 7일간 유지한 후, 리드를 세라믹 패키지로부터 박리하여 PTC 소자를 꺼냈다. 꺼낸 PTC 소자의 저항값(R1)을 측정한 후, 6V/50A의 인가 조건에서 트립시켜 5분간 유지한 후, 인가를 멈추고, 1시간 후에 PTC 소자의 저항값(R2)을 측정하였다. 또한, 비교예로서, 리드에 의한 봉입을 행하지 않고, 동일한 조건 하에서 세라믹 패키지 내에서 유지한 PTC 소자의 저항값도 마찬가지로 측정하였다. 그 결과를, 표 1 및 표 2에 나타낸다 :
본 실시예에서는, 리드와 PTC 소자의 금속 전극과의 사이의 전기적 접속을 실시하고 있지 않다. 리드를 이용하여 세라믹 패키지 내에 PTC 소자를 봉입함으로써 PTC 요소의 금속 필러의 산화를 억제하는 효과는, 표 1 및 표 2의 결과를 비교하면, 그와 같은 전기적 접속을 실시할 필요도 없이 명백하다. 이 의미에서, 「도 4에 도시한 본 발명의 PTC 디바이스를 시뮬레이트하였다」고 기재하고 있다.
특히, 본 발명의 PTC 디바이스에서는, PTC 소자를 트립시킨 후의 저항값의 증가를 억제할 수 있다. 이것은, 도전성 필러의 산화가 효과적으로 방지되므로 장기간에 걸쳐서 PTC 소자, 따라서, PTC 디바이스의 신뢰성이 유지되고, 그 결과, PTC 디바이스를 사용하는 장치 등의 신뢰성, 안전성의 향상을 도모할 수 있는 것을 의미한다.
본 발명은, PTC 디바이스를 구성하는 PTC 소자의 PTC 요소가 포함하는 금속 필러가 산화되는 것을 억제할 수 있으므로, PTC 소자의 저항이 시간이 경과함에 따라 증가된다고 하는 문제점을 완화시킬 수 있다.
또한, 본원은, 일본 특허 출원 제2008-148888호(2008년 6월 6일 출원 ; 발명의 명칭 「PTC 디바이스」)에 기초하는 우선권을 주장하고, 여기서 이것을 참조함으로써, 이 일본 출원에 개시되어 있는 사항은, 모두 본 명세서의 개시 사항에 포함된다.
100 : PTC 디바이스
102 : PTC 요소
104 : 제1 금속 전극
106 : 제2 금속 전극
108 : PTC 소자
110 : 제1 리드
112 : 제2 리드
114 : 개방 공간부
116, 118 : 개구부
120 : 세라믹 패키지
122, 124 : 주표면
126, 128 : 금속층
130, 132 : 접속 부재
200 : PTC 디바이스
201 : 세라믹 패키지
202 : 저부
204, 206, 208, 210 : 공간부를 규정하는 벽
212 : 전기 도체
300 : PTC 디바이스
301 : 세라믹 패키지
302 : 저부
304 : 관통 구멍
306 : 전기 도체
400 : PTC 디바이스
401 : 세라믹 패키지
402 : 단차부
404, 406 : 전기 도체
408 : 본딩 와이어
409 : 다른 금속층
410 : 용접부
102 : PTC 요소
104 : 제1 금속 전극
106 : 제2 금속 전극
108 : PTC 소자
110 : 제1 리드
112 : 제2 리드
114 : 개방 공간부
116, 118 : 개구부
120 : 세라믹 패키지
122, 124 : 주표면
126, 128 : 금속층
130, 132 : 접속 부재
200 : PTC 디바이스
201 : 세라믹 패키지
202 : 저부
204, 206, 208, 210 : 공간부를 규정하는 벽
212 : 전기 도체
300 : PTC 디바이스
301 : 세라믹 패키지
302 : 저부
304 : 관통 구멍
306 : 전기 도체
400 : PTC 디바이스
401 : 세라믹 패키지
402 : 단차부
404, 406 : 전기 도체
408 : 본딩 와이어
409 : 다른 금속층
410 : 용접부
Claims (11)
- (1) 폴리머 PTC 요소, 및 그 양측의 주표면에 배치된 제1 및 제2 금속 전극을 포함하는 폴리머 PTC 소자,
(2) 폴리머 PTC 소자의 적어도 한쪽의 금속 전극에 접속된 리드, 및
(3) 폴리머 PTC 소자를 수용하는 개방 공간부를 갖고, 그 개방 공간부는 개방 공간부를 규정하는 적어도 1개의 개구부를 갖는 세라믹 패키지
를 포함하는 PTC 디바이스로서,
상기 개방 공간부에 배치된 폴리머 PTC 소자를 세라믹 패키지의 주위의 환경으로부터 격리하도록, 상기 리드는 상기 개구부를 폐쇄하고 있는 것을 특징으로 하는 PTC 디바이스. - 제1항에 있어서,
상기 개방 공간부는, 세라믹 패키지의 서로 대향하는 제1 주표면 및 제2 주표면에 위치하는 제1 개구부와 제2 개구부를 갖는 관통 공간부이며,
폴리머 PTC 소자의 한쪽의 금속 전극에 접속된 제1 리드가 제1 개구부를 폐쇄하고, 폴리머 PTC 소자의 다른 쪽의 금속 전극에 접속된 제2 리드가 제2 개구부를 폐쇄하고 있는 것을 특징으로 하는 PTC 디바이스. - 제1항에 있어서,
세라믹 패키지는, 그 하나의 주표면에 개구부를 갖는 바닥이 있는 케이스의 형태이며, 또한, 상기 바닥이 있는 케이스의 바닥의 내측과 외측을 접속하는 전기 도체를 갖고,
폴리머 PTC 소자의 제1 금속 전극에 접속된 제1 리드로서의 리드가 세라믹 패키지의 개구부를 폐쇄하고,
폴리머 PTC 소자의 제2 금속 전극은 세라믹 패키지의 바닥에서 상기 전기 도체에 접속되어 제2 금속 전극은 상기 전기 도체에 접속된 제2 리드에 접속되어 있는 것을 특징으로 하는 PTC 디바이스. - 제3항에 있어서,
세라믹 패키지는, 바닥에 관통 구멍을 갖고, 또한, 관통 구멍을 통해 바닥의 내측과 외측을 접속하는 전기 도체를 갖고,
상기 바닥의 외측에 배치된 제2 리드가 상기 전기 도체에 접속되어 있음과 함께, 상기 관통 구멍을 폐쇄하고 있는 것을 특징으로 하는 PTC 디바이스. - 제1항 내지 제4항 중 어느 한 항에 있어서,
세라믹 패키지는 그 주표면에 개구부를 포위하는 금속층을 갖고,
개구부를 폐쇄하는 적어도 1개의 리드는, 세라믹 패키지의 주표면의 금속층 상에 배치되고, 상기 개구부를 폐쇄하는 적어도 1개의 리드와 금속층과의 사이에 위치하는 접속 부재에 의해서 세라믹 패키지에 접속되어 있는 것을 특징으로 하는 PTC 디바이스. - 제5항에 있어서,
접속 부재는, 땜납에 의해서 형성되어 있는 것을 특징으로 하는 PTC 디바이스. - 제5항에 있어서,
접속 부재는, 상기 개구부를 폐쇄하는 적어도 1개의 리드와 금속층과의 사이에 위치하는 이들의 용접부인 것을 특징으로 하는 PTC 디바이스. - 제1항 내지 제4항 중 어느 한 항에 있어서,
폴리머 PTC 소자의 제1 금속 전극은 제1 리드에 접속되어 있는 것을 특징으로 하는 PTC 디바이스. - 제5항에 있어서,
세라믹 패키지의 개구부를 포위하는 금속층은, 개방 공간부 내로 연장하는 부분을 갖고, 폴리머 PTC 소자의 제1 금속 전극은, 상기 부분에 접속되어 있는 것에 의해서 상기 개구부를 폐쇄하는 적어도 1개의 리드에 접속되어 있는 것을 특징으로 하는 PTC 디바이스. - 제1항 내지 제4항 중 어느 한 항에 있어서,
개방 공간부에는, 질소 분위기 하 또는 진공 하에서, 폴리머 PTC 소자가 봉입되어 있는 것을 특징으로 하는 PTC 디바이스. - 제1항 내지 제4항 중 어느 한 항에 기재된 PTC 디바이스를 포함하는 전기 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008148888 | 2008-06-06 | ||
JPJP-P-2008-148888 | 2008-06-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110022039A KR20110022039A (ko) | 2011-03-04 |
KR101650963B1 true KR101650963B1 (ko) | 2016-08-24 |
Family
ID=41398225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117000243A KR101650963B1 (ko) | 2008-06-06 | 2009-06-05 | Ptc 디바이스 및 전기 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8421583B2 (ko) |
EP (1) | EP2306469A4 (ko) |
JP (1) | JP5395070B2 (ko) |
KR (1) | KR101650963B1 (ko) |
CN (1) | CN102099874B (ko) |
TW (1) | TWI416548B (ko) |
WO (1) | WO2009148152A1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110188166A1 (en) * | 2008-07-10 | 2011-08-04 | Hiroyuki Koyama | PTC Device and Electrical Apparatus Containing the Same |
JP2011151207A (ja) * | 2010-01-21 | 2011-08-04 | Sanyo Electric Co Ltd | 感熱素子及び電池パック |
JPWO2011162181A1 (ja) * | 2010-06-21 | 2013-08-22 | コーア株式会社 | 面実装バリスタ |
KR101719861B1 (ko) * | 2011-05-02 | 2017-03-24 | 타이코 일렉트로닉스 저팬 지.케이. | Ptc 디바이스 |
US9287696B2 (en) * | 2011-06-17 | 2016-03-15 | Tyco Electronics Corporation | PTC device |
US9757181B2 (en) * | 2012-06-12 | 2017-09-12 | Covidien Lp | Electrosurgical dissector with thermal management |
US9671838B2 (en) * | 2013-01-10 | 2017-06-06 | Dell Products L.P. | Composite chassis for lowering surface temperature |
JP6395484B2 (ja) * | 2014-07-15 | 2018-09-26 | Fdk株式会社 | 正極リード、アルカリ二次電池 |
EP3193342B1 (en) * | 2014-09-09 | 2020-02-26 | Littelfuse Japan G.K. | Protection element |
DE102018205280A1 (de) * | 2018-04-09 | 2019-10-10 | Mahle International Gmbh | Kaltleitermodul |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188208A (ja) | 1997-01-28 | 2000-07-04 | Matsushita Electric Ind Co Ltd | ポリマptcサ―ミスタ |
JP2001230103A (ja) | 2000-02-17 | 2001-08-24 | Matsushita Electric Ind Co Ltd | ガラス封入形サーミスタ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3955170A (en) * | 1974-11-29 | 1976-05-04 | Texas Instruments Incorporated | Solid state switch |
US4222024A (en) * | 1979-01-29 | 1980-09-09 | Gte Sylvania Incorporated | Thermistor assembly |
US4395623A (en) * | 1980-03-04 | 1983-07-26 | Murata Manufacturing Co., Ltd. | Self-regulating electric heater |
JPH03274706A (ja) * | 1990-03-23 | 1991-12-05 | Mitsubishi Materials Corp | サーミスタ素子 |
JP3274706B2 (ja) * | 1992-06-18 | 2002-04-15 | 三井化学株式会社 | 耐熱防振ゴム用ゴム組成物 |
JPH0641231U (ja) * | 1992-10-29 | 1994-05-31 | 京セラ株式会社 | 圧電共振部品 |
CN2201727Y (zh) * | 1994-04-07 | 1995-06-21 | 东南大学 | 陶瓷封装半导体抗电涌器件 |
TW421413U (en) * | 1994-07-18 | 2001-02-01 | Murata Manufacturing Co | Electronic apparatus and surface mounting devices therefor |
US6114942A (en) | 1995-08-07 | 2000-09-05 | Kk Raychem | PTC device and battery pack using the same |
JP4464032B2 (ja) * | 2002-04-24 | 2010-05-19 | タイコ エレクトロニクス レイケム株式会社 | 温度保護素子 |
US7038896B2 (en) * | 2002-12-13 | 2006-05-02 | Texas Instruments Incorporated | Solid state motor protector |
US20060152330A1 (en) * | 2005-01-12 | 2006-07-13 | Jong-Sung Kang | PTC current limiting device having molding part made of insulating material |
JP4684214B2 (ja) | 2006-12-18 | 2011-05-18 | 株式会社ソフイア | 遊技機 |
DE102007042358B3 (de) * | 2007-09-06 | 2008-11-20 | Epcos Ag | Elektrische Schutzvorrichtung |
-
2009
- 2009-06-05 WO PCT/JP2009/060347 patent/WO2009148152A1/ja active Application Filing
- 2009-06-05 KR KR1020117000243A patent/KR101650963B1/ko active IP Right Grant
- 2009-06-05 US US12/996,620 patent/US8421583B2/en not_active Expired - Fee Related
- 2009-06-05 JP JP2010515935A patent/JP5395070B2/ja not_active Expired - Fee Related
- 2009-06-05 TW TW098118694A patent/TWI416548B/zh not_active IP Right Cessation
- 2009-06-05 CN CN200980128301XA patent/CN102099874B/zh not_active Expired - Fee Related
- 2009-06-05 EP EP09758419.7A patent/EP2306469A4/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188208A (ja) | 1997-01-28 | 2000-07-04 | Matsushita Electric Ind Co Ltd | ポリマptcサ―ミスタ |
JP2001230103A (ja) | 2000-02-17 | 2001-08-24 | Matsushita Electric Ind Co Ltd | ガラス封入形サーミスタ |
Also Published As
Publication number | Publication date |
---|---|
JP5395070B2 (ja) | 2014-01-22 |
EP2306469A1 (en) | 2011-04-06 |
TW200951998A (en) | 2009-12-16 |
CN102099874A (zh) | 2011-06-15 |
JPWO2009148152A1 (ja) | 2011-11-04 |
TWI416548B (zh) | 2013-11-21 |
CN102099874B (zh) | 2012-11-28 |
KR20110022039A (ko) | 2011-03-04 |
US20110170221A1 (en) | 2011-07-14 |
EP2306469A4 (en) | 2014-07-09 |
US8421583B2 (en) | 2013-04-16 |
WO2009148152A1 (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101650963B1 (ko) | Ptc 디바이스 및 전기 장치 | |
TWI794921B (zh) | 電池用封裝體及電池模組 | |
JP2010118159A (ja) | 固体電池及び固体電池の製造方法 | |
JP2011151207A (ja) | 感熱素子及び電池パック | |
KR101253380B1 (ko) | 밀봉체 및 그것을 이용한 전지 팩 | |
TWI416549B (zh) | Ptc裝置及具有該裝置之電氣設備 | |
JP5873167B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2014049563A (ja) | 電子部品収納用パッケージおよび実装構造体 | |
JP6162520B2 (ja) | 半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP2012009687A (ja) | 赤外線センサ素子用パッケージおよび赤外線センサ | |
JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
JPH0669364A (ja) | 半導体素子収納用パッケージ | |
JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
JP2000277872A (ja) | 配線基板 | |
JP3716112B2 (ja) | 電子部品収納用容器 | |
JP2004296725A (ja) | 電子部品収納用パッケージ | |
JPH05152489A (ja) | 半導体素子収納用パツケージ | |
JPH05144999A (ja) | 半導体素子収納用パツケージ | |
JP2004247649A (ja) | 電子部品収納用パッケージ | |
JPH05160283A (ja) | 半導体素子収納用パッケージ | |
JP2005183726A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPH11233665A (ja) | 電子部品収納用容器 | |
JP2543149Z (ko) | ||
JP2004288733A (ja) | 電子部品収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |