KR101627505B1 - 무정전 전원장치 - Google Patents

무정전 전원장치 Download PDF

Info

Publication number
KR101627505B1
KR101627505B1 KR1020150147177A KR20150147177A KR101627505B1 KR 101627505 B1 KR101627505 B1 KR 101627505B1 KR 1020150147177 A KR1020150147177 A KR 1020150147177A KR 20150147177 A KR20150147177 A KR 20150147177A KR 101627505 B1 KR101627505 B1 KR 101627505B1
Authority
KR
South Korea
Prior art keywords
pwm
value
voltage
inverter
rectifier
Prior art date
Application number
KR1020150147177A
Other languages
English (en)
Inventor
이인환
Original Assignee
성신전기공업(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성신전기공업(주) filed Critical 성신전기공업(주)
Priority to KR1020150147177A priority Critical patent/KR101627505B1/ko
Application granted granted Critical
Publication of KR101627505B1 publication Critical patent/KR101627505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M2001/0006—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 무정전 전원장치의 제어에 관한 것으로, 특히 3-레벨 무정전원장치의 출력전압에 함유되는 직류성분을 최소화하기 위해 정류기의 제어장치를 정류기 전압/전류 제어부와, 정류기 전류offset지령부, 정류기 PWM 듀티발생부, 정류기 PWM 변환부로 구성하고, 또한 인버터의 제어장치를 인버터 전압제어부와, 인버터 전압offset 자동제어부, 인버터전압 offset수동지령부, 인버터 PWM 듀티발생부, 인버터 PWM 변환부로 구성하고 상기 정류기 전류offset지령부의 지령값을 이용하여 정류기 PWM 듀티발생부가 정류기 입력전류의 밸런스를 조정하여 직류링크의 전압편차를 제거하는 동시에 상기 인버터 전압offset 자동제어부와 인버터전압 offset수동지령부에서 발생한 출력값을 이용하여 인버터 PWM 듀티발생부가 인버터 출력전압의 밸런스를 조정하여 병렬운전의 안정성을 향상시키고 부하측 기기에 유입되는 직류전압을 최소화하여 부하기기를 보호하는 것을 특징으로 하며, 상기 정류기 PWM 변환부는 정류기 PWM 듀티발생부에서 출력되는 듀티의 부호를 판단하여 입력전류의 언밸런스를 최소로 하는 3-레벨 정류기 PWM 신호를 발생시키며 상기 인버터 PWM 변환부는 인버터 PWM 듀티발생부에서 출력되는 듀티의 부호를 판단하여 출력전압의 언밸런스를 최소로 하는 3-레벨 인버터 PWM 신호를 발생시키는 것을 특징으로 한다.

Description

무정전 전원장치 {Uninterruptible Power Supply}
본 발명은 무정전 전원장치에 관한 것으로서, 더 구체적으로는 직류편차가 최소화된 PWM제어가 가능한 3-레벨 무정전 전원장치에 관한 것이다.
현재까지 무정전전원장치의 기술은 꾸준히 발전되고 있으며, 최근에는 기존의 2-레벨 방식보다 월등한 특성을 가진 3-레벨 기술을 적용한 무정전 전원장치들이 출시되고 있다.
기존의 2-레벨 무정전 전원장치에 비하여 3-레벨 무정전 전원장치는 중성점 클램핑 효과로 기존 2-레벨 보다 월등한 효율특성과 함께 주파수 체배효과로 필터 리액터의 인덕턴스 값을 감소시킬 수 있고 전자파 발생량이 약 50%정도 감소하는 특성을 갖는다. 상기 효율상승, 인덕턴스 및 전자파의 감소는 장치의 가격을 낮추고 신뢰성을 향상시키는 효과를 갖는다. 또한 3-레벨 무정전전원장치의 효율상승으로 운전중 전력손실을 줄여 운전비용을 절감하는 효과를 갖는다.
그런데 중성선을 이용하는 무변압기 방식의 2-레벨 및 3-레벨 무정전 전원장치는 직류링크 캐패시터의 불균일한 임피던스와 정류기 및 인버터 PWM의 비대칭성으로 인해 무정전 전원장치의 출력에 직류전압이 함유되는 공통된 문제점을 갖는다. 상기와 같이 인버터 출력전압에 직류전압이 포함되면 부하측에 설치된 변압기와 리액터에 소음 및 과열현상이 발생되어 무정전전원장치의 신뢰성을 심각하게 저하시키는 중요한 요소이다. 또한 다수의 무정전전원장치가 병렬로 운전될 때 각각의 무정전 전원장치들의 출력에 포함된 직류분 전압들이 순환전류를 증가시켜 병렬운전을 저해할 수 있다.
그런데 3-레벨 무정전전원장치에서는 반도체 소자와 반도체를 구동하는 드라이버 회로의 수량이 2-레벨에 비해 두 배로서, 증가된 회로들의 특성이 균일하지 않을 경우 2-레벨에 비하여 PWM의 비대칭성이 더욱 심화되는 특징이 있다. 뿐만 아니라, 복잡한 3-레벨 PWM 변환과정이 PWM의 비대칭성을 더욱 심화시키는 특징이 있다. 따라서 부하측 기기의 보호와 병렬운전의 안정성을 도모하기 위하여 3-레벨 정류기 및 인버터의 PWM 밸런스를 교정하는 수단과 PWM 언밸런스를 최소화 할 수 있는 3-레벨 PWM 변환수단이 필요하다.
본 발명이 해결하고자 하는 과제는 시스템의 직류링크 캐패시터들에 발생하는 직류전압의 편차를 최소화 할 수 있으며, 인버터 출력전압에 발생하는 직류전압의 함유율을 최소화 할 수 있는 무정전 전원장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 교류출력에 포함되는 직류전압분을 최소화시켜 부하기기를 보호하고 병렬운전의 안정성이 향상된 무정전 전원장치를 제공하는데 있다.
상기 과제를 해결하기 위하여 본 발명은 직류편차를 최소로 하는 3-레벨 정류기를 포함하는 무정전 전원장치를 제공할 수 있다.
이 장치는, 목표 직류링크전압 Vdc_pfc과 검출된 실제 직류링크전압 Vdcp+Vdcn의 오차를 이용하여 정류기 기준입력전류 I_ref을 발생시키고, 상기 정류기 기준입력전류 I_ref와 실제 정류기 입력전류 I_pfc의 오차를 이용하여 정현화된 정류기 입력전류 제어량을 발생시켜 sine_value에 저장한 후 그 값을 출력하는 정류기 전압/전류 제어부와, 입력장치를 통해 입력된 수동 정류기 입력전류 교정신호를 i_offset에 저장하고 출력하는 전류 offset 지령부와, 상기 sine_value의 값과 상기 i_offset의 값을 입력받아 정류기 입력전류의 밸런스를 제어하고 직류링크 전압 균형을 위한 제어값을 계산하여 Duty에 저장하는 정류기 PWM 듀티발생부와, 상기 Duty값을 이용하여 3-레벨 정류기 PWM신호를 발생시켜 정류기 게이트 드라이버로 출력하는 정류기 PWM합성부를 포함한다.
본 발명에 있어서, 상기 전압/전류 제어부는, 상기 정류기 기준입력전류 I_ref와 상기 실제 정류기 입력전류 I_pfc의 오차를 이용하여 정류기 출력전압을 상기 목표 직류링크전압 Vdc_pfc로 유지시키는 동시에 정류기 입력전류를 역률이 1이 되도록 제어하기 위한 정현화된 정류기 입력전류 제어량 sine_value을 발생시킬 수 있다.
본 발명에 있어서, 상기 정류기 PWM 듀티발생부는, PLL에서 출력된 sinwt의 부호를 판단하여 sinwt의 부호가 제로 이상이면 수학식 1: Duty = (PWM_full_duty + i_offset) × sine_value 을 이용하여 듀티를 결정하고, 상기 PLL에서 출력된 sinwt의 부호를 판단하여 sinwt의 부호가 제로 미만이면 수학식 2: Duty = (PWM_full_duty - i_offset) × sine_value를 이용하여 듀티를 결정할 수 있다. 여기서, PWM_full_duty는 100% PWM 듀티이고, i_offset은 상기 수동 정류기 입력전류 교정신호 입력값이고, 상기 sine_value는 정현화된 정류기 입력전류 제어량이다.
본 발명에 있어서, 상기 정류기 PWM합성부는, 상기 정류기 PWM듀티 발생부에서 상기 Duty에 저장된 값의 부호가 제로 이상이면 DSP의 PWM PDC1에 Duty에 저장된 값을 저장하고 PWM PDC2에는 제로값을 저장하고, 상기 정류기 PWM듀티 발생부에서 출력되는 Duty에 저장된 값의 부호가 제로 미만이면 DSP의 PWM PDC1에 제로값을 저장하고, PWM PDC2에는 Duty에 저장된 값에 (-)를 곱한 결과 값을 저장하여 단상 3-레벨 정류기를 구동하는 4개의 PWM신호를 발생시킬 수 있다.
본 발명에 있어서, 상기 무정전전원장치의 PWM정류기는 3상 3-레벨 PWM 정류기이고, 상기 정류기 전압/전류제어부와 상기 전류 offset지령부와 상기 정류기 PWM듀티발생부와 상기 정류기 PWM합성부는 각각 120도 위상으로 상기 3상 3-레벨 PWM정류기의 각 단상을 제어할 수 있다.
상기 과제를 달성하기 위하여 본 발명은 직류편차를 최소로 하는 3-레벨 인버터를 포함하는 무정전 전원장치를 제공한다.
이 장치는 목표 인버터 출력전압 Va_ref과 검출된 실제 인버터 출력전전압 Va의 오차 err를 전압제어기에 입력하여 정현화된 인버터 전압 제어량 sine_value를 출력하는 인버터 전압제어부와, 제1 출력전압 Vdcp의 값이 제2 출력전압 Vdcn보다 크면 교정신호 a_offset의 값을 +1증가시키고 상기 제1 출력전압 Vdcp의 값이 상기 제2 출력전압 Vdcn 보다 작으면 상기 교정신호 a_offset의 값을 -1 감소시켜 출력시키는 전압 offset 자동제어부와, 입력장치에서 수동으로 입력되어 인버터 출력전압의 언밸런스를 교정하기 위한 교정신호 m_offset(202)을 출력시키는 전압 offset 수동지령부와, 상기 정현화된 인버터 전압 제어량 sine_value, 상기 교정신호 a_offset 및 상기 교정신호 m_offset을 입력받아 인버터 출력전압 균형을 제어하는 제어값을 계산하여 Duty에 저장하는 인버터 PWM듀티발생부와, 상기 Duty 값을 이용하여 3-레벨 PWM신호를 발생시켜 인버터 게이트 드라이버로 출력하는 인버터 PWM합성부를 포함한다.
본 발명에 있어서, 상기 인버터 PWM합성부는, 인버터출력전압을 정상치로 제어하는 동시에 직류링크단의 상기 제1 출력전압 Vdcp과 상기 제2 출력전압 Vdcn이 동일하게 유지하는 제어값을 계산하여 상기 Duty에 저장하고 상기 인버터 PWM합성부에 출력할 수 있다.
본 발명에 있어서, 상기 PWM 듀티발생부는, PLL에서 출력된 sinwt의 부호를 판단하여 상기 sinwt의 부호가 제로 이상이면 수학식 3: Duty = (PWM_full_duty + m_offset) * sine_value + a_offset을 이용하여 듀티를 결정하고, 상기 sinwt의 부호를 판단하여 상기 sinwt의 부호가 제로 미만이면 수학식 4:Duty = (PWM_full_duty - m_offset) * sine_value + a_offset를 이용하여 듀티를 결정할 수 있다. 여기서, PWM_full_duty는 100% PWM 듀티이고, m_offset은 상기 수동 인버터 출력전압 교정신호 입력값이고, 상기 sine_value는 정현화된 인버터 출력전압 제어량이고, 상기 a_offest은 상기 전압 offset 자동제어부에서 출력된 교정값이다.
본 발명에 있어서, 상기 인버터 PWM합성부는, 상기 인버터 PWM듀티 발생부에서 상기 Duty에 저장된 값의 부호가 제로 이상이면 DSP의 PWM PDC1에 상기 Duty에 저장된 값을 저장하고 PWM PDC2에는 제로값을 저장하고, 상기 인버터 PWM듀티 발생부에서 출력되는 상기 Duty에 저장된 값의 부호가 제로 미만이면 DSP의 PWM PDC1에 제로값을 저장하고, PWM PDC2에는 상기 Duty에 저장된 값에 (-)를 곱한 결과 값을 저장할 수 있다.
본 발명에 있어서, 상기 무정전전원장치의 PWM인버터는 3상 3-레벨 PWM 인버터이고, 상기 인버터 전압제어부와 상기 전압 offset 자동제어부와 상기 전압offset 수동지령부와 상기 인버터 PWM듀티발생부와 상기 인버터 PWM합성부는 각각 120도 위상으로 상기 3상 3-레벨 PWM인버터의 각 단상을 제어할 수 있다.
이상에서 설명한 바와 같이 본 발명의 수단에 의하면 장비 전면의 keypad에서 설정하는 정류기 입력전류 교정신호 i_offset을 이용하여 입력전류 및 직류링크전압의 밸런스가 교정되고 3-레벨 정류기의 PWM 변환부를 통해 직류편차를 최소화하는 간결한 3-레벨 정류기의 PWM 변환수단이 제공되며, 또한 장비 전면의 keypad에서 설정하는 인버터 출력전압 수동교정신호 m_offset과 직류전압편차를 이용한 자동교정신호 a_offset을 이용하여 인버터 출력전압에 함유되는 직류전압을 최소화하고 3-레벨 인버터의 PWM 변환부를 통해 직류편차를 최소화하는 간결한 3-레벨 인버터의 PWM 변환수단이 제공된다.
도 1은 본 발명에 따른 무정전 전원장치의 3레벨 정류기 제어장치의 블록 구성도;
도 2는 단상 3-레벨 정류기에서 불균일한 회로정수로 인하여 정류기 입력전류가 비대칭으로 운전되는 현상을 설명하기 위한 도면;
도 3은 단상 3-레벨 정류기를 구성하는 4개의 IGBT를 구동하는 PWM신호의 필요조건을 설명하기 위한 도면;
도 4는 본 발명에 따른 무정전 전원장치의 3레벨 인버터 제어장치의 블록 구성도;
도 5는 단상 3-레벨 인버터에서 불균일한 회로정수로 인하여 인버터 출력전압이 비대칭으로 운전되는 현상을 설명하기 위한 도면이고;
도 6은 단상 3-레벨 인버터를 구성하는 4개의 IGBT를 구동하는 PWM신호의 필요조건을 설명하기 위한 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
예컨대, 이하 실시예에서 단상 3-레벨 정류기 및 단상 3-레벨 인버터를 예시하고 있지만, 당업자라면 3상 3-레벨 정류기 및 3상 3-레벨 인버터로 응용할 수 있다.
도 1은 본 발명에 따른 무정전 전원장치의 3레벨 정류기 제어장치의 블록 구성도이다.
도 1을 참조하면, 본 발명에 따른 무정전 전원장치의 3-레벨 정류기 제어장치는 정류기 전압/전류 제어부 (110)와, 전류 offset 지령부(120), PWM 듀티발생부 (130), 3-레벨 PWM 변환부(140), 정류기 게이트 드라이버(150)를 포함한 것을 주요 구성요소로 한다. 이때, 상기 PWM 듀티발생부(130)는 PLL부호판단부(131)와, 포지티브 offset 가산부(132), 네거티브 offset 가산부(133)를 포함한다. 또한, 상기 3-레벨 PWM 변환부(140)는 듀티부호판단부(141)와 포지티브결정부(142), 네거티브결정부(143)를 포함한다.
상기 정류기 전압/전류 제어부(110)는 목표 직류링크전압 Vdc_pfc(111)와 검출된 실제 직류링크전압 (Vdcp+Vdcn)(112)의 오차를 이용하여 정류기 기준입력전류 I_ref(113)를 발생시키고, 상기 I_ref(113)와 실제 정류기 입력전류 I_pfc(114)의 오차를 이용하여 정류기 출력전압을 Vdc_pfc로 유지시키는 동시에 정류기 입력전류를 역률이 1이 되도록 제어하기 위한 정현파 제어량 sine_value(134)을 발생시키며 위상이 정류기 입력전압과 반대인 상태로 출력되는 것을 특징으로 한다.
상기 offset 지령부(120)는 무정전전원장치의 전면부에 설치된 keypad(121)에서 운영자가 정류기 입력전류의 언밸런스를 교정하기 위한 교정신호 i_offset(122)을 발생시키는 구성요소이다.
상기 PWM 듀티발생부(130)는 PLL(미도시)에서 출력된 sinwt(135)의 부호를 판단하여 sinwt(135)의 부호가 제로 이상이면 하기 수학식1을 이용하여 듀티를 결정하고
Duty = (PWM_full_duty + i_offset) × sine_value ( 수학식 1)
상기 PWM 듀티발생부(130)는 PLL(미도시)에서 출력된 sinwt(135)의 부호를 판단하여 sinwt(135)의 부호가 제로 미만이면 수학식2 를 이용하여 듀티를 결정하는 것을 특징으로 한다.
Duty = (PWM_full_duty - i_offset) × sine_value ( 수학식 2)
본 발명에서 입력전류의 교정을 상기 정류기 전압/전류 제어부(110)에서 실시할 경우 정류기 출력전압에 과도가 발생할 수 있다. 따라서 입력전류의 밸런스를 교정시키기 위해서는 도 1의 정류기 전압/전류 제어부(110)대신에 PWM 듀티발생부(130)에서 입력전류의 밸런스 교정을 수행하도록 한다.
[입력전류의 밸런스 교정동작]
도 2에 도시된 것과 같이 단상 3-레벨 정류기에서 불균일한 회로정수로 인하여 정류기 입력전류가 비대칭으로 운전되는 경우 정류기 출력에 접속된 캐패시터 C1(165)과 C2(166)에는 비대칭의 직류전압이 인가된다. 예를 들면 도 2의 (나)와 같이 입력전압이 (+)인 구간의 입력전류의 크기가 (-)인 구간에 대하여 큰 값을 가지면 전체 직류링크전압 Vdcp+Vdcn이 일정하게 유지되지만 상측 캐패시터전압 Vdcp(171)가 하측 캐패시터전압 Vdcn(172) 보다 크게 치우치는 현상이 발생한다.
반대로 도 2의 (다)와 같이 입력전압이 (-)인 구간의 입력전류의 크기가 (+)인 구간에 대하여 큰 값을 가지면 전체 직류링크전압 Vdcp+Vdcn이 일정하게 유지되지만 하측 캐패시터전압 Vdcn(172)이 상측 캐패시터전압 Vdcp(171) 보다 크게 치우치는 현상이 발생한다.
상기 비대칭의 직류전압을 인버터가 스위칭하여 교류전압을 발생시킬 경우 인버터 교류출력전압에는 직류분전압이 함유되어 부하측에 악영향을 미치게 되므로 정류기 입력전류를 대칭으로 회복시켜야 한다. 따라서 정류기입력전류의 전체크기를 일정하게 유지하면서 정류기입력전류의 (+)인 구간의 파형과 (-)인 구간의 파형이 일치하도록 조정되어야 한다. 만약 정류기 입력전류의 교정을 (+) 또는 (-) 한 구간에서 실시할 경우 전체 전류량의 변화로 교정이 완료될 때까지 직류전압의 과도가 발생하므로 입력전압이 (+)인 구간과 (-)인 구간에서 극성이 다른 동일한 제어량을 인가하여 교정동작을 수행하여야 한다.
도 2의 (나)에 도시한 불균일한 회로정수로 인하여 정류기 입력전압이 (+)인 구간의 입력전류가 입력전압이 (-)인 구간의 입력전류보다 크게 치우침이 발생하였을 경우 또는 직류링크전압 Vdcp가 Vdcn보다 크게 치우쳤을 경우 전면 keypad(121)에서 음의 부호를 갖는 i_offset(122) 값을 설정한다. 상기 음의 값을 갖는 i_offset(122)은 입력전압이 (+)인 구간에서 수학식 1에 의하여 레지스터 PWM_full_duty(136)에 저장된 값과 합산되므로 전체적인 값은 레지스터 PWM_full_duty(136)에 저장된 값보다 작게 된다. 상기 결과값에 정류기 전압/전류 제어부에서 출력된 정현파 제어량 sine_value(134)를 곱하면 그 값은 정현화된 듀티값이 되고 레지스터 Duty(137)에 저장된다. 상기 레지스터 Duty(137)에 저장된 듀티값은 3-레벨 PWM 변환부(140)를 경유하여 3-레벨 PWM으로 정류기 IGBT를 구동하며 입력전압이 (+)인 구간에서 입력전류량을 감소시킨다. 또한, 상기 음의 값을 갖는 i_offset(122)은 입력전압이 (-)인 구간에서 수학식 2에 의하여 레지스터 PWM_full_duty(136)에 저장된 값과 감산되므로 전체적인 값은 레지스터 PWM_full_duty(136)에 저장된 값보다 크게 된다. 상기 결과값에 정류기 전압/전류 제어부에서 출력된 정현파 제어량 sine_value(134)를 곱하면 그 값은 정현화된 듀티값이 되고 레지스터 Duty(137)에 저장된다. 3-레벨 PWM 변환부(140)는 상기 레지스터 Duty(137)에 저장된 값을 3-레벨 PWM 신호로 변환하여 정류기 IGBT를 구동하게 되며 입력전압이 (-)인 구간에서 입력전류량을 감소시킨다.
반대로 정류기 입력전압이 (+)인 구간의 입력전류가 입력전압이 (-)인 구간의 입력전류보다 작게 치우침이 발생하였을 경우 또는 직류링크전압 Vdcp가 Vdcn보다 작게 치우쳤을 경우 전면 keypad에서 양의 부호를 갖는 i_offset(122) 값을 설정하여 수학식 1과 2를 수행하면 입력전압이 (+)인 구간에서 입력전류량이 증가되고 입력전압이 (-)인 구간에서 감소하게 된다.
따라서 상기와 같이 입력전압이 (+)인 구간과 (-)인 구간에서 크기가 같고 극성이 다른 동일한 교정동작을 PWM 듀티발생부(130)에서만 수행하면 정류기 전압/전류 제어부(110)에 부담을 주지 않는 동시에 밸런스 조정 중에 발생할 수 있는 과도현상을 최소화시키면서 입력전류의 편차 및 직류전압의 편차를 효과적으로 교정하는 장점을 갖는다.
[3-레벨 PWM신호파형 발생]
먼저 단상 3-레벨 정류기를 구성하는 4개의 IGBT를 구동하는 PWM신호의 필요조건에 대해 살펴본다.
도 3을 참조하면, Q2(163)는 입력전압이 (+)인 구간에서 (+)방향의 입력전류를 발생시켜 C1(165)을 충전시킨다. Q2'(164)는 입력전압이 (+)인 구간에서 상기 Q2(163)의 오프 기간에 중성점 N(168)에서 점 P1(167) 방향으로 전류흐름 경로를 제공하여야 한다. Q1'(162)는 입력전압이 (+)인 구간에서 점 P1(167)에서 중성점 N(168) 방향으로 전류흐름 경로를 제공하여야 한다. 상기 Q2(163)와 상기 Q2'(164) 가 동시에 동작될 경우 C2(166)가 단락되므로 어떠한 경우라도 동시에 동작되는 경우가 생기지 않도록 데드타임이 설정되어야 한다.
Q1(161)은 입력전압이 (-)인 구간에서 (-)방향의 입력전류를 발생시켜 C2(166)를 충전시킨다. Q1'(162)는 입력전압이 (-)인 구간에서 상기 Q1(161)의 오프 기간에 점 P1(167)에서 중성점 N(168) 방향으로 전류흐름 경로를 제공하여야 한다. Q2'(164)는 입력전압이 (-)인 구간에서 중성점 N(168)에서 점 P1(167) 방향으로 전류흐름 경로를 제공하여야 한다. 상기 Q1(161)과 상기 Q1'(162) 가 동시에 동작될 경우 C1(165)이 단락되므로 어떠한 경우라도 동시에 동작되는 경우가 생기지 않도록 데드타임이 설정되어야 한다.
상기 도 1의 PWM 듀티발생부(130)에서 출력된 레지스터 Duty(137)에 저장된 값은 sin함수로 진동하는 수의 배열이므로 (-)값을 포함하고 있으므로 DSP(미도시)의 PWM 레지스터에 입력할 수 없는 상태이다. 상기 레지스터 Duty(137)에 저장된 값의 부호가 (+)인 구간은 입력전압이 (-)인 구간에 해당하고, 상기 레지스터 Duty(137)에 저장된 값의 부호가 (-)인 구간은 입력전압이 (+)인 구간에 해당된다.
상기 도 3에서 입력전압이 (-)인 구간에서 극성이 (-)인 전류를 발생시키기 위해 Q1은 입력전류를 발생시키기 위한 스위칭을 하고, Q1'는 Q1과 상보동작을 하면서 중성선에 전류흐름을 제공하고, Q2는 동작을 중지하고, Q2'는 입력전압이 (-)인 구간에서 중성선과 지속적으로 도통해야 하는 필요조건을 만족해야 한다.
또한 상기 도 3에서 입력전압이 (+)인 구간에서 극성이 (+)인 전류를 발생시키기 위해 Q2는 입력전류를 발생시키기 위한 스위칭을 하고, Q2'는 Q2와 상보동작을 하면서 중성선에 전류흐름을 제공하고, Q1는 동작을 중지하고, Q1'는 입력전압이 (+)인 구간에서 중성선과 지속적으로 도통해야 하는 필요조건을 만족해야 한다.
또한 평형상태에서 입력전압의 한 주기내에 Q1과 Q2에 인가되는 PWM 파형의 듀티는 일반적으로 동일하다고 간주한다.
따라서, 상기 레지스터 Duty(137)의 값이 (+)인 구간의 Duty(137)값은 부호변환 없이 IGBT Q1(161)와 Q1'(162)에 사용하고, 상기 레지스터 Duty(137)의 값이 (-)인 구간의 Duty(137)값은 부호를 반대로 변환하여 IGBT Q2(163) 와 Q2'(164)에 사용한다.
따라서 상기 PWM 데이터값이 저장된 Duty(137)값을 IGBT Q1(161),Q1'(162),Q2(163),Q2'(164)에 분할하여 사용하기 위해서는 상기 PWM 듀티발생부(130)에서 출력된 레지스터 Duty(137)에 저장된 값의 부호를 조사하여 제로 이상이면 DSP(미도시)의 PWM 레지스터 PDC1(144)에 Duty(137)값을 저장하는 동시에 PDC2(145)에는 제로값을 저장한다. 상기 Duty(137)값의 부호가 제로 이상에서 PDC1(144)에 Duty(137)값을 저장되면 입력전압의 부호가 (-)인 구간에서 PDC1(144)의 PWM 메인출력 레지스터 PDC1_H(146)의 출력을 IGBT Q1(161)에 공급하고 PDC1_H(146)의 상보값은 데드타임을 포함하여 PWM상보출력 레지스터 PDC1_L(147)를 통하여 IGBT Q1'(162)에 공급한다. 상기 Duty(137)값의 부호가 제로 이상에서 PDC2(145)에 제로값이 저장되면 입력전압의 부호가 (-)인 구간에서 PDC2(145)의 PWM 메인출력 레지스터 PDC2_H(148)의 출력을 IGBT Q2(163)에 "로우" 상태로 공급하고 PDC2_H(148)의 상보값은 PWM상보출력 레지스터 PDC2_L(149)를 통하여 IGBT Q2'(164)에 "하이" 상태로 공급한다.
상기 PWM 듀티발생부(130)에서 출력된 레지스터 Duty(137)에 저장된 값의 부호를 조사하여 제로 미만인 경우에는, DSP(미도시)의 PWM 레지스터 PDC1(144)에 제로값을 저장하는 동시에 PDC2(145)에는 -Duty(137)값을 저장한다. 상기 Duty(137)값의 부호가 제로 미만에서 PDC1(144)에 제로값이 저장되면 입력전압의 부호가 (+)인 구간에서 PDC1(144)의 PWM 메인출력 레지스터 PDC1_H(146)의 출력을 IGBT Q1(161)에 "로우" 상태로 공급하고 PDC1_H(146)의 상보값은 PWM상보출력 레지스터 PDC1_L(147)를 통하여 IGBT Q1'(162)에 "하이" 상태로 공급한다. 상기 Duty(137)값의 부호가 제로 미만에서 PDC2(145)에 -Duty(137)값이 저장되면 입력전압의 부호가 (+)인 구간에서 PDC2(145)의 PWM 메인출력 레지스터 PDC2_H(148)의 출력을 IGBT Q2(163)에 공급하고 PDC2_H(148)의 상보값은 데드타임을 포함하여 PWM상보출력 레지스터 PDC2_L(149)를 통하여 IGBT Q2'(164)에 공급한다.
이상과 같은 방법으로 도 3과 같이 정상상태에서 입력전압이 (+)인 구간과 (-)인 구간에서 입력전류를 발생시키는 IGBT(Q1,Q2)들과 중성점 클램핑용 IGBT(Q1',Q2')들에 입력전류의 언밸런스를 최소로 하는 3-레벨 정류기용 PWM신호들을 발생시킬 수 있다.
도 4는 본 발명에 따른 무정전 전원장치의 3레벨 인버터 제어장치의 블록 구성도이다.
도 4를 참조하면, 본 발명에 따른 무정전 전원장치의 3-레벨 인버터 제어장치는 전압제어부(180)와, offset 자동제어부(190), offset 수동지령부(200), PWM 듀티발생부 (210), 3-레벨 PWM 변환부(220)를 포함한 것을 주요 구성요소로 한다.
상기 PWM 듀티발생부(210)는 PLL부호판단부(211)와, 포지티브 offset 가산부(212), 네거티브 offset 가산부(213)를 포함한다.
상기 3-레벨 PWM 변환부(220)는 듀티부호판단부(221)와 포지티브결정부(222), 네거티브결정부(223)를 포함한다.
상기 전압제어부(180)는 목표 인버터 출력전압 Va_ref(182)와 검출된 실제 인버터 출력전전압 Va(181) 오차 err(183)를 전압제어기(184)에 입력하여 정현파 제어량 sine_value(185)를 출력시키며 극성이 인버터 출력전압과 같은 것을 특징으로 한다. 상기 전압제어기(184)는 설계자의 의도에 따라 PI 제어기(미도시), PR제어기(미도시) 또는 퍼지 제어기(미도시)등 여러 가지의 제어기를 사용할 수 있다.
상기 offset 자동제어부(190)는 Vdcp(191)의 값이 Vdcn(192)보다 크면 교정신호 a_offset(193)의 값을 +1증가시키고 Vdcp(191)의 값이 Vdcn(192)보다 작으면 상기 교정신호 a_offset(193)의 값을 -1 감소시켜 출력시키는 것을 특징으로 한다.
상기 offset 수동지령부(200)는 무정전전원장치의 전면부에 설치된 keypad(201)에서 운영자가 수동으로 인버터 출력전압의 언밸런스를 교정하기 위한 교정신호 m_offset(202)을 출력시키는 것을 특징으로 한다.
상기 PWM 듀티발생부(210)는 PLL(미도시)에서 출력된 sinwt(215)의 부호를 판단하여 sinwt(215)의 부호가 제로 이상이면 수학식 3을 이용하여 듀티를 결정하고
Duty = (PWM_full_duty + m_offset) × sine_value + a_offset ( 수학식 3)
상기 PWM 듀티발생부(210)는 PLL(미도시)에서 출력된 sinwt(215)의 부호를 판단하여 sinwt(215)의 부호가 제로 미만이면 수학식 4를 이용하여 듀티를 결정하는 것을 특징으로 한다.
Duty = (PWM_full_duty - m_offset) × sine_value + a_offset ( 수학식 4)
[인버터 출력전압의 언밸런스 교정]
도 5에 도시된 것과 같이 불균일한 회로정수로 인하여 또는 정류기 출력에 접속된 캐패시터 C1(245)과 C2(246)에 비대칭의 직류전압이 인가되는 경우 인버터 출력전압은 비대칭이 된다. 상기와 같이 비대칭의 인버터 출력전압은 직류분 전압을 함유하여 출력에 접속된 변압기 및 리액터가 소손되는 원인을 제공하므로 인버터 출력전압을 대칭으로 회복시켜야 한다.
인버터 출력전압을 대칭으로 회복시키기 위해서는 인버터 출력전압의 실효치를 일정하게 유지하면서 인버터출력전압의 (+)인 구간의 파형과 (-)인 구간의 파형이 일치하도록 조정되어야 한다. 그런데 인버터 출력전압의 교정을 전압제어부에서 실시할 경우 제어기의 부담이 증가하여 인버터 출력전압에 과도가 발생할 우려가 있다. 따라서 전압제어부(180)의 부담을 제거하고 인버터 출력전압의 밸런스를 교정시키기 위해서는 PWM 듀티발생부(210)에서 인버터 출력전압의 밸런스 교정동작을 수행하도록 한다.
도 5의 (나)와 같이 인버터 출력전압이 (+)인 구간의 전압의 크기가 (-)인 구간보다 크게 치우침이 발생하였을 경우 전면 keypad(201)에서 음의 m_offset(202) 값을 설정한다.
인버터 출력전압이 (+)인 구간에서 상기 음의 값을 갖는 m_offset(202)은 수학식 3에 의하여 레지스터 PWM_full_duty(216)에 저장된 값과 합산되므로 전체적인 값은 레지스터 PWM_full_duty(216)에 저장된 값보다 작게 된다. 상기 결과값에 전압제어부(180)에서 출력된 정현파 제어량 sine_value(214)를 곱하면 그 값은 정현화된 듀티값이 되고 자동 offset 지령치인 a_offset(193)과 합산되어 레지스터 Duty(217)에 저장한다. 상기 a_offset(193)의 값은 인버터 출력파형의 정현파 특성에 영향을 주지 않도록 아주 미소한 값으로 설정한다.
상기 레지스터 Duty(217)에 저장된 듀티값은 3-레벨 PWM 변환부(220)를 경유하여 3-레벨 PWM으로 인버터 IGBT를 구동하며 인버터 출력전압이 (+)인 구간에서 인버터 출력전압의 크기가 감소시킨다. 또한 인버터 출력전압이 (-)인 구간에서 상기 음의 값을 갖는 m_offset(202)은 수학식 4에 의하여 레지스터 PWM_full_duty에 저장된 값과 감산되므로 전체적인 값은 레지스터 PWM_full_duty에 저장된 값보다 크게된다. 상기 결과값에 전압제어부에서 출력된 정현파 제어량 sine_value(214)를 곱하면 그 값은 정현화된 듀티값이 되고 자동 offset 지령치인 a_offset(193)과 합산되어 레지스터 Duty(217)에 저장된다.
상기 3-레벨 PWM 변환부(220)는 상기 레지스터 Duty(217)에 저장된 값을 3-레벨 PWM 신호로 변환하여 인버터 IGBT를 구동하게 되며 인버터 출력전압이 (-)인 구간에서 인버터 출력전압의 크기를 증가시킨다.
상술한 바와 같이 상하측 파형의 교정을 전압제어부(180)의 동작없이 수행하므로 밸런스 교정 시 출력의 과도를 최소화 할 수 있다.
반대로 도 5의 (나)와 같이 인버터 출력전압의 크기가 (+)인 구간의 인버터 출력전압의 크기가 (-)인 구간보다 작게 치우침이 발생하였을 경우 전면 keypad(201)에서 양의 m_offset(202) 값을 설정하여 수학식 3과 4를 수행하면 인버터 출력전압의 크기가 (+)인 구간에서 인버터 출력전압의 크기가 증가되고 (-)인 구간에서 감소하게 되는 특징을 갖는다.
상기와 같이 수학식 3과 4를 이용하면 인버터 출력전압의 밸런스 교정 시 출력전압의 증가 또는 감소를 수반하지 않고 인버터 출력전압의 밸런스를 교정할 수 있게 된다. 또한 본 발명은 도 5의 C1(245)과 C2(246)의 임피던스 차이에 의한 비교적 큰 직류편차는 장비의 초기 세팅 시 m_offset(202)을 수동으로 입력하여 제거하고 운전 중 발생하는 미소한 직류편차는 a_offset(193)을 이용하여 자동으로 제거하는 것을 특징으로 한다.
[인버터용 3-레벨 PWM 신호 발생]
먼저 단상 3-레벨 인버터를 구성하는 4개의 IGBT를 구동하는 PWM신호의 필요조건에 대해 살펴본다.
도 6을 참조하면, T1(241)은 중성점 N(248)을 기준으로 극성이 (+)인 인버터 출력전압을 발생시킨다. T1'(242)는 인버터 출력전압이 (+)인 구간에서 T1(241)의 오프 기간에 점 P2(247)에서 중성점 N(248) 방향으로 전류흐름 경로를 제공하여야 한다. T2'(244)는 인버터 출력전압이 (+)인 구간에서 중성점 N(248)에서 점 P2(247) 방향으로 전류흐름 경로를 제공하여야 한다. 상기 T1(241)과 상기 T1'(242)가 동시에 동작될 경우 C1(245)이 단락되므로 어떠한 경우라도 동시에 동작되는 경우가 생기지 않도록 데드타임이 설정되어야 한다.
T2(243)는 중성점 N(248)을 기준으로 극성이 (-)인 인버터 출력전압을 발생시킨다. T2'(244)는 인버터 출력전압이 (-)인 구간에서 중성점 N(248)에서 점 P2(247) 방향으로 전류흐름 경로를 제공하여야 한다. T1'(242)는 인버터 출력전압이 (-)인 구간에서 점 P2(247)에서 중성점 N(248) 방향으로 전류흐름 경로를 제공하여야 한다. 상기 T2(243)와 상기 T2'(244) 가 동시에 동작될 경우 C2(246)가 단락되므로 어떠한 경우라도 동시에 동작되는 경우가 생기지 않도록 데드타임이 설정되어야 한다.
상기 PWM 듀티발생부(210)에서 출력된 레지스터 Duty(217)에 저장된 값은 sin함수로 진동하는 수의 배열이므로 (-)값을 포함하고 있으므로 DSP(미도시)의 PWM 레지스터에 입력할 수 없는 상태이다. 상기 레지스터 Duty(217)에 저장된 값의 부호가 (+)인 구간은 출력전압이 (+)인 구간과 해당된다. 상기 레지스터 Duty(217)에 저장된 값의 부호가 (-)인 구간은 출력전압이 (-)인 구간에 해당된다.
상기 도 6에서 출력전압이 (+)인 구간의 출력전압을 발생시키기 위해 T1은 출력전압을 발생시키기 위한 스위칭을 하고, T1'는 T1과 상보동작을 하면서 중성선에 전류흐름을 제공하고, T2는 동작을 중지하고, T2'는 출력전압이 (+)인 구간에서 중성선과 지속적으로 도통해야 하는 필요조건을 만족해야 한다.
또한 도 6에서 출력전압이 (-)인 구간의 출력전압을 발생시키기 위해 T2는 출력전압을 발생시키기 위한 스위칭을 하고, T2'는 T2와 상보동작을 하면서 중성선에 전류흐름을 제공하고, T1은 동작을 중지하고, T1'는 출력전압이 (-)인 구간에서 중성선과 지속적으로 도통해야 하는 필요조건을 만족해야 한다.
또한 평형상태에서 출력전압의 한 주기내에 T1과 T2에 인가되는 PWM 파형의 듀티는 일반적으로 동일하다고 간주한다.
따라서 도 4의 레지스터 Duty(217)의 값이 (+)인 구간의 Duty(217)값은 부호변환 없이 IGBT T1(241)과 T1'(242)에 사용하고, 레지스터 Duty(217)의 값이 (-)인 구간의 Duty(217)값은 부호를 반대로 변환하여 IGBT T2(243) 와 T2'(244)에 사용하도록 한다.
따라서 상기 PWM 데이터값이 저장된 Duty(217)값을 도 6의 IGBT T1(241),T1'(242),T2(243),T2'(244)에 분할하여 사용하기 위해서는 상기 PWM 듀티발생부(210)에서 출력된 레지스터 Duty(217)에 저장된 값의 부호를 조사하여 제로 이상이면 DSP(미도시)의 PWM 레지스터 PDC1(224)에 Duty(217)값을 저장하는 동시에 PDC2(225)에는 제로값을 저장한다. 상기 도 4의 Duty(217)값의 부호가 제로 이상에서 PDC1(224)에 Duty(217)값을 저장되면 출력전압의 부호가 (+)인 구간에서 PDC1(224)의 PWM 메인출력 레지스터 PDC1_H(226)의 출력을 IGBT T1(241)에 공급하고 PDC1_H(226)의 상보값은 데드타임을 포함하여 PWM상보출력 레지스터 PDC1_L(227)를 통하여 IGBT T1'(242)에 공급한다. 상기 Duty(217)값의 부호가 제로 이상에서 PDC2(225)에 제로값이 저장되면 출력전압의 부호가 (+)인 구간에서 PDC2(225)의 PWM 메인출력 레지스터 PDC2_H(228)의 출력을 IGBT T2(243)에 "로우" 상태로 공급하고 PDC2_H(228)의 상보값은 PWM상보출력 레지스터 PDC2_L(229)를 통하여 IGBT T2'(244)에 "하이" 상태로 공급한다.
상기 PWM 듀티발생부(210)에서 출력된 레지스터 Duty(217)에 저장된 값의 부호를 조사하여 제로 미만이면 DSP(미도시)의 PWM 레지스터 PDC1(224)에 제로값을 저장하는 동시에 PDC2(225)에는 -Duty(217)값을 저장한다. 상기 Duty(217)값의 부호가 제로 미만에서 PDC1(224)에 제로값이 저장되면 출력전압의 부호가 (-)인 구간에서 PDC1(224)의 PWM 메인출력 레지스터 PDC1_H(226)의 출력을 IGBT T1(241)에 "로우" 상태로 공급하고 PDC1_H(226)의 상보값은 PWM 상보출력 레지스터 PDC1_L(227)를 통하여 IGBT T1'(242)에 "하이" 상태로 공급한다. Duty(217)값의 부호가 제로 미만에서 PDC2(225)에 -Duty(217)값이 저장되면 출력전압의 부호가 (-)인 구간에서 PDC2(225)의 PWM 메인출력 레지스터 PDC2_H(229)의 출력을 IGBT T2(243)에 공급하고 PDC2_H(228)의 상보값은 데드타임을 포함하여 PWM상보출력 레지스터 PDC2_L(229)를 통하여 IGBT T2'에 공급한다.
상기와 같은 방법으로 도 6과 같이 정상상태에서 출력전압이 (+)인 구간과 (-)인 구간에서 출력전압을 발생시키는 IGBT(T1,T2)들과 중성점클램핑용 IGBT(T1',T2')들에 출력전압의 언밸런스를 최소로 하는 3-레벨 인버터용 PWM신호들을 발생시킬 수 있다.

Claims (10)

  1. 정류기 출력에 직렬로 접속된 상측 캐패시터 및 하측 캐패시터를 포함하는 무정전 전원장치에 있어서,
    상기 상측 캐패시터 및 하측 캐패시터의 전압은 직류링크 전압이며,
    목표 직류링크전압 Vdc_pfc과 검출된 실제 직류링크전압 Vdcp+Vdcn의 오차를 이용하여 정류기 기준입력전류 I_ref을 발생시키고, 상기 정류기 기준입력전류 I_ref와 실제 정류기 입력전류 I_pfc의 오차를 이용하여 정현화된 정류기 입력전류 제어량을 발생시켜 레지스터 sine_value에 저장하는 정류기 전압/전류 제어부;
    상기 무정전 전원장치의 keypad를 통해 입력된 정류기 입력전류 교정신호를 레지스터 i_offset 에 저장하는 전류 offset 지령부;
    상기 레지스터 sine_value의 값과 상기 레지스터 i_offset의 값을 입력받아 정류기 입력전류의 밸런스를 제어하고 직류링크 전압 균형을 위한 제어값을 계산하여 레지스터 Duty에 저장하는 정류기 PWM 듀티발생부; 및
    상기 레지스터 Duty값을 이용하여 3-레벨 PWM신호를 발생시켜 정류기 게이트 드라이버로 출력하는 정류기 PWM합성부를 포함하는 무정전 전원장치.
  2. 제1항에 있어서,
    상기 전압/전류 제어부는,
    상기 정류기 기준입력전류 I_ref와 상기 실제 정류기 입력전류 I_pfc의 오차를 이용하여 정류기 출력전압을 상기 목표 직류링크전압 Vdc_pfc로 유지시키는 동시에 정류기 입력전류를 역률이 1이 되도록 제어하기 위한 정현화된 정류기 입력전류 제어량 sine_value을 발생시키는 것이 특징인 무정전 전원장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 정류기 PWM합성부는,
    상기 정류기 PWM듀티 발생부에서 상기 Duty에 저장된 값의 부호가 제로 이상이면 DSP의 내부의 PWM 레지스터인 PDC1에 Duty에 저장된 값을 저장하고 DSP 내부의 PWM 레지스터인 PDC2에는 제로값을 저장하고;
    상기 정류기 PWM듀티 발생부에서 출력되는 Duty에 저장된 값의 부호가 제로 미만이면 DSP의 PDC1에 제로값을 저장하고, PDC2에는 Duty에 저장된 값에 (-)를 곱한 결과 값을 저장하여 단상-3레벨 정류기를 구동하는 PMW 신호를 발생시킬 수 있는 것을 특징으로 하는 무정전 전원장치.
  5. 제1항, 제2항, 및 제4항 중 어느 한 항에 있어서,
    상기 무정전전원장치의 PWM정류기는 3상 3-레벨 PWM 정류기이고, 상기 정류기 전압/전류제어부와 상기 전류 offset지령부와 상기 정류기 PWM듀티발생부와 상기 정류기 PWM합성부는 각각 120도 위상으로 상기 3상 3-레벨 PWM정류기의 각 단상을 제어하는 것을 특징으로 하는 무정전전원장치.
  6. 정류기 출력에 직렬로 접속된 상측 캐패시터 및 하측 캐패시터를 포함하는 무정전 전원장치에 있어서,
    상기 상측 캐패시터 및 하측 캐패시터의 전압은 직류링크 전압이며,
    상기 상측 캐패시터 및 하측 캐패시터는 인버터와 연결되며,
    목표 인버터 출력전압 Va_ref과 검출된 실제 인버터 출력전전압 Va의 오차 err를 전압제어기에 입력하여 정현화된 인버터 전압 제어량 sine_value를 출력하는 인버터 전압제어부;
    상기 상측 캐패시터의 제1 출력전압 Vdcp의 값이 상기 하측 캐패시터의 제2 출력전압 Vdcn보다 크면 교정신호 a_offset의 값을 +1 증가시키고 상기 제1 출력전압 Vdcp의 값이 상기 제2 출력전압 Vdcn 보다 작으면 상기 교정신호 a_offset의 값을 -1 감소시켜 출력시키는 전압 offset 자동제어부;
    상기 무정전 전원장치의 keypad를 통해 입력된 인버터 출력전압의 언밸런스를 교정하기 위한 교정신호를 레지스터 m_offset 에 저장하는 전압 offset 수동지령부;
    상기 정현화된 인버터 전압 제어량 sine_value, 상기 교정신호 a_offset 및 상기 교정신호 m_offset을 입력받아 인버터 출력전압 균형을 제어하는 제어값을 계산하여 레지스터 Duty에 저장하는 인버터 PWM듀티발생부;및
    상기 레지스터 Duty 값을 이용하여 3-레벨 PWM신호를 발생시켜 인버터 게이트 드라이버로 출력하는 인버터 PWM합성부를 포함하는 무정전 전원장치.
  7. 제6항에 있어서,
    상기 인버터 전압제어부는,
    인버터출력전압을 정상치로 제어하는 동시에 직류링크단의 상기 제1 출력전압 Vdcp과 상기 제2 출력전압 Vdcn이 동일하게 유지하는 제어값을 계산하여 상기 Duty에 저장하고 상기 인버터 PWM합성부에 출력하는 것을 특징으로 하는 무정전 전원장치.
  8. 삭제
  9. 제6항에 있어서,
    상기 인버터 PWM합성부는,
    상기 인버터 PWM듀티 발생부에서 상기 Duty에 저장된 값의 부호가 제로 이상이면 DSP 내부의 PWM 레지스터인 PDC1에 상기 Duty에 저장된 값을 저장하고 DSP 내부의 PWM 레지스터인 PDC2에는 제로값을 저장하고;
    상기 인버터 PWM듀티 발생부에서 출력되는 상기 Duty에 저장된 값의 부호가 제로 미만이면 DSP의 PDC1에 제로값을 저장하고, PDC2에는 상기 Duty에 저장된 값에 (-)를 곱한 결과 값을 저장하는 것을 특징으로 하는 무정전 전원장치.
  10. 제6항, 제7항, 및 제9항 중 어느 한 항에 있어서,
    상기 무정전전원장치의 PWM인버터는 3상 3-레벨 PWM 인버터이고, 상기 인버터 전압제어부와 상기 전압 offset 자동제어부와 상기 전압 offset 수동지령부와 상기 인버터 PWM듀티발생부와 상기 인버터 PWM합성부는 각각 120도 위상으로 상기 3상 3-레벨 PWM인버터의 각 단상을 제어하는 것을 특징으로 하는 무정전전원장치.
KR1020150147177A 2015-10-22 2015-10-22 무정전 전원장치 KR101627505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150147177A KR101627505B1 (ko) 2015-10-22 2015-10-22 무정전 전원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150147177A KR101627505B1 (ko) 2015-10-22 2015-10-22 무정전 전원장치

Publications (1)

Publication Number Publication Date
KR101627505B1 true KR101627505B1 (ko) 2016-06-07

Family

ID=56193150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150147177A KR101627505B1 (ko) 2015-10-22 2015-10-22 무정전 전원장치

Country Status (1)

Country Link
KR (1) KR101627505B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556912A (zh) * 2019-09-16 2019-12-10 深圳市宝安任达电器实业有限公司 Ups三电平pfc拓扑电路及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028860A (ja) * 2005-07-21 2007-02-01 Hitachi Ltd 電力変換装置及びこれを備えた鉄道車輌
JP2014033609A (ja) * 2012-07-31 2014-02-20 General Electric Co <Ge> 無変圧器無停電電源装置のための知的レベル移行システムおよび方法
KR101399120B1 (ko) * 2014-03-13 2014-05-27 (주)티피에스 전력 변환 장치
KR101476100B1 (ko) * 2014-04-25 2014-12-24 한국수자원공사 3레벨 전력변환기를 이용한 무정전 전원장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028860A (ja) * 2005-07-21 2007-02-01 Hitachi Ltd 電力変換装置及びこれを備えた鉄道車輌
JP2014033609A (ja) * 2012-07-31 2014-02-20 General Electric Co <Ge> 無変圧器無停電電源装置のための知的レベル移行システムおよび方法
KR101399120B1 (ko) * 2014-03-13 2014-05-27 (주)티피에스 전력 변환 장치
KR101476100B1 (ko) * 2014-04-25 2014-12-24 한국수자원공사 3레벨 전력변환기를 이용한 무정전 전원장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556912A (zh) * 2019-09-16 2019-12-10 深圳市宝安任达电器实业有限公司 Ups三电平pfc拓扑电路及其控制方法
CN110556912B (zh) * 2019-09-16 2024-05-28 深圳市宝安任达电器实业有限公司 Ups三电平pfc拓扑电路及其控制方法

Similar Documents

Publication Publication Date Title
US9048754B2 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
JP6509352B2 (ja) 電力変換装置
JP6178433B2 (ja) 電力変換装置
JP5949932B2 (ja) インバータ装置
WO2007129456A1 (ja) 電力変換装置
JP2014050135A (ja) 電力系統連系インバータ装置
JP6368664B2 (ja) アクティブフィルタ、及びそれを用いたモータ駆動装置、並びに冷凍装置
US11424693B2 (en) Three-level power conversion device, three-level power conversion device control method, and storage medium
JP2009213239A (ja) 直流電源装置、およびこの直流電源装置を用いた系統連系インバータシステム
JP2008306805A (ja) 電力変換装置
JP5374336B2 (ja) 電力変換装置
JP6585872B1 (ja) 電力変換装置
JP4701770B2 (ja) 多相直列多重電力変換装置
JP2016046962A (ja) マルチレベル電力変換装置
JP2015159687A (ja) 電力変換器
KR101627505B1 (ko) 무정전 전원장치
JP2017184309A (ja) 電力変換装置
JP2016063687A (ja) 電力変換装置
JP2023099680A (ja) 電力変換装置
JP2020043716A (ja) マルチレベル電力変換装置およびマルチレベル電力変換装置の横流電流抑制制御方法
JP7371545B2 (ja) 電力変換装置およびその制御方法
KR101476100B1 (ko) 3레벨 전력변환기를 이용한 무정전 전원장치
JP7051600B2 (ja) 多段変換器の制御装置
Lee et al. DC link voltage controller for three phase vienna rectifier with compensated load current and duty
CN113258803B (zh) 一种模块化多电平变流器的电容电压均衡控制***、方法

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 6