KR101626513B1 - 반도체 칩 테스트 소켓 - Google Patents

반도체 칩 테스트 소켓 Download PDF

Info

Publication number
KR101626513B1
KR101626513B1 KR1020150010095A KR20150010095A KR101626513B1 KR 101626513 B1 KR101626513 B1 KR 101626513B1 KR 1020150010095 A KR1020150010095 A KR 1020150010095A KR 20150010095 A KR20150010095 A KR 20150010095A KR 101626513 B1 KR101626513 B1 KR 101626513B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
floating guide
test socket
terminal
present
Prior art date
Application number
KR1020150010095A
Other languages
English (en)
Inventor
신종천
하동호
Original Assignee
신종천
하동호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신종천, 하동호 filed Critical 신종천
Priority to KR1020150010095A priority Critical patent/KR101626513B1/ko
Application granted granted Critical
Publication of KR101626513B1 publication Critical patent/KR101626513B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 칩 테스트 소켓에 관한 것으로, 본 발명에 따른 반도체 칩 테스트 소켓은, 필름층; 상기 필름층 상에 배치되어 반도체 칩의 단자와 접속되는 반도체 칩 테스트 단자; 상기 필름층 상에 배치되어 상기 반도체 칩의 접지 단자에 접속되는 도전성 탄성 패드;를 포함하여 구성된다.

Description

반도체 칩 테스트 소켓{SEMICONDUCTOR CHIP TEST SOCKET}
본 발명은 반도체 칩 테스트 소켓에 관한 것이다.
일반적으로, 반도체 칩 제조 공정에 의해 제조된 반도체 칩은 제조된 이후에 제품의 신뢰성을 확인하기 위하여 각종 테스트를 실시한다.
일반적으로 반도체 칩의 테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 테스트가 실행되고 있다.
도 1은 종래기술에 따른 반도체 칩 테스트 소켓을 도시한 도면이다.
도 1에 도시된 바와 같이, 종래의 반도체 칩 테스트 소켓은 반도체 칩(110)의 단자(111)에 접속되는 반도체 칩 테스트 핀(120)과, 반도체 칩의 접지 단자에 접속되는 접지 핀(130)으로 구성된다.
상기 반도체 칩(110)의 단자(111)는 절곡되어 있으며, 상기 단자(111)들의 간격(pitch)은 통상 0.5 mm 정도로 미세하고, 상기 반도체 칩(110)의 단자(111)와 접촉하는 반도체 칩 테스트 핀(120)은 일반적으로 포고 핀(pogo pin)으로 구성될 수 있다.
이와 같이 반도체 칩 테스트 핀(120)이 반도체 칩(110)의 단자(111)와 정밀하게 접촉하도록 하기 위하여, 도 1에 도시된 바와 같이 반도체 칩(110)을 가이드(guide)하는 플로팅 가이드 플레이트(Floating Guide Plate: FGP)를 이용해 반도체 칩(110)의 단자(111)가 반도체 칩 테스트 핀(120)과 접촉하도록 유도한다.
그러나 종래 기술에 따르면 반도체 칩 테스트 소켓은 엔지니어링 플라스틱(Engineering Plastic)을 재료로 구성되어 마모가 잘되며, 반도체 칩(110)이 반도체 칩 테스트 소켓에 삽입될 때 정확한 수평을 유지하지 못하는 경우 반도체 칩(110)의 단자(111)가 반도체 칩 테스트 핀(120)과 정상적으로 접촉하지 못하고, 반도체 칩(110)의 단자(111)가 구부러지는 문제점이 발생할 뿐만 아니라, 이로 인하여 정상인 반도체 칩을 불량으로 판정하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 본 발명은 탄성 플로팅 가이드(Floating guide)와 탄성부의 구성과, 플로팅 가이드를 고정하는 고정핀(Location pin)의 위치를 반도체 칩의 외곽의 하우징에 배치하는 구성을 통해, 반도체 칩 테스트 소켓과 반도체 칩의 단자가 정확하게 접촉되도록 하여, 반도체 칩 테스트의 정밀도를 향상시키고자 한다.
또한, 본 발명은 반도체 칩의 테스트에 의하여 반도체 칩의 단자가 변형되어 불량이 발생하는 것을 방지하고자 한다.
전술한 문제를 해결하기 위한 본 발명의 일실시예에 따른 반도체 칩 테스트 소켓은, 하우징; 상기 하우징 내에 배치되어 반도체 칩의 단자와 접속되는 접촉 핀; 상기 반도체 칩을 가이드(guide)하는 플로팅 가이드; 및 상기 플로팅 가이드를 지지하는 탄성부;를 포함하고, 상기 플로팅 가이드는 상기 반도체 칩에 압력이 가해지면 변형되어, 상기 반도체 칩의 단자가 상기 접촉 핀에 접촉되도록 한다.
본 발명의 다른 일실시예에 따르면, 상기 플로팅 가이드를 상기 하우징에 고정하는 고정핀;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플로팅 가이드는 상기 고정핀이 삽입되는 삽입 홀;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 삽입 홀은 복수개가 상기 노출되는 면의 모서리의 연장부에 상호 대칭되도록 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 삽입 홀은 복수개가 상기 노출되는 면의 모서리의 연장부에 상호 대각선으로 배치될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플로팅 가이드는 노출되는 면에 형성되는 상기 반도체 칩이 삽입되는 반도체 삽입 홀;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플로팅 가이드는 상기 반도체 칩의 단자를 지지하는 돌출 지지부;를 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 플로팅 가이드는 스프링 강판재로 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 고정핀을 상기 하우징에 고정하는 고정핀 가이드부;를 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 하우징은 상기 반도체 칩의 단자를 가이드하는 경사면;을 더 포함할 수 있다.
본 발명에 따르면 탄성 플로팅 가이드(Floating guide)와 탄성부의 구성과, 플로팅 가이드를 고정하는 고정핀(Location pin)의 위치를 반도체 칩의 외곽의 하우징에 배치하는 구성을 통해, 반도체 칩 테스트 소켓과 반도체 칩의 단자가 정확하게 접촉되도록 하여, 반도체 칩 테스트의 정밀도를 향상시킬 수 있다.
본 발명에 따르면 반도체 칩의 테스트에 의하여 반도체 칩의 단자가 변형되어 불량이 발생하는 것을 방지할 수 있다.
도 1은 종래기술에 따른 반도체 칩 테스트 소켓을 도시한 도면이다.
도 2 내지 도 4는 본 발명의 일실시예에 따른 반도체 칩 테스트 소켓의 단면도이다.
도 5 및 도 6은 본 발명의 일실시예에 따른 하우징과 플로팅 가이드 상에 반도체 칩이 안착되는 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 일실시예에 따른 플로팅 가이드의 상면도이고, 도 8은 본 발명의 일실시예에 따른 플로팅 가이드의 단면도이다.
도 9 내지 도 12는 본 발명의 일실시예에 따른 플로팅 가이드에 가해지는 압력에 의해 삽입홀 내에서의 고정핀의 이동을 설명하기 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2 내지 도 4는 본 발명의 일실시예에 따른 반도체 칩 테스트 소켓의 단면도이다.
도 2를 참조하여 본 발명의 일실시예에 따른 반도체 칩 테스트 소켓의 구성을 설명하기로 한다.
도 2에 도시된 바와 같이 본 발명의 일실시예에 따른 반도체 칩 테스트 소켓은 하우징(210), 접촉 핀(220), 플로팅 가이드(230) 및 탄성부(240)를 포함하고, 고정핀(250) 및 고정핀 가이드부(260)를 더 포함하여 구성될 수 있다.
하우징(210)에는 상기 반도체 칩(205)의 단자(206)를 가이드(guide)하는 경사면(211)이 형성되며, 반도체 칩(205)은 상기 경사면(211)에 의해 가이드 되어 하우징(210) 내에 배치되고, 그에 따라 반도체 칩(205)의 단자(206)는 접촉 핀(220)에 접속될 수 있다.
플로팅 가이드(Floating Guide: 230)는 상기 반도체 칩(205)을 가이드(guide)하는 역할을 한다.
이때, 고정핀(250)은 고정핀 가이드부(260) 상에 고정되고, 상기 플로팅 가이드(230)는 상기 고정핀(250)에 의해 상기 하우징(210)에 고정된다. 보다 상세하게 설명하면, 상기 플로팅 가이드(230)는 상기 고정핀(250)이 삽입되기 위한 삽입 홀(231)이 형성되어 있으며, 상기 플로팅 가이드(230)는 상기 삽입 홀(231)에 상기 고정핀(250)이 삽입되어 상기 하우징(210)에 고정된다.
또한, 상기 플로팅 가이드(230)에는 반도체 칩(205)의 단자(206)를 지지하는 돌출 지지부(232)가 형성될 수 있다.
이후부터는 도 2 내지 도 4를 참조하여 본 발명의 일실시예에 따른 반도체 칩 테스트 소켓의 반도체 칩의 테스트 방법을 상세히 설명하기로 한다.
먼저 도 2에 도시된 바와 같이, 반도체 칩(205)의 단자(206)가 하우징(210)의 경사면(211)을 따라 가이드 되어 반도체 칩(205)이 하우징(210) 내의 플로팅 가이드(230) 상에 배치된다.
이와 같이, 하우징(210)의 경사면(211)을 통해 상기 반도체 칩(205)의 단자(206)를 가이드하여 접촉 핀(220)에 대응되는 위치에 정확하게 얼라인(align)할 수 있다.
이후에, 도 3에 도시된 바와 같이 상기 반도체 칩(205)은 상기 플로팅 가이드(230) 상에 안착될 수 있다.
이때, 상기 반도체 칩(205)의 단자(206)는 접촉 핀(220)으로부터 약 0.5 mm 이상 이격되도록 배치할 수 있다.
이후에는 도 4에 도시된 바와 같이 상기 반도체 칩(205)에 압력이 가해지면, 플로팅 가이드(230)가 변형되어 반도체 칩(205)의 단자(206)가 접촉 핀(220)에 접촉된다.
이때, 상기 플로팅 가이드(230)는 탄성이 있는 금속 재료로 형성될 수 있으며, 예를 들어 상기 플로팅 가이드(230) 베릴륨(Be)과 구리(Cu)로 형성되거나, 또는 스테인리스 스틸로 형성될 수 있으며, 보다 구체적으로 스프링 강판재로 구성될 수 있다.
또한, 플로팅 가이드(230)의 배면에는 상기 플로팅 가이드(230)를 지지하는 탄성부(240)가 배치될 수 있으며, 상기 탄성부(240)는 고무 재료로 형성되거나, 코일(coil) 또는 판형 단성재로 형성될 수 있다.
이때, 상기 반도체 칩(205)의 단자(206)는 접촉 핀(220)으로부터 약 0.5 mm 이상 이격되도록 배치되어 있으므로, 반도체 칩(205)이 다소 기울어져 내려오는 경우에도 안정적으로 반도체 칩(205)의 단자(206)과 접촉 핀(220)의 접촉이 가능하다.
도 5 및 도 6은 본 발명의 일실시예에 따른 하우징과 플로팅 가이드 상에 반도체 칩이 안착되는 방법을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이 하우징(210)의 고정핀 가이드부(260)에는 고정핀(250)이 형성되고, 상기 플로팅 가이드(230)는 상기 고정핀(250)에 의해 상기 하우징(210)에 고정된다.
상기 플로팅 가이드(230)에는 반도체 칩(205)이 삽입되어 안착되는 반도체 삽입 홀(235)이 형성되고, 상기 플로팅 가이드(230)에는 상기 고정핀(250)이 삽입되는 삽입 홀(231)이 형성되어, 상기 플로팅 가이드(230)는 상기 삽입 홀(231)에 상기 고정핀(250)이 삽입되어 상기 하우징(210)에 고정된다.
도 6에 도시된 바와 같이 플로팅 가이드(230)에 반도체 칩(205)이 안착되면, 플로팅 가이드(230)의 돌출 지지부(232)는 반도체 칩(205)의 단자(206)를 지지하여 반도체 칩(205)의 단자(206)와 접촉 핀(220)이 보다 안정적으로 얼라인(align)되도록 할 수 있다.
도 7은 본 발명의 일실시예에 따른 플로팅 가이드의 상면도이고, 도 8은 본 발명의 일실시예에 따른 플로팅 가이드의 단면도이다.
도 7 및 도 8에 도시된 바와 같이 플로팅 가이드(230)는 삽입 홀(231), 돌출 지지부(232) 및 반도체 삽입 홀(235)을 포함하여 구성된다.
상기 플로팅 가이드(230)의 삽입 홀(231)은 복수개가 상기 플로팅 가이드(230)의 노출되는 면의 모서리 상의 연장부에 형성될 수 있다.
이때, 상기 삽입 홀(231)은 상기 노출되는 면의 모서리 상에서 상호 대칭되도록 형성될 수 있으며, 보다 구체적으로 도 7에서와 같이 4개의 삽입 홀(231)이 플로팅 가이드(230)의 노출되는 면의 모서리 상에서 상호 대각선으로 배치될 수 있다.
즉, 도 7에 도시된 바와 같이 상기 삽입 홀(231)이 사각형의 플로팅 가이드(230)의 각 모서리에 배치되어, 삽입되는 반도체 칩을 안정적으로 가이드 할 수 있다.
반도체 칩에 압력이 가해져 플로팅 가이드(230)가 눌리기 전에는 상기 삽입 홀(231)에 삽입되는 고정핀(250)이 대각선으로 상기 플로팅 가이드(230)를 지지하므로, 반도체 칩에 다소간의 기울어짐이 발생하는 경우에도 상기 반도체 칩을 수평으로 유지할 수 있다.
또한, 도 7 및 도 8에서와 같이 상기 플로팅 가이드(230)에는 모서리를 따라서 돌출 지지부(232)가 다수 형성될 수 있다.
도 9 내지 도 12는 본 발명의 일실시예에 따른 플로팅 가이드에 가해지는 압력에 의해 삽입홀 내에서의 고정핀의 이동을 설명하기 도면이다.
보다 상세하게 설명하면, 도 9 및 도 10은 본 발명의 일실시예에 따른 플로팅 가이드에 반도체 칩이 안착된 상태의 도면이고, 도 11 및 도 12는 본 발명의 일실시예에 따른 반도체 칩에 압력이 가해서 플로팅 가이드가 변형된 상태의 도면이다.
도 9에 도시된 바와 같이 플로팅 가이드(230) 상에 반도체 칩(205)이 안착된 상태에서는, 도 10에 도시된 바와 같이 고정핀(250)이 삽입 홀(231)이 플로팅 가이드(230)의 중심부 측으로 치우쳐 있으나, 도 11에 도시된 바와 같이 반도체 칩(205)에 압력이 가해지면 플로팅 가이드(230)가 눌리므로 고정핀(250)이 삽입 홀(231) 내에서 플로팅 가이드(230)의 외측으로 이동한다.
이때, 도 9에 도시된 바와 같이 플로팅 가이드(230)의 돌출 지지부(232)는 반도체 칩(205)의 단자(206)를 지지하거나 또는 반도체 칩(205)의 패키지의 하부를 지지할 수 있다.
또한, 도 11에 도시된 바와 같이 플로팅 가이드(230)가 압력에 의해 눌리면 상기 플로팅 가이드(230)에 의해 정밀하게 얼라인(align)된 반도체 칩(205)이 이동하여, 상기 반도체 칩(205)의 단자(205)가 접촉 핀(220)에 접촉할 수 있다.
이와 같이, 본 발명에 따르면 탄성 플로팅 가이드(Floating guide)(230) 및 탄성부(240)의 구성과, 플로팅 가이드(230)를 고정하는 고정핀(Location pin)(250)의 위치를 반도체 칩(205)의 외곽의 하우징(210)에 배치하는 구성을 통해, 테스트를 위한 접촉 핀(220)과 반도체 칩(205)의 단자(206)가 정확하게 접촉되도록 하여, 반도체 칩 테스트의 정밀도를 향상시킬 수 있다.
또한, 본 발명에 따르면 반도체 칩의 테스트에 의하여 반도체 칩(205)의 단자(206)가 변형되어 불량이 발생하는 것을 방지할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
205: 반도체 칩
206: 단자
210: 하우징
211: 경사면
220: 접촉 핀
230: 플로팅 가이드
231: 삽입 홀
232: 돌출 지지부
240: 탄성부
250: 고정핀
260: 고정핀 가이드

Claims (10)

  1. 하우징;
    상기 하우징 내에 배치되어 반도체 칩의 단자와 접속되는 접촉 핀;
    상기 반도체 칩을 가이드(guide)하는 플로팅 가이드; 및
    상기 플로팅 가이드를 지지하는 탄성부;
    를 포함하고,
    상기 플로팅 가이드는,
    상기 반도체 칩에 압력이 가해지면 변형되어, 상기 반도체 칩의 단자가 상기 접촉 핀에 접촉되도록 하는 반도체 칩 테스트 소켓.
  2. 청구항 1에 있어서,
    상기 플로팅 가이드를 상기 하우징에 고정하는 고정핀;
    을 더 포함하는 반도체 칩 테스트 소켓.
  3. 청구항 2에 있어서,
    상기 플로팅 가이드는,
    상기 고정핀이 삽입되는 삽입 홀;
    을 더 포함하는 반도체 칩 테스트 소켓.
  4. 청구항 3에 있어서,
    상기 삽입 홀은,
    복수개가 상기 플로팅 가이드의 노출되는 면의 모서리의 연장부에 상호 대칭되도록 형성되는 반도체 칩 테스트 소켓.
  5. 청구항 3에 있어서,
    상기 삽입 홀은,
    복수개가 상기 플로팅 가이드의 노출되는 면의 모서리의 연장부에 상호 대각선으로 배치되는 반도체 칩 테스트 소켓.
  6. 청구항 1에 있어서,
    상기 플로팅 가이드는,
    노출되는 면에 형성되는 상기 반도체 칩이 삽입되는 반도체 삽입 홀;
    을 더 포함하는 반도체 칩 테스트 소켓.
  7. 청구항 1에 있어서,
    상기 플로팅 가이드는,
    상기 반도체 칩의 단자를 지지하는 돌출 지지부;
    를 더 포함하는 반도체 칩 테스트 소켓.
  8. 청구항 1에 있어서,
    상기 플로팅 가이드는,
    스프링 강판재로 형성되는 반도체 칩 테스트 소켓.
  9. 청구항 2에 있어서,
    상기 고정핀을 상기 하우징에 고정하는 고정핀 가이드부;
    를 더 포함하는 반도체 칩 테스트 소켓.
  10. 청구항 1에 있어서,
    상기 하우징은,
    상기 반도체 칩의 단자를 가이드하는 경사면;
    을 더 포함하는 반도체 칩 테스트 소켓.
KR1020150010095A 2015-01-21 2015-01-21 반도체 칩 테스트 소켓 KR101626513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150010095A KR101626513B1 (ko) 2015-01-21 2015-01-21 반도체 칩 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010095A KR101626513B1 (ko) 2015-01-21 2015-01-21 반도체 칩 테스트 소켓

Publications (1)

Publication Number Publication Date
KR101626513B1 true KR101626513B1 (ko) 2016-06-01

Family

ID=56138526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010095A KR101626513B1 (ko) 2015-01-21 2015-01-21 반도체 칩 테스트 소켓

Country Status (1)

Country Link
KR (1) KR101626513B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839592B1 (ko) * 2016-11-23 2018-04-26 주식회사 아이에스시 전기적 검사용 조립체 및 검사용 소켓

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200265544Y1 (ko) * 2001-11-29 2002-02-21 주식회사 아이에스시테크놀러지 실리콘 러버를 이용한 반도체 패키지 테스트 소켓
KR101173119B1 (ko) * 2011-11-14 2012-08-14 리노공업주식회사 전자부품 시험용 소켓
KR101392399B1 (ko) * 2013-01-10 2014-05-08 주식회사 아이에스시 테스트용 번인 소켓
KR20140147207A (ko) * 2013-06-18 2014-12-30 주식회사 아이에스시 검사용 인서트

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200265544Y1 (ko) * 2001-11-29 2002-02-21 주식회사 아이에스시테크놀러지 실리콘 러버를 이용한 반도체 패키지 테스트 소켓
KR101173119B1 (ko) * 2011-11-14 2012-08-14 리노공업주식회사 전자부품 시험용 소켓
KR101392399B1 (ko) * 2013-01-10 2014-05-08 주식회사 아이에스시 테스트용 번인 소켓
KR20140147207A (ko) * 2013-06-18 2014-12-30 주식회사 아이에스시 검사용 인서트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839592B1 (ko) * 2016-11-23 2018-04-26 주식회사 아이에스시 전기적 검사용 조립체 및 검사용 소켓

Similar Documents

Publication Publication Date Title
US10060949B2 (en) Probe device of vertical probe card
KR101552552B1 (ko) 테스트 소켓
KR101392399B1 (ko) 테스트용 번인 소켓
KR20070005520A (ko) 검사 장치용 소켓
TWI397690B (zh) 用於針對電子元件之測試裝置的構件及電子元件之測試方法
JP2015090363A (ja) プローブカード
KR20140141881A (ko) 반도체 칩 테스트 장치 및 방법
TW201430350A (zh) 測試裝置
KR101762835B1 (ko) 검사장치
JP2017067662A (ja) コンタクタ
CN112424615A (zh) 检查治具以及检查装置
KR101483757B1 (ko) 전기접속용 커넥터
KR101627172B1 (ko) 하나의 절연성 몸체로 구성되는 소켓
KR101626513B1 (ko) 반도체 칩 테스트 소켓
KR20140005775U (ko) 프로브 및 이를 포함한 테스트 소켓
KR102191759B1 (ko) 프로브 핀 및 이를 이용한 검사용 소켓
JP2006194772A (ja) 薄膜式ウエハー試験装置及びそのプローブ検出伝送構造
KR101446146B1 (ko) 검사장치
KR100899064B1 (ko) Ｈ-핀 블럭
KR101544499B1 (ko) 검사장치
KR101680319B1 (ko) 액정 패널 테스트용 프로브 블록
KR101203125B1 (ko) 프로브카드용 니들설치블록
KR101778608B1 (ko) 전기 신호 연결용 마이크로 컨택터
JP2003123923A (ja) 半導体パッケージのソケット、及びコンタクト
KR101540239B1 (ko) 프로브 조립체 및 프로브 기판

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 4