KR101594031B1 - 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자 - Google Patents

불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자 Download PDF

Info

Publication number
KR101594031B1
KR101594031B1 KR1020090080692A KR20090080692A KR101594031B1 KR 101594031 B1 KR101594031 B1 KR 101594031B1 KR 1020090080692 A KR1020090080692 A KR 1020090080692A KR 20090080692 A KR20090080692 A KR 20090080692A KR 101594031 B1 KR101594031 B1 KR 101594031B1
Authority
KR
South Korea
Prior art keywords
layer
pad
impurity
impurity diffusion
polysilicon layer
Prior art date
Application number
KR1020090080692A
Other languages
English (en)
Other versions
KR20110023080A (ko
Inventor
이동각
김성길
홍수진
이선길
이덕형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090080692A priority Critical patent/KR101594031B1/ko
Priority to US12/728,396 priority patent/US8692372B2/en
Publication of KR20110023080A publication Critical patent/KR20110023080A/ko
Application granted granted Critical
Publication of KR101594031B1 publication Critical patent/KR101594031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 반도체 소자는 반도체 기판과, 반도체 기판을 노출시키는 콘택홀을 갖는 절연층과, 콘택홀을 매립하는 폴리실리콘층을 포함하여 이루어진다. 폴리실리콘층은, 콘택홀 내에 형성되고 불순물이 도핑되어 있는 제1 폴리실리콘층과, 콘택홀 내에서 제1 폴리실리콘층 상에 형성된 불순물 확산 방지층과, 콘택홀을 매립하도록 불순물 확산 방지층 상에 형성되고, 불순물이 도핑되어 있는 제2 폴리실리콘층을 포함한다. 불순물 확산 방지층은 제2 폴리실리콘층에 포함된 불순물이 절연층 및 반도체 기판으로 확산되지 않도록 구성되고, 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성된다.

Description

불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자{Semiconductor device having impurity doped polycrystalline layer including impurity diffusion prevention layer therein and dynamic random memory device using the same}
본 발명은 반도체 소자 및 이를 이용한 디램 소자에 관한 것으로, 보다 상세하게는 폴리실리콘층 내에 도핑된 불순물의 확산을 방지할 수 있는 반도체 소자 및 이를 이용한 디램 소자에 관한 것이다.
반도체 소자, 즉 집적 회로 반도체 소자의 고집적화가 진행됨에 따라 반도체 소자의 크기가 축소되고, 반도체 소자의 채널 길이 또한 축소되고 있다. 그러나, 반도체 소자의 크기가 축소되면서 반도체 소자의 전기적 특성이 나빠진다.
예컨대, 반도체 소자는 도전층을 구성하는 구성 요소로써 불순물, 예컨대 비소나 인이 도핑된 폴리실리콘층이 포함되어 있다. 폴리실리콘층에 포함된 비소나 인이 반도체 소자의 제조 공정 중에 확산되어 반도체 소자의 전기적 특성을 나빠지게 할 수 있다.
본 발명이 해결하고자 하는 과제는 폴리실리콘층 내에 도핑된 불순물의 확산을 방지할 수 있는 반도체 소자를 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 다른 과제는 반도체 소자를 이용하여 폴리실리콘층에 도핑된 불순물의 확산을 방지할 수 있는 디램(DRAM, dynamic random access memory) 소자를 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 반도체 소자는 반도체 기판과, 상기 반도체 기판을 노출시키는 콘택홀을 갖는 절연층과, 상기 콘택홀을 매립하는 폴리실리콘층을 포함하여 이루어진다.
상기 폴리실리콘층은, 상기 콘택홀 내에 형성되고 불순물이 도핑되어 있는 제1 폴리실리콘층과, 상기 콘택홀 내에서 상기 제1 폴리실리콘층 상에 형성된 불순물 확산 방지층과, 상기 콘택홀을 매립하도록 상기 불순물 확산 방지층 상에 형성되고, 불순물이 도핑되어 있는 제2 폴리실리콘층을 포함한다. 상기 불순물 확산 방지층은 상기 제2 폴리실리콘층에 포함된 불순물이 상기 절연층 및 반도체 기판으로 확산되지 않도록 구성되고, 상기 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성된다.
삭제
본 발명의 다른 예에 의한 반도체 소자는, 반도체 기판에 형성된 복수개의 게이트 스택들과, 게이트 스택들 사이의 반도체 기판에 형성된 불순물 영역과, 불순물 영역 상에서 게이트 스택들 사이에 형성되고, 불순물 확산 방지층을 함유하는 불순물이 도핑된 패드 폴리실리콘층을 포함하여 이루어진다. 본 발명은 패드 폴리실리콘층 내에 함유된 불순물이 불순물 확산 방지층으로 인해 불순물 영역, 반도체 기판 또는 게이트 스택으로 확산되지 않도록 한다.
상기 불순물 확산 방지층은 상기 패드 폴리실리콘층의 내부 또는 상기 게이트 스택과 패드 폴리실리콘층의 경계면에 형성되고, 상기 게이트 스택은 게이트 절연층, 게이트 전극, 게이트 캡층 및 게이트 스페이서로 이루어지고, 상기 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성된다.
게이트 절연층은 반도체 기판을 식각하여 형성된 리세스 채널 트랜치 내부에 형성될 수 있다. 게이트 전극은 리세스 채널 트랜치 내부에 형성된 게이트 절연층 및 반도체 기판 상에 형성되어 있을 수 있다. 불순물 확산 방지층은 불순물 영역과 패드 폴리실리콘층의 경계면에 형성되어 있을 수 있다.
상술한 다른 과제를 달성하기 위하여, 본 발명의 디램 소자는 반도체 기판에 형성되고 워드 라인 역할을 수행하는 복수개의 게이트 스택들과, 게이트 스택들 사이의 반도체 기판에 형성된 불순물 영역과, 불순물 영역 상에서 게이트 스택들 사이에 형성된 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드를 구비하되, 상기 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드는 불순물로 도핑되어 있는 폴리실리콘층으로 구성되고, 상기 폴리실리콘층은 불순물 확산 방지층을 포함하고, 상기 불순물 확산 방지층은 상기 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드 내에 함유된 불순물이 상기 불순물 영역으로 확산되지 않도록 구성되고, 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드에 각각 연결된 비트 라인 및 커패시터를 포함하여 이루어진다.
상기 불순물 확산 방지층은 상기 다이렉트 콘택 패드 및 매몰 콘택 패드 내부, 또는 상기 게이트 스택과, 상기 다이렉트 콘택 패드 및 매몰 콘택 패드의 경계면에 형성되고, 상기 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성된다.
불순물 확산 방지층은 불순물 영역과, 다이렉트 콘택 패드 및 매몰 콘택 패드의 경계면에 형성되어 있을 수 있다.
본 발명의 반도체 소자는 불순물이 도핑된 폴리실리콘층 내에 도핑된 불순물의 확산을 방지할 수 있는 불순물 확산 방지층이 포함되어 있다. 이렇게 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 구비할 경우 불순물이 불순물 확산 방지층으로 인해 절연층 또는 반도체 기판으로 확산되지 않게 할 수 있다.
또한, 본 발명의 반도체 소자는 디램 소자에 이용할 수 있다. 즉, 본 발명의 디램 소자는 불순물 확산 방지층을 함유하는 불순물이 도핑된 패드 폴리실리콘층을 포함하여 이루어진다. 이에 따라, 본 발명의 디램 소자는 패드 폴리실리콘층 내에 함유된 불순물이 불순물 확산 방지층으로 인해 불순물 영역, 반도체 기판 또는 게이트 스택으로 확산되지 않도록 할 수 있다.
아울러서, 본 발명의 디램 소자는 패드 폴리실리콘층 내에 함유된 불순물이 반도체 기판이나 게이트 스택으로 확산하지 않아 패드 폴리실리콘층 내에 보이드(void)나 씸(seam)이 형성되지 않아 콘택 특성을 향상시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식 을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.
반도체 소자는 도전층을 구성하는 구성 요소로써 불순물, 예컨대 비소나 인이 도핑된 폴리실리콘층이 포함되어 있다. 본 발명자들은 폴리실리콘층에 도핑된 불순물, 예컨대 비소나 인이 반도체 소자의 제조 공정 중에 확산되어 반도체 소자의 전기적 특성을 나빠지게 하는 것을 확인하였다.
특히, 본 발명자들은 반도체 소자 중에서 디램 소자의 패드로 사용되는 폴리실리콘층 내에 포함되어 있는 불순물이 후속의 열처리에 의해 외부로 확산되어 리키지 특성이 악화됨과 아울러 리프레쉬 특성도 취약해지는 것을 확인하였다.
따라서, 폴리실리콘층 내에 도핑된 불순물의 확산을 방지하기 위하여, 본 발명자들은 불순물 확산 방지층을 함유하는 불순물이 도핑된 폴리실리콘층을 제안한다. 불순물 확산 방지층은 폴리실리콘층 내에 균일한 층으로 형성될 수도 있고, 불균일하게 확산 방지 불순물이 도핑 및 분포되어 이루어질 수도 있다. 불순물 확산 방지층을 함유하는 불순물이 도핑된 폴리실리콘층은 반도체 소자에 이용할 수 있으며, 특히 디램 소자에 이용할 수 있다.
도 1 및 도 2는 본 발명의 일 예에 의한 반도체 소자의 단면도이다.
구체적으로, 도 1 및 도 2는 불순물 확산 방지층(106)을 갖는 불순물이 도핑된 폴리실리콘층(109)을 설명하기 위한 반도체 소자의 개념도이다. 반도체 기판(100), 예컨대 실리콘 기판 상에 절연층(104)이 형성되어 있고, 절연층(104) 내에 반도체 기판(100)을 노출시키는 콘택홀(102)이 형성되어 있다. 즉, 절연층(104)은 반도체 기판(100)을 노출시키는 콘택홀(102)을 갖는다. 콘택홀(102)을 매립하면 서 불순물 확산 방지층(106)을 함유하는 불순물이 도핑된 폴리실리콘층(108)이 형성되어 있다. 폴리실리콘층(108)에 도핑된 불순물은 인이나 비소이다. 불순물 확산 방지층(106)은 탄소, 질소 또는 산소가 포함된 물질층으로 구성한다. 따라서, 폴리실리콘층(108)에 도핑된 불순물과 불순물 확산 방지층(106)에 함유된 불순물은 다른 종류이다.
도 1에서는 불순물 확산 방지층(106)이 반도체 기판(100)과 폴리실리콘층(108)의 경계면 또는 절연층(104)과 폴리실리콘층(108)의 경계면에 형성되어 있다. 또한, 불순물 확산 방지층(106)은 도 1과는 다르게 확산 방지 불순물, 예컨대 탄소, 질소 또는 산소가 폴리실리콘층(108)에 도핑되어 불균일하게 분포될 수 있다. 여하튼, 폴리실리콘층(108) 내에 포함된 불순물이 불순물 확산 방지층(106)으로 인해 화살표 방향으로 표시한 바와 같이 절연층(104) 또는 반도체 기판(100) 방향으로 확산되지 않는다.
도 2에서는, 불순물 확산 방지층(106)은 폴리실리콘층(108)의 내부에 형성되어 있다. 즉, 불순물 확산 방지층(106)은 제1 폴리실리콘층(108a)과 제2 폴리실리콘층(108b)의 내부에 형성되어 있다. 또한, 불순물 확산 방지층(106)은 도 2와 다르게 폴리실리콘층(108a, 108b)에 도핑되어 불균일하게 분포될 수 있다. 여하튼, 제2 폴리실리콘층(108b) 내에 포함된 불순물이 불순물 확산 방지층(106)으로 인해 화살표 방향으로 표시한 바와 같이 절연층(104) 또는 반도체 기판(100) 방향으로 확산되지 않는다.
이와 같이 본 발명은 불순물 확산 방지층(106)을 구비하여 폴리실리콘 층(108)에 도핑된 불순물이 반도체 소자의 제조 공정 중에 외부로 확산하는 것을 방지하여 반도체 소자의 전기적 특성이 나빠지게 하는 것을 해결할 수 있다. 아울러서, 본 발명은 폴리실리콘층(108) 내에 함유된 불순물이 반도체 기판(100)이나 절연층(104)으로 확산하지 않아 폴리실리콘층(108) 내에 보이드나 씸(seam)이 형성되지 않아 콘택 특성을 향상시킬 수 있다.
도 3은 도 1의 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 1 및 도 3을 참조하면, 반도체 기판(100), 예컨대 실리콘 기판 상에 콘택홀(102)을 갖는 절연층(104)을 형성한다(스텝 120). 자세하게는 반도체 기판(100) 상에 절연층(104), 예컨대 실리콘 산화층을 형성한 후, 절연층(104)을 사진식각공정을 이용하여 패터닝함으로써 콘택홀(102)을 형성한다.
다음에, 콘택홀(102) 내에 불순물이 도핑된 폴리실리콘층(108)을 매립하면서 인시츄(in-situ)로 불순물 확산 방지층(106)을 형성한다(스텝 122). 즉, 콘택홀(102)을 매립하면서 불순물 확산 방지층(106)을 함유하는 불순물이 도핑된 폴리실리콘층(108)을 인시츄로 한번의 제조공정으로 형성한다. 불순물 확산 방지층(106)은 앞서 설명한 바와 같이 확산 방지 불순물, 예컨대 탄소, 질소 또는 산소가 폴리실리콘층(108)에 도핑되어 불균일하게 분포될 수 있다.
불순물 확산 방지층(106)은 화학기상증착법을 이용하여 확산 방지 불순물, 예컨대 탄소, 질소 또는 산소가 포함된 전구체를 콘택홀(102) 내에 증착하여 형성할 수 있다. 예컨대, 확산 방지 불순물이 탄소일 경우, SiH3CH3과 Si2H6(또는 SiH2Cl2)이 포함된 전구체나, SiH4와 C2H4(또는 SiH3CH3)가 포함된 전구체를 증착하여 형성할 수 있다. 확산 방지 불순물이 산소인 경우, N2O와 Si2H6이 포함된 전구체나, SiH4와 N2O가 포함된 전구체를 증착하여 형성할 수 있다. 예컨대, 확산 방지 불순물이 질소일 경우, NH3과 Si2H6이 포함된 전구체나, SiH4와 NH3이 포함된 전구체를 증착하여 형성할 수 있다.
도 4는 도 2의 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 2 및 도 4를 참조하면, 도 2에서 설명한 바와 같이 반도체 기판(100), 예컨대 실리콘 기판 상에 콘택홀(102)을 갖는 절연층(104)을 형성한다(스텝 120). 이어서, 콘택홀(102) 내에 불순물이 도핑된 제1 폴리실리콘층(108a)을 형성한다(스텝 130). 이때, 절연층(104)의 상부에도 제1 폴리실리콘층(108a)이 형성된다.
다음에, 제1 폴리실리콘층(108a) 상에 불순물 확산 방지층(106)을 형성한다(스텝 132). 제1 폴리실리콘층(108a) 상에 형성되는 불순물 확산 방지층(106)은 앞서 설명한 바와 동일하게 화학 기상 증착법을 이용하여 확산 방지 불순물, 예컨대 탄소, 질소 또는 산소가 포함된 전구체를 콘택홀(102) 내에 증착하여 형성할 수 있다.
또한, 제1 폴리실리콘층(108a) 상에 형성되는 불순물 확산 방지층(106)은 에피택셜 성장법을 이용하여 확산 방지 불순물, 예컨대 탄소, 질소 또는 산소가 포함된 전구체를 제1 폴리실리콘층(108a) 상에 성장시켜 형성할 수 있다. 제1 폴리실리콘층(108a) 상에 형성되는 불순물 확산 방지층(106)은 에피택셜 성장법으로 앞서 설명한 전구체를 이용하여 제1 폴리실리콘층(108a) 상에 성장시켜 형성할 수 있다.
또한, 제1 폴리실리콘층(108a) 상에 형성되는 불순물 확산 방지층(106)은 확산 방지 불순물, 예컨대 탄소, 질소 또는 산소가 포함된 불순물 이온을 제1 폴리실리콘층(108a)에 주입시킨 후 열처리하여 형성할 수 있다. 여하튼, 불순물 확산 방지층(106)은 폴리실리콘층(108) 내에 균일한 층으로 형성될 수도 있고, 확산 방지 불순물이 도핑되어 불균일하게 분포될 수 있다.
다음에, 콘택홀(102) 내부를 매립하면서 불순물 확산 방지층(106) 상에 불순물이 도핑된 제2 폴리실리콘층(108b)을 형성한다(스텝 134). 이로써, 불순물 확산 방지층(106)을 함유하는 폴리실리콘층(108)이 완성된다.
도 5는 본 발명의 반도체 소자의 폴리실리콘층에 함유된 불순물 및 불순물 확산 방지층에 포함된 확산 방지 불순물의 확산 정도를 실험하기 위한 단면도이고, 도 6 및 도 7은 각각 도 5의 폴리실리콘층에 함유된 불순물 및 불순물 확산 방지층에 함유된 불순물의 깊이에 따른 농도를 도시한 도면이다.
구체적으로, 도 5는 반도체 기판(100), 예컨대 실리콘 기판 상에 불순물, 예컨대 인이 함유된 제1 폴리실리콘층(140)이 500Å의 두께로 형성되어 있다. 제1 폴리실리콘층(140) 상에 확산 방지 불순물, 예컨대 탄소가 함유된 불순물 확산 방지층(142)이 500Å의 두께로 형성되어 있다. 불순물 확산 방지층(142) 상에 불순물, 예컨대 인이 함유된 제2 폴리실리콘층(144)이 500Å의 두께로 형성되어 있다. 이와 같은 실험 반도체 소자를 가지고, 열처리를 수행하여 폴리실리콘층(140, 144)에 함유된 불순물 및 불순물 확산 방지층(142)에 포함된 확산 방지 불순물의 확산 정도 를 실험하였다.
도 6은 폴리실리콘층(140, 144)에 함유된 불순물, 예컨대 인의 확산 정도를 도시한 SIMS 그래프이고, 도 7은 불순물 확산 방지층(142)에 함유된 불순물, 예컨대 탄소의 확산 정도를 도시한 SIMS 그래프이다. 도 6 및 도 7에서, a는 열처리를 하지 않은 것이고, b, c, d는 각각 850℃, 0.5시간, 850℃, 1시간, 850℃, 6시간 열처리한 것이다.
도 6에 도시한 바와 같이, 폴리실리콘층(140, 144)에 함유된 불순물, 예컨대 인의 농도는 열처리 온도 및 시간을 고려할 때 폴리실리콘층(140, 144)보다 불순물 확산 방지층(142)에서 확산이 더 억제된다. 즉, 폴리실리콘층(140, 144)에 함유된 불순물, 예컨대 인의 농도는 열처리 온도 및 시간에 따라 폴리실리콘층(140, 144)에서 많이 확산되어 농도가 많이 변화되고, 불순물 확산 방지층(142)에서는 적게 확산되어 농도가 적게 변화한다.
또한, 도 7에 도시한 바와 같이 불순물 확산 방지층(142)에 함유된 불순물, 예컨대 탄소의 농도는 열처리 온도 및 시간을 고려할 때 확산이 거의 일어나지 않는다. 특히, 불순물 확산 방지층(142)에 함유된 불순물, 예컨대 탄소의 농도는 열처리 온도 및 시간에 따라 폴리실리콘층(140, 144)에서 더 적게 확산되어 농도가 적게 변화한다.
결과적으로, 폴리실리콘층(140, 144)에 함유된 불순물, 예컨대 인의 농도는 열처리 온도 및 시간에 따라서 폴리실리콘층(140, 144)보다 불순물 확산 방지층(142)에서 확산이 더 억제되고, 불순물 확산 방지층(142)에 함유된 불순물, 예컨 대 탄소의 농도는 열처리 온도 및 시간을 고려할 때 확산이 거의 일어나지 않는다. 따라서, 불순물 확산 방지층(142)은 폴리실리콘층(140, 144)에 함유된 불순물의 확산을 방지한다.
다음에, 앞서의 본 발명의 반도체 소자를 이용한 디램(DRAM, dynamic random access memory) 소자에 대하여 설명한다. 물론, 본 발명의 반도체 소자는 디램 소자 이외에 다른 메모리 소자나 비메모리 소자 등에도 이용될 수 있다.
도 8은 본 발명의 일 예에 의한 디램 소자의 레이아웃도이다.
구체적으로, 도 8은 디램 소자의 레이아웃도의 일 예를 도시한 것으로 본 발명이 이에 한정되는 것은 아니다. 비활성영역(필드 영역, FR)에 의하여 활성영역(AR)이 정의되어 있고, 활성영역(AR) 상에는 두 개의 워드라인(W/L)이 지나고 있다. 비트 라인(B/L)은 워드라인(W/L)과 층을 달리하며, 워드라인(W/L)과 수직을 이루며 배치된다. 워드 라인(W/L)이 일방향으로 배치되고, 워드 라인(W/L)과 수직하게 비트 라인(B/L)이 배치된다.
활성영역(AR) 에 형성된 드레인 영역 상에는 비트 라인(B/L)이 연결되는 다이렉트 콘택 패드(DC 콘택 패드, Ⅰ)가 형성되어 있고, 활성영역(AR)에 형성된 소오스 영역 상에는 하부 전극이 연결되는 매몰 콘택 패드(BC 콘택 패드, Ⅱ)가 형성되어 있다. 매몰 콘택 패드(BC 콘택 패드, Ⅱ) 상에는 디램 소자의 커패시터(CA), 즉 하부 전극이 형성되어 있다.
도 9 및 도 10은 도 5의 Y-Y 방향에 따른 디램 소자의 단면도이다.
구체적으로, 도 9 및 도 10은 디램 소자의 단면의 일 예를 도시한 것으로, 본 발명이 이에 한정되는 것은 아니다. 도 8은 평면 채널 어레이 트랜지스터(planar channel array transistor)를 갖는 디램 소자이고, 도 9는 리세스 채널 어레이 트랜지스터(recess channel array transistor)를 갖는 디램 소자를 도시한 것이다.
반도체 기판(200), 예컨대 실리콘 기판에 비활성영역(FR)에 의해 한정된 활성 영역(도 8 의 영역 AR)이 마련되어 있다. 비활성영역(FR)은 반도체 기판을 식각하여 마련된 트랜치(202)에 절연막을 매립하여 형성된다. 도 10과 같은 트랜치(202) 내에는 라이너막(203), 예컨대 질화막이 형성되어 있을 수 있다.
활성 영역(AR)이 한정된 반도체 기판(100) 상에 워드 라인(W/L) 역할을 수행하는 복수개의 게이트 스택들(214)이 형성되어 있다. 게이트 스택들(214)은 게이트 절연층(206), 게이트 전극(208). 게이트 캡층(210), 및 게이트 스페이서(212)를 포함한다. 도 10에서는, 리세스 채널 트랜치(205)의 내벽에 형성된 게이트 절연층(206), 리세스 채널 트랜치(205)를 매립하는 게이트 전극(208), 게이트 전극(208) 상에 형성된 게이트 캡층(210) 및 게이트 스페이서(212)로 리세스형 게이트 스택(214)이 형성되어 있다.
게이트 캡층(210)은 층간 절연막으로 사용되는 실리콘 산화막과의 선택비가 좋은 실리콘 질화막으로 구성한다. 경우에 따라서는 게이트 저항을 감소시키기 위하여, 게이트 전극(208)과 게이트 캡층(210) 사이에 금속 실리사이드(미도시)를 더 형성할 수도 있다. 게이트 스페이서(212)는 층간 절연막으로 사용되는 실리콘 산화막과의 선택비가 높은 실리콘 질화막으로 구성한다.
게이트 스택들(214)의 양측벽 하부에 불순물 영역(216, 218), 즉 소오스 영역(216) 및 드레인 영역(218)이 형성되어 있다. 게이트 스택들(214) 사이의 반도체 기판(100)에 불순물 영역(216, 218)이 형성되어 있다.
게이트 스페이서(212) 사이의 반도체 기판(100)에는 콘택 패드들(220, 222)이 형성되어 있다. 콘택 패드들(220, 222)은 불순물 영역(216, 218) 상에서 게이트 스택들(214) 사이에 형성되어 있다. 콘택 패드들(220, 222)은 층간 절연막(224)으로 절연되어 있다. 층간 절연막(224)은 실리콘 산화막으로 구성된다.
콘택 패드들(220, 222)은 불순물 확산 방지층(108)을 함유하는 불순물이 도핑된 폴리실리콘층으로 이루어진다. 콘택 패드들(220, 222)은 앞서 설명한 바와 같이 다이렉트 콘택(DC) 패드(222) 및 매몰 콘택(BC) 패드(220)로 구별된다. 다이렉트 콘택(DC) 패드(222) 및 매몰 콘택(BC) 패드(220)에 각각 비트 라인(B/L) 및 커패시터(CA)와 연결된다. 도 9 및 도 10에서는, 도 1과 같이 불순물 영역(216, 218)과, 다이렉트 콘택 패드(222) 및 매몰 콘택 패드(220)의 경계면, 또는 게이트 스택(214)과, 다이렉트 콘택 패드(222) 및 매몰 콘택 패드(220)의 경계면에 불순물 확산 방지층(108)이 형성된 것을 도시한다. 물론, 도 2와 같이 다이렉트 콘택 패드(222) 및 매몰 콘택 패드(220) 내에 불순물 확산 방지층(108)이 형성될 수 도 있다.
따라서, 본 발명의 디램 소자는 다이렉트 콘택 패드(222) 및 매몰 콘택 패드(220) 내에 포함된 불순물이 불순물 확산 방지층(108)으로 인해 불순물 영역(216, 218), 즉 소오스 영역(216) 및 드레인 영역(218)으로 확산되지 않아 전기 적 특성을 향상시킬 수 있다. 아울러서, 본 발명의 디램 소자는 콘택 패드(220, 222) 내에 함유된 불순물이 반도체 기판이나 게이트 스택으로 확산하지 않아 콘택 패드(220, 222) 내에 보이드나 씸(seam)이 형성되지 않아 콘택 특성을 향상시킬 수 있다.
도 11 및 도 12는 각각 본 발명에 의한 디램 소자의 리키지 특성 및 리프레쉬 특성을 도시한 도면이다.
구체적으로, 도 11 및 도 12에서, 참조부호 a는 콘택 패드를 불순물이 도핑된 폴리실리콘층만으로 구성한 비교예이고, 참조부호 b는 콘택 패드를 불순물 확산 방지층을 함유하는 불순물이 도핑된 폴리실리콘층으로 구성한 본 발명의 실시예에 관한 것이다.
도 11에 도시한 바와 같이, 본 발명의 실시예는 일정 게이트 전압에서 리키지 전류가 비교예보다 낮아 누설 전류 특성이 좋음을 알 수 있다. 또한, 도 12에 도시한 바와 같이 본 발명의 실시예는 일정 페일비트수에서 리프레쉬 시간이 비교예보다 낮아 리프레쉬 특성이 좋음을 알 수 있다.
이하에서는, 본 발명에 의한 디램 소자를 이용한 다양한 응용예를 설명한다. 디램 소자를 패키지할 경우 디램 칩이 된다. 칩의 응용예는 여러 가지가 있을 수 있지만 몇 가지만 설명한다.
도 13은 본 발명에 의한 디램 칩을 이용한 메모리 모듈의 평면도이다.
구체적으로, 본 발명에 의한 집적 회로 반도체 소자들을 각각 패키지할 경우 디램 칩들(50-58)이 된다. 이러한 디램 칩들(50-58)은 메모리 모듈(500, memory module)에 응용될 수 있다. 메모리 모듈(500)은 모듈 기판(501)에 디램 칩들(50-58)이 부착되어 있다. 메모리 모듈(500)은 모듈 기판(501)의 일측에 마더 보드의 소켓에 끼워질 수 있는 접속부(502)가 위치하고, 모듈 기판(501) 상에는 세라믹 디커플링 커패시터(59)가 위치한다. 본 발명에 의한 메모리 모듈(500)은 도 13에 한정되지 않고 다양한 형태로 제작될 수 있다.
도 14는 본 발명에 의한 디램 칩을 이용한 전자 시스템의 블록도이다.
구체적으로, 본 발명에 의한 전자 시스템(600)은 컴퓨터를 의미한다. 본 발명에 의한 전자 시스템(600)은 CPU(중앙처리장치, 505), 플로피 디스크 드라이브(507), CD 롬(ROM) 드라이브(509)와 같은 주변 장치, 입출력 장치(508, 510), 디램 칩(512), 롬(ROM, read only memory) 칩(514) 등을 포함한다. 위의 각 부품들간에는 통신 채널(511, communication channel)을 이용하여 제어신호나 데이터를 주고받는다. 디램 칩(512)은 도 13에 설명한 바와 같은 디램 칩들(50-58)을 포함하는 메모리 모듈(500)로 대체할 수도 있다.
도 1 및 도 2는 본 발명의 일 예에 의한 반도체 소자의 단면도이다.
도 3은 도 1의 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 4는 도 2의 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 반도체 소자의 폴리실리콘층에 함유된 불순물 및 불순물 확산 방지층에 포함된 확산 방지 불순물의 확산 정도를 실험하기 위한 단면도이다.
도 6 및 도 7은 각각 도 5의 폴리실리콘층에 함유된 불순물 및 불순물 확산 방지층에 함유된 불순물의 깊이에 따른 농도를 도시한 도면이다.
도 8은 본 발명의 일 예에 의한 디램 소자의 레이아웃도이다.
도 9 및 도 10은 도 5의 Y-Y 방향에 따른 디램 소자의 단면도이다.
도 11 및 도 12는 각각 본 발명에 의한 디램 소자의 리키지 특성 및 리프레쉬 특성을 도시한 도면이다.
도 13은 본 발명에 의한 디램 칩을 이용한 메모리 모듈의 평면도이다.
도 14는 본 발명에 의한 디램 칩을 이용한 전자 시스템의 블록도이다.

Claims (10)

  1. 반도체 기판;
    상기 반도체 기판을 노출시키는 콘택홀을 갖는 절연층; 및
    상기 콘택홀을 매립하는 폴리실리콘층을 포함하여 이루어지고,
    상기 폴리실리콘층은,
    상기 콘택홀 내에 형성되고 불순물이 도핑되어 있는 제1 폴리실리콘층;
    상기 콘택홀 내에서 상기 제1 폴리실리콘층 상에 형성된 불순물 확산 방지층; 및
    상기 콘택홀을 매립하도록 상기 불순물 확산 방지층 상에 형성되고, 불순물이 도핑되어 있는 제2 폴리실리콘층을 포함하고,
    상기 불순물 확산 방지층은 상기 제2 폴리실리콘층에 포함된 불순물이 상기 절연층 및 반도체 기판으로 확산되지 않도록 구성되고,
    상기 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성되는 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판에 형성된 복수개의 게이트 스택들;
    상기 게이트 스택들 사이의 반도체 기판에 형성된 불순물 영역; 및
    상기 불순물 영역 상에서 상기 게이트 스택들 사이에 형성된 패드 폴리실리콘층을 포함하여 이루어지고,
    상기 패드 폴리실리콘층은 불순물로 도핑되어 있으면서 불순물 확산 방지층을 포함하고, 상기 불순물 확산 방지층은 상기 패드 폴리실리콘층 내에 함유된 불순물이 상기 불순물 영역, 반도체 기판 또는 게이트 스택으로 확산되지 않도록 구성되고,
    상기 불순물 확산 방지층은 상기 패드 폴리실리콘층의 내부 또는 상기 게이트 스택과 패드 폴리실리콘층의 경계면에 형성되고,
    상기 게이트 스택은 게이트 절연층, 게이트 전극, 게이트 캡층 및 게이트 스페이서로 이루어지고,
    상기 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성되는 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, 상기 게이트 절연층은 상기 반도체 기판을 식각하여 형성된 리세스 채널 트랜치 내부에 형성되고, 상기 게이트 전극은 상기 리세스 채널 트랜치 내부에 형성된 상기 게이트 절연층 및 반도체 기판 상에 형성되어 있는 것을 특징으로 하는 반도체 소자.
  7. 삭제
  8. 제5항에 있어서, 상기 불순물 확산 방지층은 상기 불순물 영역과 패드 폴리실리콘층의 경계면에 형성되어 있는 것을 특징으로 하는 반도체 소자.
  9. 반도체 기판에 형성되고 워드 라인 역할을 수행하는 복수개의 게이트 스택들;
    상기 게이트 스택들 사이의 반도체 기판에 형성된 불순물 영역;
    상기 불순물 영역 상에서 상기 게이트 스택들 사이에 형성된 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드를 구비하되,
    상기 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드는 불순물로 도핑되어 있는 폴리실리콘층으로 구성되고, 상기 폴리실리콘층은 불순물 확산 방지층을 포함하고, 상기 불순물 확산 방지층은 상기 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드 내에 함유된 불순물이 상기 불순물 영역으로 확산되지 않도록 구성되고; 및
    상기 다이렉트 콘택(DC) 패드 및 매몰 콘택(BC) 패드에 각각 연결된 비트 라인 및 커패시터를 포함하여 이루어지고,
    상기 불순물 확산 방지층은 상기 다이렉트 콘택 패드 및 매몰 콘택 패드의 내부, 또는 상기 게이트 스택과, 상기 다이렉트 콘택 패드 및 매몰 콘택 패드의 경계면에 형성되고, 상기 불순물 확산 방지층은 탄소 또는 산소가 포함된 물질층으로 구성되는 것을 특징으로 하는 디램 소자.
  10. 제9항에 있어서, 상기 불순물 확산 방지층은 상기 불순물 영역과, 상기 다이렉트 콘택 패드 및 매몰 콘택 패드의 경계면에 형성되어 있는 것을 특징으로 하는 디램 소자.
KR1020090080692A 2009-08-28 2009-08-28 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자 KR101594031B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090080692A KR101594031B1 (ko) 2009-08-28 2009-08-28 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자
US12/728,396 US8692372B2 (en) 2009-08-28 2010-03-22 Semiconductor device having impurity doped polycrystalline layer including impurity diffusion prevention layer and dynamic random memory device including the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080692A KR101594031B1 (ko) 2009-08-28 2009-08-28 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자

Publications (2)

Publication Number Publication Date
KR20110023080A KR20110023080A (ko) 2011-03-08
KR101594031B1 true KR101594031B1 (ko) 2016-02-15

Family

ID=43623543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080692A KR101594031B1 (ko) 2009-08-28 2009-08-28 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자

Country Status (2)

Country Link
US (1) US8692372B2 (ko)
KR (1) KR101594031B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2981793A1 (fr) * 2011-10-25 2013-04-26 St Microelectronics Crolles 2 Procede de fabrication de transistors a grille isolee
KR102015866B1 (ko) 2012-06-29 2019-08-30 에스케이하이닉스 주식회사 리세스게이트를 구비한 트랜지스터 및 그 제조 방법
US8809948B1 (en) 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8951867B2 (en) * 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
KR20200107599A (ko) 2019-03-08 2020-09-16 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380055B2 (en) * 1998-10-22 2002-04-30 Advanced Micro Devices, Inc. Dopant diffusion-retarding barrier region formed within polysilicon gate layer
US20020173094A1 (en) * 2001-05-18 2002-11-21 Youngjin Park Contact plug formation for devices with stacked capacitors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264774A (ja) 1995-03-27 1996-10-11 Nippondenso Co Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
KR100249170B1 (ko) * 1997-04-10 2000-03-15 김영환 반도체 소자의 배선 형성방법
JP2002319636A (ja) * 2001-02-19 2002-10-31 Nec Corp 半導体記憶装置及びその製造方法
JP3594140B2 (ja) 2002-06-26 2004-11-24 沖電気工業株式会社 半導体装置の製造方法
KR100661215B1 (ko) 2003-09-19 2006-12-22 동부일렉트로닉스 주식회사 반도체 소자 제조방법
KR100500472B1 (ko) * 2003-10-13 2005-07-12 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380055B2 (en) * 1998-10-22 2002-04-30 Advanced Micro Devices, Inc. Dopant diffusion-retarding barrier region formed within polysilicon gate layer
US20020173094A1 (en) * 2001-05-18 2002-11-21 Youngjin Park Contact plug formation for devices with stacked capacitors

Also Published As

Publication number Publication date
US8692372B2 (en) 2014-04-08
US20110049596A1 (en) 2011-03-03
KR20110023080A (ko) 2011-03-08

Similar Documents

Publication Publication Date Title
US5770484A (en) Method of making silicon on insulator buried plate trench capacitor
KR101594031B1 (ko) 불순물이 도핑된 폴리실리콘층 내에 불순물 확산 방지층을 갖는 반도체 소자 및 이를 이용한 디램 소자
US7713828B2 (en) Semiconductor device and method of forming the same
US5023683A (en) Semiconductor memory device with pillar-shaped insulating film
US6545360B1 (en) Semiconductor device and manufacturing method thereof
US8883593B2 (en) Method of manufacturing a pillar-type vertical transistor
US20060006444A1 (en) Selective epitaxy vertical integrated circuit components and methods
US20160233218A1 (en) Semiconductor device
US20120161218A1 (en) Semiconductor device and method for manufacturing the same
US6521955B1 (en) Semiconductor device including memory cells and manufacturing method thereof
JP2012019035A (ja) 半導体装置及びその製造方法
KR100829611B1 (ko) 스택형 반도체 장치 및 그 제조 방법
US6570233B2 (en) Method of fabricating an integrated circuit
KR100295382B1 (ko) 반도체기억장치및그제조방법
JP2015053447A (ja) 半導体装置及びその製造方法、並びにデータ処理システム
US6627937B2 (en) Semiconductor memory device
US20090148994A1 (en) Method of manufacturing semiconductor device with recess gate transistor
JP2014116342A (ja) 半導体装置の製造方法
US6797562B2 (en) Method for manufacturing a buried strap contact in a memory cell
US7176511B2 (en) Semiconductor memory device and method of manufacturing the same
KR100265677B1 (ko) 반도체 장치 및 그의 제조 공정
US6251769B1 (en) Method of manufacturing contact pad
JP2012043868A (ja) 半導体装置及び半導体装置の製造方法
US7767513B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7052955B2 (en) Semiconductor memory device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant