JPH08264774A - 絶縁ゲート型電界効果トランジスタ及びその製造方法 - Google Patents
絶縁ゲート型電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH08264774A JPH08264774A JP6750295A JP6750295A JPH08264774A JP H08264774 A JPH08264774 A JP H08264774A JP 6750295 A JP6750295 A JP 6750295A JP 6750295 A JP6750295 A JP 6750295A JP H08264774 A JPH08264774 A JP H08264774A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- carbon
- effect transistor
- film
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 p+ 型ポリシリコンゲート電極を有する電界
効果トランジスタにおいて、ゲート絶縁膜に依存せずに
Bの突き抜けを防止することを目的とする。 【構成】 図1(A)の工程において、半導体基板11
にフィールド絶縁膜12を形成した後、全面的に酸化し
てゲート酸化膜13を形成し、その上にノンドープのポ
リシリコン膜14を堆積する。図1(B)の工程におい
て、ポリシリコン膜14上から炭素をイオン注入する。
図1(C)の工程において、ポリシリコン膜14上から
ボロンをイオン注入し、その後、このポリシリコン膜1
4を選択的にエッチングしてゲート電極15を形成す
る。その後、図1(D)以降の工程において、ソース・
ドレイン領域18の形成等により、p+ ポリシリコンゲ
ート電極を有するpチャネル絶縁ゲート型電界効果トラ
ンジスタを完成させる。
効果トランジスタにおいて、ゲート絶縁膜に依存せずに
Bの突き抜けを防止することを目的とする。 【構成】 図1(A)の工程において、半導体基板11
にフィールド絶縁膜12を形成した後、全面的に酸化し
てゲート酸化膜13を形成し、その上にノンドープのポ
リシリコン膜14を堆積する。図1(B)の工程におい
て、ポリシリコン膜14上から炭素をイオン注入する。
図1(C)の工程において、ポリシリコン膜14上から
ボロンをイオン注入し、その後、このポリシリコン膜1
4を選択的にエッチングしてゲート電極15を形成す
る。その後、図1(D)以降の工程において、ソース・
ドレイン領域18の形成等により、p+ ポリシリコンゲ
ート電極を有するpチャネル絶縁ゲート型電界効果トラ
ンジスタを完成させる。
Description
【0001】
【産業上の利用分野】本発明は、絶縁ゲート型電界効果
トランジスタ及びその製造方法に関し、特にシリコン膜
中にほう素原子(ボロン、B)等のp型不純物を含むp
+ 型ポリシリコンゲート電極を有するものに関する。
トランジスタ及びその製造方法に関し、特にシリコン膜
中にほう素原子(ボロン、B)等のp型不純物を含むp
+ 型ポリシリコンゲート電極を有するものに関する。
【0002】
【従来の技術】従来、nチャンネルのMOS型電界効果
トランジスタ(MOSFET)にn+型ポリシリコンを
ゲート電極として用い、pチャネルMOSFETにp+
型ポリシリコンをゲート電極として用いるデュアルゲー
ト構造の相補型MOS(CMOS)がある。
トランジスタ(MOSFET)にn+型ポリシリコンを
ゲート電極として用い、pチャネルMOSFETにp+
型ポリシリコンをゲート電極として用いるデュアルゲー
ト構造の相補型MOS(CMOS)がある。
【0003】このような構造において、p+ 型ポリシリ
コンは、ノンドープのポリシリコン膜にB原子などのp
型不純物をイオン注入法により導入して形成される。こ
の場合、導入されたBがその後の熱処理時にゲート絶縁
膜を介してシリコン基板中に拡散する、いわゆる「Bの
突き抜け」が問題となっている。このBの突き抜けが起
こると、シリコン基板表面の不純物濃度が変化し、pチ
ャネルMOSFETのしきい値電圧(Vth)が変動す
る。さらに、Bの突き抜けが大きい場合にはパンチスル
ーが生じる。このようにBの突き抜けはトランジスタ動
作に重大な悪影響を与える。
コンは、ノンドープのポリシリコン膜にB原子などのp
型不純物をイオン注入法により導入して形成される。こ
の場合、導入されたBがその後の熱処理時にゲート絶縁
膜を介してシリコン基板中に拡散する、いわゆる「Bの
突き抜け」が問題となっている。このBの突き抜けが起
こると、シリコン基板表面の不純物濃度が変化し、pチ
ャネルMOSFETのしきい値電圧(Vth)が変動す
る。さらに、Bの突き抜けが大きい場合にはパンチスル
ーが生じる。このようにBの突き抜けはトランジスタ動
作に重大な悪影響を与える。
【0004】このため、従来は、Bの突き抜けを防止す
るため、B原子のイオン注入時の注入エネルギーや注入
量を調節したり、ゲート絶縁膜の膜厚や膜質を調整した
りしている。
るため、B原子のイオン注入時の注入エネルギーや注入
量を調節したり、ゲート絶縁膜の膜厚や膜質を調整した
りしている。
【0005】
【発明が解決しようとする課題】しかしながら、微細化
に伴いゲート絶縁膜が薄膜化され、ゲート絶縁膜として
従来から用いられているシリコン熱酸化膜では、Bの突
き抜けを防止する能力が不十分となっている。そこで、
近年、シリコン窒化酸化膜という新しいゲート絶縁膜が
開発されている。シリコン窒化酸化膜の形成方法として
は、シリコン基板に酸素や水蒸気雰囲気で熱酸化膜を形
成し、その後NH3 雰囲気で上記酸化膜の一部分を熱窒
化する方法を用いることができる。また、亜酸化窒素
(N2 O)を用いてシリコン基板上に直接シリコン窒化
膜を形成する方法や、熱酸化法による酸化膜形成後、亜
酸化窒素で当該膜を一部窒化する方法もある。しかし、
いずれの形成方法においてもシリコン窒化酸化膜はシリ
コン熱酸化膜に比べ、製造工程が複雑になるという問題
がある。
に伴いゲート絶縁膜が薄膜化され、ゲート絶縁膜として
従来から用いられているシリコン熱酸化膜では、Bの突
き抜けを防止する能力が不十分となっている。そこで、
近年、シリコン窒化酸化膜という新しいゲート絶縁膜が
開発されている。シリコン窒化酸化膜の形成方法として
は、シリコン基板に酸素や水蒸気雰囲気で熱酸化膜を形
成し、その後NH3 雰囲気で上記酸化膜の一部分を熱窒
化する方法を用いることができる。また、亜酸化窒素
(N2 O)を用いてシリコン基板上に直接シリコン窒化
膜を形成する方法や、熱酸化法による酸化膜形成後、亜
酸化窒素で当該膜を一部窒化する方法もある。しかし、
いずれの形成方法においてもシリコン窒化酸化膜はシリ
コン熱酸化膜に比べ、製造工程が複雑になるという問題
がある。
【0006】本発明は上記問題に鑑みてなされたもの
で、p+ 型シリコンゲート電極を有する電界効果トラン
ジスタにおいて、ゲート絶縁膜に依存せずにp型不純物
の突き抜けを防止することを目的とする。
で、p+ 型シリコンゲート電極を有する電界効果トラン
ジスタにおいて、ゲート絶縁膜に依存せずにp型不純物
の突き抜けを防止することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明においては、半導体基板(1
1)表面に形成されたゲート絶縁膜(13)を介し、p
型不純物を含むp+ 型シリコン膜のゲート電極(15)
が形成された絶縁ゲート型電界効果トランジスタにおい
て、前記p+ 型シリコン膜のゲート電極中に、前記p型
不純物の前記ゲート絶縁膜への拡散抑制用の炭素が含ま
れていることを特徴としている。
め、請求項1に記載の発明においては、半導体基板(1
1)表面に形成されたゲート絶縁膜(13)を介し、p
型不純物を含むp+ 型シリコン膜のゲート電極(15)
が形成された絶縁ゲート型電界効果トランジスタにおい
て、前記p+ 型シリコン膜のゲート電極中に、前記p型
不純物の前記ゲート絶縁膜への拡散抑制用の炭素が含ま
れていることを特徴としている。
【0008】請求項2に記載の発明では、請求項1に記
載の絶縁ゲート型電界効果トランジスタにおいて、前記
炭素は、前記p+ 型シリコン膜のゲート電極中の平均濃
度として約1×1020/cm2 以上含まれていることを
特徴としている。請求項3に記載の発明においては、半
導体基板(11)表面に形成されたゲート絶縁膜(1
3)上にシリコン膜(14)を堆積する工程と、前記シ
リコン膜にp型不純物をイオン注入する工程と、前記シ
リコン膜を選択的に除去してゲート電極(15)を形成
する工程とを備えてp+ 型シリコン膜のゲート電極を有
する絶縁ゲート型電界効果トランジスタを製造する方法
において、前記シリコン膜に注入されたp型不純物が熱
処理により拡散する前の段階で、前記シリコン膜に炭素
原子または炭素を含む化合物をイオン注入する工程を有
する絶縁ゲート型電界効果トランジスタの製造方法を特
徴としている。
載の絶縁ゲート型電界効果トランジスタにおいて、前記
炭素は、前記p+ 型シリコン膜のゲート電極中の平均濃
度として約1×1020/cm2 以上含まれていることを
特徴としている。請求項3に記載の発明においては、半
導体基板(11)表面に形成されたゲート絶縁膜(1
3)上にシリコン膜(14)を堆積する工程と、前記シ
リコン膜にp型不純物をイオン注入する工程と、前記シ
リコン膜を選択的に除去してゲート電極(15)を形成
する工程とを備えてp+ 型シリコン膜のゲート電極を有
する絶縁ゲート型電界効果トランジスタを製造する方法
において、前記シリコン膜に注入されたp型不純物が熱
処理により拡散する前の段階で、前記シリコン膜に炭素
原子または炭素を含む化合物をイオン注入する工程を有
する絶縁ゲート型電界効果トランジスタの製造方法を特
徴としている。
【0009】請求項4に記載の発明では、請求項3に記
載の絶縁ゲート型電界効果トランジスタの製造方法にお
いて、前記p型不純物をイオン注入する工程の前に、前
記シリコン膜に炭素原子または炭素を含む化合物をイオ
ン注入する工程を行うことを特徴としている。請求項5
に記載の発明では、請求項3または4に記載の絶縁ゲー
ト型電界効果トランジスタの製造方法において、前記炭
素原子または炭素を含む化合物をイオン注入する工程
は、前記炭素原子または炭素を含む化合物を4×1015
/cm2以上の注入量でイオン注入する工程であること
を特徴としている。
載の絶縁ゲート型電界効果トランジスタの製造方法にお
いて、前記p型不純物をイオン注入する工程の前に、前
記シリコン膜に炭素原子または炭素を含む化合物をイオ
ン注入する工程を行うことを特徴としている。請求項5
に記載の発明では、請求項3または4に記載の絶縁ゲー
ト型電界効果トランジスタの製造方法において、前記炭
素原子または炭素を含む化合物をイオン注入する工程
は、前記炭素原子または炭素を含む化合物を4×1015
/cm2以上の注入量でイオン注入する工程であること
を特徴としている。
【0010】請求項6に記載の発明では、請求項3乃至
5のいずれか1つに記載の絶縁ゲート型電界効果トラン
ジスタの製造方法において、前記シリコン膜に炭素原子
または炭素を含む化合物をイオン注入する工程は、炭素
または炭素を含む化合物を前記p型不純物より前記シリ
コン膜中に深く注入する工程であることを特徴としてい
る。
5のいずれか1つに記載の絶縁ゲート型電界効果トラン
ジスタの製造方法において、前記シリコン膜に炭素原子
または炭素を含む化合物をイオン注入する工程は、炭素
または炭素を含む化合物を前記p型不純物より前記シリ
コン膜中に深く注入する工程であることを特徴としてい
る。
【0011】請求項7に記載の発明では、請求項6に記
載の絶縁ゲート型電界効果トランジスタの製造方法にお
いて、前記炭素原子または炭素を含む化合物の注入エネ
ルギーの方が前記p型不純物の注入エネルギーより大き
いことを特徴としている。なお、上記各手段のカッコ内
の符号は、後述する実施例記載の具体的手段との対応関
係を示すものである。
載の絶縁ゲート型電界効果トランジスタの製造方法にお
いて、前記炭素原子または炭素を含む化合物の注入エネ
ルギーの方が前記p型不純物の注入エネルギーより大き
いことを特徴としている。なお、上記各手段のカッコ内
の符号は、後述する実施例記載の具体的手段との対応関
係を示すものである。
【0012】
【発明の作用効果】請求項1、2に記載の発明によれ
ば、p+ 型シリコン膜のゲート電極中に炭素を含ませる
ことにより、p型不純物がゲート絶縁膜へ拡散する、p
型不純物の突き抜けを防止することができ、しきい値電
圧の変動等をなくしてトランジスタを所望の状態にて正
常に動作させることができる。
ば、p+ 型シリコン膜のゲート電極中に炭素を含ませる
ことにより、p型不純物がゲート絶縁膜へ拡散する、p
型不純物の突き抜けを防止することができ、しきい値電
圧の変動等をなくしてトランジスタを所望の状態にて正
常に動作させることができる。
【0013】請求項3乃至7に記載の発明によれば、シ
リコン膜に注入されたp型不純物が熱処理により拡散す
る前の段階で、シリコン膜に炭素原子または炭素を含む
化合物をイオン注入するようにしている。従って、p型
不純物の拡散時にゲート絶縁膜へ拡散するのを抑制する
ことができ、これによりしきい値電圧の変動等がないト
ランジスタを製造することができる。
リコン膜に注入されたp型不純物が熱処理により拡散す
る前の段階で、シリコン膜に炭素原子または炭素を含む
化合物をイオン注入するようにしている。従って、p型
不純物の拡散時にゲート絶縁膜へ拡散するのを抑制する
ことができ、これによりしきい値電圧の変動等がないト
ランジスタを製造することができる。
【0014】特に、請求項4に記載の発明によれば、p
型不純物をイオン注入する工程の前に、シリコン膜に炭
素原子または炭素を含む化合物をイオン注入するように
しているから、その炭素原子または炭素を含む化合物に
てシリコン膜をアモルファス化し、これにより後に注入
されたp型不純物のチャネリングが防止でき、p型不純
物をシリコン膜中に浅く導入することができ、従ってp
型不純物のゲート絶縁膜への拡散抑制効果を高めること
ができる。
型不純物をイオン注入する工程の前に、シリコン膜に炭
素原子または炭素を含む化合物をイオン注入するように
しているから、その炭素原子または炭素を含む化合物に
てシリコン膜をアモルファス化し、これにより後に注入
されたp型不純物のチャネリングが防止でき、p型不純
物をシリコン膜中に浅く導入することができ、従ってp
型不純物のゲート絶縁膜への拡散抑制効果を高めること
ができる。
【0015】また、請求項6、7に記載の発明によれ
ば、炭素または炭素を含む化合物をp型不純物よりシリ
コン膜中に深く注入するようにしている。従って、この
ことによってもp型不純物のゲート絶縁膜への拡散抑制
効果を高めることができる。
ば、炭素または炭素を含む化合物をp型不純物よりシリ
コン膜中に深く注入するようにしている。従って、この
ことによってもp型不純物のゲート絶縁膜への拡散抑制
効果を高めることができる。
【0016】
【実施例】以下、本発明を図に示す実施例について説明
する。図1(A)乃至(D)に、本実施例に係るp+ 型
ポリシリコンゲート電極を有する電界効果トランジスタ
の製造工程を示す。まず、図1(A)の工程において、
半導体基板11の表面部を選択的に酸化してフィールド
絶縁膜(LOCOS酸化膜)12を形成し、半導体基板
11の表面を全面的に酸化してゲート酸化膜(シリコン
熱酸化膜)13を100Å形成し、その後、CVD(化
学気相成長)法によりノンドープのポリシリコン膜14
を3700Å堆積する。
する。図1(A)乃至(D)に、本実施例に係るp+ 型
ポリシリコンゲート電極を有する電界効果トランジスタ
の製造工程を示す。まず、図1(A)の工程において、
半導体基板11の表面部を選択的に酸化してフィールド
絶縁膜(LOCOS酸化膜)12を形成し、半導体基板
11の表面を全面的に酸化してゲート酸化膜(シリコン
熱酸化膜)13を100Å形成し、その後、CVD(化
学気相成長)法によりノンドープのポリシリコン膜14
を3700Å堆積する。
【0017】次に、図1(B)の工程において、ポリシ
リコン膜14上から炭素C+ を注入エネルギー85Ke
V、総注入量4×1015/cm2 でイオン注入する。引
き続き、図1(C)の工程において、ポリシリコン膜1
4上からボロンイオンB+ を注入エネルギー20Ke
V、総注入量1×1016/cm2 、注入角(TILT)
60°でイオン注入し、その後、このポリシリコン膜1
4を選択的にエッチング(パターニング)してゲート電
極15を形成する。
リコン膜14上から炭素C+ を注入エネルギー85Ke
V、総注入量4×1015/cm2 でイオン注入する。引
き続き、図1(C)の工程において、ポリシリコン膜1
4上からボロンイオンB+ を注入エネルギー20Ke
V、総注入量1×1016/cm2 、注入角(TILT)
60°でイオン注入し、その後、このポリシリコン膜1
4を選択的にエッチング(パターニング)してゲート電
極15を形成する。
【0018】さらに、p型不純物(例えばB)を半導体
基板11の表面部にゲート電極15をマスクとしてイオ
ン注入し、低濃度ソース・ドレイン領域16を形成す
る。次に、図1(D)の工程において、ゲート電極15
の側面に周知の方法によりサイドウォール17を形成
し、その後、ゲート電極15及びサイドウォール17を
マスクとしてp型不純物(例えばB)をイオン注入する
ことによりソース・ドレイン領域18を形成する。
基板11の表面部にゲート電極15をマスクとしてイオ
ン注入し、低濃度ソース・ドレイン領域16を形成す
る。次に、図1(D)の工程において、ゲート電極15
の側面に周知の方法によりサイドウォール17を形成
し、その後、ゲート電極15及びサイドウォール17を
マスクとしてp型不純物(例えばB)をイオン注入する
ことによりソース・ドレイン領域18を形成する。
【0019】その後は通常のMOSFETの製造工程に
より、全面に層間絶縁膜が形成されるとともに、コンタ
クトホールを形成して、ソース・ドレイン、ゲート用の
電極配線が形成され、p+ ポリシリコンゲート電極を有
するpチャネル絶縁ゲート型電界効果トランジスタが完
成される。なお、これらの工程、すなわち図1(D)よ
り後の工程において、ソース・ドレインの活性化、層間
絶縁膜のリフロー時に行われる熱処理によってイオン注
入により導入された不純物は電気的に活性化される。
より、全面に層間絶縁膜が形成されるとともに、コンタ
クトホールを形成して、ソース・ドレイン、ゲート用の
電極配線が形成され、p+ ポリシリコンゲート電極を有
するpチャネル絶縁ゲート型電界効果トランジスタが完
成される。なお、これらの工程、すなわち図1(D)よ
り後の工程において、ソース・ドレインの活性化、層間
絶縁膜のリフロー時に行われる熱処理によってイオン注
入により導入された不純物は電気的に活性化される。
【0020】ここで、p+ 型ポリシリコン膜のゲート電
極中に含まれる炭素によりBの突き抜けが防止されるこ
との実験結果について説明する。実験試料は以下の手順
に従って作製した。 比抵抗約7Ωcmのp型Si基板上にゲート酸化膜を
約110Å形成する。 ゲート酸化膜上にノンドープのポリシリコン膜を約3
700Å堆積する。
極中に含まれる炭素によりBの突き抜けが防止されるこ
との実験結果について説明する。実験試料は以下の手順
に従って作製した。 比抵抗約7Ωcmのp型Si基板上にゲート酸化膜を
約110Å形成する。 ゲート酸化膜上にノンドープのポリシリコン膜を約3
700Å堆積する。
【0021】ポリシリコン膜上から炭素C+ を注入エ
ネルギー85KeV、総注入量4×1015/cm2 でイ
オン注入する。 引き続き、ポリシリコン膜上からボロンイオンB+ を
注入エネルギー20KeV、総注入量1×1016/cm
2 、注入角60°でイオン注入する。 875℃、14分のWet酸化でポリシリコン膜上に
酸化膜を500Å形成する。
ネルギー85KeV、総注入量4×1015/cm2 でイ
オン注入する。 引き続き、ポリシリコン膜上からボロンイオンB+ を
注入エネルギー20KeV、総注入量1×1016/cm
2 、注入角60°でイオン注入する。 875℃、14分のWet酸化でポリシリコン膜上に
酸化膜を500Å形成する。
【0022】930℃、20分と900℃、20分の
窒素雰囲気での熱処理を行う。 ポリシリコン膜をエッチングし、ゲート電極を作製す
る。 この試料aの容量ー電圧(CV)特性を測定した結果を
図2に示す。なお、この図2中における試料bは上記製
作手順において炭素をイオン注入しなかったものを示
し、試料cはリンをドープしたn+ 型ポリシリコンゲー
ト電極を持った試料を示す。
窒素雰囲気での熱処理を行う。 ポリシリコン膜をエッチングし、ゲート電極を作製す
る。 この試料aの容量ー電圧(CV)特性を測定した結果を
図2に示す。なお、この図2中における試料bは上記製
作手順において炭素をイオン注入しなかったものを示
し、試料cはリンをドープしたn+ 型ポリシリコンゲー
ト電極を持った試料を示す。
【0023】試料cは、ポリシリコン膜からの不純物の
突き抜けが全くないので、試料cと同一の形のCVカー
ブになれば、p+ 型ポリシリコンゲート電極を持つ試料
でBが突き抜けていないといえる。但し、n+ 型ポリシ
リコンゲート電極とp+ 型ポリシリコンではp型Si基
板に対する仕事関数差が違うので、CVカーブ自体はx
軸(ゲート電圧軸)方向にずれる。
突き抜けが全くないので、試料cと同一の形のCVカー
ブになれば、p+ 型ポリシリコンゲート電極を持つ試料
でBが突き抜けていないといえる。但し、n+ 型ポリシ
リコンゲート電極とp+ 型ポリシリコンではp型Si基
板に対する仕事関数差が違うので、CVカーブ自体はx
軸(ゲート電圧軸)方向にずれる。
【0024】図2に示す実験結果において、それぞれの
試料を比較すると、試料bでは試料cに対してCVカー
ブが緩やかになっている。これは、p+ 型ポリシリコン
ゲート電極からのBの突き抜けがあることを示してい
る。しかし、試料aのCVカーブの形は、ほぼ試料cと
同一であり、Bの突き抜けがないことを示している。す
なわち、p+ 型ポリシリコンゲート電極中に導入された
炭素により、Bの突き抜けが防止されていることが分か
る。
試料を比較すると、試料bでは試料cに対してCVカー
ブが緩やかになっている。これは、p+ 型ポリシリコン
ゲート電極からのBの突き抜けがあることを示してい
る。しかし、試料aのCVカーブの形は、ほぼ試料cと
同一であり、Bの突き抜けがないことを示している。す
なわち、p+ 型ポリシリコンゲート電極中に導入された
炭素により、Bの突き抜けが防止されていることが分か
る。
【0025】なお、炭素のイオン注入時のエネルギーや
総注入量は、ゲート絶縁膜の膜厚やBのイオン注入条件
(注入エネルギー、総注入量、注入角など)、さらには
ポリシリコン膜堆積後の種々の熱履歴により変化する
が、炭素のイオン注入量が多いはど上記のBの突き抜け
防止効果は大きいので、炭素のイオン注入量は4×10
15/cm2 以上、好ましくは4×1015/cm2 〜10
×1015/cm2 の範囲がよい。なお、炭素のイオン注
入量を4×1015/cm2 とした場合には、p+型ポリ
シリコンゲート電極中にある炭素の平均濃度は約1×1
020/cm2 となる。従って、それ以上の濃度とするこ
とによりBの突き抜け防止効果を得ることができる。
総注入量は、ゲート絶縁膜の膜厚やBのイオン注入条件
(注入エネルギー、総注入量、注入角など)、さらには
ポリシリコン膜堆積後の種々の熱履歴により変化する
が、炭素のイオン注入量が多いはど上記のBの突き抜け
防止効果は大きいので、炭素のイオン注入量は4×10
15/cm2 以上、好ましくは4×1015/cm2 〜10
×1015/cm2 の範囲がよい。なお、炭素のイオン注
入量を4×1015/cm2 とした場合には、p+型ポリ
シリコンゲート電極中にある炭素の平均濃度は約1×1
020/cm2 となる。従って、それ以上の濃度とするこ
とによりBの突き抜け防止効果を得ることができる。
【0026】また、炭素C+ の注入エネルギーをボロン
イオンB+ の注入エネルギーより大きくしているから、
ポリシリコン膜中に炭素をBより深く形成できる。従っ
て、その後の熱処理時にBが拡散する場合、炭素により
その拡散が抑制されるため、従来問題となっていたBの
突き抜けを防止することができる。さらに、ポリシリコ
ン膜中に先に炭素C+ をイオン注入することにより、ポ
リシリコン膜をアモルファス化する。従って、この後に
ボロンイオンB+ をイオン注入すると注入原子のチャネ
リングが防止でき、ポリシリコン膜中へのBの導入を浅
くする。このことと上記炭素による拡散抑制によりBの
突き抜けをより効果的に防止することができる。
イオンB+ の注入エネルギーより大きくしているから、
ポリシリコン膜中に炭素をBより深く形成できる。従っ
て、その後の熱処理時にBが拡散する場合、炭素により
その拡散が抑制されるため、従来問題となっていたBの
突き抜けを防止することができる。さらに、ポリシリコ
ン膜中に先に炭素C+ をイオン注入することにより、ポ
リシリコン膜をアモルファス化する。従って、この後に
ボロンイオンB+ をイオン注入すると注入原子のチャネ
リングが防止でき、ポリシリコン膜中へのBの導入を浅
くする。このことと上記炭素による拡散抑制によりBの
突き抜けをより効果的に防止することができる。
【0027】なお、ポリシリコン膜にイオン注入するp
型不純物としては、B以外にBF2を用いることができ
る。また、Bの突き抜け抑制のために、炭素原子以外
に、炭素を含む化合物をポリシリコン膜にイオン注入す
るようにしてもよい。さらに、ポリシリコン膜に炭素原
子または炭素を含む化合物をイオン注入する工程と、p
型不純物をイオン注入する工程とは、上記実施例に示し
たように、前者の方を先にするのが好ましいが、逆の順
序としても、炭素または炭素を含む化合物をp型不純物
よりシリコン膜中に深く注入することにより、p型不純
物のゲート絶縁膜への拡散抑制効果を生じることができ
る。
型不純物としては、B以外にBF2を用いることができ
る。また、Bの突き抜け抑制のために、炭素原子以外
に、炭素を含む化合物をポリシリコン膜にイオン注入す
るようにしてもよい。さらに、ポリシリコン膜に炭素原
子または炭素を含む化合物をイオン注入する工程と、p
型不純物をイオン注入する工程とは、上記実施例に示し
たように、前者の方を先にするのが好ましいが、逆の順
序としても、炭素または炭素を含む化合物をp型不純物
よりシリコン膜中に深く注入することにより、p型不純
物のゲート絶縁膜への拡散抑制効果を生じることができ
る。
【0028】なお、特許請求の範囲に記載されているシ
リコン膜とは、上記実施例で示したポリシリコン膜以外
に、アモルファスシリコン膜、ポリシリコンとアモルフ
ァスシリコンが混在する膜、あるいは単結晶シリコン膜
を示している。
リコン膜とは、上記実施例で示したポリシリコン膜以外
に、アモルファスシリコン膜、ポリシリコンとアモルフ
ァスシリコンが混在する膜、あるいは単結晶シリコン膜
を示している。
【図1】本発明の一実施例を示す工程図である。
【図2】Bの突き抜け効果を確認するための実験結果を
示すグラフである。
示すグラフである。
11…半導体基板、12…フィールド絶縁膜、13…ゲ
ート酸化膜、14…ポリシリコン膜、15…ゲート電
極、17…サイドウォール、18…ソース・ドレイン領
域。
ート酸化膜、14…ポリシリコン膜、15…ゲート電
極、17…サイドウォール、18…ソース・ドレイン領
域。
Claims (7)
- 【請求項1】 半導体基板表面に形成されたゲート絶縁
膜を介し、p型不純物を含むp+ 型シリコン膜のゲート
電極が形成された絶縁ゲート型電界効果トランジスタに
おいて、 前記p+ 型シリコン膜のゲート電極中に、前記p型不純
物の前記ゲート絶縁膜への拡散抑制用の炭素が含まれて
いることを特徴とする絶縁ゲート型電界効果トランジス
タ。 - 【請求項2】 前記炭素は、前記p+ 型シリコン膜のゲ
ート電極中の平均濃度として約1×1020/cm2 以上
含まれていることを特徴とする請求項1に記載の絶縁ゲ
ート型電界効果トランジスタ。 - 【請求項3】 半導体基板表面に形成されたゲート絶縁
膜上にシリコン膜を堆積する工程と、 前記シリコン膜にp型不純物をイオン注入する工程と、 前記シリコン膜を選択的に除去してゲート電極を形成す
る工程とを備えてp+ 型シリコン膜のゲート電極を有す
る絶縁ゲート型電界効果トランジスタを製造する方法に
おいて、 前記シリコン膜に注入されたp型不純物が熱処理により
拡散する前の段階で、前記シリコン膜に炭素原子または
炭素を含む化合物をイオン注入する工程を有することを
特徴とする絶縁ゲート型電界効果トランジスタの製造方
法。 - 【請求項4】 前記p型不純物をイオン注入する工程の
前に、前記シリコン膜に炭素原子または炭素を含む化合
物をイオン注入する工程を行うことを特徴とする請求項
3に記載の絶縁ゲート型電界効果トランジスタの製造方
法。 - 【請求項5】 前記炭素原子または炭素を含む化合物を
イオン注入する工程は、前記炭素原子または炭素を含む
化合物を4×1015/cm2 以上の注入量でイオン注入
する工程であることを特徴とする請求項3または4に記
載の絶縁ゲート型電界効果トランジスタの製造方法。 - 【請求項6】 前記シリコン膜に炭素原子または炭素を
含む化合物をイオン注入する工程は、炭素または炭素を
含む化合物を前記p型不純物より前記シリコン膜中に深
く注入する工程であることを特徴とする請求項3乃至5
のいずれか1つに記載の絶縁ゲート型電界効果トランジ
スタの製造方法。 - 【請求項7】 前記炭素原子または炭素を含む化合物の
注入エネルギーの方が前記p型不純物の注入エネルギー
より大きいことを特徴とする請求項6に記載の絶縁ゲー
ト型電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6750295A JPH08264774A (ja) | 1995-03-27 | 1995-03-27 | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6750295A JPH08264774A (ja) | 1995-03-27 | 1995-03-27 | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08264774A true JPH08264774A (ja) | 1996-10-11 |
Family
ID=13346837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6750295A Pending JPH08264774A (ja) | 1995-03-27 | 1995-03-27 | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08264774A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980071448A (ko) * | 1997-02-26 | 1998-10-26 | 가나이 츠토무 | 반도체웨이퍼, 반도체웨이퍼의 제조방법, 반도체장치 및 반도체 장치의 제조방법 |
KR20010087474A (ko) * | 1999-12-31 | 2001-09-21 | 황인길 | 반도체 소자의 얇은 접합 형성 방법 |
JP2006351626A (ja) * | 2005-06-13 | 2006-12-28 | Toshiba Corp | 半導体装置およびその製造方法 |
CN103107092A (zh) * | 2011-10-13 | 2013-05-15 | 国际商业机器公司 | 用于重置栅极晶体管中功函数调节的碳注入 |
US8692372B2 (en) | 2009-08-28 | 2014-04-08 | Samsung Electronics Co., Ltd. | Semiconductor device having impurity doped polycrystalline layer including impurity diffusion prevention layer and dynamic random memory device including the semiconductor device |
US9202813B2 (en) | 2010-07-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
-
1995
- 1995-03-27 JP JP6750295A patent/JPH08264774A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980071448A (ko) * | 1997-02-26 | 1998-10-26 | 가나이 츠토무 | 반도체웨이퍼, 반도체웨이퍼의 제조방법, 반도체장치 및 반도체 장치의 제조방법 |
KR20010087474A (ko) * | 1999-12-31 | 2001-09-21 | 황인길 | 반도체 소자의 얇은 접합 형성 방법 |
JP2006351626A (ja) * | 2005-06-13 | 2006-12-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4703277B2 (ja) * | 2005-06-13 | 2011-06-15 | 株式会社東芝 | 半導体装置の製造方法 |
US8692372B2 (en) | 2009-08-28 | 2014-04-08 | Samsung Electronics Co., Ltd. | Semiconductor device having impurity doped polycrystalline layer including impurity diffusion prevention layer and dynamic random memory device including the semiconductor device |
US9202813B2 (en) | 2010-07-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
US9349821B2 (en) | 2010-07-02 | 2016-05-24 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
US10685959B2 (en) | 2010-07-02 | 2020-06-16 | Samsung Electronics Co., Ltd. | Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure |
CN103107092A (zh) * | 2011-10-13 | 2013-05-15 | 国际商业机器公司 | 用于重置栅极晶体管中功函数调节的碳注入 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
US6436747B1 (en) | Method of fabricating semiconductor device | |
US6828185B2 (en) | CMOS of semiconductor device and method for manufacturing the same | |
US6027977A (en) | Method of fabricating semiconductor device with MIS structure | |
JP2000269492A (ja) | 半導体装置の製造方法 | |
JP2004014875A (ja) | 半導体装置及びその製造方法 | |
US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
JPH08264774A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
US5882962A (en) | Method of fabricating MOS transistor having a P+ -polysilicon gate | |
TW457517B (en) | Semiconductor device and method of making there of | |
JP2006156954A (ja) | 半導体装置の製造方法 | |
KR100307982B1 (ko) | 반도체장치및그의제조방법 | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
KR100603510B1 (ko) | 반도체 소자의 제조 방법 | |
US6709959B2 (en) | Semiconductor device having a shallow junction and a fabrication process thereof | |
JPH0982812A (ja) | 半導体装置の製造方法 | |
JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
JP3371600B2 (ja) | Misトランジスタの製造方法 | |
JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
KR100256528B1 (ko) | 반도체 장치 제조방법 | |
JP3050190B2 (ja) | 半導体装置の製造方法 | |
JPH07122746A (ja) | 半導体装置とその製造方法 | |
KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
JP2748854B2 (ja) | 半導体装置の製造方法 | |
JPH0644559B2 (ja) | 半導体集積回路の製造方法 |