KR101541529B1 - 그래핀 소자 및 그의 제조방법 - Google Patents

그래핀 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101541529B1
KR101541529B1 KR1020130020594A KR20130020594A KR101541529B1 KR 101541529 B1 KR101541529 B1 KR 101541529B1 KR 1020130020594 A KR1020130020594 A KR 1020130020594A KR 20130020594 A KR20130020594 A KR 20130020594A KR 101541529 B1 KR101541529 B1 KR 101541529B1
Authority
KR
South Korea
Prior art keywords
charge
effect transistor
field effect
layer
graphene
Prior art date
Application number
KR1020130020594A
Other languages
English (en)
Other versions
KR20140106263A (ko
Inventor
박윤
김영덕
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020130020594A priority Critical patent/KR101541529B1/ko
Publication of KR20140106263A publication Critical patent/KR20140106263A/ko
Application granted granted Critical
Publication of KR101541529B1 publication Critical patent/KR101541529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

그래핀(graphene) 전계효과트랜지스터(field-effect transistor)에서의 P-N 접합 유동성을 높이고, 도핑 효과를 극대화하기 위한 그래핀 소자 및 그의 제조방법이 개시된다. 이를 위해 본 발명은 그래핀 전계효과트랜지스터에 소정의 위치로 광원을 입사시켜 상기 그래핀 전계효과트랜지스터의 하부에 형성된 게이트 산화물의 전하 트랩 사이트에 갇힌 전하량을 조절하는 그래핀 소자가 제공된다.

Description

그래핀 소자 및 그의 제조방법{GRAPHENE DEVICE AND MANUFACTURING MEHTOD OF THEREOF}
본 발명은 그래핀 소자 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 그래핀(graphene) 전계효과트랜지스터(field-effect transistor)에서의 p-n 접합 유동성을 높이고, 도핑 효과를 극대화하기 위한 그래핀 소자 및 그의 제조방법에 관한 것이다.
일반적으로, 그래핀(graphene)은 탄소 원자 한층으로 이루어진 2차원 구조 물질로서 독특한 분자 구조 결합에 의해 선형 에너지 분산 관계(dispersion relation)를 가지고 있으며, 밴드 갭이 존재하지 않는 매우 독특한 에너지 밴드 구조를 가지고 있다. 이러한 그래핀의 charge carrier concentration 및 전하 수송 입자 타입은 전계에 의해 결정된다.
특히, 그래핀을 반도체 소자(또는 '그래핀 소자'라 지칭하기도 함)에 적용한 것을 그래핀 전계효과트랜지스터라 지칭한다. 상기 그래핀 전계효과트랜지스터에서 형성된 p-n 접합은 그래핀 채널에서 서로 다른 전하 수송 입자를 가질때 나타나며, 그래핀에서의 p-n 접합 형성 방법은 화학적 도핑 방법 이나 국소 게이트를 이용한 전계를 인가하는 방법을 사용하였다.
상기 화학적 도핑 방법을 적용한 예는 2012년 06월 20일자로 공개된 한국공개특허 제0064980호에서 질소가 도핑된 그래핀의 제조 방법 및 이에 의하여 제조되는 질소가 도핑된 그래핀이 개시되었다. 그러나, 상기 공개특허는 화학적 도핑 방법을 적용하고 있기 때문에 그래핀에 인가된 도핑 정도와 공간적 도핑 변화를 줄 수 없는 문제점이 있었다.
반면, 상기 국소 게이트를 적용한 예는 2012년 08월 03일자로 공개된 한국공개특허 제0086618호에서 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법이 개시되었다.
그러나, 상기 공개특허는 그래핀에 다양한 모양의 도핑 효과를 주기 위하여 게이트에 전압을 반드시 인가해야 하는 점과 게이트를 패턴화한 후 도핑 모양을 변화 시킬 수 없으며, 그래핀 전계효과트렌지스터 제작 이후 추가 제작 공정이 필수적으로 수행되어야만 하는 문제점이 있었다.
1. 한국공개특허 : 10-2012-0064980, 공개일자 : 2012년 06월 20일, 발명의 명칭 : 질소가 도핑된 그래핀의 제조 방법 및 이에 의하여 제조되는 질소가 도핑된 그래핀. 2. 한국공개특허 : 10-2012-0086618, 공개일자 : 2012년 08월 03일, 발명의 명칭 : 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법. 3. 한국특허등록 : 10-0858085, 등록일자 : 2008년 09월 04일, 발명의 명칭 : 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 광학을 이용한 게이트 산화물의 전하 트랩 사이트에 갇힌 전하량 조절을 통하여 그래핀 전계효과트렌지스터에서 도핑 효과를 조절하며 공간적으로 위치 조절가능한 다양한 p-n 접합들을 형성할 수 있도록 하는 그래핀 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 기능을 수행하기 위한, 본 발명의 특징은 다음과 같다.
본 발명의 일 태양에 따르면, 그래핀 전계효과트랜지스터에 소정의 위치로 광원을 입사시켜 상기 그래핀 전계효과트랜지스터의 하부에 형성된 게이트 산화물의 전하 트랩 사이트에 갇힌 전하량을 조절하는 그래핀 소자가 제공된다.
여기서, 본 발명의 일 태양에 따른 상기 그래핀 소자는 상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터에서 공간적으로 변형된 p-n 접합을 이룰 수 있다.
또한, 본 발명의 일 태양에 따른 상기 게이트 산화물은 절연 물질로 이루어진 절연층 구조를 가질 수 있으며, 이때의 절연 물질은, SiO2, SiNx, Al2O3, HfO2, Organic layer 및 Polymer 중 어느 하나의 물질인 것이 바람직하다.
또한, 본 발명의 다른 일 태양에 따르면, 그래핀 전계효과트랜지스터로 이루어진 그래핀 소자로서, 기판층; 상기 기판층의 상부에 형성되어 내부에 전하 트랩 사이트를 구비하는 게이트 산화물층; 상기 게이트 산화물층의 상부에 형성되는 그래핀 전계효과트랜지스터층; 및 상기 그래핀 전계효과트랜지스터층의 상부에 형성되는 복수개의 전극층;을 포함하고, 상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트에 갇힌 전하량을 조절하는 그래핀 소자가 제공된다.
여기서, 본 발명의 다른 일 태양에 따른 상기 그래핀 소자는 상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터에서 공간적으로 변형된 p-n 접합을 이룰 수 있다.
또한, 본 발명의 다른 일 태양에 따른 상기 게이트 산화물은 절연 물질로 이루어진 절연층일 수 있으며, 이럴 경우 상기 절연 물질은, SiO2, SiNx, Al2O3, HfO2, Organic layer 및 Polymer 중 어느 하나의 물질인 것이 바람직하다.
또한, 본 발명의 다른 일 태양에 따른 상기 기판은 Si 물질로 이루어진 것이 바람직하다. 그러나, 이에 한정되지 않고 Si, GaAs, ITO와 같은 반도체 물질이거나 금속 물질로도 대체될 수 있다.
또한, 본 발명의 또 다른 일 태양에 따르면, (a) 기판층의 상부에 게이트 산화물층을 적층하는 단계; (b) 상기 적층된 게이트 산화물층의 상부에 그래핀 전계효과트랜지스터층을 패터닝하여 적층하는 단계; (c) 상기 패터닝된 그래핀 전계효과트랜지스터층의 상부에 복수개의 전극층을 적층하는 단계; 및 (d) 상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트에 갇힌 전하량을 조절하는 단계를 포함하는 그래핀 소자의 제조방법이 제공된다.
여기서, 본 발명의 또 다른 일 태양에 따른 상기 (d) 단계는 상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터에서 공간적으로 변형된 p-n 접합을 이룰 수 있다.
또한, 본 발명의 또 다른 일 태양에 따른 상기 (a) 단계는 절연 물질로 이루어진 상기 게이트 산화물층을 상기 기판층의 상부에 적층하여 이루어지며, 이때, SiO2로 된 상기 절연 물질을 상기 게이트 산화물층으로 적용하는 것이 바람직하며, 또, Si 물질로 된 상기 기판층을 사용하는 것이 바람직하다.
이상과 같이, 종래에는 그래핀 전계효과트랜지스테에서 p-n 접합을 형성하기 위한 도핑 정도와 물리적인 p-n 접합의 크기 조절이 불가능 하였고, 그래핀 전계효과트렌지스터에 추가적인 제작 공정 및 구조물이 반드시 필요 하였지만, 본 발명은 추가적인 제작 공정 및 구조물 없이 광학적 방법을 이용하여 원하는 위치에 원하는 만큼의 도핑 효과를 그래핀 전계효과트랜지스터에 줄 수 있는 효과가 있다. 게다가, 본 발명은 이후에도 자유롭게 p-n 접합을 변형시킬 수 있으며, 비 접촉의 장점을 갖는 효과가 있다.
이로 인하여, 본 발명은 광학적 방법으로 형성된 다양한 모양 및 크기의 그래핀 p-n 접합들은 고효율 photodetector나 원자 두께의 태양 전지 등과 같은 응용소자로도 사용 가능한 효과가 있다.
아울러, 본 발명은 그래핀 전계효과트랜지스터의 전계에 대한 민감성으로 부터 광원을 통한 p-n 접합 형성은 광원을 제거한 후에도 안정적으로 유지될 수 있어 광학적 비휘발성 메모리 소자 및 논리 소자로서 구현이 가능한 효과가 있다. 이와 같이 본 발명은 태양 전지, 디스플레이 소자 및 비휘발성 메모리 소자 등에 적용 할 수 있는 것이다.
도 1은 본 발명의 제1 실시예에 따른 그래핀 소자(100)를 예시적으로 나타낸 도면이다.
도 2는 본 발명의 제2 실시예에 따른 그래핀 소자(200)를 예시적으로 나타낸 도면이다.
도 3은 본 발명의 제3 실시예에 따른 그래핀 소자의 제조방법(S100)을 예시적으로 나타낸 도면이다.
도 4 내지 도 9는 본 발명의 각 실시예에 다른 광원을 달리하여 입사된 그래핀 전계효과트랜지스터를 테스트한 결과를 나타낸 도면이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 그래핀 소자(100)를 예시적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 그래핀 소자(100)는 게이트 산화물(110)에 적층되는 그래핀 전계효과트랜지스터(120), 상기 그래핀 전계효과트랜지스터(120)의 상부에 접합되는 소스 전극(S) 및 드레인 전극(D)(130)를 포함한다.
상기 게이트 산화물(110)은 절연 물질로 된 절연층으로서, 바람직하게는 Si 및/또는 SiO2의 절연 물질일 수 있다. 그러나, 이에 한정되지 않고 Si 및/또는 SiO2 물질 대신, 예컨대 GaAs, ITO를 포함한 반도체 물질, 금속 물질, SiNx, Al2O3, HfO2, Organic layer 및 Polymer와 같은 절연 물질로도 대체될 수 있다. 이러한 게이트 산화물(110)은 전하 트랩 사이트(111, charge trap site)가 내부에 형성되어 있다.
이럴 경우, 본 발명에 따른 그래핀 소자(100)는 그래핀 전계효과트랜지스터(120)에 소정의 위치로 광원을 입사시켜 상기 게이트 산화물(110)에 구비된 전하 트랩 사이트(111)에 갇힌 전하량을 조절하게 된다(변화시킨다).
다시말해, 전하 트랩 사이트(111)에 갇힌 전하들은 게이트(G)에 의한 electric field, 열에너지 또는 광원 (photon)에 의해 게이트(G)나 채널로 이동된다. 이때, 전하 트랩 사이트(111)에 갇힌 전하들은 전계를 방출하며 이로인해 전계효과트렌지스터의 채널에서의 전하 수송에 영향을 줌으로써 전하량을 변화시킬 수 있게 된다.
변화된 전하 트랩 사이트(111)의 전하량은 입사되는 광자의 에너지 및 인텐시티 (intensity)와 입사 시간 그리고 게이트 산화물(110)에 가해진 게이트 전압에 의해 결정된다. 또한 공간적 전하 트랩 사이트(111)의 전하량 변화는 입사된 광원의 입사 지점 및 앞서 설명한 소정의 위치에 따라 결정된다.
따라서, 광원에 의한 전하 트랩 사이트(111)에서의 전하량 변화는 광자 에너지 및 세기에 의해 크게 영향을 받기 때문에 입사된 광원의 위치에 따라 도핑 효과를 조절 할 수 있게 되며, 더욱이 공간적으로 상이한 전하 트랩 사이트(111)의 전하량을 형성시킬 수 있다.
이때, 공간적으로 상이한 전하 트래 사이트(111)의 전하량은 그래핀 채널에 도핑 효과로 작용하므로 다양한 도핑 효과와 p-n 접합이 이루어질 수 있게 되는 것이다.
이와 같이, 광학적 방법으로 형성된 다양한 모양 및 크기의 그래핀 p-n 접합들은 고효율 photodetector나 원자 두께의 태양전지 등과 같은 응용 소자로 사용될 수 있다. 그래핀의 전계에 대한 민감성으로부터 광원에 p-n 접합 형성은 광원을 제거한 후에도 안정적으로 유지되므로 광학적 비휘발성 메모리 소자및 논리 소자로도 구현이 가능하다.
제2 실시예
도 2는 본 발명의 제2 실시예에 따른 그래핀 소자(200)를 예시적으로 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 그래핀 소자(200)는 기판층(210), 게이트 산화물층(220), 그래핀 전계효과트랜지스터층(230) 및 복수개의 전극층(240)을 포함한다.
먼저, 본 발명에 따른 기판층(210)은 게이트 전극(G)으로서 Si 물질로 제작된다. 그러나, Si 물질로 한정되지 않으며, 예를 들면, GaAs, ITO를 포함한 반도체 물질 또는 금속 물질로도 대체할 수 있다.
반면, 본 발명에 따른 게이트 산화물층(220)은 기판층(210)의 상부에 형성되어 절연 물질로 제작된다. 따라서 게이트 산화물층(220)을 절연층이라고도 명명한다. 이때, 상기 절연층으로 적합한 절연 물질로는 SiO2 물질로 제작되는 것이 바람직하다. 그러나, SiO2 물질로 한정되지 않고 다른 절연 물질로도 대체될 수 있다. 예를 들면, SiNx, Al2O3, HfO2, Organic layer 및 Polymer와 같은 물질로도 대체될 수 있다.
이러한 게이트 산화물층(220)은 defect나 impurity에 의해 내부에 전하 트랩 사이트(221, charge trap site)가 형성된다. 상기 전하 트랩 사이트(221)는 전하들을 가둘 수 있으며 갇힌 전하량에 비례하여 전계가 인가된다.
다음으로, 본 발명에 따른 그래핀 전계효과트랜지스터층(230)은 게이트 산화물층(220)의 상부에 형성되어 전하 캐리어가 전자(n-type)와 홀(p-type)로 나누어져 그 경계가 p-n 접합을 이룬다.
마지막으로, 본 발명에 따른 복수개의 전극층(240)은 그래핀 전계효과트랜지스터층(230)의 상부에 적층되는 드레인 전극(D)과 소스 전극(S)을 구비한다. 이러한 전극층(240)은 통상적으로 널리 알려진 전극이므로 그 설명은 생략하기로 한다.
이와 같이 구비되는 본 발명에 따른 그래핀 소자(200)는 복수개의 전극층(240) 사이로 그래핀 전계효과트랜지스터층(230)에 광원을 입사시키되, 위치를 달리하여 광원을 입사시킨다.
이럴 경우, 게이트 산화물층(220)에 형성된 전하 트랩 사이트(221)에 갇힌 전하들은 게이트(G)에 의한 전계와 앞서 설명한 바와 같이 광원(또는 열에너지)에 의해 전하량을 변화시킬 수 있게된다. 이로써, 상기와 같이 전하량의 조절에 의해서 그래핀 전계효과트랜지스터층(230)에서는 공간적으로 변형된 p-n 접합을 이룰 수 있게 된다.
이와는 달리, 기존에는 게이트의 전계와 열에너지에 의한 전하량의 변화는 매우 적었고, 채널 전체에 영향을 주기 때문에 공간적으로 도핑 효과의 조절이 불가능하였다.
그러나, 앞서 설명한 것 처럼 광자에 의한 전하량 변화는 광자 에너지 및 세기에 의해 크게 영향을 받으며 입사된 광원의 위치에 따라 도핑 효과를 조절 할 수 있으므로 공간적으로 상이한 전하 트랩 사이트(221)의 전하량을 형성시킬 수 있었다.
따라서, 공간적으로 상이한 전하 트랩 사이트(221)의 전하량은 그래핀 채널에 도핑 효과로 작용하게 되어 다양한 도핑 효과와 p-n 접합을 형성하게 되는 것이다. 이럴 경우, 본 실시예에서는 안정적이며 다양한 그래핀에서의 도핑 효과 및 공간적 분포를 추가 제작 공정 및 추가 패턴 구조물이 형성되지 않아도 되는 장점을 준다.
이와 같이, 광학적 방법으로 형성된 다양한 모양 및 크기의 그래핀 p-n 접합들은 고효율 photodetector나 원자 두께의 태양전지 등과 같은 응용 소자로 사용될 수 있다. 그래핀의 전계에 대한 민감성으로부터 광원에 p-n 접합 형성은 광원을 제거한 후에도 안정적으로 유지되므로 광학적 비휘발성 메모리 소자및 논리 소자로도 구현이 가능하다.
제3 실시예
도 3은 본 발명의 제3 실시예에 따른 그래핀 소자의 제조방법(S100)을 예시적으로 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 그래핀 소자의 제조방법은 도핑 효과와 P-N 물리적 접합의 크기를 자유롭게 조절하도록 하기 위하여 S110 단계 내지 S140 단계를 포함하여 이루어진다.
먼저, 본 발명에 따른 S110 단계에서는 기판층(210)의 상부에 게이트 산화물층(220)을 적층한다. 이때, 상기 기판층(210)은 Si 물질로 제작되는 반면 상기 게이트 산화물(220)은 SiO2 물질로 제작될 수 있다. 그러나, Si 물질 대신, 예컨대 GaAs, ITO를 포함한 반도체 물질 또는 금속 물질로도 제작될 수 있으며, 또 SiO2 물질 대신, 예컨대 SiNx, Al2O3, HfO2, Organic layer 및 Polymer와 같은 물질로도 제작될 수 있다.
이러한 게이트 산화물(220)은 내부에 전하들을 가둘 수 있는 전하 트랩 사이트(221)를 구비한다.
이후, 본 발명에 따른 S120 단계에서는 S110 단계에 의해 적층된 게이트 산화물층(220)의 상부에 그래핀 전계효과트랜지스터층(230)을 패터닝하여 적층한다. 상기 그래핀 전계효과트랜지스터층(230)은 전하 캐리어가 전자(n-type)와 홀(p-type)로 나누어져 그 경계가 p-n 접합을 이룬다.
이후, 본 발명에 따른 S130 단계에서는 S120 단계에 의해 패터닝된 그래핀 전계효과트랜지스터층(230)의 상부에 복수개의 전극층(240)을 적층한다. 이때, 복수개의 전극층(240)은 소스 전극(S)과 드레인 전극(D)으로 이루어진다.
이후, 본 발명에 따른 S140 단계에서는 S130 단계에 의해 적층된 복수개의 전극층(240) 사이로 상기 그래핀 전계효과트랜지스터층(230)에 광원을 입사시킨다. 이때, 상기 광원은 위치를 달리하여 입사시키는 것이 바람직하다.
이와 같이 위치를 달리하여 광원을 입사하게 되면 게이트 산화물층(220)에 구비된 전하 트랩 사이트(221)에 갇힌 전하량을 조절하게 된다(변화시키게 된다). 이로써, 상기와 같이 전하량의 조절에 의해서 그래핀 전계효과트랜지스터층(230)에서는 공간적으로 변형된 p-n 접합을 이룰 수 있게 된다.
따라서, 공간적으로 상이한 전하 트랩 사이트(221)의 전하량은 그래핀 채널에 도핑 효과로 작용하게 되어 다양한 도핑 효과와 p-n 접합을 형성하게 되는 것이다. 이로 인해, 본 실시예에서는 안정적이며 다양한 그래핀에서의 도핑 효과 및 공간적 분포를 추가 제작 공정 및 추가 패턴 구조물이 형성되지 않아도 되는 장점을 갖는다.
한편, 본 발명에 따른 그래핀 전계효과트랜지스터층(230)의 상부에는 임의의 모양 및 패터닝이 된 마스크(미도시)가 더 적층될 경우에 상기 광원을 마스크로 입사시켜 전하 트랩 사이트(221)에 갇힌 전하량을 조절함으로써 크기가 다른 대면적 p-n 접합을 형성시킬 수도 있다. 이때의 p-n 접합은 photo-lithography 기법을 이용하는 것이 바람직하다. 이로 인하여, 한 번의 공정에 의하여 다양한 크기와 모양의 대면적 p-n 접합을 그래핀에 형성시킬 수 있는 장점을 준다.
이하에서는, 앞서 설명한 제1 실시예 내지 제3 실시예에 따른 그래핀 소자(100)를 통해 실험한 결과를 설명하고자 한다.
실험예
도 4에서는 앞서 설명한 각 실시예에 따른 적용된 그래핀 전계효과트렌지스터층에서 입사된 광원에 의해 도핑 효과 및 p-n 접합 형성이 이루어지는 상태를 보여준다. 여기서, 입사된 광원에 노출된 그래핀 전계효과트랜지스터에서의 전하 농도가 국소적 변화가 나타나고 있음을 알 수 있다.
도 5에서는 그래핀 전계효과트렌지스터(층)에서 442 nm 광원이 입사되기 전과 후의 게이트 전압에 대한 scanning photocurrentmicroscopy image 상태를 보여주는 그래프로서, 도 5의 왼쪽 그래프에서는 그래핀 전계효과트렌지스터로 442 nm 광원이 입사되기 이전의 광전류 그래프를 보여주며, 도 5의 오른쪽 그래프에서는 그래핀 전계효과트랜지스터(층)의 중간에 442 nm 광원 입사 이후의 광전류 그래프로서 442 nm 레이저 입사 부분에 강한 광전류가 발생되고 있음을 보여준다.
도 6에서는 게이트 전압에 대한 그래핀 전계효과트렌지스터의 밴딩 상태를 보여준다. 여기서, 점선은 Fermi energy이고, 빨간선은 그래핀 전계효과트랜지스터의 charge neutral point를 의미한다.
도 7에서는 그래핀 전계효과트렌지스터에서 442 nm 광원이 입사될 경우에 게이트 전압에 대한 scanning photocurrentmicroscopy image를 보여준다. 특히, 왼쪽의 그래프는 그래핀 전계효과트렌지스터에 442 nm 광원 입사 이전의 광전류 그래프이고, 오른쪽의 그래프는 그래핀 길이의 1/3 지점과 2/3 지점에 442 nm 광원 입사 이후의 광전류 그래프로서 442 nm 레이저 입사 부분에 강한 광전류가 발생하고 있음을 확인할 수 있을 것이다.
도 8에서는 게이트 전압과 광원 입사 조건에 따른 그래핀 전계효과트렌지스터에서의 저항-게이트 전압 관계 그래프를 보여주며, 도 9에서는 게이트 전압과 광원 입사 조건에 따른 그래핀 전계효과 트렌지스터에서의 시간에 따른 저항 변화 관계 그래프를 보여준다. 이는 그래핀 전계효과트렌지스터로 입사되는 광원에 의해 광전류가 왕성하게 일어나고 있음을 알 수 있을 것이다.
이상에서와 같이, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고 다른 구체적인 형태로 실시할 수 있다는 것을 이해할 수 있을 것이다. 따라서 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것이다.
100 : 그래핀 소자 110 : 게이트 산화물
120 : 그래핀 전계효과트랜지스터 130 : 전극
200 : 그래핀 소자 210 : 기판층
220 : 게이트 산화물층 221 : 전하 트랩 사이트
230 : 그래핀 전계효과트랜지스터층 240 : 전극층

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 그래핀 전계효과트랜지스터로 이루어진 그래핀 소자로서,
    기판층;
    상기 기판층의 상부에 형성되고, 전하를 저장하는 전하 트랩 사이트가 상부면의 일부에 노출되도록 구비하는 게이트 산화물층;
    상기 게이트 산화물층의 상부에 형성되는 그래핀 전계효과트랜지스터층; 및
    상기 그래핀 전계효과트랜지스터층의 상부에 형성되어 상기 전하 트랩 사이트의 양측 일부에 중첩되는 복수개의 전극층;
    을 포함하고,
    상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 상기 전극층 사이에서 입사 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트의 전하를 방출하여 상기 전하 트랩 사이트의 전하량을 변화시켜서 상기 전계효과트랜지스터층의 채널에서의 전하 이동을 조절하는 그래핀 소자.
  6. 제5항에 있어서,
    상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터의 전극층들 사이에서 상이한 전하량을 갖는 p-n 접합을 이루는 것을 특징으로 하는 그래핀 소자.
  7. 제6항에 있어서,
    상기 게이트 산화물은, 절연 물질로 이루어진 절연층인 것을 특징으로 하는 그래핀 소자.
  8. 제7항에 있어서,
    상기 절연 물질은, SiO2, SiNx, Al2O3, HfO2, 유기층(Organic layer) 및 폴리머(Polymer) 중 어느 하나의 물질인 것을 특징으로 하는 그래핀 소자.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 기판층은, Si, GaAs, ITO 중 어느 하나로 구비되는 반도체 물질이거나 금속 물질로 구비되는 것을 특징으로 하는 그래핀 소자.
  10. (a) 기판층의 상부에 게이트 산화물층을 적층하고, 상기 게이트 산화물층의 일부 상부면이 노출되고 내부에 전하를 저장하는 전하 트랩 사이트를 형성하는 단계;
    (b) 상기 적층된 게이트 산화물층의 상부에 그래핀 전계효과트랜지스터층을 패터닝하여 적층하는 단계;
    (c) 상기 패터닝된 그래핀 전계효과트랜지스터층의 상부에 상기 전하 트랩 사이트의 양측 일부와 중첩되게 복수개의 전극층을 적층하는 단계; 및
    (d) 상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 상기 전극층 사이에서 입사 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트의 전계를 방출하여 상기 전하 트랩 사이트의 전하량을 변화시켜서 상기 전계효과트랜지스터층의 채널에서의 전하 이동을 조절하는 단계;
    를 포함하는 그래핀 소자의 제조방법.
  11. 제10항에 있어서,
    상기 (d) 단계는,
    상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터의 전극들 사이에서 상이한 전하량을 갖는 p-n 접합을 이루는 것을 특징으로 하는 그래핀 소자의 제조방법.
  12. 제11항에 있어서,
    상기 (a) 단계는,
    절연 물질로 이루어진 상기 게이트 산화물층을 상기 기판층의 상부에 적층하는 것을 특징으로 하는 그래핀 소자의 제조방법.
  13. 제12항에 있어서,
    상기 (a) 단계는,
    SiO2로 된 상기 절연 물질을 상기 게이트 산화물층으로 적용하는 것을 특징으로 하는 그래핀 소자의 제조방법.
  14. 제10항에 있어서,
    상기 (a) 단계는,
    Si 물질로 된 상기 기판층을 사용하는 것을 특징으로 하는 그래핀 소자의 제조방법.
  15. 제10 내지 제14항 중 어느 한 항에 있어서,
    상기 그래핀 전계효과트랜지스터층의 상부에는 임의의 모양 및 패터닝이 된 마스크가 적층될 경우, 상기 광원을 상기 마스크를 통하여 상기 그래핀 전계효과트랜지스터층에 입사시켜 상기 전하 트랩 사이트에 갇힌 전하량을 조절하는 것을 특징으로 하는 그래핀 소자의 제조방법.
KR1020130020594A 2013-02-26 2013-02-26 그래핀 소자 및 그의 제조방법 KR101541529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130020594A KR101541529B1 (ko) 2013-02-26 2013-02-26 그래핀 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130020594A KR101541529B1 (ko) 2013-02-26 2013-02-26 그래핀 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20140106263A KR20140106263A (ko) 2014-09-03
KR101541529B1 true KR101541529B1 (ko) 2015-08-05

Family

ID=51754782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130020594A KR101541529B1 (ko) 2013-02-26 2013-02-26 그래핀 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101541529B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931966A (zh) * 2016-05-04 2016-09-07 中国电子科技集团公司第十三研究所 无损伤无污染的石墨烯器件的制造方法
CN107768522A (zh) * 2017-11-29 2018-03-06 湖南师范大学 一种以石墨烯作为导电材料的钙钛矿薄膜太阳能电池及其制备方法
CN110767542B (zh) * 2018-07-26 2020-12-08 中国计量科学研究院 二维材料电学性能调控***及其调控方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011139236A1 (en) * 2010-05-05 2011-11-10 National University Of Singapore Hole doping of graphene
JP2013502735A (ja) 2009-08-24 2013-01-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 単一またはいくつかの層のグラフェン・ベースの光検出デバイスおよびその形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502735A (ja) 2009-08-24 2013-01-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 単一またはいくつかの層のグラフェン・ベースの光検出デバイスおよびその形成方法
WO2011139236A1 (en) * 2010-05-05 2011-11-10 National University Of Singapore Hole doping of graphene

Also Published As

Publication number Publication date
KR20140106263A (ko) 2014-09-03

Similar Documents

Publication Publication Date Title
Meng et al. Interface engineering for highly efficient graphene-on-silicon Schottky junction solar cells by introducing a hexagonal boron nitride interlayer
CN105378937B (zh) 低电压光电检测器
US8154007B2 (en) Silicon-quantum-dot semiconductor near-infrared photodetector
US20150053261A1 (en) Solar cell
KR102210325B1 (ko) Ｃｍｏｓ 소자 및 그 제조 방법
US20140287575A1 (en) Spatial orientation of the carbon nanotubes in electrophoretic deposition process
KR101541529B1 (ko) 그래핀 소자 및 그의 제조방법
EP2760060B1 (en) Quasi-surface emission vertical-type organic light-emitting transistors and method of manufacturing the same
KR102263062B1 (ko) 핀 타입 그래핀 소자
CN103545396A (zh) 光电二极管及其制造方法
KR102104062B1 (ko) 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
KR20100118605A (ko) 하이-애스펙트-비 나노구조들을 갖는 광전 소자들
US20140014169A1 (en) Nanostring mats, multi-junction devices, and methods for making same
KR20180062456A (ko) 광기전성 디바이스
Lee et al. Comparative experimental and simulative investigations of radial p–n junction Si microwire array solar cells
US20140116502A1 (en) Quantum nanodots, two-dimensional quantum nanodot array as well as semiconductor device using the same and production method therefor
US8994005B2 (en) Vertically correlated clusters of charged quantum dots for optoelectronic devices, and methods of making same
CN108767068B (zh) 一种二维材料光探测器及其制作方法
Shetty et al. InN quantum dot based infra-red photodetectors
KR101703443B1 (ko) 실리콘 나노와이어가 삽입된 폴리머 태양전지의 제조 방법
KR20140147983A (ko) 단일 광자 소자, 단일 광자 방출 전달 장치, 단일 광자 소자의 제조 및 동작 방법
US20060269745A1 (en) Nano wires and method of manufacturing the same
KR101437639B1 (ko) 미세 패턴 및 투명 도전막의 제조 방법
KR101318418B1 (ko) 박막 트랜지스터 및 이의 제조 방법
CN104409506B (zh) 量子点场效应晶体管及制作方法、阵列基板和检测装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 5