KR101541529B1 - Graphene device and manufacturing mehtod of thereof - Google Patents
Graphene device and manufacturing mehtod of thereof Download PDFInfo
- Publication number
- KR101541529B1 KR101541529B1 KR1020130020594A KR20130020594A KR101541529B1 KR 101541529 B1 KR101541529 B1 KR 101541529B1 KR 1020130020594 A KR1020130020594 A KR 1020130020594A KR 20130020594 A KR20130020594 A KR 20130020594A KR 101541529 B1 KR101541529 B1 KR 101541529B1
- Authority
- KR
- South Korea
- Prior art keywords
- charge
- effect transistor
- field effect
- layer
- graphene
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 116
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 230000005669 field effect Effects 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 230000005684 electric field Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000012044 organic layer Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000007599 discharging Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 19
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Abstract
그래핀(graphene) 전계효과트랜지스터(field-effect transistor)에서의 P-N 접합 유동성을 높이고, 도핑 효과를 극대화하기 위한 그래핀 소자 및 그의 제조방법이 개시된다. 이를 위해 본 발명은 그래핀 전계효과트랜지스터에 소정의 위치로 광원을 입사시켜 상기 그래핀 전계효과트랜지스터의 하부에 형성된 게이트 산화물의 전하 트랩 사이트에 갇힌 전하량을 조절하는 그래핀 소자가 제공된다.A graphene device and method of manufacturing the same are disclosed for enhancing the P-N junction fluidity in a graphene field-effect transistor and maximizing the doping effect. To this end, the present invention provides a graphene element for adjusting the amount of charge trapped in the charge trap site of the gate oxide formed below the graphene field effect transistor by injecting a light source into a predetermined position in the graphene field effect transistor.
Description
본 발명은 그래핀 소자 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 그래핀(graphene) 전계효과트랜지스터(field-effect transistor)에서의 p-n 접합 유동성을 높이고, 도핑 효과를 극대화하기 위한 그래핀 소자 및 그의 제조방법에 관한 것이다.
The present invention relates to a graphene device and a manufacturing method thereof, and more particularly, to a graphene device and a graphene device for enhancing a pn junction fluidity in a graphene field-effect transistor and maximizing a doping effect, And a method for producing the same.
일반적으로, 그래핀(graphene)은 탄소 원자 한층으로 이루어진 2차원 구조 물질로서 독특한 분자 구조 결합에 의해 선형 에너지 분산 관계(dispersion relation)를 가지고 있으며, 밴드 갭이 존재하지 않는 매우 독특한 에너지 밴드 구조를 가지고 있다. 이러한 그래핀의 charge carrier concentration 및 전하 수송 입자 타입은 전계에 의해 결정된다.Generally, graphene is a two-dimensional structure material consisting of one layer of carbon atoms, has a linear energy dispersion relation due to unique molecular structure bonding, and has a very unique energy band structure without band gap have. The charge carrier concentration and charge transport particle type of graphene are determined by the electric field.
특히, 그래핀을 반도체 소자(또는 '그래핀 소자'라 지칭하기도 함)에 적용한 것을 그래핀 전계효과트랜지스터라 지칭한다. 상기 그래핀 전계효과트랜지스터에서 형성된 p-n 접합은 그래핀 채널에서 서로 다른 전하 수송 입자를 가질때 나타나며, 그래핀에서의 p-n 접합 형성 방법은 화학적 도핑 방법 이나 국소 게이트를 이용한 전계를 인가하는 방법을 사용하였다.Particularly, application of graphene to a semiconductor device (also referred to as a "graphen device") is referred to as a graphene field effect transistor. The p-n junction formed in the graphene field effect transistor appears when the graphene channel has different charge transport particles, and the method of forming the p-n junction in graphene is a chemical doping method or a method of applying an electric field using a local gate.
상기 화학적 도핑 방법을 적용한 예는 2012년 06월 20일자로 공개된 한국공개특허 제0064980호에서 질소가 도핑된 그래핀의 제조 방법 및 이에 의하여 제조되는 질소가 도핑된 그래핀이 개시되었다. 그러나, 상기 공개특허는 화학적 도핑 방법을 적용하고 있기 때문에 그래핀에 인가된 도핑 정도와 공간적 도핑 변화를 줄 수 없는 문제점이 있었다.An example of applying the chemical doping method is disclosed in Korean Patent Publication No. 0064980, published on June 20, 2012, which discloses a process for producing nitrogen-doped graphene and a nitrogen-doped graphene produced thereby. However, since the chemical doping method is applied, there is a problem that the degree of doping and the spatial doping applied to the graphene can not be changed.
반면, 상기 국소 게이트를 적용한 예는 2012년 08월 03일자로 공개된 한국공개특허 제0086618호에서 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법이 개시되었다.On the other hand, an example of applying the local gate is disclosed in Korean Patent Publication No. 0086618, published on Aug. 03, 2012, and a method of manufacturing the semiconductor device using the carbon nanomaterial.
그러나, 상기 공개특허는 그래핀에 다양한 모양의 도핑 효과를 주기 위하여 게이트에 전압을 반드시 인가해야 하는 점과 게이트를 패턴화한 후 도핑 모양을 변화 시킬 수 없으며, 그래핀 전계효과트렌지스터 제작 이후 추가 제작 공정이 필수적으로 수행되어야만 하는 문제점이 있었다.
However, in the above-mentioned patent, the voltage must be applied to the gate in order to impart various doping effects to the graphene, and the doping pattern can not be changed after the gate is patterned. Further, after the graphene field effect transistor is manufactured, There is a problem that the process must be performed essentially.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 광학을 이용한 게이트 산화물의 전하 트랩 사이트에 갇힌 전하량 조절을 통하여 그래핀 전계효과트렌지스터에서 도핑 효과를 조절하며 공간적으로 위치 조절가능한 다양한 p-n 접합들을 형성할 수 있도록 하는 그래핀 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
The present invention has been devised to solve the problems described above, and it is an object of the present invention to control the doping effect in the graphene field effect transistor by controlling the amount of charge trapped in the charge trap site of the optical gate oxide, and to form various pn junctions And a method of manufacturing the same.
상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 기능을 수행하기 위한, 본 발명의 특징은 다음과 같다.The features of the present invention for achieving the objects of the present invention as described above and performing the characteristic functions of the present invention described below are as follows.
본 발명의 일 태양에 따르면, 그래핀 전계효과트랜지스터에 소정의 위치로 광원을 입사시켜 상기 그래핀 전계효과트랜지스터의 하부에 형성된 게이트 산화물의 전하 트랩 사이트에 갇힌 전하량을 조절하는 그래핀 소자가 제공된다.According to one aspect of the present invention, there is provided a graphene element for injecting a light source at a predetermined position into a graphene field effect transistor to adjust the amount of charge trapped at the charge trap site of the gate oxide formed under the graphene field effect transistor .
여기서, 본 발명의 일 태양에 따른 상기 그래핀 소자는 상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터에서 공간적으로 변형된 p-n 접합을 이룰 수 있다.Here, the graphene device according to an aspect of the present invention can achieve a p-n junction spatially deformed in the graphene field effect transistor by adjusting the amount of charge.
또한, 본 발명의 일 태양에 따른 상기 게이트 산화물은 절연 물질로 이루어진 절연층 구조를 가질 수 있으며, 이때의 절연 물질은, SiO2, SiNx, Al2O3, HfO2, Organic layer 및 Polymer 중 어느 하나의 물질인 것이 바람직하다.In addition, the gate oxide according to an embodiment of the present invention may have an insulating layer structure composed of an insulating material, and the insulating material may be any one of SiO 2 , SiN x, Al 2 O 3,
또한, 본 발명의 다른 일 태양에 따르면, 그래핀 전계효과트랜지스터로 이루어진 그래핀 소자로서, 기판층; 상기 기판층의 상부에 형성되어 내부에 전하 트랩 사이트를 구비하는 게이트 산화물층; 상기 게이트 산화물층의 상부에 형성되는 그래핀 전계효과트랜지스터층; 및 상기 그래핀 전계효과트랜지스터층의 상부에 형성되는 복수개의 전극층;을 포함하고, 상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트에 갇힌 전하량을 조절하는 그래핀 소자가 제공된다.According to another aspect of the present invention, there is provided a graphene element comprising a graphene field effect transistor, comprising: a substrate layer; A gate oxide layer formed on the substrate layer and having a charge trap site therein; A graphene field effect transistor layer formed on the gate oxide layer; And a plurality of electrode layers formed on the graphene field effect transistor layer, wherein the light source is incident on the graphene field effect transistor layer between the plurality of electrode layers, A graphene device is provided that controls the amount of charge trapped at the trap site.
여기서, 본 발명의 다른 일 태양에 따른 상기 그래핀 소자는 상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터에서 공간적으로 변형된 p-n 접합을 이룰 수 있다.Here, the graphene element according to another aspect of the present invention can achieve a p-n junction spatially deformed in the graphene field effect transistor by adjusting the amount of the charge.
또한, 본 발명의 다른 일 태양에 따른 상기 게이트 산화물은 절연 물질로 이루어진 절연층일 수 있으며, 이럴 경우 상기 절연 물질은, SiO2, SiNx, Al2O3, HfO2, Organic layer 및 Polymer 중 어느 하나의 물질인 것이 바람직하다.According to another aspect of the present invention, the gate oxide may be an insulating layer made of an insulating material. In this case, the insulating material may be any one of SiO 2 , SiN x, Al 2 O 3,
또한, 본 발명의 다른 일 태양에 따른 상기 기판은 Si 물질로 이루어진 것이 바람직하다. 그러나, 이에 한정되지 않고 Si, GaAs, ITO와 같은 반도체 물질이거나 금속 물질로도 대체될 수 있다.Further, it is preferable that the substrate according to another aspect of the present invention is made of Si material. However, it is not limited thereto, and it may be a semiconductor material such as Si, GaAs, ITO, or a metal material.
또한, 본 발명의 또 다른 일 태양에 따르면, (a) 기판층의 상부에 게이트 산화물층을 적층하는 단계; (b) 상기 적층된 게이트 산화물층의 상부에 그래핀 전계효과트랜지스터층을 패터닝하여 적층하는 단계; (c) 상기 패터닝된 그래핀 전계효과트랜지스터층의 상부에 복수개의 전극층을 적층하는 단계; 및 (d) 상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트에 갇힌 전하량을 조절하는 단계를 포함하는 그래핀 소자의 제조방법이 제공된다.According to still another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: (a) stacking a gate oxide layer on a substrate layer; (b) patterning and laminating a graphene field effect transistor layer on top of the stacked gate oxide layer; (c) stacking a plurality of electrode layers on the patterned graphene field effect transistor layer; And (d) injecting a light source into the graphene field effect transistor layer between the plurality of electrode layers, wherein the light source is incident at a different position to control the amount of charge trapped in the charge trap site. Method is provided.
여기서, 본 발명의 또 다른 일 태양에 따른 상기 (d) 단계는 상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터에서 공간적으로 변형된 p-n 접합을 이룰 수 있다.Here, the step (d) according to another aspect of the present invention may achieve a p-n junction spatially deformed in the graphene field effect transistor by adjusting the amount of charge.
또한, 본 발명의 또 다른 일 태양에 따른 상기 (a) 단계는 절연 물질로 이루어진 상기 게이트 산화물층을 상기 기판층의 상부에 적층하여 이루어지며, 이때, SiO2로 된 상기 절연 물질을 상기 게이트 산화물층으로 적용하는 것이 바람직하며, 또, Si 물질로 된 상기 기판층을 사용하는 것이 바람직하다.
According to still another aspect of the present invention, the step (a) comprises laminating the gate oxide layer made of an insulating material on the substrate layer, wherein the insulating material made of SiO 2 is deposited on the gate oxide Layer, and it is preferable to use the substrate layer made of a Si material.
이상과 같이, 종래에는 그래핀 전계효과트랜지스테에서 p-n 접합을 형성하기 위한 도핑 정도와 물리적인 p-n 접합의 크기 조절이 불가능 하였고, 그래핀 전계효과트렌지스터에 추가적인 제작 공정 및 구조물이 반드시 필요 하였지만, 본 발명은 추가적인 제작 공정 및 구조물 없이 광학적 방법을 이용하여 원하는 위치에 원하는 만큼의 도핑 효과를 그래핀 전계효과트랜지스터에 줄 수 있는 효과가 있다. 게다가, 본 발명은 이후에도 자유롭게 p-n 접합을 변형시킬 수 있으며, 비 접촉의 장점을 갖는 효과가 있다. As described above, conventionally, in the graphene field effect transistor, the degree of doping for forming the pn junction and the size of the physical pn junction could not be controlled. Further, the fabrication process and structure of the graphene field effect transistor were indispensable, The present invention has the effect of providing as many doping effects as desired to a desired location on a graphene field effect transistor using an optical method without additional fabrication processes and structures. In addition, the present invention is capable of freely modifying the p-n junction even afterwards, and has the advantage of having the advantage of non-contact.
이로 인하여, 본 발명은 광학적 방법으로 형성된 다양한 모양 및 크기의 그래핀 p-n 접합들은 고효율 photodetector나 원자 두께의 태양 전지 등과 같은 응용소자로도 사용 가능한 효과가 있다.Accordingly, the present invention can be applied to application devices such as a high-efficiency photodetector and an atomic-scale solar cell, by using graphene p-n junctions of various shapes and sizes formed by an optical method.
아울러, 본 발명은 그래핀 전계효과트랜지스터의 전계에 대한 민감성으로 부터 광원을 통한 p-n 접합 형성은 광원을 제거한 후에도 안정적으로 유지될 수 있어 광학적 비휘발성 메모리 소자 및 논리 소자로서 구현이 가능한 효과가 있다. 이와 같이 본 발명은 태양 전지, 디스플레이 소자 및 비휘발성 메모리 소자 등에 적용 할 수 있는 것이다.
In addition, since the graphene field effect transistor is susceptible to an electric field, formation of a pn junction through a light source can be stably maintained even after removing a light source, thereby realizing an optical nonvolatile memory device and a logic device. As described above, the present invention can be applied to a solar cell, a display device, and a nonvolatile memory device.
도 1은 본 발명의 제1 실시예에 따른 그래핀 소자(100)를 예시적으로 나타낸 도면이다.
도 2는 본 발명의 제2 실시예에 따른 그래핀 소자(200)를 예시적으로 나타낸 도면이다.
도 3은 본 발명의 제3 실시예에 따른 그래핀 소자의 제조방법(S100)을 예시적으로 나타낸 도면이다.
도 4 내지 도 9는 본 발명의 각 실시예에 다른 광원을 달리하여 입사된 그래핀 전계효과트랜지스터를 테스트한 결과를 나타낸 도면이다.FIG. 1 is a view showing an
2 is a view illustrating an
3 is a view illustrating a method of manufacturing a graphene element (S100) according to a third embodiment of the present invention.
FIGS. 4 to 9 are graphs showing the results of testing graphene field effect transistors which are different from each other in light sources according to the embodiments of the present invention.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.
제1 실시예First Embodiment
도 1은 본 발명의 제1 실시예에 따른 그래핀 소자(100)를 예시적으로 나타낸 도면이다.FIG. 1 is a view showing an
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 그래핀 소자(100)는 게이트 산화물(110)에 적층되는 그래핀 전계효과트랜지스터(120), 상기 그래핀 전계효과트랜지스터(120)의 상부에 접합되는 소스 전극(S) 및 드레인 전극(D)(130)를 포함한다. 1, a
상기 게이트 산화물(110)은 절연 물질로 된 절연층으로서, 바람직하게는 Si 및/또는 SiO2의 절연 물질일 수 있다. 그러나, 이에 한정되지 않고 Si 및/또는 SiO2 물질 대신, 예컨대 GaAs, ITO를 포함한 반도체 물질, 금속 물질, SiNx, Al2O3, HfO2, Organic layer 및 Polymer와 같은 절연 물질로도 대체될 수 있다. 이러한 게이트 산화물(110)은 전하 트랩 사이트(111, charge trap site)가 내부에 형성되어 있다.The
이럴 경우, 본 발명에 따른 그래핀 소자(100)는 그래핀 전계효과트랜지스터(120)에 소정의 위치로 광원을 입사시켜 상기 게이트 산화물(110)에 구비된 전하 트랩 사이트(111)에 갇힌 전하량을 조절하게 된다(변화시킨다).In this case, the
다시말해, 전하 트랩 사이트(111)에 갇힌 전하들은 게이트(G)에 의한 electric field, 열에너지 또는 광원 (photon)에 의해 게이트(G)나 채널로 이동된다. 이때, 전하 트랩 사이트(111)에 갇힌 전하들은 전계를 방출하며 이로인해 전계효과트렌지스터의 채널에서의 전하 수송에 영향을 줌으로써 전하량을 변화시킬 수 있게 된다.In other words, the electric charges trapped in the
변화된 전하 트랩 사이트(111)의 전하량은 입사되는 광자의 에너지 및 인텐시티 (intensity)와 입사 시간 그리고 게이트 산화물(110)에 가해진 게이트 전압에 의해 결정된다. 또한 공간적 전하 트랩 사이트(111)의 전하량 변화는 입사된 광원의 입사 지점 및 앞서 설명한 소정의 위치에 따라 결정된다. The amount of charge in the altered
따라서, 광원에 의한 전하 트랩 사이트(111)에서의 전하량 변화는 광자 에너지 및 세기에 의해 크게 영향을 받기 때문에 입사된 광원의 위치에 따라 도핑 효과를 조절 할 수 있게 되며, 더욱이 공간적으로 상이한 전하 트랩 사이트(111)의 전하량을 형성시킬 수 있다.Therefore, since the change in the charge amount at the
이때, 공간적으로 상이한 전하 트래 사이트(111)의 전하량은 그래핀 채널에 도핑 효과로 작용하므로 다양한 도핑 효과와 p-n 접합이 이루어질 수 있게 되는 것이다.At this time, since the charge amount of the spatially
이와 같이, 광학적 방법으로 형성된 다양한 모양 및 크기의 그래핀 p-n 접합들은 고효율 photodetector나 원자 두께의 태양전지 등과 같은 응용 소자로 사용될 수 있다. 그래핀의 전계에 대한 민감성으로부터 광원에 p-n 접합 형성은 광원을 제거한 후에도 안정적으로 유지되므로 광학적 비휘발성 메모리 소자및 논리 소자로도 구현이 가능하다.Thus, graphene p-n junctions of various shapes and sizes formed by optical methods can be used as application devices such as high-efficiency photodetectors and atomic-thickness solar cells. Because of the sensitivity of the graphene to the electric field, formation of the p-n junction in the light source is stably maintained even after the light source is removed, so that it can be implemented as an optical nonvolatile memory device and a logic device.
제2 실시예Second Embodiment
도 2는 본 발명의 제2 실시예에 따른 그래핀 소자(200)를 예시적으로 나타낸 도면이다.2 is a view illustrating an
도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 그래핀 소자(200)는 기판층(210), 게이트 산화물층(220), 그래핀 전계효과트랜지스터층(230) 및 복수개의 전극층(240)을 포함한다.2, the
먼저, 본 발명에 따른 기판층(210)은 게이트 전극(G)으로서 Si 물질로 제작된다. 그러나, Si 물질로 한정되지 않으며, 예를 들면, GaAs, ITO를 포함한 반도체 물질 또는 금속 물질로도 대체할 수 있다.First, the
반면, 본 발명에 따른 게이트 산화물층(220)은 기판층(210)의 상부에 형성되어 절연 물질로 제작된다. 따라서 게이트 산화물층(220)을 절연층이라고도 명명한다. 이때, 상기 절연층으로 적합한 절연 물질로는 SiO2 물질로 제작되는 것이 바람직하다. 그러나, SiO2 물질로 한정되지 않고 다른 절연 물질로도 대체될 수 있다. 예를 들면, SiNx, Al2O3, HfO2, Organic layer 및 Polymer와 같은 물질로도 대체될 수 있다.On the other hand, the
이러한 게이트 산화물층(220)은 defect나 impurity에 의해 내부에 전하 트랩 사이트(221, charge trap site)가 형성된다. 상기 전하 트랩 사이트(221)는 전하들을 가둘 수 있으며 갇힌 전하량에 비례하여 전계가 인가된다. In this
다음으로, 본 발명에 따른 그래핀 전계효과트랜지스터층(230)은 게이트 산화물층(220)의 상부에 형성되어 전하 캐리어가 전자(n-type)와 홀(p-type)로 나누어져 그 경계가 p-n 접합을 이룬다. Next, the graphene field
마지막으로, 본 발명에 따른 복수개의 전극층(240)은 그래핀 전계효과트랜지스터층(230)의 상부에 적층되는 드레인 전극(D)과 소스 전극(S)을 구비한다. 이러한 전극층(240)은 통상적으로 널리 알려진 전극이므로 그 설명은 생략하기로 한다.Finally, the plurality of
이와 같이 구비되는 본 발명에 따른 그래핀 소자(200)는 복수개의 전극층(240) 사이로 그래핀 전계효과트랜지스터층(230)에 광원을 입사시키되, 위치를 달리하여 광원을 입사시킨다.In the
이럴 경우, 게이트 산화물층(220)에 형성된 전하 트랩 사이트(221)에 갇힌 전하들은 게이트(G)에 의한 전계와 앞서 설명한 바와 같이 광원(또는 열에너지)에 의해 전하량을 변화시킬 수 있게된다. 이로써, 상기와 같이 전하량의 조절에 의해서 그래핀 전계효과트랜지스터층(230)에서는 공간적으로 변형된 p-n 접합을 이룰 수 있게 된다.In this case, the electric charges trapped in the
이와는 달리, 기존에는 게이트의 전계와 열에너지에 의한 전하량의 변화는 매우 적었고, 채널 전체에 영향을 주기 때문에 공간적으로 도핑 효과의 조절이 불가능하였다.On the contrary, the change of the charge amount due to the electric field of the gate and the thermal energy is very small, and the doping effect can not be controlled spatially because it affects the entire channel.
그러나, 앞서 설명한 것 처럼 광자에 의한 전하량 변화는 광자 에너지 및 세기에 의해 크게 영향을 받으며 입사된 광원의 위치에 따라 도핑 효과를 조절 할 수 있으므로 공간적으로 상이한 전하 트랩 사이트(221)의 전하량을 형성시킬 수 있었다.However, as described above, the change in the amount of charge by the photon is greatly influenced by the photon energy and the intensity, and the doping effect can be controlled according to the position of the incident light source, so that the charge amount of the
따라서, 공간적으로 상이한 전하 트랩 사이트(221)의 전하량은 그래핀 채널에 도핑 효과로 작용하게 되어 다양한 도핑 효과와 p-n 접합을 형성하게 되는 것이다. 이럴 경우, 본 실시예에서는 안정적이며 다양한 그래핀에서의 도핑 효과 및 공간적 분포를 추가 제작 공정 및 추가 패턴 구조물이 형성되지 않아도 되는 장점을 준다.Thus, the amount of charge in the spatially different
이와 같이, 광학적 방법으로 형성된 다양한 모양 및 크기의 그래핀 p-n 접합들은 고효율 photodetector나 원자 두께의 태양전지 등과 같은 응용 소자로 사용될 수 있다. 그래핀의 전계에 대한 민감성으로부터 광원에 p-n 접합 형성은 광원을 제거한 후에도 안정적으로 유지되므로 광학적 비휘발성 메모리 소자및 논리 소자로도 구현이 가능하다.Thus, graphene p-n junctions of various shapes and sizes formed by optical methods can be used as application devices such as high-efficiency photodetectors and atomic-thickness solar cells. Because of the sensitivity of the graphene to the electric field, formation of the p-n junction in the light source is stably maintained even after the light source is removed, so that it can be implemented as an optical nonvolatile memory device and a logic device.
제3 실시예Third Embodiment
도 3은 본 발명의 제3 실시예에 따른 그래핀 소자의 제조방법(S100)을 예시적으로 나타낸 도면이다.3 is a view illustrating a method of manufacturing a graphene element (S100) according to a third embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 그래핀 소자의 제조방법은 도핑 효과와 P-N 물리적 접합의 크기를 자유롭게 조절하도록 하기 위하여 S110 단계 내지 S140 단계를 포함하여 이루어진다.As shown in FIG. 3, the method of fabricating a graphene device according to the third embodiment of the present invention includes steps S110 to S140 for freely adjusting the doping effect and the size of the P-N physical junction.
먼저, 본 발명에 따른 S110 단계에서는 기판층(210)의 상부에 게이트 산화물층(220)을 적층한다. 이때, 상기 기판층(210)은 Si 물질로 제작되는 반면 상기 게이트 산화물(220)은 SiO2 물질로 제작될 수 있다. 그러나, Si 물질 대신, 예컨대 GaAs, ITO를 포함한 반도체 물질 또는 금속 물질로도 제작될 수 있으며, 또 SiO2 물질 대신, 예컨대 SiNx, Al2O3, HfO2, Organic layer 및 Polymer와 같은 물질로도 제작될 수 있다.First, in step S110 according to the present invention, a
이러한 게이트 산화물(220)은 내부에 전하들을 가둘 수 있는 전하 트랩 사이트(221)를 구비한다.This
이후, 본 발명에 따른 S120 단계에서는 S110 단계에 의해 적층된 게이트 산화물층(220)의 상부에 그래핀 전계효과트랜지스터층(230)을 패터닝하여 적층한다. 상기 그래핀 전계효과트랜지스터층(230)은 전하 캐리어가 전자(n-type)와 홀(p-type)로 나누어져 그 경계가 p-n 접합을 이룬다.Thereafter, in step S120 according to the present invention, the graphene field
이후, 본 발명에 따른 S130 단계에서는 S120 단계에 의해 패터닝된 그래핀 전계효과트랜지스터층(230)의 상부에 복수개의 전극층(240)을 적층한다. 이때, 복수개의 전극층(240)은 소스 전극(S)과 드레인 전극(D)으로 이루어진다.Thereafter, in step S130 according to the present invention, a plurality of
이후, 본 발명에 따른 S140 단계에서는 S130 단계에 의해 적층된 복수개의 전극층(240) 사이로 상기 그래핀 전계효과트랜지스터층(230)에 광원을 입사시킨다. 이때, 상기 광원은 위치를 달리하여 입사시키는 것이 바람직하다. Thereafter, in step S140 according to the present invention, the light source is incident on the graphene field
이와 같이 위치를 달리하여 광원을 입사하게 되면 게이트 산화물층(220)에 구비된 전하 트랩 사이트(221)에 갇힌 전하량을 조절하게 된다(변화시키게 된다). 이로써, 상기와 같이 전하량의 조절에 의해서 그래핀 전계효과트랜지스터층(230)에서는 공간적으로 변형된 p-n 접합을 이룰 수 있게 된다.The amount of charge trapped in the
따라서, 공간적으로 상이한 전하 트랩 사이트(221)의 전하량은 그래핀 채널에 도핑 효과로 작용하게 되어 다양한 도핑 효과와 p-n 접합을 형성하게 되는 것이다. 이로 인해, 본 실시예에서는 안정적이며 다양한 그래핀에서의 도핑 효과 및 공간적 분포를 추가 제작 공정 및 추가 패턴 구조물이 형성되지 않아도 되는 장점을 갖는다.Thus, the amount of charge in the spatially different
한편, 본 발명에 따른 그래핀 전계효과트랜지스터층(230)의 상부에는 임의의 모양 및 패터닝이 된 마스크(미도시)가 더 적층될 경우에 상기 광원을 마스크로 입사시켜 전하 트랩 사이트(221)에 갇힌 전하량을 조절함으로써 크기가 다른 대면적 p-n 접합을 형성시킬 수도 있다. 이때의 p-n 접합은 photo-lithography 기법을 이용하는 것이 바람직하다. 이로 인하여, 한 번의 공정에 의하여 다양한 크기와 모양의 대면적 p-n 접합을 그래핀에 형성시킬 수 있는 장점을 준다.Meanwhile, when a mask (not shown) having an arbitrary shape and patterning is further stacked on the upper part of the graphene field-
이하에서는, 앞서 설명한 제1 실시예 내지 제3 실시예에 따른 그래핀 소자(100)를 통해 실험한 결과를 설명하고자 한다. Hereinafter, experimental results of the
실험예Experimental Example
도 4에서는 앞서 설명한 각 실시예에 따른 적용된 그래핀 전계효과트렌지스터층에서 입사된 광원에 의해 도핑 효과 및 p-n 접합 형성이 이루어지는 상태를 보여준다. 여기서, 입사된 광원에 노출된 그래핀 전계효과트랜지스터에서의 전하 농도가 국소적 변화가 나타나고 있음을 알 수 있다.In FIG. 4, doping effect and p-n junction formation are performed by a light source incident on the applied graphene field effect transistor layer according to each of the previously described embodiments. Here, it can be seen that the charge concentration in the graphene field effect transistor exposed to the incident light source is locally changed.
도 5에서는 그래핀 전계효과트렌지스터(층)에서 442 nm 광원이 입사되기 전과 후의 게이트 전압에 대한 scanning photocurrentmicroscopy image 상태를 보여주는 그래프로서, 도 5의 왼쪽 그래프에서는 그래핀 전계효과트렌지스터로 442 nm 광원이 입사되기 이전의 광전류 그래프를 보여주며, 도 5의 오른쪽 그래프에서는 그래핀 전계효과트랜지스터(층)의 중간에 442 nm 광원 입사 이후의 광전류 그래프로서 442 nm 레이저 입사 부분에 강한 광전류가 발생되고 있음을 보여준다.FIG. 5 is a graph showing a scanning photocurrent microscopic image state of a gate voltage before and after a 442 nm light source is incident on a graphene field effect transistor (layer). In the left graph of FIG. 5, a 442 nm light source enters into a graphene field effect transistor And the graph on the right side of FIG. 5 shows that a strong photocurrent is generated in the 442 nm laser incidence portion as a photocurrent graph after the incident of the 442 nm light source in the middle of the graphene field effect transistor (layer).
도 6에서는 게이트 전압에 대한 그래핀 전계효과트렌지스터의 밴딩 상태를 보여준다. 여기서, 점선은 Fermi energy이고, 빨간선은 그래핀 전계효과트랜지스터의 charge neutral point를 의미한다.6 shows the bending state of the graphene field effect transistor with respect to the gate voltage. Where the dotted line is the Fermi energy and the red line is the charge neutral point of the graphene field effect transistor.
도 7에서는 그래핀 전계효과트렌지스터에서 442 nm 광원이 입사될 경우에 게이트 전압에 대한 scanning photocurrentmicroscopy image를 보여준다. 특히, 왼쪽의 그래프는 그래핀 전계효과트렌지스터에 442 nm 광원 입사 이전의 광전류 그래프이고, 오른쪽의 그래프는 그래핀 길이의 1/3 지점과 2/3 지점에 442 nm 광원 입사 이후의 광전류 그래프로서 442 nm 레이저 입사 부분에 강한 광전류가 발생하고 있음을 확인할 수 있을 것이다.Figure 7 shows a scanning photocurrent microscopy image of the gate voltage when a 442 nm light source is incident on a graphene field effect transistor. In particular, the graph on the left is the photocurrent graph before the 442 nm light source enters the graphene field effect transistor, and the graph on the right shows the photocurrent graph after 442 nm light source incident at 1/3 and 2/3 of the graphene length, nm laser, it is possible to confirm that a strong photocurrent is generated at the laser incidence portion.
도 8에서는 게이트 전압과 광원 입사 조건에 따른 그래핀 전계효과트렌지스터에서의 저항-게이트 전압 관계 그래프를 보여주며, 도 9에서는 게이트 전압과 광원 입사 조건에 따른 그래핀 전계효과 트렌지스터에서의 시간에 따른 저항 변화 관계 그래프를 보여준다. 이는 그래핀 전계효과트렌지스터로 입사되는 광원에 의해 광전류가 왕성하게 일어나고 있음을 알 수 있을 것이다.FIG. 8 shows a resistance-gate voltage relationship graph in the graphene field effect transistor according to the gate voltage and the light source incidence condition. In FIG. 9, It shows the graph of change relation. It can be seen that the photocurrent is actively generated by the light source incident on the graphene field effect transistor.
이상에서와 같이, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고 다른 구체적인 형태로 실시할 수 있다는 것을 이해할 수 있을 것이다. 따라서 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the exemplary embodiments or constructions. You can understand that you can do it. The embodiments described above are therefore to be considered in all respects as illustrative and not restrictive.
100 : 그래핀 소자 110 : 게이트 산화물
120 : 그래핀 전계효과트랜지스터 130 : 전극
200 : 그래핀 소자 210 : 기판층
220 : 게이트 산화물층 221 : 전하 트랩 사이트
230 : 그래핀 전계효과트랜지스터층 240 : 전극층100: graphene element 110: gate oxide
120: graphene field effect transistor 130: electrode
200: graphene element 210: substrate layer
220: Gate oxide layer 221: Charge trap site
230: graphene field effect transistor layer 240: electrode layer
Claims (15)
기판층;
상기 기판층의 상부에 형성되고, 전하를 저장하는 전하 트랩 사이트가 상부면의 일부에 노출되도록 구비하는 게이트 산화물층;
상기 게이트 산화물층의 상부에 형성되는 그래핀 전계효과트랜지스터층; 및
상기 그래핀 전계효과트랜지스터층의 상부에 형성되어 상기 전하 트랩 사이트의 양측 일부에 중첩되는 복수개의 전극층;
을 포함하고,
상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 상기 전극층 사이에서 입사 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트의 전하를 방출하여 상기 전하 트랩 사이트의 전하량을 변화시켜서 상기 전계효과트랜지스터층의 채널에서의 전하 이동을 조절하는 그래핀 소자.
As graphene elements made of graphene field effect transistors,
A substrate layer;
A gate oxide layer formed on the substrate layer and having a charge trap site for storing charge exposed on a part of the upper surface;
A graphene field effect transistor layer formed on the gate oxide layer; And
A plurality of electrode layers formed on the graphene field effect transistor layer and overlapping parts of both sides of the charge trapping site;
/ RTI >
A light source is incident on the graphene field effect transistor layer between the plurality of electrode layers, and the light source is incident on the electrode layer at different incident positions to change the amount of charge at the charge trap site by discharging the charges from the charge trap site And the charge transfer in the channel of the field effect transistor layer is controlled.
상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터의 전극층들 사이에서 상이한 전하량을 갖는 p-n 접합을 이루는 것을 특징으로 하는 그래핀 소자.
6. The method of claim 5,
And the pn junction having a different amount of charge is formed between the electrode layers of the graphene field effect transistor by controlling the charge amount.
상기 게이트 산화물은, 절연 물질로 이루어진 절연층인 것을 특징으로 하는 그래핀 소자.
The method according to claim 6,
Wherein the gate oxide is an insulating layer made of an insulating material.
상기 절연 물질은, SiO2, SiNx, Al2O3, HfO2, 유기층(Organic layer) 및 폴리머(Polymer) 중 어느 하나의 물질인 것을 특징으로 하는 그래핀 소자.
8. The method of claim 7,
Wherein the insulating material is any one of SiO 2 , SiN x, Al 2 O 3, HfO 2, an organic layer, and a polymer.
상기 기판층은, Si, GaAs, ITO 중 어느 하나로 구비되는 반도체 물질이거나 금속 물질로 구비되는 것을 특징으로 하는 그래핀 소자.
9. The method according to any one of claims 5 to 8,
Wherein the substrate layer is formed of a semiconductor material or a metal material, the material being selected from the group consisting of Si, GaAs, and ITO.
(b) 상기 적층된 게이트 산화물층의 상부에 그래핀 전계효과트랜지스터층을 패터닝하여 적층하는 단계;
(c) 상기 패터닝된 그래핀 전계효과트랜지스터층의 상부에 상기 전하 트랩 사이트의 양측 일부와 중첩되게 복수개의 전극층을 적층하는 단계; 및
(d) 상기 복수개의 전극층 사이로 상기 그래핀 전계효과트랜지스터층에 광원을 입사시키되, 상기 전극층 사이에서 입사 위치를 달리하여 상기 광원을 입사시켜 상기 전하 트랩 사이트의 전계를 방출하여 상기 전하 트랩 사이트의 전하량을 변화시켜서 상기 전계효과트랜지스터층의 채널에서의 전하 이동을 조절하는 단계;
를 포함하는 그래핀 소자의 제조방법.
(a) depositing a gate oxide layer on top of a substrate layer, forming a charge trap site in which a portion of the top surface of the gate oxide layer is exposed and stores charge therein;
(b) patterning and laminating a graphene field effect transistor layer on top of the stacked gate oxide layer;
(c) stacking a plurality of electrode layers on top of the patterned graphene field effect transistor layer so as to overlap with both sides of the charge trap site; And
(d) a light source is incident on the graphene field effect transistor layer between the plurality of electrode layers, and the light source is incident at a different incident position between the electrode layers to emit an electric field of the charge trap site, Adjusting the charge transfer in the channel of the field effect transistor layer;
Wherein the graphen element is formed on the substrate.
상기 (d) 단계는,
상기 전하량의 조절에 의해 상기 그래핀 전계효과트랜지스터의 전극들 사이에서 상이한 전하량을 갖는 p-n 접합을 이루는 것을 특징으로 하는 그래핀 소자의 제조방법.
11. The method of claim 10,
The step (d)
And a pn junction having a different amount of charge is formed between the electrodes of the graphene field effect transistor by controlling the amount of charge.
상기 (a) 단계는,
절연 물질로 이루어진 상기 게이트 산화물층을 상기 기판층의 상부에 적층하는 것을 특징으로 하는 그래핀 소자의 제조방법.
12. The method of claim 11,
The step (a)
Wherein the gate oxide layer made of an insulating material is stacked on top of the substrate layer.
상기 (a) 단계는,
SiO2로 된 상기 절연 물질을 상기 게이트 산화물층으로 적용하는 것을 특징으로 하는 그래핀 소자의 제조방법.
13. The method of claim 12,
The step (a)
Wherein the insulating material made of SiO 2 is applied to the gate oxide layer.
상기 (a) 단계는,
Si 물질로 된 상기 기판층을 사용하는 것을 특징으로 하는 그래핀 소자의 제조방법.
11. The method of claim 10,
The step (a)
Wherein the substrate layer made of a Si material is used.
상기 그래핀 전계효과트랜지스터층의 상부에는 임의의 모양 및 패터닝이 된 마스크가 적층될 경우, 상기 광원을 상기 마스크를 통하여 상기 그래핀 전계효과트랜지스터층에 입사시켜 상기 전하 트랩 사이트에 갇힌 전하량을 조절하는 것을 특징으로 하는 그래핀 소자의 제조방법.15. The method according to any one of claims 10 to 14,
When an arbitrary shape and a patterned mask are stacked on the graphene field effect transistor layer, the light source is incident on the graphene field effect transistor layer through the mask to adjust the amount of charge trapped in the charge trap site Wherein the graphen element is formed of a metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130020594A KR101541529B1 (en) | 2013-02-26 | 2013-02-26 | Graphene device and manufacturing mehtod of thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130020594A KR101541529B1 (en) | 2013-02-26 | 2013-02-26 | Graphene device and manufacturing mehtod of thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140106263A KR20140106263A (en) | 2014-09-03 |
| KR101541529B1 true KR101541529B1 (en) | 2015-08-05 |
Family
ID=51754782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130020594A KR101541529B1 (en) | 2013-02-26 | 2013-02-26 | Graphene device and manufacturing mehtod of thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101541529B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105931966A (en) * | 2016-05-04 | 2016-09-07 | 中国电子科技集团公司第十三研究所 | Manufacturing method of nondestructive pollution-free graphene device |
| CN107768522A (en) * | 2017-11-29 | 2018-03-06 | 湖南师范大学 | A kind of perovskite thin film solar cell using graphene as conductive material and preparation method thereof |
| CN110767542B (en) * | 2018-07-26 | 2020-12-08 | 中国计量科学研究院 | Two-dimensional material electrical property regulation and control system and regulation and control method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011139236A1 (en) * | 2010-05-05 | 2011-11-10 | National University Of Singapore | Hole doping of graphene |
| JP2013502735A (en) | 2009-08-24 | 2013-01-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Single or multi-layer graphene-based photodetection device and method of forming the same |
-
2013
- 2013-02-26 KR KR1020130020594A patent/KR101541529B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013502735A (en) | 2009-08-24 | 2013-01-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Single or multi-layer graphene-based photodetection device and method of forming the same |
| WO2011139236A1 (en) * | 2010-05-05 | 2011-11-10 | National University Of Singapore | Hole doping of graphene |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140106263A (en) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Meng et al. | Interface engineering for highly efficient graphene-on-silicon Schottky junction solar cells by introducing a hexagonal boron nitride interlayer | |
| KR102526649B1 (en) | Semiconductor device including two-dimensional material and method of manufacturing the same | |
| US8154007B2 (en) | Silicon-quantum-dot semiconductor near-infrared photodetector | |
| KR101853588B1 (en) | Semiconductor device, photoelectronic device, and method of manufacturing transition metal dichalcogenide thin film | |
| US20150053261A1 (en) | Solar cell | |
| KR102210325B1 (en) | Complementary metal oxide semiconductor device and method of manufacturing the same | |
| US20140287575A1 (en) | Spatial orientation of the carbon nanotubes in electrophoretic deposition process | |
| KR101541529B1 (en) | Graphene device and manufacturing mehtod of thereof | |
| EP2760060B1 (en) | Quasi-surface emission vertical-type organic light-emitting transistors and method of manufacturing the same | |
| KR102263062B1 (en) | Fin type graphene device | |
| CN103545396A (en) | Photodiode and method for making the same | |
| KR102104062B1 (en) | Substrate structure, complementary metal oxide semiconductor device and method of manufacturing complementary metal oxide semiconductor | |
| KR20100118605A (en) | Photovoltaic devices with high-aspect-ratio nanostructures | |
| US20140014169A1 (en) | Nanostring mats, multi-junction devices, and methods for making same | |
| Lee et al. | Comparative experimental and simulative investigations of radial p–n junction Si microwire array solar cells | |
| US8994005B2 (en) | Vertically correlated clusters of charged quantum dots for optoelectronic devices, and methods of making same | |
| KR20180062456A (en) | Photovoltaic device | |
| CN108767068B (en) | Two-dimensional material photodetector and manufacturing method thereof | |
| Shetty et al. | InN quantum dot based infra-red photodetectors | |
| KR101703443B1 (en) | Fabrication method of polymer embedded silicon nanowire solar cells | |
| KR20140147983A (en) | Single photon device, apparatus of emitting and transferring single photon, and methodsof manufacturing and operating the same | |
| US20060269745A1 (en) | Nano wires and method of manufacturing the same | |
| KR101437639B1 (en) | Method of fabricating for ultra fine pattern and transparent conductive layer | |
| KR101318418B1 (en) | Thin film transistor and the manufacturing method thereof | |
| CN104409506B (en) | Quantum dot field-effect transistor and preparation method, array base palte and detection means |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20180620 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 5 |