KR101539246B1 - 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치 - Google Patents

광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치 Download PDF

Info

Publication number
KR101539246B1
KR101539246B1 KR1020080111060A KR20080111060A KR101539246B1 KR 101539246 B1 KR101539246 B1 KR 101539246B1 KR 1020080111060 A KR1020080111060 A KR 1020080111060A KR 20080111060 A KR20080111060 A KR 20080111060A KR 101539246 B1 KR101539246 B1 KR 101539246B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
emitting device
conductive pattern
pattern
Prior art date
Application number
KR1020080111060A
Other languages
English (en)
Other versions
KR20100052163A (ko
Inventor
김유식
황성덕
이승재
윤선필
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020080111060A priority Critical patent/KR101539246B1/ko
Priority to US12/590,526 priority patent/US8178424B2/en
Publication of KR20100052163A publication Critical patent/KR20100052163A/ko
Priority to US13/445,455 priority patent/US8637881B2/en
Priority to US14/079,177 priority patent/US9269877B2/en
Application granted granted Critical
Publication of KR101539246B1 publication Critical patent/KR101539246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치가 제공된다. 상기 발광 장치는 단결정의 기판을 제공하고, 기판 상에 중간 구조물을 형성하되, 중간 구조물은 순차적으로 적층된 제1 도전형의 제1 도전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하는 발광 구조체와, 제1 도전 패턴과 전기적으로 연결된 제1 전극과, 제2 도전 패턴과 전기적으로 연결된 제2 전극을 포함하고, 기판 내부에 집광점을 맞추어 수평 방향으로 레이저를 조사하여, 기판 내부에 수평 방향으로 연장된 다결정 영역을 형성하고, 다결정 영역을 이용하여 기판을 수평 방향으로 절단하는 것을 포함한다.
발광 장치, 광추출 효율, 레이저, 수평 방향, 절단 패턴 영역

Description

광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치{Fabricating method of the light emitting device for improving light extraction efficiency and light emitting device fabricated by the method}
발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치에 관한 것이다.
LED(Light Emitting Diode)와 같은 발광 장치는, 전자와 홀의 결합에 의해 광을 발산한다. 이러한 발광 장치는 소비 전력이 적고, 수명이 길고, 협소한 공간에서도 설치 가능하며, 진동에 강한 특성을 지닌다.
이러한 발광 장치의 개발에 중요한 것 중 하나는, 광추출 효율(light extraction efficiency)을 개선하는 것이다. 광추출 효율은 발광 장치 내부에서 생성된 광 중 외부(즉, 공기, 또는 발광 장치를 둘러싼 투명 수지)로 빠져나오는 광의 비율을 의미한다. 발광 장치의 광굴절율(optical refractive index)은 예를 들어, 약 2.2~3.8일 수 있고, 공기의 광굴절율은 1이고, 투명 수지의 광굴절율은 약 1.5일 수 있다. 예를 들어, 발광 장치의 광굴절율이 3.4일 경우, 발광 장치 내부에서 생성된 광이 공기로 빠져나올 때의 임계각(critical angle)은 약 17° 이고, 투명 수지로 빠져나올 때의 임계각은 약 26° 가 될 수 있다. 이러한 경우, 발광 장치 내부에서 생성된 광이 공기로 빠져나오는 광추출 효율은 약 2.2%이고, 투명 수지로 빠져나오는 광추출 효율은 약 4%이다. 즉, 발광 장치 내부에서 발생된 광 중 매우 작은 양이 외부로 빠져나오게 된다. 나머지 광은 발광 장치의 표면에서 반사되어, 발광 장치 내부에 갇히게 된다.
본 발명이 해결하고자 하는 과제는, 광추출 효율이 향상된 발광 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상기 방법으로 제조된 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이 해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 발광 장치의 제조 방법의 일 태양은 단결정의 기판을 제공하고, 기판 상에 중간 구조물을 형성하되, 중간 구조물은 순차적으로 적층된 제1 도전형의 제1 도전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하는 발광 구조체와, 제1 도전 패턴과 전기적으로 연결된 제1 전극과, 제2 도전 패턴과 전기적으로 연결된 제2 전극을 포함하고, 기판 내부에 집광점을 맞추어 수평 방향으로 레이저를 조사하여, 기판 내부에 수평 방향으로 연장된 다결정 영역을 형성하고, 다결정 영역을 이용하여 기판을 수평 방향으로 절단하는 것을 포함한다.
상기 과제를 달성하기 위한 본 발명의 발광 장치의 제조 방법의 다른 태양은 단결정의 기판을 제공하고, 기판 상에 중간 구조물을 형성하되, 중간 구조물은 순차적으로 적층된 제1 도전형의 제1 도전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하는 발광 구조체와, 제1 도전 패턴과 전기적으로 연결된 제1 전극과, 제2 도전 패턴과 전기적으로 연결된 제2 전극을 포함하고, 기판 내부에 집광점을 맞추어 수평 방향으로 레이저를 조사하여, 기판 내부에 수평 방향으로 연장된 개질(改質) 영역을 형성하고, 개질(改質) 영역을 이용하여 기판을 수평 방향으로 절단하는 것을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 발광 장치의 일 태양은 일면과 타면을 포함하는 기판, 기판의 일면 상에 순차적으로 적층된 제1 도전형의 제1 도 전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하는 발광 구조체, 제1 도전 패턴과 전기적으로 연결된 제1 전극, 및 제2 도전 패턴과 전기적으로 연결된 제2 전극을 포함하되, 기판의 타면은 절단 패턴 영역을 포함하고, 기판은 단결정이고, 절단 패턴 영역의 적어도 일부는 다결정이다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 그리고, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한 다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
도 1 내지 도 5은 본 발명의 제1 실시예에 따른 발광 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 이 중, 도 5는 본 발명의 제1 실시예에 따른 발광 장치의 절단 패턴 영역을 설명하는 단면도이고, 도 6은 본 발명의 제1 실시예에 따른 발광 장치의 동작을 설명하기 위한 단면도이다.
우선, 도 1을 참조하면, 기판(100a) 상에 중간 구조물을 형성하고, 기판(100a)을 칩 단위로(중간 구조물 단위로) 분리한다.
구체적으로 설명하면, 도 1에 도시된 중간 구조물은 기판(100a)과, 기판(100a) 상에 순차적으로 적층된 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 포함하는 발광 구조체(110)와, 제1 도전 패턴(112)과 전기적으로 연결된 제1 전극(140)과, 제2 도전 패턴(116)과 전기적으로 연결된 제2 전극(150)을 포함한다.
여기서, 기판(100a)은 단결정일 수 있다. 또한, 기판(100a)은 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 성장시킬 수 있는 재질일 수 있 다. 예를 들어, 사파이어(Al2O3), 징크 옥사이드(ZnO) 등의 절연성 기판일 수도 있고, 실리콘(Si), 실리콘 카바이드(SiC), 갈륨 나이트라이드(GaN) 등의 도전성 기판일 수 있다.
또한, 발광 구조체(110)의 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)는 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1)(즉, GaN을 포함하는 다양한 물질)을 포함할 수 있다. 즉, 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)은 예를 들어, AlGaN일 수도 있고, InGaN일 수도 있다.
제1 도전 패턴(112)은 제1 도전형(예를 들어, n형)이고, 제2 도전 패턴(116)은 제2 도전형(예를 들어, p형)일 수 있으나, 설계 방식에 따라서 제1 도전 패턴(112)이 제2 도전형(p형)이고, 제2 도전 패턴(116)이 제1 도전형(n형)일 수 있다.
발광 패턴(114)은 제1 도전 패턴(112)의 캐리어(예를 들어, 전자)와 제2 도전 패턴(116)의 캐리어(예를 들어, 홀)가 결합하면서 광을 발생하는 영역이다. 발광 패턴(114)은 도면으로 정확하게 도시하지는 않았으나, 우물층과 장벽층으로 이루어질 수 있는데, 우물층은 장벽층보다 밴드갭이 작기 때문에, 우물층에 캐리어(전자, 홀)가 모여 결합하게 된다. 이러한 발광 패턴(114)은 우물층의 개수에 따라 단일 양자 우물(Single Quantum Well; SQW) 구조, 다중 양자 우물(Multiple Quantum Well; MQW) 구조로 구분할 수 있다. 단일 양자 우물 구조는 하나의 우물층을 포함하고, 다중 양자 우물 구조는 다층의 우물층을 포함한다. 발광 특성을 조절 하기 위해서, 우물층, 장벽층 중 적어도 어느 한 곳에, B, P, Si, Mg, Zn, Se, Al 중 적어도 하나를 도핑할 수 있다.
또한, 발광 구조체(110)의 측벽은 경사지도록 형성될 수 있다. 이와 같이 발광 구조체(110)의 측벽이 경사져 있으면, 발광 패턴(114) 내에서 발생된 광이 발광 구조체(110) 내에 갇히지 않고, 발광 구조체(110)의 상면 및 측벽에 형성된 제2 전극(150)에 반사되어 외부로 잘 빠져나갈 수 있다. 즉, 광추출 효율이 향상될 수 있다. 이에 대해서는 도 6을 참조하여 자세히 후술한다.
또한, 도 1에 도시되어 있는 것처럼, 제1 도전 패턴(112)의 폭이 제2 도전 패턴(116)의 폭 및 발광 패턴(114)의 폭보다 넓어서, 제1 도전 패턴(112)의 일부가 측방향으로 돌출될 수 있다(즉, 제1 도전 패턴(112)이 제2 도전 패턴(116) 또는 발광 패턴(114)보다 튀어나와 있을 수 있다.).
절연층(120)은 발광 구조체(110)의 프로파일을 따라서 컨포말하게(conformally) 형성되어 있고, 제1 도전 패턴(112)의 일부, 제2 도전 패턴(116)의 일부를 노출하도록 패터닝되어 있다. 이러한 절연층(120)은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 또는 알루미늄 질화막을 포함할 수 있다.
절연층(120)에 의해 노출된 제1 도전 패턴(112) 상에는 제1 오믹층(131), 제1 전극(140)이 형성되고, 절연층(120)에 의해 노출된 제2 도전 패턴(116) 상에는 제2 오믹층(132), 제2 전극(150)이 형성될 수 있다. 즉, 제1 전극(140)은 제1 도전 패턴(112)의 돌출된 영역 상에 형성될 수 있고, 제2 전극(150)은 발광 구조체(110)의 상면 및 측벽 상에 형성될 수 있다.
제1 오믹층(131), 제2 오믹층(132) 각각은 ITO(Indium Tin Oxide), 징크(Zn), 징크 옥사이드(ZnO), 은(Ag), 주석(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 인듐 옥사이드(In2O3), 틴 옥사이드(SnO2), 구리(Cu), 텅스텐(W), 백금(Pt) 중 적어도 하나를 포함할 수 있다. 제1 전극(140), 제2 전극(150) 각각은 ITO(Indium Tin Oxide), 구리(Cu), 니켈(Ni), 크롬(Cr), 금(Au), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), 은(Ag) 중 적어도 하나를 포함할 수 있다.
도시하지 않았으나, 기판(100a)과 제1 도전 패턴(112) 사이에 버퍼층이 형성되어 있을 수도 있다. 버퍼층은 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 만들기 위한 씨드층으로 사용될 수 있다. 또한, 버퍼층은 기판(100a)과 발광 구조체(110) 사이의 격자 미스매치(lattice mismatch)를 방지하기 위해 사용된다. 따라서, 버퍼층은 발광 구조체(110)의 막질 특성이 좋아지게 한다. 버퍼층으로는 씨드층 역할을 할 수 있는 물질이면 어떤 것이든 가능하고, 예를 들어, InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1), SixCyN(1-x-y)(0≤x≤1, 0≤y≤1)을 포함할 수 있다.
도 2를 참조하면, 도 1에 도시된 중간 구조물이 형성된 기판(100a)을 지지 기판(160)에 본딩한다.
구체적으로, 지지 기판(160)은 중간 구조물을 본딩할 수 있는 기판이면 무엇이든 가능하고, 예를 들어, 서브 마운트(sub-mount)일 수도 있고, 회로 기판일 수 도 있고, 패키지일 수도 있다. 지지 기판(160) 상에는 서로 전기적으로 분리된 제1 도전 영역(161), 제2 도전 영역(162)이 배치되어 있을 수 있다. 제1 도전 영역(161)과 제2 도전 영역(162)는 지지 기판(160)의 일면에 배치될 수 있다.
발광 장치(1)의 제1 및 제2 전극(140, 150)이 지지 기판(160)과 마주보도록 본딩한다. 즉, 플립칩 본딩 형태로 본딩할 수 있다. 구체적으로, 발광 장치(1)의 제1 전극(140)은 지지 기판(160)의 제1 도전 영역(161)과 도전성 솔더(171)를 통해서 연결되고, 발광 장치(1)의 제2 전극(150)은 지지 기판(160)의 제2 도전 영역(162)과 도전성 솔더(172)를 통해서 연결될 수 있다. 또한, 도면으로 표시하지는 않았으나, 제2 전극(150)과 제2 도전 영역(162)은 도전성 솔더(172) 없이 직접 부착, 연결될 수도 있다.
도 3 및 도 4를 참조하면, 기판(100a) 내부의 소정 영역에 다결정 영역(102)을 형성한다.
구체적으로, 기판(100a) 내부에 집광점(103)을 맞추어 수평 방향으로, 투과 가능한 나노세컨드 펄스 레이저(permeable nanosecond pulse laser)를 조사하여 기판(100a) 내부에 수평 방향으로 연장된 다결정 영역(102)를 형성할 수 있다. 즉, 기판(100a) 내부를 레이저로 스캔함으로써, 기판(100a) 내부에 다결정 영역(102)이 형성될 수 있다. 레이저에 의해서, 단결정이었던 기판(100a)의 결정이 다결정으로 변형되는 것이다. 기판(100a)은 다결정 영역(102)을 중심으로 제1 기판(100b)과 제2 기판(100c)로 구분할 수 있다.
여기서, 수평 방향은 기판(100a)의 연장 방향, 또는 기판(100a)의 일면/타면 과 실질적으로 평행한 방향을 의미할 수 있다.
도 4에 도시된 것처럼, 집광점(103)이 기판(100a)내부에 형성될 수 있도록, 포커싱 렌즈(focusing lens)(108)를 이용하여 레이저를 집광할 수 있다.
또한, 레이저는 기판(100a)의 표면에서 흡수되지 않는 파장대를 선택하는 것이 좋다. 기판(100a)의 표면에서 흡수되지 않고 기판(100a)을 투과할 수 있는 레이저의 파장대는 기판(100a)의 물질, 두께에 따라 달라질 수 있다. 예를 들어, 실리콘 기판의 경우 레이저의 파장대는 1000nm 이상, 예를 들어, 1064nm일 수 있다. 1000nm 이하의 파장대를 갖는 레이저는 실리콘 기판을 통과하지 않기 때문에 사용하기 어렵다.
또한, 집광점(103)은 기판(100a) 내부의 소정 깊이에 형성될 수 있는데, 집광점(103)의 깊이는, 절단되고 남을 기판(100b)의 두께를 얼마로 할 것인가에 따라 달라질 수 있다.
도 5를 참조하면, 다결정 영역(102)을 이용하여 기판(100a)을 수평 방향으로 절단하여, 발광 장치(1)를 완성한다.
구체적으로, 내부에 다결정 영역(102)이 형성되어 있는 기판(100a)에 스트레스(예를 들어, 인장 스트레스(tensile stress))를 가하여, 다결정 영역(102)을 중심으로 기판(100a)을 수평 방향으로 절단할 수 있다. 즉, 제2 기판(100c)을 제1 기판(100b)으로부터 분리시키면, 일면에 발광 구조체(110), 제1 및 제2 전극(140, 150)이 형성된 기판(100b)의 두께를 얇게 만들 수 있다.
특히, 레이저를 이용하여 기판(100a)을 수평 방향으로 절단하면, 절단된 기 판(100b)의 타면에는 절단 패턴 영역(104)이 형성되어 있다. 절단 패턴 영역(104)은 도시된 것과 같이 거칠기를 갖는다. 발광 구조체(110)에서 발생된 광은, 소정 거칠기를 갖는 절단 패턴 영역(104)으로 인해, 기판(100a) 내에 갇히지 않고 쉽게 빠져나갈 수 있다. 또한, 절단된 기판(100b)의 두께를 얇기 때문에, 절단된 기판(100b)이 내부에 갇힐 가능성을 더 낮출 수 있다.
또한, 절단 패턴 영역(104)의 적어도 일부는 다결정이 있는 영역(105)을 포함할 수 있다. 예를 들어, 도시된 것과 같이, 절단 패턴 영역(104)의 일부는 다결정이 있는 영역(105)이고, 다른 일부는 단결정이 있는 영역(106)일 수도 있다. 다결정 영역(102)을 중심으로 스트레스를 가하여 절단하기 때문에, 절단된 면에는 다결정이 남아있을 수 있기 때문이다.
한편, 도면으로 설명하지는 않았으나, 레이저를 이용하여 먼저 기판(100a)을 수평 절단한 후 칩 단위로 분리하고, 그 후 플립칩 방식으로 부착할 수도 있다.
여기서, 도 6을 참조하여, 본 발명의 제1 실시예에 따른 발광 장치(1)의 동작을 설명한다.
제1 도전 패턴(112)이 n형이고, 제2 도전 패턴(116)이 p형일 경우, 제1 바이어스(BIAS(-))는 제1 도전 영역(161), 도전성 솔더(171), 제1 전극(140), 제1 오믹층(131)을 통해서 제1 도전 패턴(112)에 인가되고, 제2 바이어스(BIAS(+))는 제2 도전 영역(162), 도전성 솔더(172), 제2 전극(150), 제2 오믹층(132)을 통해서 제2 도전 패턴(116)에 인가된다. 반대로, 제2 도전 패턴(116)이 n형이고, 제1 도전 패턴(112)이 p형일 경우, 제2 바이어스(BIAS(+))는 제1 도전 영역(161), 도전성 솔 더(171), 제1 전극(140), 제1 오믹층(131)을 통해서 제1 도전 패턴(112)에 인가되고, 제1 바이어스(BIAS(-))는 제2 도전 영역(162), 도전성 솔더(172), 제2 전극(150), 제2 오믹층(132)을 통해서 제2 도전 패턴(116)에 인가된다.
이와 같이 바이어스를 인가할 때, 발광 구조체(110)에는 순방향 바이어스가 걸리게 된다. 순방향 바이어스에 의해 발광 패턴(114)으로부터 광(L1, L2)이 발생된다.
일부 광(L1)은 반사없이 기판(100b) 방향으로 빠져나갈 수 있고, 광(L2)은 발광 구조체(110)를 둘러싸고 있는 제2 전극(150)에 반사되어 기판(100b) 방향으로 빠져나갈 수 있다.
특히, 본 발명의 제1 실시예에서는, 기판(100a)의 타면에 소정 거칠기를 갖는 절단 패턴 영역(104)이 형성되어 있기 때문에, 광(L1, L2)이 기판(100a) 내부에 갇히지 않고 빠져나갈 수 있다. 또한, 레이저를 이용하여 기판(100a)의 두께를 얇게 만들었기 때문에, 기판(100a)이 내부에 갇힐 가능성을 더 낮출 수 있다. 따라서, 광추출 효율이 향상된다.
한편, 본 발명의 제1 실시예에서는, 레이저에 의해서 단결정이 다결정으로 변하는 것을 설명하였으나, 본 발명의 권리 범위가 이에 한정되는 것이 아니다. 예를 들어, 레이저에 의해 기판의 특성 또는 재질이 변하고(즉, 개질(改質)되고), 상기 개질 영역을 이용하여 기판을 수평 방향으로 절단할 수 있으면 된다.
도 7a 및 도 7b 본 발명의 제2 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 7a 및 도 7b를 참조하면, 본 발명의 제2 실시예에 따른 발광 장치(2)가 제1 실시예와 다른 점은, 제2 전극(150)이 발광 구조체(110)의 상면에만 형성되어 있다는 점이다. 도 7a에 도시된 것과 같이, 발광 구조체(110)의 측벽이 경사지지 않을 수도 있고, 도 7b에 도시된 것과 같이, 발광 구조체(110)의 측벽은 경사져 있을 수 도 있다. 이러한 경우, 발광 구조체(110) 내에서 발생된 광은, 기판(100b) 방향뿐만 아니라 발광 구조체(110)의 측벽 쪽으로도 빠져나갈 수 있다.
도 8a 및 도 8b는 본 발명의 제3 실시예에 따른 발광 장치를 설명하기 위한 단면도이다. 도 9는 본 발명의 제3 실시예에 따른 발광 장치의 동작을 설명하기 위한 도면이다. 도 8a 내지 도 9에 도시된 지지 기판은 예를 들어, 회로 기판이나, 패키지일 수 있다.
본 발명의 제1 실시예에 따른 발광 장치(1)는 도 5에 도시된 것처럼 중간 구조물이 형성된 기판(100b)을 플립칩(flipchip) 방식으로 부착되어 있는 데 반해, 도 8a, 도 8b에 도시된 본 발명의 제3 실시예에 따른 발광 장치(3)는 중간 구조물이 형성된 기판(100b)이 래터럴 칩(lateral chip) 방식으로 부착되어 있다. 즉, 본 발명의 제1 실시예에 따른 발광 장치(1)는 제1 및 제2 전극(140, 150)이 지지 기판(160)과 마주보고 있는 데 반해, 본 발명의 제3 실시예에 따른 발광 장치(3)는 그러하지 않다. 또한, 절단 패턴 영역(104)이 형성된 기판(100b)의 타면 상에 반사 금속막(109)이 형성되어 있다.
도 8a에 도시된 것과 같이, 발광 구조체(110)의 측벽이 경사져 있지 않을 수도 있고, 도 8b에 도시된 것과 같이, 발광 구조체(110)의 측벽은 경사져 있을 수도 있다.
이러한 본 발명의 제3 실시예에 따른 발광 장치(3)의 제조 방법을 예시적으로 설명하면, 다음과 같다.
도 1 내지 도 6을 이용하여 설명한 제조 방식은, 전술한 것과 같이, 중간 구조물 단위로(즉, 칩 단위로 분리된) 기판(100a)을 지지 기판(160)에 부착한 후, 레이저를 이용하여 기판(100a)을 수평 방향으로 절단한다.
반면, 본 발명의 제3 실시예에 따른 발광 장치(3)는, 예를 들어, 레이저를 이용하여 웨이퍼 상태의(즉, 칩 단위로 분리되기 전의) 기판(100a)을 수평 방향으로 절단할 수 있다.
예를 들어, 본 발명의 제3 실시예에 따른 발광 장치(3)는 기판(100a)을 지지 기판(160)에 부착하기 전에, 먼저 레이저를 이용하여 기판(100a)을 절단한다. 여기서, 레이저를 이용하여 기판(100a)을 절단하는 것은, 기판(100a)의 일면 상에 중간 구조물을 형성한 후 수행하여도 되고, 기판(100a)의 일면 상에 중간 구조물을 형성하기 전에 수행할 수도 있다.
이어서, 절단 패턴 영역(104)이 형성되어 있는 절단된 기판(100b)의 타면에 반사 금속막(109)을 형성한다. 반사 금속막(109)은 반사율이 높은 물질인 은(Ag), 알루미늄(Al) 등일 수 있다.
이어서, 중간 구조물 단위로(즉, 칩 단위로) 기판(100b)을 분리한다.
이어서, 도 8a에 도시된 것처럼 중간 구조물이 형성된 기판(100b)을 래터럴 칩 방식으로 지지 기판(160)에 부착한다(즉, 기판(100b)의 타면이 지지 기판(160) 과 마주보도록 부착한다). 이어서, 제1 전극(140)과 제1 도전 영역(161)을 와이어(145)로 연결하고, 제2 전극(150)과 제2 도전 영역(162)을 와이어(155)로 연결한다.
도 9를 참조하여, 이러한 본 발명의 제3 실시예에 따른 발광 장치(3)의 동작을 설명하면 다음과 같다.
발광 구조체(110)에서 발생된 일부 광(L3)은 반사없이 제2 전극(150) 방향으로 빠져나갈 수 있고, 일부 광(L4)은 반사 금속막(109)에 반사되어 발광 구조체(110)의 측벽 방향 또는 제2 전극(150) 방향으로 빠져나갈 수 있다.
이하의 도면에서는, 설명의 편의를 위해서 제1 실시예에 따른 발광 장치(1)를 도시하였으나, 제2 및 제3 실시예에 따른 발광 장치(2, 3)를 사용하여도 무방하다는 것은 당업자에게 자명하다.
도 10은 본 발명의 제4 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 10을 참조하면, 본 발명의 제4 실시예에 따른 발광 장치(4)는 회로 기판(300)과, 회로 기판(300) 상에 배치된 발광 장치(1)를 포함한다. 또한, 여기서는 발광 장치(1)의 지지 기판(160)이 서브 마운트(submount)인 경우를 설명한다.
회로 기판(300)은 서로 전기적으로 분리된 제3 도전 영역(301), 제4 도전 영역(302)을 포함한다. 제3 도전 영역(301) 및 제4 도전 영역(302)은 회로 기판(300)의 일면에 배치되어 있다.
발광 장치(1)의 제1 전극(140)은 도전성 솔더(171)을 통해서 지지 기판(160)의 제1 도전 영역(161)과 연결되고, 제1 도전 영역(161)은 와이어(331)를 통해서 제3 도전 영역(301)과 연결될 수 있다. 발광 장치(1)의 제2 전극(150)은 도전성 솔더(172)을 통해서 지지 기판(160)의 제2 도전 영역(162)과 연결되고, 제2 도전 영역(162)은 와이어(332)를 통해서 제4 도전 영역(302)과 연결될 수 있다. 도 10에 도시된 연결 방식은 본 발명이 속하는 기술의 당업자에 의해 변경될 수 있음은 자명하다.
도 11은 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 11을 참조하면, 본 발명의 제5 실시예에 따른 발광 장치(5)가 제1 실시예와 다른 점은, 회로 기판(300)이 관통 비아(Through Via)(303, 304)를 구비한다는 점이다.
구체적으로, 회로 기판(300)의 일면에는 서로 전기적으로 분리된 제3 도전 영역(301) 및 제4 도전 영역(302)이 형성되어 있고, 회로 기판(300)의 타면에는 서로 전기적으로 분리된 제5 도전 영역(305) 및 제6 도전 영역(306)이 형성되어 있다. 제3 도전 영역(301)과 제5 도전 영역(305)은 제1 관통 비아(303)를 통해서 연결되고, 제4 도전 영역(302)과 제6 도전 영역(306)은 제2 관통 비아(304)를 통해서 연결된다.
도 12은 본 발명의 제6 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 12을 참조하면, 본 발명의 제6 실시예에 따른 발광 장치(6)가 제1 실시예와 다른 점은, 발광 장치(1)를 둘러싸는 형광층(340)과, 형광층(340)을 둘러싸는 제2 투명 수지(350)를 포함한다는 점이다.
형광층(340)은 제1 투명 수지(342)와 형광체(phosphor)(344)를 혼합한 것일 수 있다. 형광층(340) 내에 분산된 형광체(344)가 발광 장치(1)에서 나온 광을 흡수하여 다른 파장의 광으로 파장 변환하기 때문에, 형광체의 분포가 좋을수록 발광 특성이 좋아질 수 있다. 이와 같이 될 경우, 형광체(344)에 의한 파장 변환, 혼색 효과 등이 개선된다. 도시된 것과 같이, 와이어(331, 332)를 보호하기 위해, 형광층(340)은 와이어(331, 332)보다 높게 형성될 수 있다.
예를 들어, 발광 장치(6)가 백색을 만들기 위해 형광층(340)을 형성할 수 있다. 발광 장치(1)가 블루(blue) 파장의 광을 내보낼 경우, 형광체(344)는 옐로우(yellow) 형광체를 포함할 수 있고, 색재현지수(Color Rendering Index, CRI) 특성을 높이기 위해 레드(red) 형광체도 포함할 수 있다. 또는, 발광 장치(1)가 UV 파장의 광을 내보낼 경우, 형광체(344)는 RGB(Red, Green, Blue) 모두를 포함할 수 있다.
제1 투명 수지(342)는 형광체(344)를 안정적으로 분산 가능한 재료라면 특별히 한정하지 않아도 된다. 예를 들면, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지 등의 수지를 이용할 수가 있다.
형광체(344)는 발광 구조체(110)로부터 광을 흡수하여 다른 파장의 광으로 파장 변환하는 물질이면 된다. 예를 들어, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계/산질화물계 형광체, Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체, 알칼리토류 금속 붕산 할로겐 형광체, 알칼리토류 금속 알루민산염 형광체, 알칼리 토류 규산염, 알칼리토류 유화물, 알칼리토류 티오갈레이트, 알칼리토류 질화 규소, 게르만산염, 또는 Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활력을 받는 유기 및 유기 착체 등에서 선택되는 적어도 어느 하나 이상인 것이 바람직하다. 구체적인 예로서 아래와 같은 형광체를 사용할 수가 있지만 이에 한정되지 않는다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계 형광체는 M2Si5N8：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다. 또, M2Si5N8：Eu 외, MSi7N10：Eu, M1.8Si5O0.2N8：Eu, M0.9Si7O0.1N10：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등도 있다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 산질화물계 형광체는 MSi2O2N2：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다.
Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체에는 M5(PO4)3 X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 붕산 할로겐 형광체에는 M2B5O9X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 알루민산염 형광체에는 SrAl2O4：R, Sr4Al14O25：R, CaAl2O4：R, BaMg2Al16O27：R, BaMg2Al16O12：R, BaMgAl10O17：R(R는 Eu, Mn, Eu에서 선택된 어느 하나) 등이 있다.
알칼리토류 유화물 형광체에는 La2O2S：Eu, Y2O2S：Eu, Gd2O2S：Eu 등이 있다.
Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염 형광체에는 Y3Al5O12：Ce, (Y0.8Gd0.2)3Al5O12：Ce, Y3(Al0.8Ga0.2)5 O12：Ce, (Y, Gd)3 (Al, Ga)5 O12의 조성식에서 나타내어지는 YAG계 형광체 등이 있다. 또한, Y의 일부 혹은 전부를 Tb, Lu 등으로 치환한 Tb3Al5O12：Ce, Lu3Al5O12：Ce 등도 있다.
알칼리토류 규산염 형광체에는 실리케이트(silicate)로 구성될 수있으며, 대표적인 형광체로 (SrBa)2SiO4:Eu 등이 있다.
그 외의 형광체에는 ZnS：Eu, Zn2GeO4：Mn, MGa2S4：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나) 등이 있다.
전술한 형광체는 희망하는 바에 따라 Eu에 대신하거나 또는 Eu에 더하여 Tb, Cu, Ag, Au, Cr, Nd, Dy, Co, Ni, Ti에서 선택되는 1종 이상을 함유시킬 수도 있다.
또한, 전술한 형광체 이외의 형광체로서, 동일한 성능, 효과를 갖는 형광체 도 사용할 수 있다.
제2 투명 수지(350)는 렌즈 형태를 갖고, 발광 장치(1)에서 나온 광을 확산하는 역할을 한다. 제2 투명 수지(350)의 곡률, 평평도를 조절함으로써, 확산/추출 특성을 조절할 수 있다. 또한, 제2 투명 수지(350)는 형광층(340)을 둘러싸도록 형성되어 형광층(340)을 보호하는 역할을 한다. 형광체(342)는 습기 등에 접촉할 경우 특성이 악화될 수 있기 때문이다.
제2 투명 수지(350)는 광을 투과하는 재료라면 무엇이든 가능하다. 예를 들면, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴, 폴리카보네이트, 폴리이미드 등을 이용할 수가 있다.
도 13는 본 발명의 제7 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 13를 참조하면, 본 발명의 제7 실시예에 따른 발광 장치(7)에서, 형광체(344)가 발광 장치(1), 회로 기판(300)의 프로파일을 따라 형성되어 있다.
이러한 경우, 형광체(344)는 별도의 제1 투명 수지(도 12의 342 참조) 없이 도포될 수도 있다.
별도의 제1 투명 수지없이 형광체(344)가 도포된 경우라면, 발광 장치(1)를 둘러싸는 투명 수지는 단일층이 된다(즉, 342 없이 350 단일층이 됨.).
도 14는 본 발명의 제8 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 제8 실시예에 따른 발광 장치(8)이 제1 실시예와 다른 점은, 발광 장치(1)를 둘러싸는 제1 투명 수지(342), 제1 투명 수지(342) 상에 형성된 형광체(344), 형광체(344) 상에 형성된 제2 투명 수지(350)를 포함한 다는 점이다.
즉, 제1 투명 수지(342)와 형광체(344)를 섞어서 도포하지 않고, 따로따로 도포하였기 때문에, 형광체(344)는 제1 투명 수지(342)의 표면을 따라서 컨포말하게 얇게 형성될 수 있다.
도 15는 본 발명의 제9 실시예에 따른 발광 장치를 설명하기 위한 도면이다. 본 발명의 제9 실시예에 따른 발광 장치는 탑뷰 타입 발광 패키지를 도시하였으나, 이에 한정되는 것은 아니다.
도 15을 참조하면, 발광 장치(1)가 마운트된 지지 기판(160)가 패키지 바디(210) 상에 배치되어 있다. 구체적으로, 패키지 바디(210) 내부에 슬롯(slot)(212)이 형성되어 있고, 발광 장치(1)가 마운트된 지지 기판(160)이 슬롯(212) 내에 배치될 수 있다. 특히, 슬롯(slot)(212)은 측벽이 경사져 있을 수 있다. 발광 장치(1)에서 발생된 광은 패키지 바디(210)의 측벽에 반사되어 앞으로 나아갈 수 있다. 발광 장치(1)에서 발생된 광이 슬롯(212)의 측벽에 반사되는 정도, 반사 각도, 슬롯(212)을 채우는 투명 수지층의 종류, 형광체의 종류 등을 고려하여, 슬롯(212)의 크기를 결정하는 것이 좋다. 또한, 지지 기판(160)가 슬롯(212)의 가운데에 놓이는 것이 좋다. 발광 장치(1)와 측벽까지의 거리가 동일하게 되면, 색도(色度)의 불균일을 방지하기 쉽다.
이러한 패키지 바디(210)는 내광성이 뛰어난 실리콘 수지, 에폭시수지, 아크릴 수지, 유리어수지, 불소수지, 이미드 수지 등의 유기물질이나 유리, 실리카겔 등의 내광성이 뛰어난 무기물질을 이용할 수 있다. 또한, 제조공정시의 열로 수지 가 용융되지 않도록, 열강화성수지를 사용할 수 있다. 또한, 수지의 열응력을 완화시키기 위해, 질화 알루미늄, 산화 알루미늄 및 그러한 복합 혼합물 등의 각종 필러를 혼입해도 좋다. 또한, 패키지 바디(210)는 수지에 한정되지 않는다. 패키지 바디(210)의 일부(예를 들어, 측벽), 또는 전부에 금속 재료나 세라믹스 재료를 사용할 수도 있다. 예를 들어, 패키지 바디(210) 전부를 금속 재료를 사용할 경우, 발광 장치(1)에서 발생된 열을 외부로 방출하기 용이하다.
또한, 패키지 바디(210)에는 발광 장치(1)와 전기적으로 연결된 리드(214a, 214b)가 설치된다. 발광 장치(1)는 지지 기판(160)과 전기적으로 연결되고, 지지 기판(160)과 리드(214a, 214b)는 비아를 통해서 연결될 수 있다. 한편, 리드(214a, 214b)는 열전도성이 높은 물질을 사용하는 것이 좋다. 발광 장치(1)에서 발생된 열이 리드(214a, 214b)를 통해서 직접 외부로 방출될 수 있기 때문이다.
도면에 도시하지 않았으나, 슬롯의 적어도 일부는 투명 수지층이 채울 수 있다. 또한, 투명 수지층 상에 형광체가 형성되어 있을 수 있다. 또는 투명 수지층과 형광체가 섞여 있을 수도 있다.
도 16 내지 도 18는 본 발명의 제10 실시예에 따른 발광 장치를 설명하기 위한 도면이다. 구체적으로, 도 16 내지 도 18은 다수의 발광 소자가 회로 기판에 배열된, 발광 소자 어레이를 설명하기 위한 도면들이다. 특히, 도 17 및 도 18은 발광 소자 어레이 상에 형광층(340)과 제2 투명 수지(350)가 형성된 형태를 예시적으로 도시한 것이다.
우선 도 16을 참조하면, 회로 기판(300) 상에 제3 도전 영역(301), 제4 도전 영역(302)이 나란하게 일방향으로 연장되어 있다. 발광 장치(1)는 제3 도전 영역(301) 및 제4 도전 영역(302)의 연장 방향을 따라 일렬로 배치된다. 전술한 것과 같이, 발광 장치(1)의 제1 전극(140)은 지지 기판(160), 와이어(331)를 통해서 제3 도전 영역(301)과 연결될 수 있고, 발광 장치(1)의 제2 전극(150)은 지지 기판(160), 와이어(332)을 통해서 제4 도전 영역(302)과 연결될 수 있다.
제3 도전 영역(301), 제4 도전 영역(302)에 적절한 바이어스가 인가되면, 발광 장치(1) 내부의 발광 구조체(미도시)에 순방향 바이어스가 걸리게 되면, 발광 장치(1)는 광을 발산하게 된다.
여기서, 도 17를 참조하면, 형광층(340)과 제2 투명 수지(350)는 라인 타입으로 형성될 수 있다. 예를 들어, 도 17에서와 같이 발광 장치(1)가 제3 도전 영역(301) 및 제4 도전 영역(302)의 연장 방향을 따라 배치된 경우, 형광층(340)과 제2 투명 수지(350)도 제3 도전 영역(301) 및 제4 도전 영역(302)의 연장 방향을 따라 배치될 수 있다. 또한, 형광층(340)과 제2 투명 수지(350)는 제3 도전 영역(301) 및 제4 도전 영역(302)을 모두 둘러 싸도록 형성될 수 있다.
도 18을 참조하면, 형광층(340)과 제2 투명 수지(350)는 도트 타입으로 형성될 수 있다. 각 형광층(340)과 각 제2 투명 수지(350)는, 대응되는 발광 장치(1)만을 둘러싸도록 형성될 수 있다.
도 19은 본 발명의 제11 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 19에 도시된 것은, 본 발명의 제11 실시예에 따른 발광 장치는 최종 제 품(end product)이다. 도 19의 발광 장치는 조명 장치, 표시 장치, 모바일 장치(휴대폰, MP3 플레이어, 내비게이션(Navigation) 등)과 같은 여러 가지 장치에 적용될 수 있다. 도 19에 도시된 예시적 장치는 액정 표시 장치(LCD)에서 사용하는 에지형(edge type) 백라이트 유닛(Back Light Unit; BLU)이다. 액정 표시 장치는 자체 광원이 없기 때문에, 백라이트 유닛이 광원으로 사용되고, 백라이트 유닛은 주로 액정 패널의 후방에서 조명하게 된다.
도 19을 참조하면, 백라이트 유닛은 발광 장치(1), 도광판(410), 반사판(412), 확산 시트(414), 한쌍의 프리즘 시트(416)를 포함한다.
발광 장치(1)는 광을 제공하는 역할을 한다. 여기서, 사용되는 발광 장치(1)는 사이드뷰 타입일 수 있다.
도광판(410)은 액정 패널(450)로 제공되는 광을 안내하는 역할을 한다. 도광판(410)은 아크릴과 같은 플라스틱 계열의 투명한 물질의 패널로 형성되어, 발광 장치(11)으로부터 발생한 광을 도광판(410) 상부에 배치된 액정 패널(450) 쪽으로 진행하게 한다. 따라서, 도광판(410)의 배면에는 도광판(410) 내부로 입사한 광의 진행 방향을 액정 패널(450) 쪽으로 변환시키기 위한 각종 패턴(412a)이 인쇄되어 있다.
반사판(412)은 도광판(410)의 하부면에 설치되어 도광판(410)의 하부로 방출되는 빛을 상부로 반사한다. 반사판(412)은 도광판(410) 배면의 각종 패턴(412a)에 의해 반사되지 않은 광을 다시 도광판(410)의 출사면 쪽으로 반사시킨다. 이와 같이 함으로써, 광손실을 줄임과 동시에 도광판(410)의 출사면으로 투과되는 광의 균 일도를 향상시킨다.
확산 시트(414)는 도광판(410)에서 나온 광을 분산시킴으로써 광이 부분적으로 밀집되는 것을 방지한다.
프리즘 시트(416) 상부면에 삼각기둥 모양의 프리즘이 일정한 배열을 갖고 형성되어 있으며, 통상 2장의 시트로 구성되어 각각의 프리즘 배열이 서로 소정의 각도로 엇갈리도록 배치되어 확산 시트(414)에서 확산된 광을 액정 패널(450)에 수직한 방향으로 진행하도록 한다.
도 20 내지 도 23는 본 발명의 제12 내지 15 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 20 내지 도 23에서 도시된 것은, 전술하였던 발광 장치가 적용된 예시적인 장치들(최종 제품, end product)이다. 도 20는 프로젝터를, 도 21은 자동차의 헤드라이트를, 도 22는 가로등을, 도 23는 조명등을 도시하였다. 도 20 내지 도 23에서 사용되는 발광 장치(1)는 탑뷰 타입일 수 있다.
도 20을 참고하면, 광원(410)에서 나온 광은 콘덴싱 렌즈(condensing lens)(420), 컬러 필터(430), 샤핑 렌즈(sharping lens)(440)을 통과하여 DMD(digital micromirror device)(450)에 반사되어, 프로젝션 렌즈(projection lens)(480)을 통과하여 스크린(490)에 도달한다. 광원(410) 내에는 본원 발명의 발광 소자가 장착되어 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1 내지 도 5는 본 발명의 제1 실시예에 따른 발광 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 6은 본 발명의 제1 실시예에 따른 발광 장치의 동작을 설명하기 위한 도면이다.
도 7a 및 도 7b는 본 발명의 제2 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 8a 및 도 8b는 본 발명의 제3 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 발광 장치의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 제4 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 11은 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 12은 본 발명의 제6 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 13는 본 발명의 제7 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 14는 본 발명의 제8 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 15는 본 발명의 제9 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 16 내지 도 18는 본 발명의 제10 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 19은 본 발명의 제11 실시예에 따른 발광 장치를 설명하기 위한 도면이 다.
도 20 내지 도 23는 본 발명의 제12 내지 제15 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
102: 다결정 영역 103: 집광점
104: 절단 패턴 영역 105: 다결정이 있는 영역
106: 단결정이 있는 영역

Claims (10)

  1. 서로 마주보는 일면과 타면을 포함하는 단결정의 기판을 제공하고,
    상기 기판의 일면 상에 중간 구조물을 형성하되, 상기 중간 구조물은 순차적으로 적층된 제1 도전형의 제1 도전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하는 발광 구조체와, 상기 제1 도전 패턴과 전기적으로 연결된 제1 전극과, 상기 제2 도전 패턴과 전기적으로 연결된 제2 전극을 포함하고,
    상기 기판에 수평 방향으로 레이저를 조사하여, 상기 기판 내부에 상기 수평 방향으로 연장된 다결정 영역을 형성하고,
    상기 다결정 영역을 따라 상기 기판을 상기 수평 방향으로 절단하는 것을 포함하되,
    상기 수평 방향은 상기 기판의 일면 및 상기 기판의 타면과 평행한 방향이고,
    상기 다결정 영역에 의해, 상기 기판은 상기 기판의 일면을 포함하는 제1 기판과 상기 기판의 타면을 포함하는 제2 기판으로 구분되고,
    상기 기판을 상기 수평 방향으로 절단한 결과, 상기 다결정 영역을 중심으로 상기 제1 기판 및 상기 제2 기판으로 분리되고,
    상기 제1 기판 또는 상기 제2 기판의 절단된 면에는 절단 패턴 영역이 형성되는 발광 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 중간 구조물을 형성하는 것과 상기 다결정 영역을 형성하는 것 사이에, 상기 중간 구조물이 형성된 기판을 지지 기판에 본딩하는 것을 더 포함하고,
    상기 중간 구조물은 상기 기판과 상기 지지 기판 사이에 배치되는 발광 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 중간 구조물은 상기 제1 도전 패턴의 폭이 상기 제2 도전 패턴의 폭보다 넓어서, 상기 제1 도전 패턴이 돌출되어 있고, 상기 제1 전극은 상기 제1 도전 패턴의 돌출 영역 상에 형성되고, 상기 제2 전극은 상기 제2 도전 패턴 상에 형성되고,
    상기 중간 구조물이 형성된 기판을 지지 기판에 본딩하는 것은, 상기 제1 및 제2 전극이 상기 지지 기판과 마주보도록 본딩하는 발광 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 발광 구조체의 측벽은 경사져 있고, 상기 제2 전극은 상기 발광 구조체의 상면 및 측벽을 따라 형성되어 있는 발광 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 절단 패턴 영역의 적어도 일부는 다결정인 발광 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 절단 패턴 영역이 형성된 상기 제1 기판의 절단된 면 상에 반사 금속막을 형성하는 것을 더 포함하는 발광 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 레이저는 1000nm 이상의 파장을 갖는 발광 장치의 제조 방법.
  8. 서로 마주보는 일면과 타면을 포함하는 단결정의 기판을 제공하고,
    상기 기판의 일면 상에 중간 구조물을 형성하되, 상기 중간 구조물은 순차적으로 적층된 제1 도전형의 제1 도전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하는 발광 구조체와, 상기 제1 도전 패턴과 전기적으로 연결된 제1 전극과, 상기 제2 도전 패턴과 전기적으로 연결된 제2 전극을 포함하고,
    상기 기판에 수평 방향으로 레이저를 조사하여, 상기 기판 내부에 상기 수평 방향으로 연장된 개질(改質) 영역을 형성하고,
    상기 개질(改質) 영역을 따라, 상기 기판을 상기 수평 방향으로 절단하는 것을 포함하되,
    상기 수평 방향은 상기 기판의 일면 및 상기 기판의 타면과 평행한 방향이고,
    상기 개질 영역에 의해, 상기 기판은 상기 기판의 일면을 포함하는 제1 기판과, 상기 기판의 타면을 포함하는 제2 기판으로 구분되고,
    상기 기판을 상기 수평 방향으로 절단한 결과, 상기 개질 영역을 중심으로 상기 제1 기판 및 상기 제2 기판으로 분리되고,
    상기 제1 기판 또는 상기 제2 기판의 절단된 면에는 절단 패턴 영역이 형성되는 발광 장치의 제조 방법.
  9. 삭제
  10. 삭제
KR1020080111060A 2008-11-10 2008-11-10 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치 KR101539246B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080111060A KR101539246B1 (ko) 2008-11-10 2008-11-10 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
US12/590,526 US8178424B2 (en) 2008-11-10 2009-11-10 Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method
US13/445,455 US8637881B2 (en) 2008-11-10 2012-04-12 Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method
US14/079,177 US9269877B2 (en) 2008-11-10 2013-11-13 Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111060A KR101539246B1 (ko) 2008-11-10 2008-11-10 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치

Publications (2)

Publication Number Publication Date
KR20100052163A KR20100052163A (ko) 2010-05-19
KR101539246B1 true KR101539246B1 (ko) 2015-07-24

Family

ID=42165570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111060A KR101539246B1 (ko) 2008-11-10 2008-11-10 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치

Country Status (2)

Country Link
US (3) US8178424B2 (ko)
KR (1) KR101539246B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539246B1 (ko) * 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR101690508B1 (ko) * 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101248989B1 (ko) * 2011-06-22 2013-04-01 포항공과대학교 산학협력단 발광 다이오드 및 그 제조방법
US9653643B2 (en) * 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US12002915B2 (en) 2011-06-24 2024-06-04 Creeled, Inc. Multi-segment monolithic LED chip
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US11251348B2 (en) * 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
GB201202222D0 (en) * 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
KR20130117474A (ko) * 2012-04-18 2013-10-28 서울바이오시스 주식회사 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP6061130B2 (ja) * 2012-09-27 2017-01-18 スタンレー電気株式会社 発光装置
US9112103B1 (en) * 2013-03-11 2015-08-18 Rayvio Corporation Backside transparent substrate roughening for UV light emitting diode
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
CN104465691A (zh) * 2013-09-16 2015-03-25 上海蓝光科技有限公司 一种高压发光二极管结构及其制造方法
JP5553292B1 (ja) * 2013-12-03 2014-07-16 エルシード株式会社 Ｌｅｄ素子
JP2015192100A (ja) * 2014-03-28 2015-11-02 豊田合成株式会社 発光素子および発光素子の製造方法
TWI623115B (zh) 2014-10-09 2018-05-01 新世紀光電股份有限公司 具粗化表面之薄膜式覆晶發光二極體及其製造方法
EP3528297B1 (en) * 2016-11-22 2021-05-19 National Institute of Information and Communications Technology Light-emitting module provided with semiconductor light-emitting element that emits deep ultraviolet light
CN109037263A (zh) * 2017-06-09 2018-12-18 美商晶典有限公司 具有透光基材的微发光二极管显示模块及其制造方法
TWI692883B (zh) * 2019-04-24 2020-05-01 錼創顯示科技股份有限公司 微型元件及其結構
CN112968092A (zh) * 2020-11-19 2021-06-15 重庆康佳光电技术研究院有限公司 发光器件、其制作方法及具有其的显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173387A1 (en) * 2000-09-13 2005-08-11 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
KR100646635B1 (ko) * 2005-06-24 2006-11-23 서울옵토디바이스주식회사 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
KR100697829B1 (ko) * 2005-05-23 2007-03-20 (주)더리즈 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
JPH11251685A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 半導体レーザ
DE10026435A1 (de) * 2000-05-29 2002-04-18 Osram Opto Semiconductors Gmbh Kalzium-Magnesium-Chlorosilikat-Leuchtstoff und seine Anwendung bei Lumineszenz-Konversions-LED
WO2002089221A1 (en) * 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
JP2002368263A (ja) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US8268704B2 (en) * 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
TW200419832A (en) * 2004-04-16 2004-10-01 Uni Light Technology Inc Structure for increasing the light-emitting efficiency of a light-emitting device
EP1766667A4 (en) * 2004-05-19 2011-06-01 Epivalley Co Ltd METHOD FOR DRAWING GAN-BASED NITRIDE LAYER MATERIAL
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
US8278190B2 (en) * 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
KR101539246B1 (ko) 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173387A1 (en) * 2000-09-13 2005-08-11 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
KR100697829B1 (ko) * 2005-05-23 2007-03-20 (주)더리즈 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자
KR100646635B1 (ko) * 2005-06-24 2006-11-23 서울옵토디바이스주식회사 복수 셀의 단일 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US8637881B2 (en) 2014-01-28
US8178424B2 (en) 2012-05-15
US20140061710A1 (en) 2014-03-06
US20100120183A1 (en) 2010-05-13
US20120193672A1 (en) 2012-08-02
US9269877B2 (en) 2016-02-23
KR20100052163A (ko) 2010-05-19

Similar Documents

Publication Publication Date Title
KR101539246B1 (ko) 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
KR101809472B1 (ko) 광추출 효율이 향상된 발광 장치
KR101530876B1 (ko) 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101497953B1 (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101428719B1 (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
TWI460884B (zh) 發光裝置，發光元件及其製造方法
JP5463901B2 (ja) 発光装置
KR101332794B1 (ko) 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR101541512B1 (ko) 발광 장치
KR20100024231A (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101506264B1 (ko) 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
KR101592201B1 (ko) 발광 장치 및 그 제조 방법
JP5967269B2 (ja) 発光装置
JP4604697B2 (ja) 面発光装置及び面発光装置用導光板
JP2016189488A (ja) 発光装置
US9882098B2 (en) Light-emitting device package containing oxynitride-based phosphor and lighting apparatus containing same
JP4705701B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 4