KR101534279B1 - 다수의 장치를 구비한 집적 회로 패키지 시스템 - Google Patents

다수의 장치를 구비한 집적 회로 패키지 시스템 Download PDF

Info

Publication number
KR101534279B1
KR101534279B1 KR1020080075689A KR20080075689A KR101534279B1 KR 101534279 B1 KR101534279 B1 KR 101534279B1 KR 1020080075689 A KR1020080075689 A KR 1020080075689A KR 20080075689 A KR20080075689 A KR 20080075689A KR 101534279 B1 KR101534279 B1 KR 101534279B1
Authority
KR
South Korea
Prior art keywords
interconnect
die attach
integrated circuit
circuit device
attach paddle
Prior art date
Application number
KR1020080075689A
Other languages
English (en)
Other versions
KR20090014120A (ko
Inventor
라미레즈 카마초 지그문드
데스칼조 바싼 헨리
쥬니어 하답 아드빈쿨라 아벨라르도
치엔 후이 타이 리오넬
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090014120A publication Critical patent/KR20090014120A/ko
Application granted granted Critical
Publication of KR101534279B1 publication Critical patent/KR101534279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

다이 부착 패들(210)과 외측 상호연결부(218), 및 외측 상호연결부(218)를 지나서 다이 부착 패들(210)을 향하는 내측 상호연결부(220)를 형성하는 단계와; 다이 부착 패들(210) 위에 집적 회로 장치(208)를 장착하는 단계와; 집적 회로 장치(208)를 내측 상호연결부(220)와 외측 상호연결부(218)에 연결하는 단계와; 다이 부착 패들(210) 위의 집적 회로 장치(208)를 밀봉(encapsulating)하는 단계와; 외측 상호연결부(218) 아래에 외부 상호연결부(104)를 부착하는 단계와; 다이 부착 패들(210)의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들(210) 아래의 회로 장치(106)를 부착하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법(1300).
집적 회로 패키지 시스템, 다이 부착 패들, 상호연결부, 집적 회로 장치

Description

다수의 장치를 구비한 집적 회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH MULTIPLE DEVICES}
일반적으로 본 발명은 집적 회로 패키지 시스템, 보다 구체적으로는 다수의 장치를 구비한 집적 회로 패키지 시스템에 관한 것이다.
서버 및 스토리지 어레이(storage array)와 같은 기업 전자장비뿐만 아니라 스마트 폰, 개인 휴대용 정보 단말기 및 위치 기반 서비스 장치와 같은 현대의 소비자 가전은 비용 감소에 대한 기대와 함께 지속적으로 작아지는 물리적 공간 내에 보다 많은 집적 회로를 포함시키고 있다. 증가된 작동 주파수, 성능 및 향상된 대형 집적 수준의 모든 신세대 집적 회로는 집적 회로 자체와 관련된 보다 많은 솔루션을 제공하기 위하여 백-엔드(back-end) 집적 회로 제작을 위한 필요성을 부각시킨다.
이와 같은 요건을 충족하기 위하여 많은 기술들이 개발되었다. 일부 연구 개발 전략은 새로운 패키지 기술에 초점을 맞추고 있는 반면에, 다른 연구 개발 전략은 기존의 성숙한 패키지 기술을 개선하는 데 초점을 맞추고 있다. 두 방안 모두 목표 패키지를 보다 잘 정합시키기 위하여 집적 회로의 추가 프로세싱을 포함할 수 있다.
패키지 기술에서의 지속적인 중점 사항은 "z-축"에서, 즉 한 패키지에 다수의 칩을 적층하거나 또는 한 패키지를 다른 패키지에 적층함으로써 집적을 실행하는 것이다. 이것은 일-칩 패키지(one-chip package)의 풋프린트(footprint)를 가지는 밀집한 칩 구조체를 제공한다. 적층된 구조체의 비용은 단일 다이 패키지(die package)의 비용보다 단지 증분적으로 크고 조립체 수율은 개별 패키지들에서 다이를 패키징하는 것에 비하여 경쟁력 있는 최종 비용을 보장하도록 충분히 크다. 일반적인 적층된 구조체 방식의 주요한 실질적 제한들은 최종 수율이 저조하다는 점과 시험 비용이 높다는 점이다.
일 패키지 방식의 다수의 칩의 경우에, 패키지의 칩 일부가 어느 정도는 결함이 있게 되고, 따라서 최종 패키지 시험 수율(test yield)이 개별 칩 시험 수율에 따른 결과가 되고, 그 각각이 항상 100% 이하가 되는 것은 불가피하다. 이것은 단지 두 칩이 패키지에 적층되지만 상기 두 칩 중 하나가 디자인의 복잡성 또는 기술 때문에 낮은 수율을 가진다고 해도 크게 문제가 될 수 있다.
패키지-온-패키지 모듈 방식에 있어서, 문제점은 전체 모듈이 인쇄 회로 기판에 장착된 이후에서야 전체 모듈이 시험될 수 있다는 점이다. 어느 한 패키지에 오류가 있거나 또는 장착 공정이 오류가 있다면, 전체 모듈이 인쇄 회로 기판으로부터 제거되어야 한다. 이것은 불가피하게 시험 비용을 증가시키게 된다.
더욱 얇고 소형이며 경량인 패키지 디자인, 집적 회로 디자인 및 인쇄 회로 디자인이 추가적 소형화를 위한 지속적 요청에 따라 채택되었다. 동시에, 사용자들은 점점 더 엄격해지는 작업 조건 하에서 보다 신뢰성이 있는 집적회로, 패키지 및 인쇄 회로 기판을 포함하는 전체적인 시스템을 요구하고 있다.
따라서 제조 비용을 낮추고, 수율과 신뢰성을 향상시키며, 기능성을 향상시키고 인쇄 회로 기판의 풋프린트를 감소시키기 위한 유연성을 증가시키는 집적 회로 패키지 시스템에 대한 필요는 여전히 존재한다. 비용 절감과 효율성 향상을 위한 지속적으로 증가하는 요청 때문에, 상기와 같은 문제점에 대한 해법을 찾는 것이 보다 더 중요하다.
이러한 문제점들에 대한 해결책을 찾기 위한 시도가 장기간 있어왔으나 종래에 개발된 것은 어떠한 해결책도 교시하거나 제시하고 있지 않아서 상기 문제점에 대한 해결책은 당업자가 오랫동안 인식하지 못한 것이다.
본 발명은, 다이 부착 패들(die-attach paddle)과 외측 상호연결부, 및 외측 상호연결부를 지나서 다이 부착 패들을 향하는 내측 상호연결부를 형성하는 단계와; 다이 부착 패들 위에 집적 회로 장치를 장착하는 단계와; 집적 회로 장치를 내측 상호연결부와 외측 상호연결부에 연결하는 단계와; 다이 부착 패들 위에 집적 회로 장치를 밀봉(encapsulating)하는 단계와; 외측 상호연결부 아래에 외부 상호 연결부를 부착하는 단계와; 다이 부착 패들의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들 아래의 회로 장치를 부착하는 단계를 포함하는 집적 회로 패키징 방법을 제공한다.
본 발명의 집적 회로 패키지 시스템은 회로 시스템의 수율과 신뢰성을 향상시키면서 비용을 절감하기 위한 중요하고 현재까지 알려지지 않았으며 이용가능하지 않았던 해결안과 성능 및 구조적 태양을 제공한다. 결과적으로 본 공정과 구성은 직접적이고, 비용 면에서 효율적이며, 복잡하지 않고, 용도가 아주 다양하며 정확하고, 감도가 높으며 효과적이고, 손쉽고 효율적이며 경제적인 제작, 적용 및 이용을 위하여 공지된 구성요소를 변경해서 실시될 수 있다.
본 발명의 특정 실시예들은 이상에서 언급한 것들에 추가하여 또는 이들을 대신하는 다른 태양을 가지고 있다. 상기 태양들은 첨부한 도면을 참조해서 이하의 상세한 기술 내용을 통해서 당업자에게 명백하게 될 것이다.
당업자가 본 발명을 실시하고 사용할 수 있도록 이하의 실시예들을 충분히 상세히 설명한다. 본 개시 내용에 근거한 다른 실시예들이 있을 수 있다는 점과 본 발명의 범위를 벗어나지 않는다면 시스템, 공정상 또는 기계적 변화가 행해질 수 있다는 점은 명백하다.
이하의 기술내용에서는, 본 발명을 전체적으로 이해할 수 있도록 하기 위하여 다수의 특정 상세가 주어진다. 그러나 본 발명이 이러한 특정 상세 없이도 실시 될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 피하기 위해서, 일부 공지된 회로, 시스템 구성, 및 공정 단계를 상세하게 개시하지 않는다. 마찬가지로, 본 시스템의 실시예를 도시한 도면들은 부분적으로 개략적인 것이지 스케일에 따른 것이 아니고, 특히 치수의 일부는 명료하게 표시하기 위한 것이며 도면에서 크게 과장되어 표시되어 있다. 일반적으로, 본 발명은 임의의 방향으로 실시될 수 있다.
또한, 일부 공통의 특징부를 가지는 다수의 실시예를 개시하고 설명하는 경우, 그 부분의 도해와 설명 및 이해가 명료하고 용이하도록 서로 유사하거나 동일한 특징부는 대개 유사한 도면 부호로 표시된다. 실시예들은 설명의 편의상 제1 실시예, 제2 실시예 등으로 번호가 부가되며 어떤 다른 중요성을 부가하거나 본 발명에 대한 제한을 가하려는 것이 아니다.
설명을 위해서, 본 명세서에서 사용된 "수평"이란 용어는 그 방향과는 관계없이 집적 회로의 평면 또는 표면에 평행한 평면으로 정의된다. "수직"이란 용어는 앞서 정의된 수평과 수직한 방향을 말한다. "~위에", "~ 아래에", "바닥", "상부", ("측벽"에서와 같은)"측부", "더 높은", "더 아래의", "상부의", 위의", "밑의"와 같은 용어들은 수평 평면에 대하여 정의된다. "~상의(on)"란 용어가 의미하는 바는 요소들 간에 직접적 접촉이 있다는 것이다. 본 명세서에서 사용된 "프로세싱(processing)"이란 용어는 재료의 적층, 패터닝(patterning), 노출, 현상(development), 에칭, 세척, 몰딩(molding) 및/또는 재료의 제거 또는 상기 구조체를 성형하는 데 필요한 것을 포함한다. 본 명세서에서 사용된 "시스템"이란 용어 는 이 용어가 사용되는 문구에 따라서 본 발명의 방법과 장치를 의미하고 이를 가리킨다.
도 1을 참조하면, 본 발명의 제1 실시예의 집적 회로 패키지 시스템(100)의 바닥도가 도시되어 있다. 상기 바닥도는 에폭시 몰딩 콤파운드(epoxy molding compound)와 같은 패키지 밀봉부(package encapsulation)(102)를 바람직하게는 솔더 볼(solder ball)과 같은 단일 열의 외부 상호연결부(104) 아래에 도시한다. 외부 상호연결부(104)는 일례로서 패키지 밀봉부(102)의 경계를 지나서 연장된다. 또한 바닥도는, 패키지 밀봉부(102) 위에 그리고 외부 상호연결부(104)에 의한 윤곽이 형성된 경계 내에 있는, 집적 회로 다이, 플립 칩(flip chip), 웨이퍼 스케일 칩 패키지, 또는 패키징된 집적 회로와 같은 단일(single) 회로 장치(106)를 도시한다.
도해 목적상, 외부 상호연결부(104)는 단일 열의 구성으로 도시되고 있지만, 외부 상호연결부(104)가 다수의 열과 같은 서로 다른 구성일 수도 있다는 점은 명백하다. 또한 도해 목적상, 집적 회로 패키지 시스템(100)이 균일하게 이격된 외부 상호연결부(104)를 구비하고 있지만, 집적 회로 패키지 시스템(100)에서 외부 상호연결부(104)가 균일하지 않게 이격되도록 집적 회로 패키지 시스템(100)에서 일부 부분이 감축될 수 있다는 점은 명백하다.
도 2를 참조하면, 도 1의 2-2 선을 따라서 절단한 집적 회로 패키지 시스템(100)의 횡단면도가 도시되어 있다. 상기 횡단면도는 집적 회로 패키지 시스템(100)의 회로 장치(106)와 집적 회로 장치(208)를 도시하고 있다. 바람직하게는 집적 회로 패키지 시스템(100)은 바람직하게는 다이 부착 패들(210) 위에 장착된 집적 회로 장치(208)를 구비한 이중열 QFN(Quad Flat Non-Leaded) 패키지이다. 집적 회로 장치(208)는 제1 비활성 사이드(non-active side)(212)와 제1 활성 사이드(214)를 구비하고 있으며, 제1 활성 사이드(214)는 그 위에 형성된 활성 회로를 포함한다. 바람직하게는 제1 비활성 사이드(212)는 다이 부착 패들(210)을 향한다.
바람직하게는 본드 와이어와 같은 내부 상호연결부(216)는 제1 활성 사이드(214)를 외측 리드(lead)와 같은 외측 상호연결부(218)와 내측 리드와 같은 내측 상호연결부(220) 둘 모두의 사전에 선별된 부분과 연결한다. 바람직하게는 외부 상호연결부(104)는 내부 상호연결부(216)의 반대편의 외측 상호연결부(218)에 부착된다. 도 2에 도시된 예에서, 외측 상호연결부(218)에 부착된 외부 상호연결부(104)는 패키지 밀봉부(102)의 경계를 지나서 연장된다. 바람직하게는 패키지 밀봉부(102)는 내측 상호연결부(220), 외측 상호연결부(218), 다이 부착 패들(210) 위의 내부 상호연결부(216) 및 집적 회로 장치(208)를 덮는다. 또한 바람직하게는 패키지 밀봉부(102)는 다이 부착 패들(210), 내측 상호연결부(220), 외측 상호연결부(218)의 일부를 노출시킨다. 도시를 위해서, 집적 회로 패키지 시스템(100)은 펀치 타입(punch type)으로 도시되어 있지만 집적 회로 패키지 시스템(100)이 손 타입(sawn type)과 같은 상이한 구성으로 형성될 수도 있음은 당연하다.
도 2에 도시된 예에서, 집적 회로 패키지 시스템(100)은 일 열의 외측 상호연결부(218)와 일 열의 내측 상호연결부(220)가 도시되어 있지만, 집적 회로 패키지 시스템(100)이 일 열 이상의 외측 상호연결부(218), 내측 상호연결부(220) 또는 이들을 조합한 것을 구비할 수 있는 것은 당연하다. 또한 본 예에서, 집적 회로 패 키지 시스템(100)은 내부 상호연결부(216)에 의하여 집적 회로 장치(208)와 전기적으로 연결된 외측 상호연결부(218)가 도시되어 있지만, 그 열의 모든 외측 상호연결부(218)가 내부 상호연결부(216)에 의하여 집적 회로 장치(208)와 전기적으로 연결되는 것은 아니라는 점은 명백하다.
상기한 바와 같이, 바람직하게는 회로 장치(106)는 다이 부착 패들(210)의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들(210) 아래에 장착된 웨이퍼 레벨 칩 스케일 패키지(wafer-level chip scale package), 집적 회로 다이 또는 플립 칩이다. 회로 장치(106)는 제2 비활성 사이드(222)와 제2 활성 사이드(224)를 구비하고, 제2 활성 사이드(224)는 그 위에 형성된 활성 회로를 포함한다. 제2 활성 사이드(224)는 바람직하게는 다이 부착 패들(210)을 향하고 있다. 바람직하게는 제2 활성 사이드(224)는 또한 전기적 연결을 위해서 솔더 범프(solder bump)와 같은 범프(226)를 구비한다. 바람직하게는 범프(226)는 회로 장치(106)를 내측 상호연결부(220)와 다이 부착 패들(210)의 사전에 선별된 부분 둘 모두와 연결한다. 바람직하게는 회로 장치(106)를 고정하기 위하여 범프(226) 사이의 공간을 언더-필(228)이 채운다.
도시를 위해서, 회로 장치(106)는 범프(226)가 다이 부착 패들(210)과 내측 상호연결부(220)에 연결되도록 도시되었지만, 범프(226)들 각각이 내측 상호연결부(220) 또는 다이 부착 패들(210)에 연결되지 않을 수 있다는 점은 당연하다. 또한, 도시를 위해서, 집적 회로 패키지 시스템(200)에서 내측 상호연결부(220)가 내부 상호연결부(216)에 의해서 집적 회로 장치(208)에 전기적으로 연결되고 범 프(226)에 의해서 회로 장치(106)에 전기적으로 연결되도록 도시되었지만, 모든 내측 상호연결부(220)가 집적 회로 장치(208) 및 회로 장치(106)와 전기적으로 연결되는 것은 아닌 것은 당연하다.
도 3을 참조하면, 본 발명의 제2 실시예의 도 1의 2-2 선을 따라 절단한 도 1의 바닥도와 유사한 집적 회로 패키지 시스템의 횡단면도가 도시되어 있다. 상기 횡단면도는 집적 회로 패키지 시스템(300)의 회로 장치(306)와 집적 회로 장치(308)가 도시되어 있다. 바람직하게는 집적 회로 패키지 시스템(100)은 다이 부착 패들(310) 위에 장착된 집적 회로 장치(308)를 구비한 이중열 QFN이다. 집적 회로 장치(308)는 제1 비활성 사이드(non-active side)와 제1 활성 사이드(314)를 구비하고 있으며, 제1 활성 사이드(314)는 그 위에 형성된 활성 회로를 포함한다. 바람직하게는 제1 비활성 사이드(312)는 다이 부착 패들(310)을 향한다.
바람직하게는 본드 와이어와 같은 내부 상호연결부(316)는 제1 활성 사이드(314)를 외측 리드(lead)와 같은 외측 상호연결부(318)와 내측 리드와 같은 내측 상호연결부(320) 둘 모두의 사전에 선별된 부분과 연결한다. 바람직하게는 솔더 볼(solder ball)과 같은 외부 상호연결부(304)는 내부 상호연결부(316)의 반대편의 외측 상호연결부(218)에 부착된다. 도 3에 도시된 예에서, 외측 상호연결부(318)에 부착된 외부 상호연결부(304)는 에폭시 몰딩 콤파운드와 같은 패키지 밀봉부(302)의 경계를 지나서 연장된다. 바람직하게는 패키지 밀봉부(302)는 내측 상호연결부(320), 외측 상호연결부(318), 다이 부착 패들(310) 위의 내부 상호연결부(316) 및 집적 회로 장치(308)를 덮는다. 또한 바람직하게는 패키지 밀봉부(302)는 다이 부착 패들(310), 내측 상호연결부(320), 외측 상호연결부(318)의 일부를 노출시킨다. 도시를 위해서, 밀봉부(302)가 펀치 타입(punch type) 패키지로 도시되어 있지만 밀봉부(302)가 또한 손 타입(sawn type) 패키지일 수도 있음은 당연하다.
도 3에 도시된 예에서, 집적 회로 패키지 시스템(300)은 일 열의 외측 상호연결부(318)와 일 열의 내측 상호연결부(320)가 도시되어 있지만, 집적 회로 패키지 시스템(300)이 외측 상호연결부(318)와 내측 상호연결부(320)의 열의 개수가 서로 다를 수 있다는 것은 당연하다. 또한 본 예에서, 집적 회로 패키지 시스템(300)은 내부 상호연결부(316)에 의하여 집적 회로 장치(308)와 전기적으로 연결된 외측 상호연결부(318)가 도시되어 있지만, 모든 외측 상호연결부(318)가 내부 상호연결부(316)에 의하여 집적 회로 장치(308)와 전기적으로 연결되는 것은 아니라는 점은 명백하다.
바람직하게는 회로 장치(306)는 다이 부착 패들(310) 아래에 실장되고 다이 부착 패들(310)의 반대편을 지나서 횡방향으로 연장된 볼 그리드 어레이(ball grid array, BGA) 패키징된 집적 회로 또는 랜드 그리드 어레이(land grid array, LGA) 패키징된 집적 회로이다. 회로 장치(306)는 제2 비활성 사이드와 제2 활성 사이드(324)를 구비하고, 제2 활성 사이드(324)는 그 위에 형성된 활성 회로를 포함한다. 제2 활성 사이드(324)는 다이 부착 패들(310)을 향하고 있다. 제2 활성 사이드(324)는 또한 전기적 연결을 위해서 솔더 범프(solder bump)와 같은 범프(326)들을 구비한다. 바람직하게는 범프(326)들은 회로 장치(306)를 내측 상호연결부(320)와 다이 부착 패들(310)의 사전에 선별된 부분 둘 모두와 연결한다.
도시를 위해서, 회로 장치(306)는 범프(326)가 다이 부착 패들(310)과 내측 상호연결부(320)에 연결되도록 도시되었지만, 범프(326)들이 내측 상호연결부(320) 또는 다이 부착 패들(210)에 연결되지 않을 수 있다는 점은 당연하다. 또한, 도시를 위해서, 집적 회로 패키지 시스템(300)에서 내측 상호연결부(320)가 내부 상호연결부(316)에 의해서 집적 회로 장치(308)에 전기적으로 연결되고 범프(326)에 의해서 회로 장치(306)에 전기적으로 연결되도록 도시되었지만, 모든 내측 상호연결부(320)가 집적 회로 장치(308) 및 회로 장치(306)와 전기적으로 연결되는 것은 아닌 것은 당연하다
도 4를 참조하면, 본 발명의 제3 실시예의 도 4의 바닥도와 유사한 집적 회로 패키지 시스템(400)의 횡단면도가 도시되어 있다. 상기 횡단면도는 집적 회로 패키지 시스템(400)의 회로 장치(406)와 집적 회로 장치(408)를 도시하고 있다. 바람직하게는 집적 회로 패키지 시스템(400)은 바람직하게는 다이 부착 패들(410) 위에 장착된 집적 회로 장치(408)를 구비한 다중열 QFN(Quad Flat Non-Leaded) 패키지이다. 집적 회로 장치(408)는 제1 비활성 사이드(non-active side)(412)와 제1 활성 사이드(414)를 구비하고 있으며, 제1 활성 사이드(414)는 그 위에 형성된 활성 회로를 포함한다. 바람직하게는 제1 비활성 사이드(412)는 다이 부착 패들(410)을 향한다.
바람직하게는 본드 와이어와 같은 내부 상호연결부(416)는 제1 활성 사이드(414)를 외측 리드(lead)와 같은 외측 상호연결부(418)와 내측 리드와 같은 내측 상호연결부(420), 최내측 리드(innermost lead)와 같은 최내측 상호연결부(430)의 사전에 선별된 부분과 연결한다. 바람직하게는 내부 상호연결부(420)는 외측 상호연결부(418)와 최내측 상호연결부(430) 사이에 위치된다.
바람직하게는 솔더 볼(solder ball)과 같은 외부 상호연결부(404)는 내부 상호연결부(416)의 반대편의 외측 상호연결부(418)에 부착된다. 도 4에 도시된 예에서, 외측 상호연결부(418)에 부착된 외부 상호연결부(404)는 에폭시 몰딩 콤파운드와 같은 패키지 밀봉부(402)의 경계를 지나서 연장된다. 바람직하게는 패키지 밀봉부(402)는 내측 상호연결부(420), 외측 상호연결부(418), 다이 부착 패들(410) 위의 내부 상호연결부(416) 및 집적 회로 장치(408)를 덮는다. 또한 바람직하게는 패키지 밀봉부(402)는 다이 부착 패들(410), 내측 상호연결부(420), 외측 상호연결부(418)의 일부를 노출시킨다. 도시를 위해서, 집적 회로 패키지 시스템(400)이 펀치 타입(punch type) 패키지로 도시되어 있지만 집적 회로 패키지 시스템(400)이 또한 손 타입(sawn type) 패키지와 같은 상이한 구성으로 형성될 수도 있음은 당연하다.
도 4에 도시된 예에서, 집적 회로 패키지 시스템(400)은 일 열의 외측 상호연결부(418)와 일 열의 내측 상호연결부(420)와 일 열의 최내측 상호연결부(430)가 도시되어 있지만, 집적 회로 패키지 시스템(400)에서 외측 상호연결부(418), 내측 상호연결부(420)와 최내측 상호연결부(430)의 열의 개수가 상이할 수 있다는 점은 당연하다. 또한 본 예에서, 집적 회로 패키지 시스템(400)은 내부 상호연결부(416)에 의하여 집적 회로 장치(408)와 전기적으로 연결된 외측 상호연결부(418)가 도시되어 있지만, 모든 외측 상호연결부(418)가 내부 상호연결부(416)에 의하여 집적 회로 장치(408)와 전기적으로 연결되는 것은 아니라는 점은 명백하다.
바람직하게는 회로 장치(406)는 다이 부착 패들(410)의 반대편을 지나서 횡방향으로 연장되며, 다이 부착 패들(410) 아래의 중앙에 장착된 웨이퍼 레벨 칩 스케일 패키지(wafer-level chip scale package), 집적 회로 다이 또는 플립 칩이다. 회로 장치(406)는 제2 비활성 사이드(422)와 제2 활성 사이드(424)를 구비하고, 제2 활성 사이드(424)는 그 위에 형성된 활성 회로를 포함한다. 제2 활성 사이드(424)는 바람직하게는 다이 부착 패들(410)을 향하고 있다. 바람직하게는 제2 활성 사이드(424)는 또한 전기적 연결을 위해서 솔더 범프(solder bump)와 같은 범프(426)들을 구비한다. 바람직하게는 범프(426)들은 회로 장치(406)를 내측 상호연결부(420)와 최내측 상호연결부(430)의 사전에 선별된 부분 및 다이 부착 패들(410) 둘 모두와 연결한다. 바람직하게는 회로 장치(406)를 고정하기 위하여 범프(426)들 사이의 공간을 언더-필(428)이 채운다.
도시를 위해서, 회로 장치(406)는 범프(426)가 다이 부착 패들(410)과 내측 상호연결부(420) 및 최내측 상호연결부(430)에 연결되어 도시되었지만, 범프(426)들이 내측 상호연결부(420), 최내측 상호연결부(430), 또는 다이 부착 패들(210)에 연결되지 않을 수 있다는 점은 당연하다. 또한, 도시를 위해서, 집적 회로 패키지 시스템(400)에서 내측 상호연결부(420)와 최내측 상호연결부(430)가 내부 상호연결부(416)에 의해서 집적 회로 장치(408)에 전기적으로 연결되고 범프(426)에 의해서 회로 장치(406)에 전기적으로 연결되도록 도시되었지만, 모든 내측 상호연결부(420)와 최내측 상호연결부(430)가 집적 회로 장치(408) 및 회로 장치(406)와 전 기적으로 연결되는 것은 아닌 것은 당연하다.
도 5를 참조하면, 본 발명의 제4 실시예의 집적 회로 패키지 시스템(500)의 바닥도가 도시되어 있다. 바닥도는 바람직하게는 솔더 볼과 같은 외부 상호연결부(504)의 단일 열 아래의 에폭시 몰딩 콤파운드와 같은 패키지 밀봉부(502)를 도시한다. 외부 상호연결부(504)는 패키지 밀봉부(502)의 경계를 지나서 연장되지 않는다. 또한 바닥도는 집적 회로 다이, 플립 칩(flip chip), 웨이퍼 스케일 칩 패키지, 또는 패키징된 집적 회로와 같은 회로 장치(506)를 패키지 밀봉부(502) 위에서 외부 상호연결부(504)에 의한 윤곽이 형성된 경계 내에 도시한다.
도해 목적상, 외부 상호연결부(504)는 단일 열의 구성으로 도시되고 있지만, 외부 상호연결부(504)가 다수의 열과 같은 서로 다른 구성일 수도 있다는 점은 명백하다. 또한 도해 목적상, 집적 회로 패키지 시스템(500)이 균일하게 이격된 외부 상호연결부(504)를 구비하고 있지만, 집적 회로 패키지 시스템(500)에서 외부 상호연결부(504)가 균일하지 않게 이격되도록 집적 회로 패키지 시스템(500)에서 일부 부분이 감축될 수 있다는 점은 명백하다.
도 6을 참조하면, 도 5의 6-6 선을 따라 절단한 집적 회로 패키지 시스템(500)의 횡단면도가 도시되어 있다. 횡단면도는 집적 회로 패키지 시스템(500)의 회로 장치(506)와, 집적 회로 다이와 같은 집적 회로 장치(508)를 도시하고 있다. 바람직하게는 집적 회로 패키지 시스템(500)은 바람직하게는 다이 부착 패들(610)의 오목부(601)에 장착된 집적 회로 장치(508)를 구비한 이중열 범프 칩 캐리어(dual-row bump chip carrier)이다. 집적 회로 장치(508)는 제1 비활성 사이 드(non-active side)(612)와 제1 활성 사이드(614)를 구비하고 있으며, 제1 활성 사이드(614)는 그 위에 형성된 활성 회로를 포함한다. 바람직하게는 제1 비활성 사이드(612)는 다이 부착 패들(610)을 향한다.
바람직하게는 본드 와이어와 같은 내부 상호연결부(616)는 제1 활성 사이드(614)를 외측 범프 터미널(bump terminal)과 같은 외측 상호연결부(618)와 내측 범프 터미널과 같은 내측 상호연결부(620) 둘 모두의 사전에 선별된 부분과 연결한다. 바람직하게는 내측 상호연결부(616)는 또한 여러 기능을 제공하는 오목부(601)에 인접한 다이 부착 패들(610) 일부와 집적 회로 장치(508)를 연결한다. 예를 들어서, 다이 부착 패들(610)로의 연결은 그라운드 본딩 사이트(ground bonding site)로서 기능할 수 있거나 지면에 결합된 다이 부착 패들(610)이 전자기 차단 실드(electromagnetic interference(EMI) shield)로서 기능할 수 있게 할 수 있다.
바람직하게는 외부 상호연결부(504)는 내부 상호연결부(616)의 반대편의 외측 상호연결부(618)에 부착된다. 도 6에 도시된 예에서, 외측 상호연결부(618)에 부착된 외부 상호연결부(504)는 에폭시 몰딩 콤파운드와 같은 패키지 밀봉부(502)의 경계를 지나서 연장되지 않는다.
바람직하게는 패키지 밀봉부(502)는 내측 상호연결부(620), 외측 상호연결부(618), 다이 부착 패들(610) 위의 내부 상호연결부(616) 및 집적 회로 장치(508)를 덮는다. 또한 바람직하게는 패키지 밀봉부(502)는 다이 부착 패들(610), 내측 상호연결부(620), 외측 상호연결부(618)의 일부를 노출시킨다. 바람직하게는 패키지 밀봉부(502)는 다이 부착 패들(610), 내측 상호연결부(620), 및 외측 상호연결 부(618)를 채운다. 바람직하게는 외측 상호연결부(618), 내측 상호연결부(620), 및 다이 부착 패들(610)은 패키지 밀봉부(502)와 동일평면상에 있지 않다.
도 6에 도시된 예에서, 집적 회로 패키지 시스템(500)에서 일 열의 외측 상호연결부(618)와 일 열의 내측 상호연결부(620)가 도시되어 있지만, 집적 회로 패키지 시스템(500)이 일 열 이상의 외측 상호연결부(618), 내측 상호연결부(620) 또는 이들을 조합한 것을 구비할 수 있는 것은 당연하다. 또한 본 예에서, 집적 회로 패키지 시스템(600)은 내부 상호연결부(616)에 의하여 집적 회로 장치(508)와 전기적으로 연결된 외측 상호연결부(618)가 도시되어 있지만, 모든 외측 상호연결부(618)가 내부 상호연결부(616)에 의하여 집적 회로 장치(508)와 전기적으로 연결되는 것은 아니라는 점은 명백하다.
상기한 바와 같이, 바람직하게는 회로 장치(506)는 오목부(601)의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들(610) 아래에 장착된 웨이퍼 레벨 칩 스케일 패키지(wafer-level chip scale package), 집적 회로 다이 또는 플립 칩이다. 회로 장치(506)는 제2 비활성 사이드(622)와 제2 활성 사이드(624)를 구비하고, 제2 활성 사이드(624)는 그 위에 형성된 활성 회로를 포함한다. 제2 활성 사이드(624)는 바람직하게는 다이 부착 패들(610)을 향하고 있다. 바람직하게는 제2 활성 사이드(624)는 또한 전기적 연결을 위해서 솔더 범프(solder bump)와 같은 범프(626)들을 구비한다. 바람직하게는 범프(626)는 회로 장치(506)를 내측 상호연결부(620)의 사전에 선별된 부분과 연결한다. 바람직하게는 회로 장치(506)를 고정하기 위하여 범프(626) 사이의 공간을 언더-필(628)이 채운다.
도시를 위해서, 회로 장치(506)는 범프(226)가 내측 상호연결부(620)와 연결되도록 도시되었지만, 범프(626)들 각각이 내측 상호연결부(620)에 연결되지 않을 수 있다는 점은 당연하다. 또한, 도시를 위해서, 집적 회로 패키지 시스템(500)에서 내측 상호연결부(620)가 내부 상호연결부(616)에 의해서 집적 회로 장치(508)에 전기적으로 연결되고 범프(626)에 의해서 회로 장치(506)와 전기적으로 연결되도록 도시되었지만, 모든 내측 상호연결부(620)가 집적 회로 장치(508) 및 회로 장치(506)와 전기적으로 연결되는 것은 아닌 것은 당연하다.
도 7을 참조하면, 본 발명의 제5 실시예의 도 5의 6-6 선을 따라서 절단한 도 5의 바닥도와 유사한 집적 회로 패키지 시스템(700)의 횡단면도가 도시되어 있다. 상기 횡단면도는 집적 회로 패키지 시스템(700)에서 패키징된 집적 회로와 같은 회로 장치(706)와 집적 회로 다이와 같은 집적 회로 장치(708)를 도시하고 있다. 바람직하게는 집적 회로 장치(708)는 바람직하게는 다이 부착 패들(710)의 오목부(701)에 장착된 집적 회로 장치(708)를 구비한 이중열 범프 칩 캐리어이다. 집적 회로 장치(708)는 제1 비활성 사이드(non-active side)와 제1 활성 사이드(714)를 구비하고 있으며, 제1 활성 사이드(714)는 그 위에 형성된 활성 회로를 포함한다. 바람직하게는 제1 비활성 사이드(712)는 다이 부착 패들(710)을 향한다.
바람직하게는 본드 와이어와 같은 내부 상호연결부(716)는 제1 활성 사이드(714)를 외측 범프 터미널(bump terminal)과 같은 외측 상호연결부(718)와 내측 범프 터미널과 같은 내측 상호연결부(720) 둘 모두의 사전에 선별된 부분과 연결한다. 바람직하게는 내측 상호연결부(716)는 또한 여러 기능을 제공하는 오목부(701) 에 인접한 다이 부착 패들(710) 일부와 집적 회로 장치(708)를 연결한다. 예를 들어서, 다이 부착 패들(710)로의 연결은 그라운드 본딩 사이트(ground bonding site)로서 기능할 수 있거나 지면에 결합된 다이 부착 패들(710)이 전자기 차단 실드(electromagnetic interference(EMI) shield)로서 기능할 수 있게 할 수 있다.
바람직하게는 외부 상호연결부(704)는 내부 상호연결부(716)의 반대편의 외측 상호연결부(718)에 부착된다. 도 7에 도시된 예에서, 외측 상호연결부(718)에 부착된 외부 상호연결부(704)는 에폭시 몰딩 콤파운드와 같은 패키지 밀봉부(702)의 경계를 지나서 연장되지 않는다.
바람직하게는 패키지 밀봉부(702)는 내측 상호연결부(720), 외측 상호연결부(718), 내부 상호연결부(716) 및 오목부(701)의 집적 회로 장치(708)를 덮는다. 또한 바람직하게는 패키지 밀봉부(702)는 다이 부착 패들(710), 내측 상호연결부(720), 외측 상호연결부(718)의 일부를 노출시킨다. 바람직하게는 패키지 밀봉부(702)는 다이 부착 패들(710)의 오목부(701), 내측 상호연결부(720), 및 외측 상호연결부(718)를 채운다. 바람직하게는 외측 상호연결부(718), 내측 상호연결부(720), 및 다이 부착 패들(710)은 패키지 밀봉부(702)와 동일평면상에 있지 않다.
도 7에 도시된 예에서, 집적 회로 패키지 시스템(700)에서 일 열의 외측 상호연결부(718)와 일 열의 내측 상호연결부(720)가 도시되어 있지만, 집적 회로 패키지 시스템(700)에서 외측 상호연결부(718), 내측 상호연결부(720)의 열의 개수가 상이할 수 있다는 점은 당연하다. 또한 본 예에서, 집적 회로 패키지 시스템(700) 은 내부 상호연결부(716)에 의하여 집적 회로 장치(708)와 전기적으로 연결된 외측 상호연결부(718)가 도시되어 있지만, 모든 외측 상호연결부(718)가 내부 상호연결부(716)에 의하여 집적 회로 장치(708)와 전기적으로 연결되는 것은 아니라는 점은 명백하다.
바람직하게는 회로 장치(706)는 다이 부착 패들(710) 아래에 실장되고 오목부(701)의 반대편을 지나서 횡방향으로 연장된 볼 그리드 어레이 패키징된 집적 회로 또는 랜드 그리드 어레이 패키징된 집적 회로이다. 회로 장치(706)는 제2 비활성 사이드와 제2 활성 사이드(724)를 구비하고, 제2 활성 사이드(724)는 그 위에 형성된 활성 회로를 포함한다. 제2 활성 사이드(724)는 다이 부착 패들(710)을 향하고 있다. 제2 활성 사이드(724)는 또한 전기적 연결을 위해서 솔더 범프(solder bump)와 같은 범프(726)들을 구비한다. 바람직하게는 범프(726)들은 회로 장치(706)를 내측 상호연결부(720)의 사전에 선별된 부분과 연결한다.
도시를 위해서, 회로 장치(706)는 범프(726)가 다이 부착 패들(710)과 내측 상호연결부(720)에 연결되도록 도시되었지만, 범프(726)들이 내측 상호연결부(720) 또는 다이 부착 패들(710)에 연결되지 않을 수 있다는 점은 당연하다. 또한, 도시를 위해서, 집적 회로 패키지 시스템(700)에서 내측 상호연결부(720)가 내부 상호연결부(716)에 의해서 집적 회로 장치(708)에 전기적으로 연결되고 범프(726)에 의해서 회로 장치(706)에 전기적으로 연결되도록 도시되었지만, 모든 내측 상호연결부(720)가 집적 회로 장치(708) 및 회로 장치(706)와 전기적으로 연결되는 것은 아닌 것은 당연하다
도 8을 참조하면, 본 발명의 제6 실시예의 도 5의 바닥도와 유사한 집적 회로 패키지 시스템(800)의 횡단면도가 도시되어 있다. 상기 횡단면도는 집적 회로 패키지 시스템(800)의 집적 회로 다이와 같은 집적 회로 장치(808)와 플립 칩과 같은 회로 장치(806)를 도시하고 있다. 바람직하게는 집적 회로 패키지 시스템(800)은 바람직하게는 오목부(801)에 장착된 집적 회로 장치(808)를 구비한 다중열 범프 칩 캐리어(dual-row bump chip carrier)이다. 집적 회로 장치(808)는 제1 비활성 사이드(non-active side)와 제1 활성 사이드(814)를 구비하고 있으며, 제1 활성 사이드(814)는 그 위에 형성된 활성 회로를 포함한다. 바람직하게는 제1 비활성 사이드(812)는 다이 부착 패들(810)을 향한다.
바람직하게는 본드 와이어와 같은 내부 상호연결부(816)는 제1 활성 사이드(814)를 외측 범프 터미널(bump terminal)과 같은 외측 상호연결부(818)와 내측 범프 터미널과 같은 내측 상호연결부(820)와 최내측 범프 터미널과 같은 최내측 상호연결부(830)의 사전에 선별된 부분과 연결한다. 바람직하게는 내측 상호연결부(820)는 외측 상호연결부(818)와 최내측 상호연결부(830) 사이에 위치된다. 바람직하게는 내부 상호연결부(816)는 또한 여러 기능을 제공하는 오목부(801)에 인접한 다이 부착 패들(810) 일부와 집적 회로 장치(808)를 연결한다. 예를 들어서, 다이 부착 패들(810)로의 연결은 그라운드 본딩 사이트(ground bonding site)로서 기능할 수 있거나 지면에 결합된 다이 부착 패들(810)이 전자기 차단 실드로서 기능할 수 있게 할 수 있다.
바람직하게는 솔더 볼(solder ball)과 같은 외부 상호연결부(804)는 내부 상 호연결부(816)의 반대편의 외측 상호연결부(818)에 부착된다. 도 8에 도시된 예에서, 외측 상호연결부(818)에 부착된 외부 상호연결부(804)는 에폭시 몰딩 콤파운드와 같은 패키지 밀봉부(802)의 경계를 지나서 연장하지 않는다. 바람직하게는 패키지 밀봉부(802)는 집적 회로 장치(808), 내부 상호연결부(816), 외측 상호연결부(818) 및 내측 상호연결부(820)를 덮는다. 또한 바람직하게는 패키지 밀봉부(802)는 다이 부착 패들(810), 내측 상호연결부(820), 외측 상호연결부(818)의 일부를 노출시킨다. 바람직하게는 패키지 밀봉부(802)는 다이 부착 패들(810)의 오목부(801), 최내측 상호연결부(830), 내측 상호연결부(820) 및 외측 상호연결부(818)를 채운다. 바람직하게는 외측 상호연결부(818), 내측 상호연결부(820), 최내측 상호연결부(830) 및 다이 부착 패들(810)은 패키지 밀봉부(802)와 동일평면상에 있지 않다.
도 7에 도시된 예에서, 집적 회로 패키지 시스템(800)은 일 열의 외측 상호연결부(818)와 일 열의 내측 상호연결부(820)와 일 열의 최내측 상호연결부(830)가 도시되어 있지만, 집적 회로 패키지 시스템(800)에서 외측 상호연결부(818), 내측 상호연결부(820)와 최내측 상호연결부(830)의 열의 개수가 상이할 수 있다는 점은 당연하다. 또한 본 예에서, 집적 회로 패키지 시스템(800)은 내부 상호연결부(816)에 의하여 집적 회로 장치(808)와 전기적으로 연결된 외측 상호연결부(818)가 도시되어 있지만, 모든 외측 상호연결부(818)가 내부 상호연결부(816)에 의하여 집적 회로 장치(808)와 전기적으로 연결되는 것은 아니라는 점은 명백하다.
바람직하게는 회로 장치(806)는 오목부(801)의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들(810) 아래에 장착된 웨이퍼 레벨 칩 스케일 패키지(wafer-level chip scale package), 집적 회로 또는 플립 칩이다. 회로 장치(806)는 제2 비활성 사이드와 제2 활성 사이드(824)를 구비하고, 제2 활성 사이드(824)는 그 위에 형성된 활성 회로를 포함한다. 제2 활성 사이드(824)는 바람직하게는 다이 부착 패들(810)을 향하고 있다. 바람직하게는 제2 활성 사이드(824)는 또한 전기적 연결을 위해서 솔더 범프(solder bump)와 같은 범프(826)들을 구비한다. 바람직하게는 범프(826)들은 회로 장치(806)를 내측 상호연결부(820)의 사전에 선별된 부분과 연결한다. 바람직하게는 회로 장치(806)를 고정하기 위하여 범프(826)들 사이의 공간을 언더-필(828)이 채운다.
도시를 위해서, 회로 장치(806)는 범프(826)가 다이 부착 패들(810)과 내측 상호연결부(820) 및 최내측 상호연결부(830)에 연결되어 도시되었지만, 범프(826)들 각각은 내측 상호연결부(820), 최내측 상호연결부(830)에 연결되지 않을 수 있다는 점은 당연하다. 또한, 도시를 위해서, 집적 회로 패키지 시스템(800)에서 내측 상호연결부(820)와 최내측 상호연결부(830)가 내부 상호연결부(816)에 의해서 집적 회로 장치(808)와 전기적으로 연결되고 범프(826)에 의해서 회로 장치(806)와 전기적으로 연결되도록 도시되었지만, 모든 내측 상호연결부(820)와 최내측 상호연결부(830)가 집적 회로 장치(808) 및 회로 장치(806)와 전기적으로 연결되는 것은 아닌 것은 당연하다.
도 9를 참조하면, 성형된 스트립(902)의 형성 단계의 도 2의 집적 회로 패키지 시스템(100)의 횡단면도가 도시되어 있다. 성형된 스트립(902)은 다이 부착 패 들(210)에 장착된 집적 회로 장치(208)를 포함한다. 집적 회로 장치(208)의 제1 비활성 사이드(212)는 다이 부착 패들(210)을 향하고 있다. 내부 상호연결부(216)는 내측 상호연결부(220)와 집적 회로 장치(208) 사이뿐만 아니라 외측 상호연결부(218)와 집적 회로 장치(208) 사이에서 접합된다. 패키지 밀봉부(102)는 집적 회로 장치(208)와 내부 상호연결부(216)를 밀봉한다.
도 10을 참조하면, 외부 상호연결부(104)의 형성 단계의 도 9의 구조체가 도시되어 있다. 외부 상호연결부(104)는 외측 상호연결부(218)에 부착되어 있다. 도시 목적상, 외부 상호연결부(104)는 외측 상호연결부(218) 위에 형성되어 도시되어 있지만, 외부 상호연결부(104)가 성형된 스트립(902)의 다른 위치들에 형성될 수 있는 것은 당연하다. 예를 들어서, 외부 상호연결부(104)는 내측 상호연결부(220)와 다이 부착 패들(210) 위에 형성될 수 있다.
도 11을 참조하면, 회로 장치(106)를 부착하는 형성 단계의 도 10의 구조체가 도시되어 있다. 회로 장치(106)는 패키지 밀봉부(102)에 의해 덮이지 않은 다이 부착 패들(210) 위에 장착된다. 회로 장치(106)의 제2 활성 사이드(224)는 다이 부착 패들(210)을 향한다. 회로 장치(106)의 범프(226)들은 내측 상호연결부(220)와 다이 부착 패들(210)에 부착된다. 범프(226)들을 고정하고 전기적으로 절연하기 위하여 언더-필(228)이 적용된다.
다이 부착 패들(210) 위의 회로 장치(106)의 장치 높이(1102)는, 인쇄 회로 기판 또는 또 다른 집적 회로 패키지 시스템과 같은 다음 시스템 레벨(도시되지 않음)로 외부 상호연결부(104)를 연결하는 것을 회로 장치(106)가 방해하지 않도록 외측 상호연결부(218) 위의 외부 상호연결부(104)의 상호연결부 높이(114)보다 작다. 성형된 스트립(902)은 외측 상호연결부(218), 내측 상호연결부(220), 및 다이 부착 패들(210)이 바람직하게는 패키지 밀봉부(102)에 의해 노출된 부분에서 동일 평면에 있게 도시되어 있다.
도 12를 참조하면, 집적 회로 패키지 시스템(100)의 형성 단계의 도 11의 구조체가 도시되어 있다. 도 12의 구조체는 도 11에서와 같이 수직으로 뒤집힌 방향으로 도시되어 있다. 도 11의 성형된 스트립(902)은 집적 회로 패키지 시스템(100)을 형성하는 싱글레이션 공정(singulation process)을 받게 된다. 싱글레이션된 부분들은 세척과 같은 다른 공정을 받게 된다.
도 13을 참고하면, 본 발명의 실시예의 집적 회로 패키지 시스템(100)의 제작을 위한 집적 회로 패키징 방법(1300)의 플로 차트가 도시되어 있다. 상기 패키징 방법(1300)은, 블록(1302)에서 다이 부착 패들과 외측 상호연결부, 및 외측 상호연결부를 지나서 다이 부착 패들을 향하는 내측 상호연결부를 형성하는 단계와; 블록(1304)에서 다이 부착 패들 위에 집적 회로 장치를 장착하는 단계와; 블록(1306)에서 집적 회로 장치를 내측 상호연결부와 외측 상호연결부에 연결하는 단계와; 블록(1308)에서 다이 부착 패들 위의 집적 회로 장치를 밀봉(encapsulating)하는 단계와; 블록(1310)에서 외측 상호연결부 아래에 외부 상호연결부를 부착하는 단계와; 블록(1312)에서 다이 부착 패들의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들 아래의 회로 장치를 부착하는 단계를 포함한다.
본 발명의 또 다른 중요한 태양은 본 발명이 비용 절감, 시스템 단순화 및 성능 증대와 같은 역사적 경향을 의미 있게 지지하고 이에 조력한다는 점이다.
본 발명의 이와 같은 태양 및 다른 중요한 태양은 결과적으로 기술 수준을 적어도 다음 단계로 나아가게 한다.
따라서 본 발명의 집적 회로 패키지 시스템은 회로 시스템의 수율과 신뢰성을 향상시키면서 비용을 절감하기 위한 중요하고 현재까지 알려지지 않았으며 이용가능하지 않았던 해결안과 성능 및 구조적 태양을 제공한다. 결과적으로 본 공정과 구성은 직접적이고, 비용 면에서 효율적이며, 복잡하지 않고, 용도가 아주 다양하며 정확하고, 감도가 높으며 효과적이고, 손쉽고 효율적이며 경제적인 제작, 적용 및 이용을 위하여 공지된 구성요소를 변경해서 실시될 수 있다.
본 발명이 특정의 최선 형태에 관하여 기술되었지만, 상기 설명의 관점에서 여러 가지의 대안, 변경 및 수정도 당업자에게 명백한 것으로 이해된다. 따라서 첨부된 청구항의 범위 내에 있는 그러한 모든 대안, 변경 및 수정을 포함한다. 이제까지 본 명세서에서 개시되고 첨부된 도면에 도시된 모든 사항은 예시적인 것이고 비제한적인 것으로 해석되어야 한다.
도 1은 본 발명의 제1 실시예의 집적 회로 패키지 시스템의 바닥도.
도 2는 도 1의 2-2 선을 따라서 절단한 집적 회로 패키지 시스템의 횡단면도.
도 3은 본 발명의 제2 실시예의 도 1의 바닥도와 유사한 집적 회로 패키지 시스템의 횡단면도.
도 4는 본 발명의 제3 실시예의 도 1의 바닥도와 유사한 집적 회로 패키지 시스템의 횡단면도.
도 5는 본 발명의 제4 실시예의 집적 회로 패키지 시스템의 바닥도.
도 6은 도 5의 6-6 선을 따라 절단한 집적 회로 패키지 시스템의 횡단면도.
도 7은 본 발명의 제5 실시예의 도 5의 바닥도와 유사한 집적 회로 패키지 시스템의 횡단면도.
도 8은 본 발명의 제6 실시예의 도 5의 바닥도와 유사한 집적 회로 패키지 시스템의 횡단면도.
도 9는 성형된 스트립의 형성 단계의 도 2의 집적 회로 패키지 시스템의 횡단면도.
도 10은 외부 상호연결부의 형성 단계의 도 9의 구조체를 도시한 도면.
도 11은 회로 장치를 부착하는 형성 단계의 도 10의 구조체를 도시한 도면.
도 12는 집적 회로 패키지 시스템의 형성 단계의 도 11의 구조체를 도시한 도면.
도 13은 본 발명의 실시예의 집적 회로 패키지 시스템의 제작을 위한 집적 회로 패키징 방법의 플로 차트.
** 도면의 주요 부분에 대한 부호의 설명 **
100: 집적 회로 패키지 시스템
102: 밀봉부
104: 외부 상호연결부
106: 회로 장치
208, 508: 집적 회로 장치
601: 오목부
210, 410, 610: 다이 부착 패들
218: 외측 상호연결부
220, 420: 내측 상호연결부
430: 최내측 상호연결부

Claims (10)

  1. 다이 부착 패들을 형성하는 단계;
    상기 다이 부착 패들에 인접하게 외측 상호연결부를 형성하는 단계;
    상기 외측 상호연결부보다 상기 다이 부착 패들을 향해 연장되는 내측 상호 연결부를 형성하는 단계;
    상기 다이 부착 패들 위에 집적 회로 장치를 장착하는 단계;
    집적 회로 장치를 내측 상호연결부와 외측 상호연결부에 연결하는 단계;
    다이 부착 패들 위의 집적 회로 장치 및 외측 상호연결부의 일부를 밀봉하는 단계;
    외측 상호연결부 아래에 외부 상호연결부를 부착하는 단계; 및
    다이 부착 패들의 반대편을 지나서 횡방향으로 연장되고 다이 부착 패들 아래의 중앙에 장착되어 있는 밀봉되지 않은 단일(single) 회로 장치를 부착하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템 제조 방법.
  2. 제1항에 있어서,
    집적 회로 장치를 연결하는 단계는 집적 회로 장치와 다이 부착 패들을 연결하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템 제조 방법.
  3. 제1항에 있어서,
    다이 부착 패들 아래에 단일 회로 장치를 부착하는 단계는 단일 회로 장치와 내측 상호연결부를 연결하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템 제조 방법.
  4. 제1항에 있어서,
    다이 부착 패들을 형성하는 단계는 오목부를 구비하는 다이 부착 패들을 형성하는 단계를 포함하고,
    다이 부착 패들 위에 집적 회로 장치를 장착하는 단계는 오목부 내에 집적 회로 장치를 장착하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템 제조 방법.
  5. 제1항에 있어서,
    다이 부착 패들을 형성하는 단계는 내측 상호연결부를 지나서 다이 부착 패들을 향해 위치된 최내측 상호연결부를 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템 제조 방법.
  6. 다이 부착 패들;
    다이 부착 패들에 인접한 외측 상호연결부;
    외측 상호연결부보다 다이 부착 패들을 향해 연장된 내측 상호연결부;
    내측 상호연결부와 외측 상호연결부에 연결된 다이 부착 패들 위의 집적 회로 장치;
    집적 회로 장치 및 다이 부착 패들 위 및 외측 상호연결부 일부분 상의 패키지 밀봉부;
    외측 상호연결부 아래에 부착된 외부 상호연결부; 및
    다이 부착 패들의 반대편 넘어서 횡방향으로 연장되며, 다이 부착 패들 아래의 중앙에 장착된 밀봉되지 않은 단일 회로 장치를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
  7. 제6항에 있어서,
    집적 회로 장치는 다이 부착 패들과 연결되는 것을 특징으로 하는 집적 회로 패키지 시스템.
  8. 제6항에 있어서,
    다이 부착 패들 아래의 단일 회로 장치는 내측 상호연결부에 연결된 단일 회로 장치를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
  9. 제6항에 있어서,
    다이 부착 패들은 오목부를 포함하고,
    다이 부착 패들 위의 집적 회로 장치는 오목부 내의 집적 회로 장치를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
  10. 제6항에 있어서,
    내측 상호연결부를 넘어서 다이 부착 패들을 향해 위치된 최내측 상호연결부를 추가적으로 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
KR1020080075689A 2007-08-03 2008-08-01 다수의 장치를 구비한 집적 회로 패키지 시스템 KR101534279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/833,898 US7919848B2 (en) 2007-08-03 2007-08-03 Integrated circuit package system with multiple devices
US11/833,898 2007-08-03

Publications (2)

Publication Number Publication Date
KR20090014120A KR20090014120A (ko) 2009-02-06
KR101534279B1 true KR101534279B1 (ko) 2015-07-06

Family

ID=40337331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075689A KR101534279B1 (ko) 2007-08-03 2008-08-01 다수의 장치를 구비한 집적 회로 패키지 시스템

Country Status (4)

Country Link
US (1) US7919848B2 (ko)
KR (1) KR101534279B1 (ko)
SG (1) SG149789A1 (ko)
TW (1) TWI368959B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469310B (zh) * 2009-03-17 2015-01-11 Powertech Technology Inc 覆晶堆疊封裝結構及其封裝方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维***级芯片倒装封装结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维***级金属线路板结构及工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159942A1 (en) * 2002-08-02 2004-08-19 Kinsman Larry D. Semiconductor package and method producing same
US20060081967A1 (en) * 2004-10-18 2006-04-20 Chippac, Inc Multichip leadframe package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20010058583A (ko) 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
JP3429245B2 (ja) * 2000-03-07 2003-07-22 沖電気工業株式会社 半導体装置及びその製造方法
US6462421B1 (en) 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
SG120073A1 (en) * 2002-07-18 2006-03-28 United Test & Assembly Ct Ltd Multiple chip semiconductor packages
US6906416B2 (en) 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
TW200501358A (en) * 2003-06-20 2005-01-01 Macronix Int Co Ltd Stacking dual-chip packaging structure
US7154186B2 (en) 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7408244B2 (en) * 2005-03-16 2008-08-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and stack arrangement thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159942A1 (en) * 2002-08-02 2004-08-19 Kinsman Larry D. Semiconductor package and method producing same
US20060081967A1 (en) * 2004-10-18 2006-04-20 Chippac, Inc Multichip leadframe package

Also Published As

Publication number Publication date
KR20090014120A (ko) 2009-02-06
US20090032918A1 (en) 2009-02-05
TWI368959B (en) 2012-07-21
US7919848B2 (en) 2011-04-05
TW200913100A (en) 2009-03-16
SG149789A1 (en) 2009-02-27

Similar Documents

Publication Publication Date Title
US7429798B2 (en) Integrated circuit package-in-package system
KR101567943B1 (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
US8643163B2 (en) Integrated circuit package-on-package stacking system and method of manufacture thereof
US8409917B2 (en) Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
US7741707B2 (en) Stackable integrated circuit package system
US8405197B2 (en) Integrated circuit packaging system with stacked configuration and method of manufacture thereof
US8861221B2 (en) Integrated circuit packaging system with a shield and method of manufacture thereof
US7993979B2 (en) Leadless package system having external contacts
KR101556691B1 (ko) 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템
US9236319B2 (en) Stacked integrated circuit package system
TWI441265B (zh) 雙模製之多晶片封裝件系統
US8723324B2 (en) Integrated circuit packaging system with pad connection and method of manufacture thereof
US20070108583A1 (en) Integrated circuit package-on-package stacking system
US7732901B2 (en) Integrated circuit package system with isloated leads
US8536718B2 (en) Integrated circuit packaging system with trenches and method of manufacture thereof
US7977780B2 (en) Multi-layer package-on-package system
US9093391B2 (en) Integrated circuit packaging system with fan-in package and method of manufacture thereof
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US7977779B2 (en) Mountable integrated circuit package-in-package system
KR20150038497A (ko) 재구성된 웨이퍼-레벨 마이크로전자 패키지
US6856027B2 (en) Multi-chips stacked package
KR101534279B1 (ko) 다수의 장치를 구비한 집적 회로 패키지 시스템
KR20100078957A (ko) 반도체 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right