KR101499473B1 - 인쇄회로기판의 리페어 방법 - Google Patents

인쇄회로기판의 리페어 방법 Download PDF

Info

Publication number
KR101499473B1
KR101499473B1 KR20130122280A KR20130122280A KR101499473B1 KR 101499473 B1 KR101499473 B1 KR 101499473B1 KR 20130122280 A KR20130122280 A KR 20130122280A KR 20130122280 A KR20130122280 A KR 20130122280A KR 101499473 B1 KR101499473 B1 KR 101499473B1
Authority
KR
South Korea
Prior art keywords
conductive pad
printed circuit
circuit board
unit substrate
repairing
Prior art date
Application number
KR20130122280A
Other languages
English (en)
Inventor
안재성
권혁준
박정권
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR20130122280A priority Critical patent/KR101499473B1/ko
Application granted granted Critical
Publication of KR101499473B1 publication Critical patent/KR101499473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

일 실시예에 따르는 인쇄회로기판의 리페어 방법이 제공된다. 복수의 유닛 기판을 포함하는 주기판부 상에서 불량 유닛 기판을 교체하는 리페어 방법에 있어서, 상기 불량 유닛 기판을 상기 주기판부로부터 분리하고, 양품 유닛 기판을 상기 불량 유닛 기판에 대응되는 위치에 배치하되, 상기 주기판부와 상기 양품 유닛 기판 사이에 접합 홈 영역을 형성한다. 상기 접합 홈 영역을 사이에 두고 서로 맞은 편에 위치하는 상기 주기판부의 제1 전도성 패드와 상기 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성한다. 상기 접합 홈 영역에 접착 물질을 제공하여 상기 주기판부와 상기 양품 유닛 기판을 접합한다. 상기 보호막을 상기 주기판부와 상기 양품 유닛 기판으로부터 제거하여 상기 제1 전도성 패드와 상기 제2 전도성 패드를 노출시킨다.

Description

인쇄회로기판의 리페어 방법{method of reparing printed circuit board}
본 개시(disclosure)는 인쇄회로기판(PCB)에 관한 것으로, 보다 상세하게는, 인쇄회로기판의 리페어 방법에 관한 것이다.
일반적으로, 인쇄회로기판은 절연판에 얇은 동박을 씌운 적층구조물을 회로도에 따라 상기 동박을 패터닝하여 전자 회로를 구현한 것을 의미한다. 상기 인쇄회로기판은 각종 전자소자와 관련된 반도체 칩 또는 반도체 패키지를 상부 또는 내부에 실장하고, 상기 반도체 칩 또는 상기 반도체 패키지와 전기적 신호를 교환하거나, 외부로부터 인가되는 전원을 공급한다.
이러한, 인쇄회로기판은 제품 스펙의 규정 또는 소비자의 요청에 따라, 복수의 유닛 기판의 집합체의 형태로 제조되기도 한다. 도 1은 종래의 복수의 유닛을 포함하는 인쇄회로기판을 개략적으로 나타내는 도면이다. 도 1을 참조하면, 인쇄회로기판(100)은 주기판부(110) 및 주기판부(110)에 구획되도록 설계된 복수의 유닛 기판(10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h)을 구비하는 형태를 가질 수 있다. 주기판부(110)는 회로 패턴을 통해 복수의 유닛 기판(10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h)과 전기적으로 연결될 수 있다. 복수의 유닛 기판(10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h)은 서로 전기적으로 절연되거나, 다르게는 서로 전기적으로 연결될 수도 있다. 복수의 유닛(10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h) 상에는 각각 반도체 소자 또는 반도체 패키지가 실장될 수 있다.
그런데, 복수의 유닛 기판(10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h)을 포함하도록 구성되는 인쇄회로기판(100)을 제조 또는 판매할 때, 일부의 유닛 기판에 불량이 발생하는 경우에는 전체 인쇄회로기판(100)이 불량처리될 수 있다. 따라서, 각각의 유닛 기판을 독립적인 집적 회로로 구성하고 복수의 유닛 기판(10a, 10b, 10c, 10d, 10e, 10f, 10g, 10h) 중 일부의 유닛 기판에 불량이 발생할 때, 불량 유닛 기판 만의 교체 등을 통해 전체 인쇄회로기판(100)이 불량처리되는 것을 방지하려는 기술이 제안되고 있다.
본 개시의 실시예들은 복수의 유닛 기판을 포함하는 주기판부 상에서 불량 유닛 기판을 양품 유닛 기판으로 교체하는 리페어 방법을 제공한다.
일 측면에 따르는 인쇄회로기판의 리페어 방법이 제공된다. 복수의 유닛 기판을 포함하는 주기판부 상에서 불량 유닛 기판을 교체하는 리페어 방법에 있어서, 상기 불량 유닛 기판을 상기 주기판부로부터 분리하고, 양품 유닛 기판을 상기 불량 유닛 기판에 대응되는 위치에 배치하되, 상기 주기판부와 상기 양품 유닛 기판 사이에 접합 홈 영역을 형성한다. 상기 접합 홈 영역을 사이에 두고 서로 맞은 편에 위치하는 상기 주기판부의 제1 전도성 패드와 상기 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성한다. 상기 접합 홈 영역에 접착 물질을 제공하여 상기 주기판부와 상기 양품 유닛 기판을 접합한다. 상기 보호막을 상기 주기판부와 상기 양품 유닛 기판으로부터 제거하여 상기 제1 전도성 패드와 상기 제2 전도성 패드를 노출시킨다.
다른 측면에 따르는 인쇄회로기판의 리페어 방법이 제공된다. 복수의 유닛 기판을 포함하는 주기판부와 양품 유닛 기판을 결합하는 리페어 방법에 있어서, 양품 유닛 기판을 주기판부와 인접하여 배치시키되, 접합 홈 영역을 사이에 두고 상기 주기판부의 제1 전도성 패드와 상기 양품 유닛 기판의 제2 전도성 패드가 서로 마주보도록 위치시킨다. 상기 주기판부의 상기 제1 전도성 패드와 상기 양품 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성한다. 상기 접합 홈 영역에 접착 물질을 채움으로써, 상기 주기판부와 상기 양품 유닛 기판을 접합한다. 상기 보호막을 상기 주기판부와 상기 양품 유닛 기판으로부터 제거하여 상기 제1 전도성 패드와 상기 제2 전도성 패드를 노출시킨다. 상기 노출된 제1 전도성 패드와 상기 제2 전도성 패드를 전기적으로 연결시키는 전도층을 형성한다.
일 실시 예에 따르면, 양품 유닛 기판과 주기판부를 접합시킬 때, 접합 홈 영역에 인접하는 상기 주기판부의 제1 전도성 패드와 상기 양품 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성함으로써, 상기 제1 전도성 패드와 상기 제2 전도성 패드가 접합 물질에 의해 오염되는 것을 방지할 수 있다.
상기 박리가능한 보호막으로 상기 제1 전도성 패드와 상기 제2 전도성 패드를 보호한 상태에서 상기 접합 홈 영역에 상기 접합 물질을 제공하여 상기 주기판부와 상기 양품 유닛 기판을 접합하고, 접합 후에 상기 박리가능한 보호막을 제거할 수 있다. 이로서, 각각 내부 회로와 연결되는 제1 전도성 패드 및 상기 제2 전도성 패드를 상대적으로 안정적으로 외부로 노출시킬 수 있다.
일 실시 예에 따르면, 상기 박리가능한 보호막의 사용으로, 상기 주기판부와 상기 양품 유닛 기판의 접합시에 상기 제1 전도성 패드와 상기 제2 전도성 패드의 오염을 방지할 수 있으며, 후속공정에서 상기 제1 전도성 패드와 상기 제2 전도성 패드의 전기적으로 연결함으로써, 상기 주기판부와 상기 양품 유닛 기판 사이를 회로적으로 연결시킬 수 있다. 이로서, 인쇄회로기판의 불량을 용이하게 해소할 수 있게 된다.
도 1은 종래의 복수의 유닛을 포함하는 인쇄회로기판을 개략적으로 나타내는 도면이다.
도 2a는 본 개시의 일 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 도면이다.
도 2b 및 도 2c는 도 2a의 인쇄회로기판에서 베이스 기판과 유닛 기판의 결합부를 개략적으로 나타내는 도면이다.
도 3a 내지 도 3c는 본 개시의 일 비교예로서의 인쇄회로기판의 리페어 방법을 개략적으로 나타내는 도면이다.
도 4는 본 개시의 일 비교예에 따르는 리페어 공정이 진행된 후의 유닛 기판과 주기판부 사이의 결합부를 나타내는 단면도이다.
도 5는 본 개시의 일 실시 예에 따르는 인쇄회로기판의 리페어 방법을 개략적으로 나타내는 순서도이다.
도 6a 내지 도 6e는 본 개시의 일 실시 예에 따르는 인쇄회로기판의 리페어 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 개시에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다.
본 개시의 실시 예들에 따르는 인쇄회로기판은 주기판부에 복수의 유닛 기판이 결합되는 구조를 가진다. 상기 주기판부 및 상기 유닛 기판은 집적 회로를 구비하며, 상기 주기판부와 상기 복수의 유닛 기판은 상기 집적 회로를 통하여 전기적으로 연결될 수 있다.
본 명세서에서, 불량 유닛 기판이란, 상기 복수의 유닛 기판 중에서, 구조적 결함 또는 내부 회로 패턴 불량 등 결함을 구비하고 있는 유닛 기판을 의미한다. 본 개시된 실시 예에서, 상기 불량 유닛 기판은 구조적, 전기적 결함을 구비하지 않는 양품 유닛 기판으로 교체될 수 있다.
도 2a는 본 개시의 일 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 도면이다. 도 2b 및 도 2c는 도 2a의 인쇄회로기판에서 주기판부와 유닛 기판의 결합부를 개략적으로 나타내는 도면이다.
도 2a를 참조하면, 인쇄회로기판(200)은 주기판부(210) 및 복수의 유닛 기판(20a, 20b)을 포함한다. 비록 도면에서는 인쇄회로기판(200)이 2개의 유닛 기판(20a, 20b)을 포함하도록 도시되고 있지만, 반드시 이에 한정되는 것은 아니고, 다양한 갯수의 유닛 기판이 주기판부(210)에 결합될 수 있다.
복수의 유닛 기판 중 적어도 하나가 불량인 경우, 리페어 작업을 통해, 불량 유닛 기판이 주기판부(210)로부터 제거되고, 양품 유닛 기판이 상기 불량 유닛 기판과 교체될 수 있다. 도 2a 내지 도 2c는 불량 유닛 기판이 양품 유닛 기판으로 교체된 인쇄회로기판(200)을 도시한다. 교체된 양품 유닛 기판(20a, 20b)는 결합부(220, 230)을 통하여 주기판부(210)에 결합할 수 있다. 도면에서는 편의상 결합부(220, 230)를 유닛 기판(20a, 20b)당 4 군데를 도시하고 있으나, 반드시 이에 한정되는 것은 아니고, 다양한 갯수의 결합부가 존재할 수 있다.
도 2b를 참조하면, 결합부(220) 부근에서, 주기판부(210)는 제1 전도성 패드(222)를 구비하며, 유닛 기판(20a)은 제2 전도성 패드(224)를 구비할 수 있다. 주기판부(210)와 유닛 기판(20a) 사이에는 접합 홈 영역(226)이 형성되며, 상기 접합 홈 영역(226)의 내부에 접착 물질이 채워짐으로써, 유닛 기판(20a)과 주기판부(210)가 접합될 수 있다.
도 2c를 참조하면, 결합부(230) 부근에서, 주기판부(210)는 제3 전도성 패드(232) 및 제4 전도성 패드(233)를 구비하며, 유닛 기판(20b)은 제5 전도성 패드(234) 및 제6 전도성 패드(235)를 구비한다. 주기판부(210)와 유닛 기판(20a)은 접합 홈 영역(236)이 사이에 형성되도록 배치되며, 상기 접합 홈 영역(236)의 내부에 접착 물질이 채워짐으로써, 유닛 기판(20a)과 주기판부(210)가 접합될 수 있다.
도 3a 내지 도 3c는 본 개시의 일 비교예로서의 인쇄회로기판의 리페어 방법을 개략적으로 나타내는 도면이다. 편의상, 도 2b와 관련하여 설명한 유닛 기판(20a) 및 주기판부(210) 사이의 결합부(220)를 일 예로서 설명하지만, 반드시 이에 한정되는 것은 아니고 도 2c에 개시된 유닛 기판(20a) 및 주기판부(210) 사이의 결합부(230) 및 다른 다양한 변형예에서도 실질적으로 동일하게 적용될 수 있다.
도 3a를 참조하면, 주기판부(210)에서 불량 유닛 기판을 제거하고, 양품인 유닛 기판(20a)을 상기 불량 유닛 기판에 대응되는 위치에 배치시킨다. 이때, 주기판부(210)와 양품 유닛 기판(20a)의 하면에 임시접합부재(350)를 접합시킨다. 임시접합부재(350)는 주기판부(210)와 양품 유닛 기판(20a)의 적어도 일부분을 서로 연결하도록 접합시켜, 주기판부(210) 및 양품 유닛 기판(20a)을 고정시킬 수 있다. 임시접합부재(350)는 일 예로서, 제거가능한 테이프일 수 있다. 임시접합부재(350)가 형성된 주기판부(210)와 양품 유닛 기판(20a)의 하면을 바닥면으로 하여 접합 홈 영역(226)이 형성될 수 있다.
주기판부(20a)는 내부에 회로패턴층(미도시)를 구비하는 절연층(310), 절연층(310) 상의 제1 전도성 패드(222), 제1 전도성 패드(222) 상의 솔더레지스트층(332)을 포함한다. 주기판부(20a)는 절연층(310)의 하부에 배치되는 하부전도층(324), 하부전도층(324) 하부의 솔더레지스트층(334)를 포함한다.
이에 대응하여, 유닛 기판(20a)은 회로패턴층(미도시)을 포함하는 절연층(311), 절연층(311) 상의 제2 전도성 패드(224), 제2 전도성 패드(224) 상의 솔더레지스트층(333)을 포함한다. 유닛 기판(20a)은 절연층(311)의 하부에 배치되는 하부전도층(325), 하부전도층(325) 하부의 솔더레지스트층(335)를 포함한다.
도 3b를 참조하면, 접합 홈 영역(226) 내에 접착 물질(370)을 제공한다. 도시된 바와 같이, 주사기 등과 같은 디스펜서(360)를 사용하여, 액상의 접착 물질(370)을 접합 홈 영역 내부에 주입할 수 있다.
도 3c를 참조하면, 상기 주입 공정이 진행되는 동안, 접합 홈 영역(226) 내부의 접착 물질(370)이 제1 전도성 패드(222) 및 제2 전도성 패드(224)의 측면 또는 상부면으로 유동되면서 제1 전도성 패드(222) 및 제2 전도성 패드(224)의 적어도 일부분을 덮을 수 있다. 유닛 기판(20a)과 주기판부(210) 사이에서 접합력을 획득하기 위해서는, 충분한 양의 접착 물질(370)이 접합 홈 영역(226)의 내부에 주입되어야 하는데, 이를 위해, 의도적으로 또는 의도하지 않게 제1 전도성 패드(222) 및 제2 전도성 패드(224)의 측면 또는 상부면 상으로 접착 물질(370)이 위치하게 될 수 있다.
도 4는 본 개시의 일 비교예에 따르는 리페어 공정이 진행된 후의 유닛 기판과 주기판부 사이의 결합부를 나타내는 단면도이다. 도 4를 참조하면, 접합 홈 영역(226) 내부에 주입된 접착 물질(370)이 접합 홈 영역(226)을 넘쳐 흘러 제1 전도성 패드(222) 및 제2 전도성 패드(224)의 상면을 덮고 있다. 접착 물질(370)은 전기적 절연성을 가지고 있으므로, 접착 물질(370)이 제1 전도성 패드(222) 및 제2 전도성 패드(224)의 상면을 덮도록 배치되면, 상기 제1 전도성 패드(222) 및 제2 전도성 패드(224)가 외부의 전기적 배선과 연결될 때, 전기적 배선과의 접촉 부위에서는 저항이 증가하는 문제가 발생할 수 있다.
따라서, 본 개시의 발명자에 따르면, 상기 비교예에서의 문제점을 해결하기 위해서는 새로운 리페어 방법이 요청된다.
도 5는 본 개시의 일 실시 예에 따르는 인쇄회로기판의 리페어 방법을 개략적으로 나타내는 순서도이다. 도 5를 참조하면, 510 블록에서, 불량 유닛 기판을 주기판부로부터 분리하고 양품 유닛 기판을 불량 유닛 기판에 대응되는 위치에 배치한다. 이때, 주기판부와 양품 유닛 기판 사이에 접합 홈 영역이 형성된다.
520 블록에서, 상기 주기판부의 제1 전도성 패드와 상기 유닛 기판의 제2 전도성 패드를 상기 접합 홈 영역을 사이에 두고 서로 맞은 편에 위치하도록 상기 주기판부와 상기 유닛 기판을 배치하고, 상기 제1 전도성 패드와 상기 제2 전도성 패드 상에 박리가능한 보호막을 형성한다. 일 실시 예에 있어서, 상기 박리가능한 보호막은 필러블(peelable) 잉크 용액을 상기 제1 전도성 패드와 상기 제2 전도성 패드의 적어도 일부분을 덮도록 제공하고, 상기 필러블 잉크 용액을 건조시켜 형성할 수 있다. 상기 박리가능한 보호막은 상기 제1 전도성 패드와 상기 제2 전도성 패드가 외부에 노출되지 않도록 배치될 수 있다.
530 블록에서, 상기 접합 홈 영역에 상기 접착 물질을 제공하여 상기 주기판부와 상기 양품 유닛 기판을 접합한다. 본 공정은, 먼저, 상기 접착 물질을 상기 접합 홈 영역내에 주입시키는 단계와 상기 주입된 접착 물질을 건조시키는 단계를 포함하도록 진행될 수 있다.
540 블록에서, 상기 보호막을 상기 주기판부와 상기 양품 유닛 기판으로부터 제거하여 상기 제1 전도성 패드 및 상기 제2 전도성 패드를 노출시킨다.
도시되지는 않았지만, 추가적인 공정으로서, 제1 전도성 패드와 상기 제2 전도성 패드를 전기적으로 연결시키는 전도층을 형성할 수 있다. 이를 위해, 제1 전도성 패드와 상기 제2 전도성 패드를 접합시키는 솔더층을 형성할 수 있다. 이를 통해, 상기 양품 유닛 기판의 회로를 상기 주기판부의 회로와 연결시킬 수 있다.
도 6a 내지 도 6e는 본 개시의 일 실시 예에 따르는 인쇄회로기판의 리페어 방법을 개략적으로 나타내는 단면도이다. 편의상, 도 2a 및 도 2b의 유닛 기판(20a) 및 주기판부(210) 사이의 결합부(220)를 일 예로서 설명하지만, 반드시 이에 한정되는 것은 아니고, 도 2c에 개시되는 유닛 기판(20a) 및 주기판부(210) 사이의 결합부(230) 및 다른 다양한 변형예에서도 실질적으로 동일하게 적용될 수 있다.
먼저, 도 6a를 참조하면, 불량 유닛 기판을 주기판부(210)로부터 분리하고, 양품 유닛 기판(20a)을 상기 불량 유닛 기판에 대응되는 위치에 주기판부(210)와 인접하도록 배치한다. 주기판부(210)는 내부에 회로패턴층(미도시)을 구비하는 절연층(310), 절연층(310) 상의 제1 전도성 패드(222), 제1 전도성 패드(222) 상의 솔더레지스트층(332)을 포함한다. 주기판부(20a)는 절연층(310)의 하부에 배치되는 하부전도층(324), 하부전도층(324) 하부의 솔더레지스트층(334)를 포함한다. 이에 대응하여, 유닛 기판(20a)은 회로패턴층(미도시)을 포함하는 절연층(311), 절연층(311) 상의 제2 전도성 패드(224), 제2 전도성 패드(224) 상의 솔더레지스트층(333)을 포함한다. 유닛 기판(20a)은 절연층(311)의 하부에 배치되는 하부전도층(325), 하부전도층(325) 하부의 솔더레지스트층(335)를 포함한다.
주기판부(210)와 양품 유닛 기판(20a)의 하면에는 임시접합부재(350)를 접합시킨다. 임시접합부재(350)는 주기판부(210)와 양품 유닛 기판(20a)의 적어도 일부분을 서로 연결하도록 접합시켜, 주기판부(210) 및 양품 유닛 기판(20a)을 고정시킬 수 있다. 임시접합부재(350)는 일 예로서, 제거가능한 테이프일 수 있다. 이로서, 임시접합부재(350)가 접합된 주기판부(210)와 양품 유닛 기판(20a)의 하면을 바닥면으로 하는 접합 홈 영역(226)이 형성될 수 있다.
도 6b를 참조하면, 주기판부(210)의 제1 전도성 패드(222)와 양품 유닛 기판(20a)의 제2 전도성 패드(224) 상에 박리가능한 보호막(620)을 형성한다. 구체적인 실시예에 따르면, 먼저, 필러블(peelable) 잉크 용액을 제1 전도성 패드(222) 및 제2 전도성 패드(224) 상에 제공한다. 상기 필러블 잉크 용액은 일 예로서, 공지의 폴리머와 금속 화합물을 포함하는 혼합 용액일 수 있다. 상기 필러블 잉크 용액은 제1 전도성 패드(222) 및 제2 전도성 패드(224)의 노출된 상면 또는 측면을 덮도록 주입된다. 도시되는 바와 같이, 상기 필러블 잉크 용액은 점성으로 인하여 접합 홈 영역(226)의 내부로 흘러내리지 않을 수 있다.
상기 필러블 잉크 용액의 주입 공정은 주사기와 같은 디스펜서(610)를 이용하여 진행되며, 도시되지는 않았지만, 다른 예로서, 붓, 주걱, 등과 같은 분배도구를 사용하여 진행될 수도 있다.
이어서, 상기 필러블 잉크 용액을 건조시켜 제1 전도성 패드(222)와 제2 전도성 패드(224)의 상면 또는 측면을 둘러싸도록 물질층을 형성함으로써, 박리가능한 보호막(620)을 형성할 수 있다. 상기 건조 공정은 일 예로서, 가열 방법 또는 자외선 경화 방법을 적용하여 진행할 수 있다.
결과적으로, 박리가능한 보호막(620)은 제1 전도성 패드(222)와 제2 전도성 패드(224)를 에워싸도록 도포될 수 있다. 박리가능한 보호막(620)은 이후 공정에서, 접합 홈 영역(226) 내부로 주입되는 접착 물질(640)이 불침투하는 물성을 구비함으로써, 제1 전도성 패드(222)와 제2 전도성 패드(224)를 후술하는 접착 물질(640)로부터 보호할 수 있다.
도 6c를 참조하면, 접합 홈 영역(226) 내부에 접착 물질(640)을 제공하여 주기판부(210)와 양품 유닛 기판(20a)을 접합시킨다. 구체적인 일 실시 예에 있어서, 상기 접합 공정을 위해, 먼저, 접합 홈 영역(226)을 채우도록 접착 물질(640)을 주입시키는 단계를 진행한다. 접착 물질(640)은 접합 홈 영역(226)의 측면 방향을 통해, 일 예로서, 주사기와 같은 디스펜서(630) 또는 붓, 주걱 등과 같은 분배도구를 사용하여 주입될 수 있다. 이어서, 상기 주입된 접착 물질(640)을 건조시킨다.
도시된 바와 같이, 제1 전도성 패드(222)와 제2 전도성 패드(224)는 보호막(620)에 의해 보호되므로, 접착 물질(640)이 제1 전도성 패드(222) 및 제2 전도성 패드(224)와 직접 접촉하는 것을 억제할 수 있다.
도 6d를 참조하면, 보호막(620)을 주기판부(210) 및 양품 유닛 기판(20a)으로부터 제거하여 제1 전도성 패드(222) 및 제2 전도성 패드(224)를 노출시킨다. 구체적인 일 실시 예에 의하면, 보호막(620)에 물리적인 힘을 인가하여, 보호막(620)을 제1 전도성 패드(222) 및 제2 전도성 패드(224)로부터 박리시킬 수 있다. 이후에, 임시접합부재(350)를 주기판부(210) 및 양품 유닛 기판(20a)으로부터 제거할 수 있다.
도 6e를 참조하면, 제1 전도성 패드(222)와 제2 전도성 패드(224)를 전기적으로 연결하는 전도층(650)을 형성한다. 전도층(650)은 양품 유닛 기판(20a)의 회로를 주기판부(210)의 회로와 연결시킬 수 있다. 구체적인 실시 예에 있어서, 제1 전도성 패드(222)와 제2 전도성 패드(224)의 전기적 연결은 솔더 접합 공정에 의해 진행될 수 있다. 상기 솔더 접합 공정은 솔더 물질의 도포 및 건조 공정을 통해 진행될 수 있다. 이로써, 전도층(650)이 제1 전도성 패드(222) 및 제2 전도성 패드(224) 상에 배치될 수 있다.
상술한 바와 같이, 본 개시의 실시 예들에 따르면, 양품 유닛 기판과 주기판부를 접합시킬 때, 접합 홈 영역에 인접하는 상기 주기판부의 제1 전도성 패드와 상기 양품 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성함으로써, 상기 제1 전도성 패드와 상기 제2 전도성 패드가 접착 물질에 의해 오염되는 것을 방지할 수 있다.
상기 박리가능한 보호막으로 상기 제1 전도성 패드와 상기 제2 전도성 패드를 보호한 상태에서 상기 접합 홈 영역에 상기 접착 물질을 제공하여 상기 주기판부와 상기 양품 유닛 기판을 접합하고, 접합 후에 상기 박리가능한 보호막을 제거할 수 있다. 이로서, 각각 내부 회로와 연결되는 제1 전도성 패드 및 상기 제2 전도성 패드가 상기 접착 물질에 오염됨이 없이 외부로 노출될 수 있다.
일 실시 예에 따르면, 상기 박리가능한 보호막의 사용으로, 상기 주기판부와 상기 양품 유닛 기판의 접합시에 상기 제1 전도성 패드와 상기 제2 전도성 패드의 오염을 방지할 수 있다. 이어서, 후속공정에서 상기 제1 전도성 패드와 상기 제2 전도성 패드를 전기적으로 연결함으로써, 상기 주기판부와 상기 양품 유닛 기판 사이를 회로적으로 연결시킬 수 있다. 이로써, 인쇄회로기판의 불량 유닛 기판을 양품 유닛 기판으로 용이하게 교체할 수 있게 된다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 개시의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 200: 인쇄회로기판,
10a 10b 10c 10d 10e 10f 10g 10h 20a 20b: 유닛 기판
210: 주기판부, 220 230: 결합부,
222: 제1 전도성 패드, 224: 제2 전도성 패드,
226: 접합 홈 영역, 232: 제3 전도성 패드, 233: 제4 전도성 패드, 234: 제 전도성 패드, 235: 제6 전도성 패드, 236: 접합 홈 영역,
310 311: 절연층, 324 325: 하부전도층, 332 333: 솔더레지스트층,
334 335: 하부의 솔더레지스트층, 350: 임시접합부재,
360: 디스펜서, 370: 접착 물질,
610: 디스펜서, 620: 박리가능한 보호막,
630: 디스펜서, 650: 전도층.

Claims (18)

  1. 복수의 유닛 기판을 포함하는 주기판부 상에서 불량 유닛 기판을 교체하는 리페어 방법에 있어서,
    (a) 상기 불량 유닛 기판을 상기 주기판부로부터 분리하고, 양품 유닛 기판을 상기 불량 유닛 기판에 대응되는 위치에 배치하되, 상기 주기판부와 상기 양품 유닛 기판 사이에 접합 홈 영역을 형성하는 단계;
    (b) 상기 접합 홈 영역을 사이에 두고 서로 맞은 편에 위치하는 상기 주기판부의 제1 전도성 패드와 상기 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성하는 단계;
    (c) 상기 접합 홈 영역에 접착 물질을 제공하여 상기 주기판부와 상기 양품 유닛 기판을 접합하는 단계;
    (d) 상기 보호막을 상기 주기판부와 상기 양품 유닛 기판으로부터 제거하여 상기 제1 전도성 패드와 상기 제2 전도성 패드를 노출시키는 단계를 포함하고,
    상기 (b) 단계는
    (b1) 필러블 잉크(peelable ink) 용액을 상기 제1 전도성 패드와 상기 제2 전도성 패드 상에 제공하는 단계; 및
    (b2) 상기 필러블 잉크 용액을 건조시켜 상기 제1 전도성 패드와 상기 제2 전도성 패드의 상면 또는 측면을 둘러싸는 박리가능 물질층을 형성하는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  2. 제1 항에 있어서,
    (e) 상기 노출된 제1 전도성 패드와 상기 제2 전도성 패드를 전기적으로 연결시키는 전도층을 형성하는 단계를 더 포함하는
    인쇄회로기판의 리페어 방법.
  3. 제1 항에 있어서,
    (a) 단계는
    상기 양품 유닛 기판 및 상기 불량 유닛 기판의 하면을 임시접합부재로 접합함으로써, 상기 접합 홈 영역을 형성하는
    인쇄회로기판의 리페어 방법.
  4. 제1 항에 있어서,
    (b) 단계는
    상기 제1 전도성 패드와 상기 제2 전도성 패드를 에워싸도록 상기 보호막을 도포하는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  5. 제1 항에 있어서,
    (b) 단계는
    상기 보호막이, 상기 접착 물질이 상기 보호막으로 불침투하는 물성을 구비함으로써, 상기 제1 전도성 패드와 상기 제2 전도성 패드를 상기 접착 물질로부터 보호하는
    인쇄회로기판의 리페어 방법.
  6. 삭제
  7. 제1 항에 있어서,
    (b1) 단계는 상기 필러블 잉크 용액을 상기 제1 전도성 패드 및 상기 제2 전도성 패드의 노출된 상면 또는 측면을 덮도록 주입하는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  8. 제1 항에 있어서,
    (b2) 단계는
    가열 방법 또는 자외선 경화 방법을 적용하는
    인쇄회로기판의 리페어 방법.
  9. 제1 항에 있어서,
    (c) 단계는
    (c1) 상기 접합 홈 영역을 채우도록 접착 물질을 주입시키는 단계; 및
    (c2) 상기 주입된 접착 물질을 건조시키는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  10. 제1 항에 있어서,
    (d) 단계는
    상기 보호막에 물리적인 힘을 인가하여, 상기 보호막을 상기 제1 전도성 패드 및 상기 제2 전도성 패드로부터 박리시키는
    인쇄회로기판의 리페어 방법.
  11. 복수의 유닛 기판을 포함하는 주기판부와 양품 유닛 기판을 결합하는 리페어 방법에 있어서,
    (a) 양품 유닛 기판을 주기판부와 인접하여 배치시키되, 접합 홈 영역을 사이에 두고 상기 주기판부의 제1 전도성 패드와 상기 양품 유닛 기판의 제2 전도성 패드가 서로 마주보도록 위치시키는 단계;
    (b) 상기 주기판부의 상기 제1 전도성 패드와 상기 양품 유닛 기판의 제2 전도성 패드 상에 박리가능한 보호막을 형성하는 단계;
    (c) 상기 접합 홈 영역에 접착 물질을 채움으로써, 상기 주기판부와 상기 양품 유닛 기판을 접합하는 단계;
    (d) 상기 보호막을 상기 주기판부와 상기 양품 유닛 기판으로부터 제거하여 상기 제1 전도성 패드와 상기 제2 전도성 패드를 노출시키는 단계; 및
    (e) 상기 노출된 제1 전도성 패드와 상기 제2 전도성 패드를 전기적으로 연결시키는 전도층을 형성하는 단계를 포함하고,
    상기 (b) 단계는
    (b1) 필러블 잉크(peelable ink) 용액을 상기 제1 전도성 패드와 상기 제2 전도성 패드 상에 제공하는 단계; 및
    (b2) 상기 필러블 잉크 용액을 건조시켜 상기 제1 전도성 패드와 상기 제2 전도성 패드의 상면 및 측면을 둘러싸는 박리가능 물질층을 형성하는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  12. 제11 항에 있어서,
    (a) 단계는
    상기 양품 유닛 기판 및 상기 주기판부의 하면을 서로 연결하는 임시접합부재를 형성함으로써, 상기 임시접합부재가 형성된 상기 하면을 바닥면으로 하는 상기 접합 홈 영역을 형성하는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  13. 제12 항에 있어서,
    (c) 단계 이후에, 상기 임시접합부재를 제거하는 단계를 더 포함하는
    인쇄회로기판의 리페어 방법.
  14. 삭제
  15. 제11 항에 있어서,
    (b1) 단계는 상기 필러블 잉크 용액을 상기 제1 전도성 패드 및 상기 제2 전도성 패드의 노출된 상면 또는 측면을 덮도록 주입하는 단계를 포함하는
    인쇄회로기판의 리페어 방법.
  16. 제11 항에 있어서,
    (b2) 단계는
    가열 방법 또는 자외선 경화 방법을 적용하는
    인쇄회로기판의 리페어 방법.
  17. 제11 항에 있어서,
    (d) 단계는
    상기 보호막에 물리적인 힘을 인가하여, 상기 보호막을 상기 제1 전도성 패드 및 상기 제2 전도성 패드로부터 박리시키는
    인쇄회로기판의 리페어 방법.
  18. 제11 항에 있어서,
    (e) 단계는
    상기 양품 유닛 기판의 회로를 상기 주기판부의 회로와 연결시키는
    인쇄회로기판의 리페어 방법.



KR20130122280A 2013-10-14 2013-10-14 인쇄회로기판의 리페어 방법 KR101499473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130122280A KR101499473B1 (ko) 2013-10-14 2013-10-14 인쇄회로기판의 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130122280A KR101499473B1 (ko) 2013-10-14 2013-10-14 인쇄회로기판의 리페어 방법

Publications (1)

Publication Number Publication Date
KR101499473B1 true KR101499473B1 (ko) 2015-03-06

Family

ID=53026525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130122280A KR101499473B1 (ko) 2013-10-14 2013-10-14 인쇄회로기판의 리페어 방법

Country Status (1)

Country Link
KR (1) KR101499473B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036620A (ko) * 1999-10-11 2001-05-07 이형도 기판 시이트의 결합방법 및 장치
KR20010036622A (ko) * 1999-10-11 2001-05-07 이형도 인쇄회로기판의 결합방법 및 장치
KR20060091147A (ko) * 2005-02-14 2006-08-18 박운용 인쇄회로기판의 불량 단품 피.씨.비 교체 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036620A (ko) * 1999-10-11 2001-05-07 이형도 기판 시이트의 결합방법 및 장치
KR20010036622A (ko) * 1999-10-11 2001-05-07 이형도 인쇄회로기판의 결합방법 및 장치
KR20060091147A (ko) * 2005-02-14 2006-08-18 박운용 인쇄회로기판의 불량 단품 피.씨.비 교체 방법

Similar Documents

Publication Publication Date Title
TWI454199B (zh) 印刷電路板之製造方法
JP6542616B2 (ja) 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US9059317B2 (en) Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
WO2014024338A1 (ja) 部品実装基板の製造方法及び製造システム
JP5604876B2 (ja) 電子装置及びその製造方法
KR20130063984A (ko) 배선기판 및 그 제조방법
KR20040031642A (ko) Ｃｏｆ 반도체 장치 및 그 제조 방법
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP7028262B2 (ja) 基板接合構造、および基板の接合方法
JPH02312296A (ja) 高密度実装モジュールの製造方法
KR101499473B1 (ko) 인쇄회로기판의 리페어 방법
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
KR20180110775A (ko) 전자 소자 모듈 및 그 제조 방법
TWI538114B (zh) 嵌埋有被動式電子元件之封裝結構及其製作方法
KR101607675B1 (ko) 패키지 결합 방법
JP2014099577A (ja) プリント回路基板の製造方法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP2010027920A (ja) 半導体装置の製造方法および半導体構成体組立体
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
JP2018041827A (ja) 部品内蔵基板及び電子装置
JP2022094390A (ja) 電子回路モジュール及びその製造方法
CN100390618C (zh) 载具和电接合结构

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 6