KR101493871B1 - 웨이퍼 검사장치의 인터페이스 구조 - Google Patents

웨이퍼 검사장치의 인터페이스 구조 Download PDF

Info

Publication number
KR101493871B1
KR101493871B1 KR20080111874A KR20080111874A KR101493871B1 KR 101493871 B1 KR101493871 B1 KR 101493871B1 KR 20080111874 A KR20080111874 A KR 20080111874A KR 20080111874 A KR20080111874 A KR 20080111874A KR 101493871 B1 KR101493871 B1 KR 101493871B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
universal block
probe card
board
Prior art date
Application number
KR20080111874A
Other languages
English (en)
Other versions
KR20100052959A (ko
Inventor
이상훈
고창우
안영수
오세장
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080111874A priority Critical patent/KR101493871B1/ko
Priority to US12/455,445 priority patent/US8026733B2/en
Publication of KR20100052959A publication Critical patent/KR20100052959A/ko
Application granted granted Critical
Publication of KR101493871B1 publication Critical patent/KR101493871B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

전기적 특성에 있어 신뢰성을 높이고, 프로브 카드의 크기 및 무게를 줄일 수 있는 웨이퍼 검사장치의 인터페이스 구조에 관해 개시한다. 이를 위해 본 발명은, 테스터의 테스트 헤드에 연결된 퍼포먼스 보드와, 상기 퍼포먼스 보드의 중앙부 하단에 마련되고, 일반 신호라인은 직접 연결하고 전원 신호라인은 다수개로 분기시켜 연결하는 유니버셜 블록 인쇄회로기판과, 상기 테스트 헤드에서 상기 퍼포먼스 보드의 중앙부를 관통하여 상기 유니버셜 블록 인쇄회로기판으로 수직방향으로 직접 솔더링되는 케이블 어셈블리와, 상기 유니버셜 블록 인쇄회로기판이 있는 퍼포먼스 보드와 탈부착이 가능하고, 최상부에 인터포저가 위치하고, 상기 인터포저 하부에 세라믹 다층기판이 위치하고, 상기 세라믹 다층기판 하부에 탑침이 정렬된 프로브 카드를 구비하는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조를 제공한다.
웨이퍼 검사, 프로브 카드, 유니버셜 블록 인쇄회로기판, 인터포저.

Description

웨이퍼 검사장치의 인터페이스 구조{Interface structure for wafer test equipments}
본 발명은 웨이퍼의 전기적 검사에 사용되는 웨이퍼 검사장치에 관한 것으로, 더욱 상세하게는 테스터(tester)에 있는 테스트 헤드(test head)부터 실제 검사 대상이 되는 웨이퍼와 직접 연결되는 프로브 카드(probe card)까지의 인터페이스 구조에 관한 것이다.
반도체 소자는 그 제조공정에서 양품과 불량을 선별하기 위해 전기적 기능 검사를 받게 된다. 즉, 웨이퍼 상태로 반도체 칩의 제조가 완료된 상태에서, 웨이퍼에 있는 개별 칩(chip)들은, EDS 검사(Electrical Die Sort test)를 통하여 양품 및 불량으로 선별된다.
이러한 웨이퍼의 전기적 검사공정에 사용되는 검사 장비를 테스터(tester)라 한다. 상기 테스터는 내부에 있는 테스트 헤드(test head), 퍼포먼스 보드(performance board) 및 프로브 스테이션의 프로브 카드(probe card)를 경유하여 피검사 소자(DUT: Device Under Test)를 테스터(tester)에 인터페이스(interface)시킨다.
여기서 상기 테스트 헤드는 내부에 다수의 검사 채널과 연결된 신호단자들이 밀집되어 있으며, 이러한 검사 채널들은 피검사 소자(DUT)와 연결되어 웨이퍼의 전기적 검사를 수행하게 된다. 상기 프로브 카드는 최하부 끝에 피검사 소자인 반도체 칩과의 전기적 연결을 위하여 탐침(needle)이 정렬된 상태로 배열되어 있다.
따라서, 웨이퍼의 전기적 검사에서는 테스터와 프로브 스테이션을 사용하여 전기적 검사를 수행하고, 그 결과로 웨이퍼 상의 다수의 반도체 칩들의 양품/불량 상태를 판정하여, 양품(pass), 수리(Repair), 불량(reject) 등의 판정을 내리게 된다.
본 발명이 이루고자 하는 기술적 과제는 프로브 카드의 무게 및 크기를 획기적으로 줄이면서, 웨이퍼의 전기적 검사 공정에서 안정적인 전원 및 일반 신호라인의 전달 특성을 확보할 수 있는 웨이퍼 검사장치의 인터페이스 구조를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 웨이퍼 검사장치의 인터페이스 구조는, 테스터의 테스트 헤드에 연결된 퍼포먼스 보드와, 상기 퍼포먼스 보드의 중앙부 하단에 마련되고, 일반 신호라인은 직접 연결하고 전원 신호라인은 다수개로 분기시켜 연결하는 유니버셜 블록 인쇄회로기판과, 상기 테스트 헤드에서 상기 퍼포먼스 보드의 중앙부를 관통하여 상기 유니버셜 블록 인쇄회로기판으로 수직방향으로 직접 솔더링되는 케이블 어셈블리와, 상기 유니버셜 블록 인쇄회로기판이 있는 퍼포먼스 보드와 탈부착이 가능하고, 최상부에 인터포저가 위치하고, 상기 인터포저 하부에 세라믹 다층기판이 위치하고, 상기 세라믹 다층기판 하부에 탑침이 정렬된 프로브 카드를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 퍼포먼스 보드와 상기 프로브 카드의 물리적 연결은, 퍼포먼스 보드의 유니버셜 블록 인쇄회로기판 및 프로브 카드의 가장자리에 있는 ZIF 소켓의 레버를 통해 이루어지는 것이 적합하고, 상기 퍼포먼스 보드와 상기 프로브 카드의 전기적 연결지점은, 상기 퍼포먼스 보드 하단에 있는 유니버셜 블록 인쇄회로기판 하부의 연결 접점과 상기 프로브 카드 상단의 인터포저 단자에서 이루어지는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 유니버셜 블록 인쇄회로기판은, 공용화되고 블록화된 복수개의 인쇄회로패턴이 매트릭스 형태로 구성되고, 상기 인쇄회로패턴의 하단에 외부연결을 위한 연결접점이 설치되어 있는 것이 적합하다.
바람직하게는, 상기 케이블 어셈블리에서 일반 신호라인은, 상기 연결 접점과 1:1로 매칭되고, 상기 전원 신호라인은 1:N으로 매칭되는 것이 적합하다.
한편, 상기 프로브 카드는, 상기 세라믹 다층기판의 주위를 감싸는 지지대와, 상기 지지대 상부에 형성된 ZIF용 커넥터의 레버를 더 포함하는 것이 적합하다.
본 발명의 바람직한 실시예에 의하면, 상기 케이블 어셈블리에서 전원 신호라인이 상기 퍼포먼스 보드의 유니버셜 인쇄회로기판에 직접 연결되는 형태는, 유니버셜 블록 인쇄회로기판의 표면에 연결되는 방식 혹은 유니버셜 블록 인쇄회로기판의 중간에 있는 도전층에 연결되는 방식 중에 하나인 것이 적합하다.
그리고 상기 케이블 어셈블리에서 일반 신호라인이 상기 퍼포먼스 보드의 유니버셜 인쇄회로기판에 직접 연결되는 형태는, 유니버셜 블록 인쇄회로기판의 표면에 연결되는 방식, 유니버셜 블록 인쇄회로기판의 중간에 있는 도전층에 연결되는 방식 및 유니버셜 블록 인쇄회로기판을 관통하여 연결되는 방식 중에서 선택된 하나인 것이 적합하다.
여기서, 상기 케이블 어셈블리에 있는 전원 신호라인 및 일반 신호라인은,
외부가 접지선에 의해 감싸져 있으며, 상기 접지선은 유니버셜 블록 인쇄회로기판의 상부면과 하부면에 존재하는 접지용 도전층에 각각 연결되는 것이 적합하다.
따라서, 상술한 본 발명에 따르면, 첫째, 프로브 카드의 크기를 크게 하고, 무게를 많이 차지하게 하는 인쇄회로기판을 검사 장비인 퍼포먼스 보드 내부의 유니버셜 블록 인쇄회로기판으로 포함시켜, 프로브 카드를 경량화할 수 있다. 이에 따라 실제 검사공정에서 프로브 카드의 무게를 1/5 수준으로 줄이고, 크기를 1/4 수준으로 줄여서 작업자가 프로브 카드를 손쉽게 취급할 수 있도록 한다.
둘째, 테스터에서 피검사 소자인 웨이퍼의 반도체 칩으로 전달되는 전원 신호라인을 유니버셜 블록 인쇄회로기판 내부에서 다분기(multi-path)시켜 접촉점을 증가시킴으로써, 결과적으로 전원 임피던스(power impedance)를 줄여 웨이퍼의 전기적 검사 공정에서 안정적인 전원 전달 특성을 확보할 수 있다.
셋째, 프로브 카드에 존재하는 인쇄회로기판을 통하여 전원 신호라인 및 일반 신호라인이 피검사 소자에 연결되는 경로를, 테스트 헤드에서 유니버셜 블록 인쇄회로기판으로 수직으로 연결되도록 최단 거리로 다시 설계하여 안정적인 신호 전달 특성을 확보함과 동시에 빠른 속도로 동작하는 반도체 소자에 대한 전기적 검사의 신뢰성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하 기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 의한 웨이퍼 검사장치의 인터페이스 구조를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명에 의한 웨이퍼 검사장치의 인터페이스 구조는, 테스터(tester) 헤드(200)에 연결될 퍼포먼스 보드(300)를 포함한다. 상기 퍼포먼스 보드(300)의 하단에는 일반 신호라인은 직접 연결하고, 전원 신호라인은 다수개로 분기시켜 연결하는 유니버셜 블록 인쇄회로기판(400)이 마련되어 있다.
또한, 상기 테스트 헤드(200)에서 상기 퍼포먼스 보드(300)의 중앙부를 관통하여 상기 유니버셜 블록 인쇄회로기판(400)으로 수직방향으로 직접 솔더링되는 케이블 어셈블리(500)를 포함한다. 상기 케이블 어셈블리(500)는 도면의 E와 같이 웨이퍼의 전기적 검사에 사용되는 전원 및 일반 신호라인을 바깥쪽에서 중앙부로 우회하면서 와이어링되지 않고, 직접 테스트 헤드(200)에서 유니버셜 블록 인쇄회로기판(400)으로 최단거리로 와이어링되어 있다. 따라서, 전원 신호라인 및 일반 신호라인의 전달 경로가 최단거리가 되기 때문에 고속으로 동작하는 반도체 소자를 전기적으로 검사할 때, 신호 전달에 있어서 신뢰성을 확보할 수 있다.
마지막으로 본 발명에 의한 웨이퍼 검사장치의 인터페이스 구조는, 상기 유니버셜 블록 인쇄회로기판(400)이 있는 퍼포먼스 보드(300)와 탈부착이 가능하고, 최상부에 인터포저(130)가 위치하고, 상기 인터포저(130) 하부에 세라믹 다층기판(120)이 위치하고, 상기 세라믹 다층기판(120) 하부에 탑침(140) 위치하고, 상기 세라믹 다층기판(120)의 외곽을 감싸는 지지대(150)가 마련된 프로브 카드(100)를 포함한다. 상기 지지대(150)는 가벼운 금속재를 재질로 사용하는 것이 적합하며, 일 예로 스테인리스 스틸, 혹은 알루미늄 등을 사용할 수 있다.
통상적으로 프로브 카드에는 세라믹 다층기판(120) 외에 별도의 인쇄회로기판을 사용하는 경우가 대부분이다. 하지만, 본원 발명에서는 이러한 인쇄회로기판을 퍼포먼스 보드(400) 하부에 유니버셜 블록 인쇄회로기판(400)의 형태로 만들고, 퍼포먼스 보드(200)에 탈부착되는 프로브 카드(100)에 포함시키지 않았다. 이로 인하여 프로브 카드(100)의 무게가 1/5 수준으로 줄어들고, 프로브 카드(100)의 크기가 1/4 수준으로 줄여들어 작업자가 프로브 카드를 손쉽게 취급할 수 있다. 통상적으로 인쇄회로기판을 포함하는 프로브 카드인 경우, 그 무게 및 크기가 작업자가 수작업으로 취급하기 어려운 정도이다. 따라서, 이를 무리하게 수작업으로 취급할 경우 신체에 무리가 발생하여 작업자의 건강을 해칠 수 있었다. 하지만, 본원발명과 같이 그 크기 및 무게를 획기적으로 줄일 경우, 별도의 이동수단을 사용하지 않고, 작업자에 의해 수작업으로 이동 및 취급이 가능하기 때문에 실제 공정에서도 작업 효율을 높일 수 있는 장점이 있다.
또한, 유니버셜 블록 인쇄회로기판(400)은 어떠한 반도체 소자라도 전기적으로 연결시켜 검사가 가능한 형태이므로, 검사되는 반도체 소자의 종류가 달라지는 경우, 프로브 카드(100)에 있는 세라믹 다층 기판(120)을 변경된 반도체 소자에 적 합하도록 다시 설계하여 검사할 수 있는 장점이 있다.
한편, 본 발명에 의한 웨이퍼 검사장치의 인터페이스 구조에 있어서, 상기 퍼포먼스 보드(300)와 상기 프로브 카드(100)의 물리적 연결은, 퍼포먼스 보드(300)의 유니버셜 블록 인쇄회로기판(400) 및 프로브 카드(100)의 가장자리에 있는 ZIF 소켓의 레버(410, 110)를 통해 이루어진다. 그리고 상기 퍼포먼스 보드(400)와 상기 프로브 카드(100)의 전기적 연결지점은, 상기 퍼포먼스 보드(300) 하단에 있는 유니버셜 블록 인쇄회로기판(400) 하부의 연결 접점(430)과 상기 프로브 카드 (100) 상단의 인터포저 단자(130)에서 이루어지게 된다. 도면에서 참조부호 210 및 310은 테스트 헤드(200) 및 퍼포먼스 보드(300)에 있는 락킹 수단(locking means)을 가리킨다.
도 2는 도 1에서 유니버셜 블록 인쇄회로기판에 대한 밑면도이다.
도 2를 참조하면, 본 발명에 의한 유니버셜 블록 인쇄회로기판(400)은, 공용화되고 블록화된 복수개의 인쇄회로패턴(420)들이 매트릭스 형태로 구성되어 있고, 도 1과 같이 상기 인쇄회로패턴의 하단에 외부연결을 위한 연결접점(430)이 설치되어 있는 구조이다. 그리고, 상기 매트릭스 형태로 구성된 인쇄회로패턴(420) 외곽으로 지지대(150) 위에는 ZIF 커넥터의 레버(410)가 설치되어 있어서 프로브 카드(도1의 100)와의 물리적인 결합을 가능하게 한다. 도면에서는 유니버셜 블록 인쇄회로기판(400)에 포함된 인쇄회로패턴(420)의 개수를 9개로 표시하였으나, 이는 설명을 용이하게 하고 이해를 돕기 위해 도시한 것이며, 그 개수는 다양한 형태로 변할 수 있으며, 그 인쇄회로패턴(420)의 배열 역시 매트릭스 형태가 아니라 다양한 형태로 변형이 가능하다.
도 3은 테스트 헤드의 일반 신호라인 및 전원 신호라인이 웨이퍼의 반도체 칩으로 연결되는 경로를 설명하기 위한 단면도이고, 도 4는 도 3의 D 부분에 대한 확대도로서 전원 신호라인의 다분기 구조를 설명하기 위한 단면도이다.
도 3 및 도 4를 참조하면, 상기 테스트 헤드(200)에서 유니버셜 블록 인쇄회로기판(400)으로 직접 솔더링되는 케이블 어셈블리(500)는 전원 신호라인(520)과 일반 신호라인(510)으로 구성되어 있다. 이때, 일반 신호라인은 도 4에서 확인할 수 있는 바와 같이 유니버셜 블록 인쇄회로기판(400)에 있는 인쇄회로패턴(420)에서 다분기가 일어나지 않고 직접 일반 신호라인(510)과, 연결 접점(432)이 1:1로 연결된다. 하지만, 전원 신호라인(520)은 유니버셜 블록 인쇄회로기판(400)에 포함된 인쇄회로패턴(420)의 도전층(422)에서 다수개로 분기되어 전원 신호라인(520)과, 연결 접점(434)이 1:N의 비율로 연결된다. 여기서 연결 접점(434) N을 5개로 분기시킨 것을 예시적인 경우이고, 10개 미만에서 설계자의 필요에 따라 분기되는 개수를 조절하는 것이 가능하다.
이러한 전원 신호라인(510)이 다수개로 분기되어 인터포저(130)에서 병렬로 구성되면, 다수개로 분기되지 않고 직렬로 연결될 때와 비교하여 상대적으로 작은 인덕턴스(inductance)를 갖게 된다. 따라서 인덕턴스가 작아지면 임피던스가 작아지기 때문에 전원 신호라인(520)에 대한 신호 특성에 안정성을 가져온다. 이와 함께 본원발명의 바람직한 실시예에 의한 웨이퍼 검사장치의 인터페이스 구조는, 전원 신호라인(520) 및 일반 신호라인(510)이 테스트 헤드(200)로부터 수직으로 최단 거리를 유지한 채 유니버셜 블록 인쇄회로기판(400)에 연결된다. 따라서 신호라인의 길이를 줄임으로 인하여 피검사소자(DUT)가 고속으로 동작하는 제품인 경우, 신호 전달 특성에서 신뢰성을 더욱 높일 수 있다. 도면에서 참조부호 422는 인쇄회로패턴(420)에 존재하는 전원 신호라인 연결에 사용되는 도전층을 가리킨다.
도 5는 케이블 어셈블리가 유니버셜 블록 인쇄회로기판에 연결되는 것을 보여주는 사시도이다.
도 5를 참조하면, 테스트 헤드(200)에서 곧바로 유니버셜 블록 인쇄회로기판(400)으로 연결되는 전원 신호라인(520)은 도4에 도시된 바와 같이 유니버셜 블록 인쇄회로기판(400)의 인쇄회로패턴 내에서 다수개로 분기되어 연결접점(434)이 다수개로 변화된 것을 확인할 수 있다. 그러나 일반 신호라인(510)은 유니버셜 블록 인쇄회로기판(400)의 연결 접점(432)과 1:1로 연결되는 것을 확인할 수 있다.
도 6 내지 도 8은 케이블 어셈블리의 일반 신호라인이 유니버셜 블록 인쇄회로기판에 솔더링되는 구조를 설명하기 위한 단면도들이다.
도 6 및 도 8을 참조하면, 일반 신호라인(510)은, 그 내부의 신호라인(512, 512A, 512B)들은 도면과 같이 접지선(514)에 의해 감싸져 있으며, 상기 접지선(514)들은 상기 유니버셜 블록 인쇄회로기판에 있는 인쇄회로패턴(420)의 상부면 및 하부면에 존재하는 접지용 도전층(424, 426)에 각각 연결된다. 그리고 상기 유니버셜 블록 인쇄회로기판에 있는 인쇄회로패턴(420)은 상기 상부면 접지용 도전층(424)과 하부면 접지용 도전층(426)을 연결하는 다른 접지용 도전층(428)을 별도로 포함할 수 있다.
한편 일반 신호라인(512, 512A, 512B)들이 유니버셜 블록 인쇄회로기판에 있는 인쇄회로패턴(420)에 연결되는 형태는 도6의 B1과 같이 일반 신호라인(512)이 인쇄회로패턴(420)의 상부 표면에서 솔더링(soldering)되거나, 도 7의 B2와 같이 일반 신호라인(512A)이 인쇄회로패턴(420)의 중간 영역에서 솔더링 되거나, 도 8의 B3과 같이 일반 신호라인(512B)이 인쇄회로패턴(420)을 관통하는 형태로 연결 접점(432)과 연결될 수 있다. 따라서 상술한 다양한 방식을 통해 일반 신호라인(512, 512A, 512B)은 유니버셜 블록 인쇄회로기판에 있는 인쇄회로패턴(420)의 연결 접점(432)과 최종적으로 연결되고, 궁극적으로 프로브 카드에 있는 인터포저(130)를 통해 피검사 소자(DUT)에 연결된다.
도 9 및 도 10은 케이블 어셈블리의 전원 신호라인이 유니버셜 블록 인쇄회로기판에 솔더링되는 구조를 설명하기 위한 단면도들이다.
도 9 및 도 10을 참조하면, 케이블 어셈블리에 있는 전원 신호라인(520)은 앞서 설명된 일반 신호라인과 같이, 내부에 있는 신호라인(522, 522A)의 외부가 접지선(524)에 의해 감싸져 있고, 상기 접지선(524)은 다시 유니버셜 블록 인쇄회로기판의 인쇄회로패턴(420)에 있는 상부 및 하부 접지용 도전층(424, 426)에 연결된다. 따라서 신호라인은 연결하는 과정에서 접지면적을 넓게 확보하여 노이즈(Noise)에 의한 신호전달 특성이 떨어지는 문제점을 개선한다. 도면에서 참조부호 428은 유니버셜 블록 인쇄회로기판의 인쇄회로패턴(420) 내부에 마련된 연결용 접지선을 가리킨다.
한편, 전원 신호라인(522, 522A)은 유니버셜 블록 인쇄회로기판의 인쇄회로 패턴(420)에 도 9의 C1과 같이 상부 표면에서 전기적으로 연결되어 내부에 존재하는 접지용 중간 도전층(422)에서 3개로 분기될 수도 있고, 도 10의 C2와 같이 인쇄회로패턴(420)의 내부에 존재하는 접지용 중간 도전층(422)에 연결되어 3개로 분기될 수도 있다. 따라서 전원 신호라인(522, 522A)은 다수개로 분기되어 유니버셜 블록 인쇄회로기판에 있는 인쇄회로패턴(420)의 연결 접점(434)과 최종적으로 연결되어 인터포저(130)를 통해 피검사 소자(DUT)에 연결된다. 이렇게 본원발명과 같이 웨이퍼 검사장치의 인터페이스 구조에서 병렬로 전원 신호라인(522, 522A)를 구성하면, 웨이퍼 검사장치의 인터페이스 구조에서 파워 임피던스(power impedance)를 현저히 감소시킴으로써 신호 특성을 향상시킬 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1은 본 발명의 바람직한 실시예에 의한 웨이퍼 검사장치의 인터페이스 구조를 설명하기 위한 단면도이다.
도 2는 도 1에서 유니버셜 블록 인쇄회로기판에 대한 밑면도이다.
도 3은 테스트 헤드의 일반 신호라인 및 전원 신호라인이 웨이퍼의 반도체 칩으로 연결되는 경로를 설명하기 위한 단면도이다.
도 4는 도 3의 D 부분에 대한 확대도로서 전원 신호라인의 다분기 구조를 설명하기 위한 단면도이다.
도 5는 케이블 어셈블리가 유니버셜 블록 인쇄회로기판에 연결되는 것을 보여주는 사시도이다.
도 6 내지 도 8은 케이블 어셈블리의 일반 신호라인이 유니버셜 블록 인쇄회로기판에 솔더링되는 구조를 설명하기 위한 단면도들이다.
도 9 및 도 10은 케이블 어셈블리의 전원 신호라인이 유니버셜 블록 인쇄회로기판에 솔더링되는 구조를 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 프로브 카드, 110: ZIF 커넥터의 레버,
120: 세라믹 다층기판, 130: 인터포저(interposer),
140: 탐침(needle), 150: 지지대,
200: 테스트 헤더, 300: 퍼포먼스 보드,
400: 유니버셜 블록 인쇄회로기판,
410: ZIF 커넥터의 레버, 420: 블록화된 인쇄회로패턴,
430: 연결접점, 500: 케이블 어셈블리.

Claims (10)

  1. 테스터의 테스트 헤드에 연결된 퍼포먼스 보드;
    상기 퍼포먼스 보드의 하단에 마련되고, 일반 신호라인은 직접 연결하고 전원 신호라인은 다수개로 분기시켜 연결하는 유니버셜 블록 인쇄회로기판;
    상기 테스트 헤드에서 상기 퍼포먼스 보드의 중앙부를 관통하여 상기 유니버셜 블록 인쇄회로기판에 수직방향으로 직접 솔더링되는 케이블 어셈블리: 및
    상기 유니버셜 블록 인쇄회로기판이 있는 퍼포먼스 보드와 탈부착이 가능하고, 최상부에 인터포저가 위치하고, 상기 인터포저 하부에 세라믹 다층기판이 위치하고, 상기 세라믹 다층기판 하부에 탑침이 정렬된 프로브 카드를 구비하는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  2. 제1항에 있어서,
    상기 퍼포먼스 보드와 상기 프로브 카드의 물리적 연결은,
    퍼포먼스 보드의 유니버셜 블록 인쇄회로기판 및 프로브 카드의 가장자리에 있는 ZIF 커넥터의 레버를 통해 이루어지는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  3. 제1항에 있어서,
    상기 퍼포먼스 보드와 상기 프로브 카드의 전기적 연결은,
    상기 퍼포먼스 보드 하단에 있는 유니버셜 블록 인쇄회로기판 하부의 연결 접점과 상기 프로브 카드 상단의 인터포저 단자에서 이루어지는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  4. 제1항에 있어서,
    상기 유니버셜 블록 인쇄회로기판은,
    공용화되고 블록화된 복수개의 인쇄회로패턴이 매트릭스 형태로 구성되고,
    상기 인쇄회로패턴의 하단에 외부연결을 위한 연결 접점이 설치되어 있는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  5. 제3항에 있어서,
    상기 케이블 어셈블리에서 일반 신호라인은, 상기 연결 접점과 1:1로 매칭되고, 상기 전원 신호라인은 1:N으로 매칭되는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  6. 제1항에 있어서,
    상기 프로브 카드는, 검사되는 반도체 소자의 부품의 종류에 따라 그 설계가 변경되는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  7. 제1항에 있어서,
    상기 프로브 카드는,
    상기 세라믹 다층기판의 주위를 감싸는 지지대와,
    상기 지지대 상부에 형성된 ZIF 커넥터의 레버를 더 포함하는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  8. 제1항에 있어서,
    상기 케이블 어셈블리에서 전원 신호라인이 상기 퍼포먼스 보드의 유니버셜 인쇄회로기판에 직접 솔더링되는 형태는,
    유니버셜 블록 인쇄회로기판의 표면에 직접 연결되는 방식 혹은 유니버셜 블록 인쇄회로기판의 중간에 있는 도전층에 연결되는 방식중 하나인 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  9. 제1항에 있어서,
    상기 케이블 어셈블리에서 일반 신호라인이 상기 퍼포먼스 보드의 유니버셜 인쇄회로기판에 직접 솔더링되는 형태는,
    유니버셜 블록 인쇄회로기판의 표면에 직접 연결되는 방식, 유니버셜 블록 인쇄회로기판의 중간에 있는 도전층에 연결되는 방식 및 유니버셜 블록 인쇄회로기판을 관통하여 연결되는 방식 중에서 선택된 하나인 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
  10. 제1항에 있어서,
    상기 케이블 어셈블리에 있는 전원 신호라인 및 일반 신호라인은,
    외부가 접지선에 의해 감싸져 있으며,
    상기 접지선은 유니버셜 블록 인쇄회로기판의 상부면과 하부면에 존재하는 접지용 도전층에 각각 연결되는 것을 특징으로 하는 웨이퍼 검사장치의 인터페이스 구조.
KR20080111874A 2008-11-11 2008-11-11 웨이퍼 검사장치의 인터페이스 구조 KR101493871B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080111874A KR101493871B1 (ko) 2008-11-11 2008-11-11 웨이퍼 검사장치의 인터페이스 구조
US12/455,445 US8026733B2 (en) 2008-11-11 2009-06-02 Interface structure of wafer test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080111874A KR101493871B1 (ko) 2008-11-11 2008-11-11 웨이퍼 검사장치의 인터페이스 구조

Publications (2)

Publication Number Publication Date
KR20100052959A KR20100052959A (ko) 2010-05-20
KR101493871B1 true KR101493871B1 (ko) 2015-02-17

Family

ID=42164619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080111874A KR101493871B1 (ko) 2008-11-11 2008-11-11 웨이퍼 검사장치의 인터페이스 구조

Country Status (2)

Country Link
US (1) US8026733B2 (ko)
KR (1) KR101493871B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564319B2 (en) * 2010-06-17 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card for simultaneously testing multiple dies
US8878560B2 (en) 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
US8841931B2 (en) * 2011-01-27 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card wiring structure
JP5542720B2 (ja) * 2011-03-04 2014-07-09 新光電気工業株式会社 伝送装置、ｓパラメータ測定方法、およびゲイン調整方法
US9891273B2 (en) * 2011-06-29 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures and testing methods for semiconductor devices
KR101306839B1 (ko) * 2011-11-24 2013-09-10 이재하 신호 분기 기판을 갖는 프로브 카드
US9685717B2 (en) * 2012-03-14 2017-06-20 R+D Sockets, Inc. Apparatus and method for a conductive elastomer on a coaxial cable or a microcable to improve signal integrity probing
KR101317634B1 (ko) * 2012-03-28 2013-10-10 주식회사 브리지 반도체 테스트용 ｍｖｐ 프로브 보드 제조방법
US8994393B2 (en) 2012-09-06 2015-03-31 International Business Machines Corporation High-frequency cobra probe
US9316685B2 (en) * 2012-11-12 2016-04-19 Mpi Corporation Probe card of low power loss
CN103018501B (zh) * 2012-12-11 2014-12-10 江苏汇成光电有限公司 晶圆测试探针卡
US10067163B2 (en) * 2012-12-26 2018-09-04 Mpi Corporation Probe card capable of transmitting high-frequency signals
TWI471570B (zh) * 2012-12-26 2015-02-01 Mpi Corp High frequency probe card
KR102002982B1 (ko) 2013-01-17 2019-07-24 삼성전자주식회사 반도체 소자의 테스트 설비 및 이를 이용한 반도체 소자의 테스트 방법
US9581638B2 (en) * 2013-03-13 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages
US9506980B2 (en) * 2013-03-15 2016-11-29 Intel Corporation Integrated circuit testing architecture
CN104614610B (zh) * 2015-01-29 2017-09-19 北京四方继保自动化股份有限公司 一种测试pcba的模块化针床工装
US10101367B2 (en) * 2015-04-10 2018-10-16 Intel Corporation Microelectronic test device including a probe card having an interposer
CN104991094A (zh) * 2015-07-14 2015-10-21 苏州高新区世纪福科技有限公司 通用pcba标准测试夹具
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JP7101457B2 (ja) * 2017-04-13 2022-07-15 株式会社日本マイクロニクス 電気的接続装置
CN109713385B (zh) * 2017-10-25 2021-08-06 致茂电子(苏州)有限公司 电池化成***及其针盘
CN110544505B (zh) * 2019-08-28 2021-10-26 深圳忆联信息***有限公司 用于筛选Wafer中不良Die的测试***和方法
DE102019007618A1 (de) * 2019-10-31 2021-05-06 Yamaichi Electronics Deutschland Gmbh Verbindungssystem, Verfahren und Verwendung eines Verbindungssystems
US11862901B2 (en) * 2020-12-15 2024-01-02 Teradyne, Inc. Interposer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6932642B2 (en) 2003-05-06 2005-08-23 Delphi Technologies, Inc. Low insertion force connector
US20070096756A1 (en) 2005-10-28 2007-05-03 Teradyne, Inc. Automatic testing equipment instrument card and probe cabling system and apparatus
KR20070100835A (ko) * 2005-01-31 2007-10-11 폼팩터, 인코포레이티드 프로브 카드상의 신호를 라우팅하기 위한 프로그래머블장치
KR100791000B1 (ko) 2006-10-31 2008-01-03 삼성전자주식회사 웨이퍼의 고속 병렬검사를 위한 전기적 검사장치 및 검사방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
JPH0653299A (ja) * 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2003007781A (ja) 2001-06-18 2003-01-10 Mitsubishi Electric Corp 半導体記憶装置テスト機構、プロービング装置及びプローブ基板
US6798225B2 (en) * 2002-05-08 2004-09-28 Formfactor, Inc. Tester channel to multiple IC terminals
KR100702003B1 (ko) * 2003-01-18 2007-03-30 삼성전자주식회사 프로브 카드
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
JP4972418B2 (ja) * 2007-01-29 2012-07-11 株式会社アドバンテスト 試験装置およびプローブカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6932642B2 (en) 2003-05-06 2005-08-23 Delphi Technologies, Inc. Low insertion force connector
KR20070100835A (ko) * 2005-01-31 2007-10-11 폼팩터, 인코포레이티드 프로브 카드상의 신호를 라우팅하기 위한 프로그래머블장치
US20070096756A1 (en) 2005-10-28 2007-05-03 Teradyne, Inc. Automatic testing equipment instrument card and probe cabling system and apparatus
KR100791000B1 (ko) 2006-10-31 2008-01-03 삼성전자주식회사 웨이퍼의 고속 병렬검사를 위한 전기적 검사장치 및 검사방법

Also Published As

Publication number Publication date
US20100117673A1 (en) 2010-05-13
US8026733B2 (en) 2011-09-27
KR20100052959A (ko) 2010-05-20

Similar Documents

Publication Publication Date Title
KR101493871B1 (ko) 웨이퍼 검사장치의 인터페이스 구조
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US7355426B2 (en) Universal measuring adapter system
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
US6249114B1 (en) Electronic component continuity inspection method and apparatus
US7525329B2 (en) Electrical connecting apparatus
CN212749137U (zh) 具有可配置探头固定装置的测试设备
KR101047537B1 (ko) 프로브 카드
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
US7535239B1 (en) Probe card configured for interchangeable heads
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
KR20020096094A (ko) 테스터 헤드용 프로브 카드
US10935574B2 (en) Probe card assembly
KR20220121848A (ko) 자동 테스트 장비용 프로브 카드에서의 전치 비아 배열
KR20220121849A (ko) 자동 테스트 장비용 프로브 카드에서의 동축 비아 배열
JPH10153644A (ja) Ｂｇａデバイス・テスト用アダプタ・モジュール
TWI484192B (zh) Probe card, inspection device and inspection method
KR100720122B1 (ko) 반도체 웨이퍼 검사기의 프로브 장치
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
US20060066329A1 (en) Method and apparatus for providing PCB layout for probe card
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
KR100979502B1 (ko) 프로브카드용 기판
JP3070437U (ja) 半導体試験装置
KR101467381B1 (ko) 반도체 검사장치
KR100723206B1 (ko) 니들 연결용 ｐｃｂ를 구비한 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right