KR100723206B1 - 니들 연결용 ｐｃｂ를 구비한 프로브 카드 - Google Patents

Abstract

본 발명은 반도체 소자 등의 불량 여부를 검사하는데 사용되는 프로브 카드(probe card)에 관한 것이다. 본 발명은, 소정의 회로가 형성된 베이스 PCB; 상기 베이스 PCB 상에 하면이 부착되는 세라믹 링과, 상기 세라믹 링 상면을 가로지르도록 배치된 복수의 니들과, 상기 니들을 세라믹 링 상부에 고정하는 에폭시부로 이루어진 니들 어셈블리; 및 상기 베이스 PCB 상에 배치되며, 상기 니들 어셈블리를 삽입하는 니들 어셈블리 삽입홀 및 상기 세라믹 링 외부로 노출된 상기 니들의 일단부와 상기 베이스 PCB의 회로를 전기적으로 연결하는 복수의 도전성 비아홀을 갖는 니들 연결용 PCB를 포함하는 니들 연결용 PCB를 구비한 프로브 카드를 제공한다. 본 발명에 따르면, 니들과 회로사이에 임피던스 정합을 용이하게 형성할 수 있으며, 프로브 카드 제작 공정의 효율성을 향상시킬 수 있는 효과가 있다.

프로브 카드(probe card), 니들, 니들 연결, PCB, 도전성 비아홀

Description

니들 연결용 ＰＣＢ를 구비한 프로브 카드{PROBE CARD COMPRISING PCB FOR CONNECTING NEEDLE}

도 1은 종래 프로브 카드의 니들 연결 구조를 도시한 사시도이다.

도 2는 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드를 도시한 사시도이다.

도 3은 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드의 니들 연결구조를 도시한 단면도이다.

도 4의 (a)는 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드에 적용된 니들 연결용 PCB의 일례를 도시한 평면도이고, (b)는 (a)에 도시된 니들 연결용 PCB에 니들을 연결한 구조의 일례를 도시한 확대 평면도이다.

도 5의 (a) 및 (b)는 종래의 프로브 카드의 니들 연결 구조와 본 발명에 따른 프로브 카드의 니들 연결 구조가 갖는 특성 임피던스를 각각 도시한 스미스 차트이다.

*도면의 주요부분에 대한 부호의 설명*

11: 베이스 PCB 12: 니들 어셈블리

121: 세라믹 링 122: 에폭시

123: 니들 21: 니들 연결용 PCB

211: 니들 어셈블리 삽입홀 h: 도전성 비아홀

S: 솔더링부

본 발명은 반도체 소자 등의 불량 여부를 검사하는데 사용되는 프로브 카드(probe card)에 관한 것으로, 더욱 상세하게는 니들 어셈블리 주변에 세라믹 링의 높이에 상응하는 니들 연결용 PCB를 구비하고, 니들의 일단부와 베이스 PCB의 연결시 상기 니들 연결용 PCB에 형성된 도전성 비아홀을 이용함으로써, 용이하게 임피던스 정합을 이룰 수 있고 작업의 효율성을 향상시킬 수 있는 니들 연결용 PCB를 구비한 프로브 카드에 관한 것이다.

일반적으로, 반도체 소자가 하나의 완성된 반도체 패키지로 그 성능을 다하기 위해서는 수 많은 공정들을 거쳐서 완성되어진다. 그 공정들은 반도체 웨이퍼의 생산, 전공정(FABrication: FAB, 이하 FAB라 함), 조립 공정(Assembly)으로 크게 나눌 수 있다. 특히, FAB 공정에 의해 웨이퍼 상에 복수개의 반도체 소자가 형성되며, 복수개의 반도체 소자는 전기적 특성 검사(Electrical Die Sorting; EDS, 이하 EDS라 함)를 통하여 양, 불량을 선별하게 된다. 이와 같은 EDS를 하는 목적은 전술 된 바와 같이 첫째 웨이퍼 상의 각각의 반도체 소자의 양, 불량품을 선별하기 위해서이며, 둘째 불량 반도체 소자 중에서 수리 가능한 반도체 소자의 수리를 위해서이며, 셋째 FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 넷째 불량 반도체 소자의 조기 제거로 조립 및 패키지 검사(Package Test)에서의 원가 절감을 위해서이다.

이와 같은 EDS에 사용되는 장비는 테스터(Taster)와, 프로브 스테이션(Probe Station)으로 이루어져 있으며, 프로브 스테이션에 웨이퍼 상의 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드(Probe Card)가 설치되어 있다. 테스터에서 발생한 테스트 신호는 프로브 설비를 통하여 프로브 카드에 설치된 각각의 니들에 전달되고, 니들에 전달된 테스트 신호는 니들과 접촉하는 웨이퍼 상의 반도체 소자의 전극 패드에 전달되어 반도체 소자가 양품인지 불량품인지를 검사하게 된다.

도 1은 종래의 프로브 카드를 도시한 사시도로서, 특히 종래 프로브 카드의 니들 연결 구조를 설명하기 위한 도면이다.

도 1에 도시된 바와 같이, 종래의 프로브 카드는 소정의 회로가 형성된 베이스 인쇄회로기판(Printed Circuit Board: PCB, 이하 PCB라 함)PCB(11)와, 상기 베이스 PCB(11)와 전기적으로 연결된 복수의 니들(needle)(123)을 구비한 니들 어셈블리(12)로 이루어진다. 상기 니들 어셈블리(12)는, 상기 베이스 PCB(11) 상에 부착된 세라믹 링(121)과 상기 세라믹 링(121)에 에폭시(122) 등으로 고정된 니들 (123)으로 이루어진다. 상기 니들(123)의 일단부는 테스트 되는 반도체 소자의 전극 패드와 접촉하며, 타단부는 베이스 PCB(11)의 회로와 전기적으로 연결되어야 한다.

도 1에 도시된 종래의 프로브 카드에서, 상기 베이스 PCB(11)의 회로와 니들(123)의 일단부를 연결하기 위해, 상기 니들(123)의 일단부와 소정의 케이블(15) 또는 베이스 PCB(11) 상면에 형성된 단자부를 소정의 리드선(A) 등을 이용하여 솔더링 공정을 통해 연결하게 된다. 이와 같은 종래의 니들-베이스 PCB의 회로 연결구조는 세라믹 링(122)이 갖는 소정의 높이로 인해 별도의 리드선을 반드시 이용하여 연결하는 구조이다.

따라서, 종래의 프로브 카드는 니들(123)의 일단부와 케이블(15) 등의 연결시 케이블의 위치에 따라 연결용 리드선(A) 길이 변동이 커짐으로써, 임피던스 정합이 틀어지는 문제점을 갖는다. 또한, 니들(123)의 일단부와 케이블(15)의 연결 시 케이블의 위치가 고정되지 않으므로, 솔더링 작업의 숙련도에 따라 특성 변동(누설 등)이 심하며 정밀한 작업이 어려운 문제점이 있다.

본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 그 목적은 프로브 카드의 니들 어셈블리 주변에 세라믹 링의 높이에 상응하는 니들 연결용 PCB를 구비하고, 니들의 일단부와 베이스 PCB의 연결시 상기 니들 연결용 PCB에 형성된 도전성 비아홀을 이용함으로써, 용이하게 임피던스 정합을 이룰 수 있고 작업의 효율성을 향상시킬 수 있는 니들 연결용 PCB를 구비한 프로브 카드를 제공하는데 있다.

상기 목적을 달성하기 위한 기술적 구성으로서 본 발명은,

소정의 회로가 형성된 베이스 PCB;

상기 베이스 PCB 상에 하면이 부착되는 세라믹 링과, 상기 세라믹 링 상면을 가로지르도록 배치된 복수의 니들과, 상기 니들을 세라믹 링 상부에 고정하는 에폭시부로 이루어진 니들 어셈블리; 및

상기 베이스 PCB 상에 배치되며, 상기 니들 어셈블리를 삽입하는 니들 어셈블리 삽입홀 및 상기 세라믹 링 외부로 노출된 상기 니들의 일단부와 상기 베이스 PCB의 회로를 전기적으로 연결하는 복수의 도전성 비아홀을 갖는 니들 연결용 PCB

를 포함하는 니들 연결용 PCB를 구비한 프로브 카드를 제공한다.

본 발명의 바람직한 실시형태에서, 상기 세라믹 링 외부로 노출된 상기 니들의 일단부는, 상기 니들 연결용 PCB의 상기 도전성 비아홀에 직접 솔더링될 수 있다. 다른 실시형태에서, 상기 니들의 일단부와 도전성 비아홀은 별도의 리드선의 양단에 각각 솔더링 됨으로써 전기적 연결이 될 수도 있다. 또한, 용이한 임피던스 정합을 형성하기 위해, 상기 복수의 도전성 비아홀은 50Ω 임피던스 비아홀인 것이 바람직하다.

상기 니들 연결용 PCB의 상기 도전성 비아홀에 직접 솔더링되기 위해, 상기 니들 연결용 PCB의 두께는, 상기 베이스 PCB의 상면으로부터 상기 세라믹 링 외부로 노출된 상기 니들의 일단부까지의 높이와 실질적으로 동일하게 구현되는 것이 바람직하다.

또한, 상기 니들 연결용 PCB의 상기 도전성 비아홀에 직접 솔더링되기 위해, 상기 세라믹 링과 상기 니들 연결용 PCB 사이의 거리를 최소화하기 위해 상기 니들 어셈블리 삽입홀은, 상기 세라믹 링의 외경과 동일한 길이의 직경을 갖는 것이 바람직하다.

더하여, 고주파 신호를 사용하는 경우 복수의 니들 사이에서 커플링 현상이 발생하여 정확한 테스트에 지장을 주는 것을 방지하기 위해, 상기 복수의 니들은, 상기 세라믹 링의 중심부를 중심으로 하는 방사형으로 배치되며, 각 니들 사이의 간격은 일정하게 형성되는 것이 바람직하다. 특히, 커플링 현상을 감소시키기 위한 니들간의 최단 간격은, 상기 니들 직경의 1.5배 이상인 것이 바람직하다.

이러한 방사 구조의 니들 배치를 구현하기 위해, 상기 복수의 도전성 비아홀은, 상기 니들 어셈블리 삽입홀의 주위에 서로 일정한 간격으로 형성된 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으 며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.

도 2는 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드를 도시한 사시도이며, 도 3은 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드의 니들 연결구조를 도시한 단면도이다.

도 2 및 도 3을 동시에 참조하면, 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드는, 소정의 회로(미도시)가 형성된 베이스 PCB(11); 상기 베이스 PCB(11)에 상에 부착되며 복수의 니들(123)을 갖는 니들 어셈블리(12); 및 상기 니들(123)의 일단부와 상기 베이스 PCB(11)의 회로를 전기적으로 연결하는 복수의 도전성 비아홀(h)을 갖는 니들 연결용 PCB(21)를 포함하여 구성된다.

상기 베이스 PCB(11)는 프로브 카드의 기초가 되는 기판의 역할을 수행하는 것으로, 그 상면 또는 하면에는 반도체 소자를 테스트하는데 필요한 능동 소자 또는 수동 소자를 구비하는 다양한 회로가 구현될 수 있다. 이 회로의 일부분은 테스 트되는 반도체 소자의 전극 패드와 접촉하는 니들(123)의 일단부와 전기적으로 연결되어 상기 반도체 소자에 테스트 신호를 인가하고 반도체 소자로부터 신호를 입력받는다.

상기 니들 어셈블리(12)는, 세라믹 링(121)과 에폭시부(122) 및 복수의 니들(123)로 이루어지는 구조물이다.

상기 세라믹 링(121)의 하면은 상기 베이스 PCB(11) 상에 부착되고, 상기 세라믹 링(121)의 상면에는 상기 복수의 니들(123)이 세라믹 링(121)의 상면을 가로지르는 형태로 배치된다. 즉, 세라믹 링(121)의 내부 공간에 니들(123)의 일단부가 위치하고, 세라믹 링(121)의 외부로 상기 니들(123)의 타단부가 노출된다. 상기 세라믹 링(121)의 내부 공간에 위치한 니들(123)의 일단부는 테스트되는 반도체 소자의 전극 패드와 접촉하게 되고, 상기 세라믹 링(121) 외부로 노출된 니들(123)의 일단부는 상기 베이스 PCB(11)에 형성된 회로의 일부분과 전기적으로 연결된다.

상기 복수의 니들(123)은 에폭시(122)를 이용하여 세라믹 링(121)에 고정될 수 있다.

도 2에서는 보다 간결하고 명확하게 니들의 배치구조를 설명하기 위해 두 개의 니들만을 도시하였으나, 실제 프로브 카드에서는 테스트될 반도체 소자의 전극 패드의 수에 따라 더욱 많은 니들이 적용될 수 있다. 통상적으로, 다수의 니들을 구비하는 프로브 카드에서 복수의 니들은 테스트 되는 칩의 양측에 배치되었다. 반 도체 기술의 발전에 따라, 반도체 부품들은 점점 더 작아지며 그 단자의 수는 증가하고 있어, 이를 테스트하기 위한 프로브 카드 니들의 수도 증가하게 된다. 따라서, 종래의 프로브 카드에서와 같이 칩의 양측으로 니들을 집중 배치하게 되면 니들 간의 간격이 매우 조밀해진다.

이러한 종래의 니들 배치에 의하면, CDMA(836, 881MHz), GSM(942MHz)등 1.0GHz 이하의 동작 주파수를 갖는 반도체 칩을 테스트하는 데에는 문제가 발생하지 않으나, DCS(1842MHz), PCS(1960, 1880MHz), WCDMA(2140, 1950MHz) 또는 DMB(2645MHz) 등과 같이 1 GHz 이상의 동작 주파수를 갖는 반도체 칩을 테스트하는 데에는 각 니들 간에 간섭현상(커플링 현상) 현상으로 인해 적절한 테스트가 이루어 지지 못하는 문제가 발생할 수 있다. 이는 1 GHz 이상의 주파수는 전자파로 방사가 잘 되는 주파수이기 때문에 니들에서 에너지가 전자파 형태로 방출될 수 있다. 따라서, 인접한 니들 사이에서 서로 방출된 에너지가 상호 간섭 또는 직접 유입하는 현상인 커플링(Coupling) 현상이 발생하게 된다. 이 커플링 현상은 인접 신호라인의 길이에 비례하고 신호라인 간의 거리와 반비례한다.

따라서, 본 발명에 따른 프로브 카드는, 각 니들 간에 발생하는 커플링 현상을 최소화 하기 위해서, 상기 니들(123) 간의 간격을 최대한 확보하기 위한 니들 배치 구조를 제시한다. 이를 위해 상기 복수의 니들(123)은, 상기 세라믹 링(121)의 중심부를 중심으로 하는 방사형으로 배치되며, 각 니들(123) 사이의 간격은 일정하게 형성되는 것이 바람직하다. 더하여, 상기 각 니들(123) 사이의 최단 간격은, 상기 니들(123) 직경의 1.5배 이상인 것이 바람직하다. 이러한 니들의 방사형 배치구조는 하기에 설명되는 도 4의 (b)에 상세하게 도시된다.

상기 니들 연결용 PCB(21)는 상기 베이스 PCB(11) 상면에 배치되며, 상기 니들 어셈블리(12)를 삽입하는 니들 어셈블리 삽입홀 및 상기 세라믹 링 외부로 노출된 상기 니들(123)의 일단부와 상기 베이스 PCB(11)의 회로를 전기적으로 연결하는 복수의 도전성 비아홀(h)을 갖는다. 상기 니들 연결용 PCB(21)는 도 4의 (a) 및 (b)에 더욱 구체적으로 그 형상이 도시된다.

도 4의 (a)는 본 발명에 따른 니들 연결용 PCB를 구비한 프로브 카드에 적용된 니들 연결용 PCB의 일례를 도시한 평면도이고, (b)는 (a)에 도시된 니들 연결용 PCB에 니들을 연결한 구조의 일례를 도시한 확대 평면도이다.

도 2 및 도 3과 함께 도 4의 (a) 및 (b)를 함께 참조하면, 상기 니들 연결용 PCB(21)는 프로브 카드의 구조에 따라 적어도 하나의 니들 어셈블리 삽입홀(211)을 포함할 수 있다. 이 니들 어셈블리 삽입홀(211)에 전술한 니들 어셈블리가 삽입된 형태로 베이스 PCB(11) 상에 부착된다.

또한, 니들 연결용 PCB(21)는 상기 니들 어셈블리 삽입홀(211)에 삽입된 니들 어셈블리의 세라믹 링(211) 외부로 노출된 니들의 일반부와 전기적으로 연결되는 복수의 도전성 비아홀(h)을 구비한다. 전술한 니들(123)의 방사형 배치구조를 구현하기 위해 상기 복수의 도전성 비아홀(h)은, 상기 니들 어셈블리 삽입홀(211)의 주위에 서로 일정한 간격으로 형성되는 것이 바람직하다. 또한, 상기 도전성 비아홀(h)은 임피던스 정합을 위해 특성 임피던스가 통상 50Ω인 비아홀인 것이 바람 직하다.

상기 세라믹 링(121) 외부로 노출된 상기 니들(123)의 일단부는, 상기 니들 연결용 PCB(21)의 상면에 노출된 상기 도전성 비아홀(h)에 직접 솔더링될 수 있다. 도면 부호 's'는 솔더링에 의해 형성된 솔더부를 나타낸 것이다. 상기 도전성 비아홀(h)의 타단은 상기 베이스 PCB(11)에 형성된 회로와 연결된다. 도 2 및 도 3에서는 상기 니들(123)이 별도의 연결 수단을 사용하지 않고 직접 도전성 비아홀(h)에 연결된 형태를 도시한다. 이러한 형태의 연결구조는 리드선과 같은 별도의 연결 수단을 사용하지 않으므로, 연결 수단에 의해 임피던스 정합이 틀어지는 문제점을 해결할 수 있다.

상기 니들 연결용 PCB(21)의 상기 도전성 비아홀(h)에 상기 니들(123)의 일단부를 직접 솔더링하기 위해, 상기 베이스 PCB(11)의 상면으로부터 상기 세라믹 링(121) 외부로 노출된 상기 니들(123)의 일단부까지의 높이와 상기 니들 연결용 PCB(21)의 두께는 실질적으로 동일하게 구현되는 것이 바람직하다.

한편 다른 실시형태에서, 상기 니들(123)의 일단부와 도전성 비아홀(h)은 별도의 리드선을 이용하여 그 양단에 각각 솔더링 됨으로써 전기적 연결이 될 수도 있다. 이 경우에도, 니들 연결용 PCB(21)를 적용함으로써, 니들(123)의 일단부와 도전성 비아홀(h)의 간격이 종래 기술에 비해 현저하게 감소됨으로써 리드선에 의해 발생하는 임피던스 부정합을 감소시킬 수 있을 것이다.

도 5의 (a) 및 (b)는 종래의 프로브 카드의 니들 연결 구조와 본 발명에 따른 브포브 카드의 니들 연결 구조가 갖는 특성 임피던스를 각각 도시한 스미스 차트이다.

도 5의 (a)에 도시된 바와 같이, 종래의 프로브 카드의 니들 연결 구조는 별도의 리드선을 사용하므로 리드선의 길이 재질 등에 따라 임피던스의 부정합이 발생하는 것을 볼 수 있다. 그러나, 도 5의 (b)에 도시된 바와 같이, 본 발명에 따른 프로브 카드의 니들 연결 구조는 별도의 리드선을 사용하지 않으므로 임피던스가 정확하게 매칭됨(스미스 챠트의 중심점)을 알 수 있다.

이와 같이 본 발명은, 프로브 카드의 니들 어셈블리 주변에 세라믹 링의 높이에 상응하는 니들 연결용 PCB를 구비하고, 이 상기 니들 연결용 PCB에 형성된 도전성 비아홀과 니들의 일단부를 직접 솔더링할 수 있으므로, 용이하게 임피던스 정합을 이룰 수 있고, 고정되지 않는 케이블 등을 사용하지 않으므로 작업의 효율성을 향상시킬 수 있다. 더하여, 본 발명은 방사형의 니들 배치구조를 제안함으로써 고주파 영역에서 발생할 수 있는 니들 간의 커플링 현상을 제거하여 반도체 소자의 더욱 정확한 테스트를 가능하게 한다.

이상에서 설명한 바와 같이, 본 발명에 따르면, 프로브 카드의 니들 어셈블리 주변에 세라믹 링의 높이에 상응하는 니들 연결용 PCB를 구비하고, 니들의 일단 부와 베이스 PCB의 연결시 상기 니들 연결용 PCB에 형성된 도전성 비아홀에 니들의 일단부를 솔더링함으로써 용이하게 임피던스 정합을 이룰 수 있고, 고정되지 않는 케이블 등을 사용하지 않으므로 프로브 카드 제작 공정의 효율성을 향상시킬 수 있는 효과가 있다.

더하여, 본 발명에 따르면, 프로브 카드에 포함된 복수의 니들이 방사형 배치구조를 가짐으로써, 고주파 영역에서 발생할 수 있는 니들 간의 커플링 현상을 제거하여 더욱 정확한 반도체 소자 테스트를 가능하게 하는 효과가 있다.

Claims (8)

1. 소정의 회로가 형성된 베이스 PCB;

   상기 베이스 PCB 상에 하면이 부착되는 세라믹 링과, 상기 세라믹 링 상면을 가로지르도록 배치된 복수의 니들과, 상기 니들을 세라믹 링 상부에 고정하는 에폭시부로 이루어진 니들 어셈블리; 및

   상기 베이스 PCB 상에서 상기 세라믹링의 외부면에 인접하여 배치되며, 상기 니들 어셈블리를 삽입하는 니들 어셈블리 삽입홀 및 상기 세라믹 링 외부로 노출된 상기 니들의 일단부와 상기 베이스 PCB의 회로를 전기적으로 연결하는 복수의 도전성 비아홀을 갖는 니들 연결용 PCB

   를 포함하는 니들 연결용 PCB를 구비한 프로브 카드.
2. 제1항에 있어서,

   상기 세라믹 링 외부로 노출된 상기 니들의 일단부는 상기 니들 연결용 PCB의 상기 도전성 비아홀에 솔더링된 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.
3. 제1항에 있어서,

   상기 복수의 도전성 비아홀은 50Ω 임피던스 비아홀인 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.
4. 제1항에 있어서,

   상기 니들 어셈블리 삽입홀은 상기 세라믹 링의 외경과 동일한 길이의 직경을 갖는 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.
5. 제1항에 있어서,

   상기 니들 연결용 PCB의 두께는, 상기 베이스 PCB의 상면으로부터 상기 세라믹 링 외부로 노출된 상기 니들의 일단부까지의 높이와 동일한 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.
6. 제1항에 있어서,

   상기 복수의 도전성 비아홀은 상기 니들 어셈블리 삽입홀의 주위에 서로 일정한 간격으로 형성된 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.
7. 제1항에 있어서,

   상기 복수의 니들은 상기 세라믹 링의 중심부를 중심으로 하는 방사형으로 배치되며, 각 니들 사이의 간격은 일정하게 형성된 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.
8. 제7항에 있어서,

   상기 각 니들 사이의 최단 간격은 상기 니들 직경의 1.5배 이상인 것을 특징으로 하는 니들 연결용 PCB를 구비한 프로브 카드.

Images