KR101491643B1 - 다이버시티 수신장치 - Google Patents

다이버시티 수신장치 Download PDF

Info

Publication number
KR101491643B1
KR101491643B1 KR20130112359A KR20130112359A KR101491643B1 KR 101491643 B1 KR101491643 B1 KR 101491643B1 KR 20130112359 A KR20130112359 A KR 20130112359A KR 20130112359 A KR20130112359 A KR 20130112359A KR 101491643 B1 KR101491643 B1 KR 101491643B1
Authority
KR
South Korea
Prior art keywords
diversity
data
transmission
processing unit
unit
Prior art date
Application number
KR20130112359A
Other languages
English (en)
Inventor
천영일
강병수
황창익
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR20130112359A priority Critical patent/KR101491643B1/ko
Priority to JP2014078500A priority patent/JP2015062271A/ja
Application granted granted Critical
Publication of KR101491643B1 publication Critical patent/KR101491643B1/ko
Priority to JP2015156752A priority patent/JP6001143B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)

Abstract

다이버시티 수신장치를 개시한다.
다이버시티 수신장치를 구현함에 있어서 수신 칩과 수신 칩을 연결하는 핀 수를 최소화하고, 수신 칩 내부의 운용 메모리 크기를 최소화할 수 있도록 하는 수신장치를 제공한다.

Description

다이버시티 수신장치{Diversity Receiver}
본 실시예는 ISDB-T(Integrated Services Digital Broadcasting-Terrestrial) 모바일 방송의 다이버시티 수신장치에 관한 것이다.
이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아님을 밝혀둔다.
디지털 신호를 전송하는 방식으로서, 직교주파수분할 다중(Orthogonal Frequency Division Multiplexing; OFDM) 방식(이하, OFDM 방식이라고 함)이라고 불리는 변조 방식이 이용되고 있다. OFDM 방식은 전송 대역 내에 다수의 직교하는 부반송파(서브 캐리어)를 설정하고, 각 서브 캐리어의 진폭 및 위상에 PSK(Phase Shift Keying)나 QAM(Quadrature Amplitude Modulation)으로 데이터를 할당하여 디지털 변조하는 방식을 말한다.
OFDM 방식은 다수의 서브 캐리어로 전송 대역을 분할하기 때문에 서브 캐리어 한 개의 파당 대역이 좁아져 변조 속도는 느려지지만, 전체 전송 속도는 일반적인 변조 방식과 다름이 없는 특징을 갖는다. 또한，OFDM 방식에 따르면 다수의 서브 캐리어가 병렬로 전송되므로 심볼 속도가 느려지게 되어, 심볼의 시간 길이에 대한 상대적인 멀티패스(Multi-Path)의 시간 길이를 짧게 할 수 있어, 멀티패스 방해에 강한 특징을 갖는다.
따라서, 이러한 OFDM 방식은 멀티패스 방해의 영향을 강하게 받는 지상 디지털 방송에 적용되는 경우가 많다. 이와 같은 OFDM 방식을 채용한 지상 디지털 방송으로는, 예컨대, DVB-T(Digital Video Broadcasting-Terrestrial), ISDB-T(Integrated Services Digital Broadcasting-Terrestrial), ISDB-TSB(ISDBT Sound Broadcasting) 등의 규격이 있다.
다만, OFDM 방식의 수신기에서 수신 칩(Receiver Chip)의 사이즈가 작아짐으로 인하여 핀 수를 최소화할 수 있는 기술과 다이버시티 운용 메모리의 크기를 최소화할 수 있는 기술을 필요로 한다.
본 실시예는 다이버시티 수신장치를 구현함에 있어서 수신 칩과 수신 칩을 연결하는 핀 수(Pin Count)를 최소화하고, 수신 칩 내부의 운용 메모리 크기를 최소화할 수 있도록 하는 수신장치를 제공하는 데 주된 목적이 있다.
본 실시예의 일 측면에 의하면, 송신 장치로부터 비트스트림(Bitstream)를 수신하는 데이터 수신부; 상기 비트스트림을 디인터리빙(Deinterleaving)한 디인터리빙 데이터를 생성하는 디인터리버부(Deinterleaver); 및 상기 디인터리빙 데이터의 출력 비트, 출력 클럭 주파수, 다이버시티 전송 클럭 주파수에 근거하여 최소화된 다이버시티 데이터 전송 라인수를 산출하고, 상기 다이버시티 데이터 전송 라인수를 이용하여 서로 다른 다이버시티 처리부와 통신을 수행하는 다이버시티 처리부를 포함하는 것을 특징으로 하는 다이버시티 수신장치를 제공한다.
다이버시티 수신장치의 다이버시티 처리부는 상기 디인터리빙 데이터의 출력 비트와 상기 출력 클럭 주파수 곱을 상기 다이버시티 전송 클럭 주파수로 나눈값에 기초하여 상기 다이버시티 데이터 전송 라인수를 산출할 수 있다.
다이버시티 수신장치의 서로 다른 다이버시티 처리부가 적어도 두 개 이상 연결되며, 상호 간에 다이버시티 전송 신호를 전송하는 복수 개의 슬레이브와, 상기 복수 개의 슬레이브 중 최종 슬레이브로부터 최종 결합된 다이버시티 전송 신호를 획득하는 한 개의 마스터의 구조를 가지며, 상기 복수 개의 슬레이브 중 최초 슬레이브로부터 상기 마스터의 순서로 데이터가 전달될 수 있다.
다이버시티 수신장치의 다이버시티 처리부는 상기 디인터리버부의 출력 데이터인 상기 디인터리빙 데이터의 유효 구간 사이에 심볼 시작 신호를 삽입하여 다이버시티 제어 전송 구간을 한 개의 라인으로 설정할 수 있다.
다이버시티 수신장치의 다이버시티 처리부는 심볼 인덱스(Symbol Index) 정보를 포함하는 시스템 정보를 상기 심볼 시작 신호의 다음 사이클의 데이터 라인에 전송할 수 있다.
다이버시티 수신장치의 다이버시티 처리부는 상기 다이버시티 데이터 전송 라인수에 따라 직렬화된 데이터를 디코딩하는 수신신호 디코더부; 입력된 데이터의 심볼의 시작 위치를 일치시키는 동기화를 수행하며, 데이터 유효 구간 사이의 지연에 대한 임계치를 설정하여 지연 메모리 사이즈를 결정하는 결합부; 및 슬레이브 또는 마스터 여부에 따라 데이터 전송 여부를 결정하는 전송신호 인코더부를 포함할 수 있다.
다이버시티 수신장치의 다이버시티 처리부는 상기 디인터리버부의 데이터 출력 구간에 따라 다이버시티 전송을 위한 추가 데이터 버퍼링 없이 다이버시티 전송 신호를 심볼 단위로 실시간 전송할 수 있다.
다이버시티 수신장치의 다이버시티 처리부는 심볼 시작 신호와 데이터 유효(Valid) 구간 사이에 지연(Delay) 임계치를 기반으로 다이버시티 결합에 이용되는 동기화 메모리 사이즈를 결정할 수 있다.
다이버시티 수신장치의 다이버시티 처리부는 상기 복수의 슬레이브 또는 상기 마스터 중 어느 한 곳에서 예외 동작이 발생하여 리셋으로 인한 초기화가 발생하는 경우, 리셋의 발생 시점이 다이버시티 처리의 유효 구간을 회피하도록 재생성하여 심볼 단위로 처리되는 심볼 단위의 데이터 또는 제어 신호가 끊김으로 인한 추가적인 제어 로직이 필요 없도록 한다.
다이버시티 수신장치는 상기 디인터리빙 데이터를 복조(Demodulation)한 복조 데이터를 출력하는 디맵퍼(Demapper); 및 상기 복조 데이터를 복호화(Decoding)한 복호화 데이터를 생성하는 복호화부(Decoder)를 추가로 포함할 수 있다.
또한, 본 실시에의 다른 측면에 의하면, 송신 장치로부터 비트스트림을 수신하는 데이터 수신부; 상기 비트스트림을 디인터리빙한 디인터리빙 데이터를 생성하는 디인터리버부; 상기 디인터리빙 데이터를 복조한 복조 데이터를 출력하는 디맵퍼; 및 상기 복조 데이터의 출력 비트, 상기 디인터리빙 데이터의 출력 클럭 주파수, 다이버시티 전송 클럭 주파수에 근거하여 최소화된 다이버시티 데이터 전송 핀 수를 산출하고, 상기 다이버시티 데이터 전송 핀 수를 이용하여 서로 다른 다이버시티 처리부와 통신을 수행하는 다이버시티 처리부를 포함하는 것을 특징으로 하는 다이버시티 수신장치를 제공한다.
다이버시티 수신장치의 다이버시티 처리부는 상기 복조 데이터의 출력 비트와 상기 디인터리빙 데이터의 출력 클럭 주파수 곱을 상기 다이버시티 전송 클럭 주파수로 나눈값에 기초하여 상기 다이버시티 데이터 전송 핀 수를 산출할 수 있다.
다이버시티 수신장치는 상기 복조 데이터를 복호화한 복호화 데이터를 생성하는 복호화부를 추가로 포함할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 다이버시티 수신장치를 구현함에 있어서 수신 칩과 수신 칩을 연결하는 핀 수를 최소화하고, 수신 칩 내부의 운용 메모리 크기를 최소화할 수 있는 효과가 있다. 또한, 본 실시예에 의하면, 다이버시티 결합 시 복잡한 제어 로직없이 수신 칩의 안정성을 보장할 수 있는 효과가 있다.
도 1은 본 실시예에 따른 ISDB-T 단일 수신 칩을 두 개 이상을 연결한 다이버시티 수신장치를 개략적으로 나타낸 블럭 구성도이다.
도 2는 본 실시예에 따른 다이버시티 인터페이스의 타이밍을 나타낸 도면이다.
도 3은 본 실시예에 따른 다이버시티 처리부를 개략적으로 나타낸 블럭 구성도이다.
도 4는 본 실시예에 따른 수신 칩을 초기화하는 리셋 신호를 재생성하는 타이밍을 나타낸 도면이다.
이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 실시예는 ISDB-T(Integrated Services Digital Broadcasting-Terrestrial) 모바일 방송의 다이버시티 수신장치(100)에 대한 것이다.
다이버시티 수신장치(100)는 무선 주파수 환경에서 서로 독립적인 채널을 수신하여 수신 성능을 향상시키는 장치이다. 다이버시티 수신장치(100)는 복수 개의 수신 칩들 중 수신 상태가 좋은 수신 칩만을 선택해서 이용하거나 각 수신 칩들의 데이터를 결합해 더 좋은 수신 성능을 얻을 수 있는 장치이다. 다이버시티 수신장치(100) 내의 ISDB-T 단일 수신 칩은 적어도 두 개 이상이 연결되어 통신을 수행한다.
다이버시티 수신장치(100)는 내부의 다이버시티 처리부(120)의 구조와 수신기의 클럭 운용을 이용하여 데이터 핀 및 컨트롤 핀을 최소화하고 OFDM 심볼 단위로 실시간 다이버시티 결합이 가능하게 하여 내부 메모리를 최소화할 수 있다. 다시 말해, 다이버시티 수신장치(100)는 단일 수신 칩을 두 개 이상 서로 연결할 때 수신 칩의 사이즈가 작아짐으로 인해 통신을 위해 할당되는 전용 핀 수를 최소화하고 다이버시티 운용 메모리의 크기를 최소화할 수 있다.
또한, 다이버시티 수신장치(100)는 두 개 이상의 수신 칩들이 서로 연결되어 동작하기 때문에 다이버시티 운용 중 특정 수신 칩에 문제가 발생할 경우 다이버시티 처리의 유효 구간을 회피하도록 리셋의 발생 시점을 조절하여 다이버시티 수신장치(100)의 안정성을 보장한다. 다이버시티 수신장치(100)는 수신 칩의 리셋 신호 제어를 이용하여 다이버시티 처리부 내에서 복잡한 제어 로직 없이 수신 칩의 안정성을 보장할 수 있다.
도 1은 본 실시예에 따른 ISDB-T 단일 수신 칩을 두 개 이상을 연결한 다이버시티 수신장치를 개략적으로 나타낸 블럭 구성도이다.
본 실시예에 따른 다이버시티 수신장치(100)는 복수 개의 슬레이브(Slave)(110, 130)와 하나의 마스터(Master)(150)로 구현된다. 여기서, 복수 개의 슬레이브(110, 130)와 하나의 마스터(150)는 각각 RF 처리부(112), OFDM 신호 처리부(114), 채널 보상부(116), 디인터리버부(118), 다이버시티 처리부(120), 디맵퍼(122) 및 채널 복호화부(124)를 포함한다.
다이버시티 수신장치(100) 내의 슬레이브와 마스터 구조에 대해 설명하자면, 서로 다른 다이버시티 처리부가 적어도 두 개 이상 연결되며, 두 개 이상의 다이버시티 처리부는 상호 간에 다이버시티 전송 신호를 전송하는 복수 개의 슬레이브(110, 130)와, 복수 개의 슬레이브(110, 130) 중 최종 슬레이브(예컨대, 슬레이브-1(130))로부터 최종 결합된 다이버시티 전송 신호를 획득하는 한 개의 마스터(150)의 구조를 갖는다. 복수 개의 슬레이브(110, 130) 중 최초 슬레이브(예컨대, 슬레이브-0(110))로부터 마스터(150)의 순서로 데이터가 전달된다.
RF 처리부(112)는 구비된 채널별 수신 안테나를 이용하여 송신기(송신 장치)로부터 아날로그 데이터(비트스트림)를 수신한다. 즉, RF 처리부(112)는 송신기로부터 비트스트림을 수신한다. 이후, 아날로그 디지털 컨버터는 RF 처리부(112)로부터 수신된 아날로그 데이터를 디지털 데이터로 변환한 후 OFDM 신호 처리부(114)로 전송한다. 이때, 아날로그 디지털 컨버터가 RF 처리부(112)로부터 수신한 데이터(비트스트림)는 아날로그 형식을 띄고 있다. 아날로그 디지털 컨버터는 신호를 디지털로 표현하기 위해 아날로그 신호를 '0'과 '1'의 형태로 나타낸다.
OFDM 신호 처리부(114)는 RF 처리부(112)로부터 수신한 비트스트림에 고속 푸리에 변환(FFT: Fast Fourier Transform)을 수행한 처리 데이터를 생성한다. 채널 보상부(116)는 OFDM 신호 처리부(114)로부터 수신한 처리 데이터에 대한 채널 추정 및 채널 보상을 수행한 보상 데이터를 생성한다. 채널 보상부(116)는 채널 등화과정을 이용하여 채널 보상을 수행할 수 있다.
디인터리버부(118)는 OFDM 신호 처리부(114)로부터 수신된 보상 데이터의 데이터열의 순서를 일정 단위(예컨대, 블록의 열과 행 등)로 재배열시킨 디인터리빙 데이터를 생성한다. 디인터리버부(118)는 순간적인 잡음에 의한 데이터열 중간의 비트가 손실되더라도 그 영향을 국부적으로 나타나게 하여 손실된 비트를 복구할 수 있게 한다.
다이버시티 처리부(120)는 (ⅰ) 서로 다른 다이버시티 처리부와 통신을 수행하기 위한 통신 칩, (ⅱ) 데이터를 저장하기 위한 메모리, (ⅲ) 프로그램을 실행하여 연산 및 제어하기 위한 마이크로프로세서 등을 구비할 수 있다.
본 실시예에 따른 다이버시티 처리부(120)는 디인터리버부(118)와 디맵퍼(122) 사이에 위치할 수 있다. 다이버시티 처리부(120)가 디인터리버부(118)와 디맵퍼(122) 사이에 위치하는 경우 다이버시티 처리부(120)는 디인터리버부(118)로부터 수신한 디인터리빙 데이터의 출력 비트, 출력 클럭 주파수, 다이버시티 전송 클럭 주파수에 근거하여 최소화된 다이버시티 데이터 전송 라인수를 산출하고, 다이버시티 데이터 전송 라인수를 이용하여 서로 다른 다이버시티 처리부와 통신을 수행한다. 이때, 다이버시티 처리부(120)는 디인터리빙 데이터의 출력 비트와 출력 클럭 주파수 곱을 다이버시티 전송 클럭 주파수로 나눈값을 소수점 올림하여 다이버시티 데이터 전송 라인수를 산출한다.
다이버시티 처리부(120)는 디인터리버부(118)의 출력 데이터인 디인터리빙 데이터의 유효 구간 사이에 심볼 시작 신호를 삽입하여 다이버시티 제어 전송 구간(심볼 시작 신호 + 출력 데이터 유효 구간)을 한 개의 라인으로 설정한다. 다이버시티 처리부(120)는 심볼 인덱스(Symbol Index) 정보를 포함하는 시스템 정보를 심볼 시작 신호의 다음 사이클의 데이터 라인에 전송하도록 한다.
다이버시티 처리부(120)는 다이버시티 데이터 전송 라인수에 따라 직렬화(Serialization)된 데이터를 디코딩하며, 입력된 데이터의 심볼의 시작 위치를 일치시키는 동기화를 수행하며, 데이터 유효 구간 사이의 지연에 대한 임계치를 설정하여 지연 메모리 사이즈를 결정하며, 슬레이브 또는 마스터 여부에 따라 데이터 전송 여부를 결정한다.
다이버시티 처리부(120)는 디인터리버부(118)의 데이터 출력 구간에 따라 다이버시티 전송을 위한 추가 데이터 버퍼링 없이 다이버시티 전송 신호를 심볼 단위로 실시간 전송한다. 다이버시티 처리부(120)는 심볼 시작 신호와 데이터 유효(Valid) 구간 사이에 지연(Delay) 임계치를 기반으로 다이버시티 결합에 이용되는 동기화 메모리 사이즈를 결정한다. 다이버시티 처리부(120)는 복수의 슬레이브 또는 마스터 중 어느 한 곳에서 예외 동작이 발생하여 리셋으로 인한 초기화가 발생하는 경우, 리셋의 발생 시점이 다이버시티 처리의 유효 구간을 회피하도록 재생성하여 심볼 단위로 처리되는 심볼 단위의 데이터 또는 제어 신호가 끊김으로 인한 추가적인 제어 로직이 필요 없도록 한다.
본 실시에의 다른 측면에 의하면 다이버시티 처리부(120)는 디맵퍼(122)와 채널 복호화부(124) 상에 위치할 수 있다. 다이버시티 처리부(120)가 디맵퍼(122)와 채널 복호화부(124) 사이에 위치하는 경우 다이버시티 처리부(120)는 디맵퍼(122)로부터 수신한 복조 데이터의 출력 비트, 디인터리빙 데이터의 출력 클럭 주파수, 다이버시티 전송 클럭 주파수에 근거하여 최소화된 다이버시티 데이터 전송 핀 수를 산출하고, 다이버시티 데이터 전송 핀 수를 이용하여 서로 다른 다이버시티 처리부와 통신을 수행한다. 이때, 다이버시티 처리부(120)는 복조 데이터의 출력 비트와 디인터리빙 데이터의 출력 클럭 주파수 곱을 다이버시티 전송 클럭 주파수로 나눈값을 소수점 올림하여 다이버시티 데이터 전송 핀 수를 산출한다.
다이버시티 처리부(120)가 디맵퍼(122)와 채널 복호화부(124) 사이에 위치하는 경우 다이버시티 처리부(120)가 디인터리버부(118)와 디맵퍼(122) 사이에 위치하는 경우와 동일한 기능을 수행할 수 있다.
디맵퍼(122)는 디인터리버부(118)로부터 수신된 디인터리빙 데이터를 복조(Demodulation)한 결과인 복조 데이터를 출력한다. 이때, 디맵퍼(122)는 디인터리버부(118)로부터 수신된 디인터리빙 데이터를 BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying), QAM(Quadrature Amplitude Modulation) 등의 복조 방식을 적용하여 수행한 복조 데이터를 생성한다. 다시 말해, 디맵퍼(122)는 채널을 통과하여 수신한 디인터리빙 데이터를 뒷단의 블록(채널 복호화부(124))에서 이용할 수 있도록 가공(복조)한다. 디맵퍼(122)는 데이터가 송신될 때 필요에 따라 QPSK(Quadrature Phase Shift Keying), 16QAM(Quadrature Amplitude Modulation), 64QAM의 방식 중에 어느 하나의 방식으로 복조한 복조 데이터를 출력한다. 채널 복호화부(124)는 디맵퍼(122)로부터 수신된 복조 데이터의 데이터열을 복호화한 복호화 데이터를 생성한다.
이하, 도 1을 기반으로 다이버시티 처리부(120)가 적용된 ISDB-T 단일 수신 칩을 두 개 이상 연결하여 다이버시티 수신장치(100)의 동작에 대해 설명하도록 한다.
다이버시티 결합은 슬레이브-0(110), 슬레이브-1(130) 내지 마스터(150)의 순서로 수행되며, 최종 결합된 성능은 마스터(150)에서 얻을 수 있다. 만약, 두 개의 경로만을 이용할 경우 슬레이브-0(110)는 송신만을 수행하고 마스터(150)는 수신만을 수행하여 다이버시티 결합을 수행한다. 두 개 이상의 경로를 이용할 경우 슬레이브-0(110)는 송신, 마스터(150)는 수신, 나머지 슬레이브들은 송수신을 동시에 수행한다.
모바일 방송용 수신 칩의 다이버시티 결합을 위해 이용하는 데이터는 디맵퍼(122)의 입력 데이터 또는 디맵퍼(122)의 출력 데이터가 이용된다. 디맵퍼(122)의 입력 데이터는 채널 보상된 I, Q(In-phase Quadrature) 데이터와 채널 파워 정보를 말하며, 디맵퍼(122)의 출력 데이터는 연판정(Soft Decision) 결과 값을 말한다. 도 1에서는 다이버시티 처리부(120)가 디인터리버부(118)와 디맵퍼(122) 사이에 위치하게 되어 디맵퍼(122)의 입력을 이용하여 다이버시티 결합하는 것을 실시예로서 설명하고 있으나 디맵퍼(122)의 출력 데이터를 이용하더라도 본 실시예의 범위를 초과하지는 않는다.
채널 보상부(116)의 출력은 채널 보상된 I, Q 데이터와 채널 파워 정보가 있으며, 채널 보상된 I, Q 데이터와 채널 파워 정보의 비트수는 OFDM 신호 처리부(114)에서 운용되는 FFT 출력 비트수 및 채널 추정 값의 비트수에 따라 결정된다. 채널 보상부(116)의 출력 비트 수는 주파수 및 타임 디인터리버의 메모리 사이즈에 영향을 주기 때문에 다이버시티 수신장치(100)의 성능을 만족하는 기준에서 최소화 하는 것이 일반적이다.
본 실시예에 다른 다이버시티 수신장치(100) 내의 채널 보상부(116)에서 채널 보상된 I, Q 데이터는 각각 부호(Signed) 23 비트(Bit), 채널 파워 정보는 무부호(Unsigned) 22 비트로 이루어져 있으며, 성능 저하를 최소화 하는 범위내에서 부동(Floating) 변환(가수(Mantissa)와 지수(Exponent)로 표현)을 하게 된다. 채널 보상된 I, Q 데이터와 채널 파워 정보는 채널 보상부(116)에 의해 각각 8 비트로 부동 변환이 되어 디인터리버부(118)의 입력 비트의 합은 24 비트(8 비트 × 3)가 된다.
디인터리버부(118)의 메모리 출력 클럭(Clock)의 주파수(Frequency)를 수신기의 ADC(Analog-Digital Converter) 샘플링 클럭 주파수(Sampling Clock Frequency) / 2로 결정하면 다이버시티의 전송 클럭 주파수에 따라 다이버시티 데이터를 보내는 라인수는 [수학식 1]로 결정된다.
Figure 112013085490116-pat00001
ROUND_UP은 소수점올림 함수를 말한다.
ISDB-T의 다이버시티 수신장치(100)에서 ADC 샘플링 클럭 주파수는 일반적으로 송신기의 IFFT(Inverse Fast Fourier Transform) 샘플링 주파수(8.12698 MHz)의 두 배인 16.25396 MHz 이상으로 결정된다. 본 실시예에 따른 다이버시티 수신장치(100)는 ADC 클럭을 16.67 MHz로 결정하고, 수신 칩 내에서 최대 이용 가능한 클럭 주파수를 16.67 MHz의 6배인 100 MHz로 결정한다. 다이버시티 수신장치(100)는 다이버시티 전송 클럭 주파수를 ADC 클럭 주파수의 3배로 결정할 경우 데이터 전송은 네 개의 라인(4 Line)으로 가능하게 되며 ADC 클럭 주파수의 6배로 결정할 경우 두 개의 라인을 이용해서 다이버시티 결합에 필요한 데이터를 전달 가능하게 된다. 다이버시티 수신장치(100)는 고속의 클럭을 이용할수록 핀 수를 줄일 수 있는 장점이 있지만 타이밍 마진 부족으로 인한 동작 및 각 라인에서의 SSN(Simultaneous Switching Noise)까지 고려한 기준을 만족하는 범위내에서 클럭 주파수를 결정하게 된다.
다이버시티 수신장치(100) 내의 다이버시티 처리부(120)가 디맵퍼(122) 뒤에 위치할 경우 연판정 데이터들의 비트 수 결정에 따라 다이버시티 데이터 전송 핀 수는 [수학식 2]와 같이 결정된다.
Figure 112013085490116-pat00002
ROUND_UP은 소수점올림 함수를 말한다.
ISDB-T의 경우 64QAM(Quadrature Amplitude Modulation)을 지원해야 하므로 다이버시티 수신장치(100)는 연판정 비트를 4 비트로 결정할 경우 출력 비트가 24 비트(= 4 비트 × 6)가 된다. 전술한 바와 동일하게 다이버시티 수신장치(100)는 다이버시티 전송 클럭 주파수를 ADC 클럭 주파수의 3배로 결정할 경우 데이터 전송은 네 개의 라인이 되며 ADC 클럭 주파수의 6배로 결정할 경우 두 개의 라인을 이용해서 전달 가능하다.
모바일 방송용인 다이버시티 수신장치(100)에서 다이버시티 기능을 구현할 때 데이터 핀 이외에 이용되는 핀은 일반적으로 다이버시티 전송 클럭, 심볼 시작(Symbol Start) 신호, 데이터 유효(Valid) 신호 등이 있다. 본 실시예에서는 다이버시티 수신장치(100) 내의 디인터리버부(118)의 출력 클럭의 주파수를 수신기의 ADC 샘플링 클럭 주파수 / 2로 운용하는 특징을 이용하여 데이터 유효 구간 사이에 심볼 시작 신호를 생성하여 한 개의 핀을 줄일 수 있다.
본 실시예에 따른 다이버시티 수신장치(100)의 구조를 적용하는 경우 다이버시티 인터페이스를 위해 최종적으로 필요한 라인수는 이하에서 설명하는 바와 같으며, 슬레이브-0(110), 마스터(150)의 다이버시티를 위한 핀 수는 라인수와 같고, 나머지 슬레이브들의 핀 수는 라인수 × 2 가 된다.
다이버시티 수신장치(100)가 다이버시티 전송 클럭 주파수를 ADC 클럭 주파수의 3배로 결정할 경우 총 라인 수는 '6'이 된다. 여기서, 총 라인 수(6)는 다이버시티 전송 클럭 (1) + 다이버시티 제어 신호(1) + 다이버시티 데이터 라인(4)이 될 수 있다. 다이버시티 수신장치(100)가 다이버시티 전송 클럭 주파수를 ADC 클럭 주파수의 6배로 결정할 경우 총 라인 수는 '4'가 된다. 여기서, 총 라인 수(4)는 다이버시티 전송 클럭(1) + 다이버시티 제어 신호(1) + 다이버시티 데이터 라인(2)이 될 수 있다.
다이버시티 수신장치(100)는 심볼 시작 신호를 1 클럭으로 생성하고, 이후에 수 내지 수십 클럭 사이클 동안 시스템 관련된 정보 및 데이터 결합에 필요한 수신 상태 정보 등을 데이터 구간 이전에 데이터 라인에 실어서 미리 전달해준다. 다이버시티 수신장치(100)는 데이터 라인에 실려있는 데이터를 이용해서 데이터 결합에 필요한 판단들을 수행한다. 이때, 다이버시티 수신장치(100)는 각 수신 칩의 수신 상태에 따라 채널 보상된 I, Q 데이터 또는 복원된 데이터 중 한쪽 데이터만 이용하거나 각각의 데이터에 가중치를 부여하고 다이버시티 결합을 수행하게 된다
다이버시티 결합까지의 과정은 다이버시티 수신장치(100) 내의 디인터리버부(118)의 출력으로부터 OFDM 심볼단위로 실시간으로 이루어지기 때문에 몇 사이클씩의 레이턴시(Latency)만 존재하며 심볼 동기화를 위한 지연(Delay) 메모리 이외에 추가적인 메모리가 필요 없다. 다이버시티 수신장치(100)는 다이버시티 결합을 위해서 양쪽 경로의 심볼 동기화를 맞추는데 필요한 지연 메모리는 심볼 시작 신호와 데이터 유효 구간 사이에 임계치를 두고 운용하는 방식으로 메모리 크기를 제한할 수 있다.
다이버시티 수신장치(100) 내의 마스터(150)의 다이버시티 처리부에서는 최종적으로 다이버시티 결합된 채널 보상된 I, Q 데이터와 채널 파워 정보를 디맵퍼(122)에 전달하여 단일 수신 칩 대비 신뢰도가 높은 연판정 데이터를 얻어서 채널 복호화부(124)에 전달하기 때문에 더 좋은 수신 성능을 얻을 수 있다.
도 2는 본 실시예에 따른 다이버시티 인터페이스의 타이밍을 나타낸 도면이다.
도 2는 다이버시티 인터페이스에 대한 타이밍을 나타낸다. 도 2에 도시된 OFDM 심볼(202)은 ISDB-T의 타임 도메인 OFDM 심볼이며, 모드 3, 보호 구간(Guard Interval)이 1 / 8 일 때 심볼 길이는 1,008 us 이다. 유효 구간(204)은 디인터리버부(118)의 출력 데이터의 유효 구간을 말하며, 한 개의 심볼당 샘플 수는 모드 3(Mode 3)를 기준으로 4,992개이며 유효 구간(204)의 길이는 1,000 / (ADC 클럭(16.67)/2) × 4,992 = 599 us 가 된다. 디인터리버부(118)의 출력 데이터(206)는 24 비트 (I: 8 비트, Q: 8 비트, 채널파워: 8 비트) × 4,992개의 샘플로 구성되어 있다. 디인터리버부(118)의 출력 데이터의 유효 구간(204) 사이의 간격이 409 us (= 1008 - 599)가 되며, 이러한 간격의 중간 지점에 새롭게 생성된 심볼 시작 신호(208)를 끼워 넣을 수 있다. 다이버시티 수신장치(100)는 심볼 시작 신호(208) 이후에는 시스템 정보들을 직렬화해서 전달한다. 관련 시스템 정보(216)는 다이버시티 결합 및 채널 복호화부(124)의 운용에 이용된다.
다이버시티 결합을 위한 데이터들로 디인터리버부(118)의 출력 데이터(212)를 [수학식 1]에서 결정된 라인수에 맞게 직렬화해서 전달한다.
예컨대, 다이버시티 데이터 전송 라인수 = ROUND_UP(디인터리버부(118)의 출력 비트 × 디인터리버부(118)의 출력 클럭 주파수 / 다이버시티 전송 클럭 주파수)가 된다. 다이버시티 수신장치(100)는 24 × (16.67 / 2) / (16.67 × 3) = 24 × 1 / 6 = 4 라인의 24 비트 데이터(212)을 1 / 6로 직렬화해서 네 개의 라인으로 데이터를 전송한다.
도 3은 본 실시예에 따른 다이버시티 처리부를 개략적으로 나타낸 블럭 구성도이다.
본 실시예에 따른 다이버시티 처리부(120)는 수신신호 디코더부(304), 결합부(310) 및 전송신호 인코더부(324)를 포함한다. 다이버시티 처리부(120)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.
도 3은 다이버시티 처리부(120)의 기본 구조이다. 입력 데이터(302)는 다이버시티 인터페이스 라인으로 계산된 라인수에 따라 시스템 정보들 및 다이버시티 결합에 필요한 데이터들이 직렬화해서 전달된 데이터를 말한다. 입력 데이터(302)는 다이버시티 전송 클럭 및 다이버시티 제어 신호를 포함한다.
수신신호 디코더부(304)는 다이버시티 데이터 전송 라인수에 따라 직렬화된 데이터를 디코딩한다. 수신신호 디코더부(304)는 직렬화된 데이터들을 원래대로 복구한다. 수신신호 디코더부(304)는 다이버시티 결합을 위한 채널 파워 정보, 채널 보상된 I, Q 데이터가 원래대로 복원(306)하며, 시스템 정보들도 원래대로 복원(308)하여 다이버시티 결합부(310)로 전달한다.
결합부(310)는 입력된 데이터의 심볼의 시작 위치를 일치시키는 동기화를 수행하며, 데이터 유효 구간 사이의 지연에 대한 임계치를 설정하여 지연 메모리 사이즈를 결정한다. 결합부(310)는 양쪽 경로(306, 308)에서 실시간으로 입력되는 심볼의 시작 위치를 일치시키기 위한 동기화 과정을 수행하며 심볼 시작 신호와 데이터 유효 구간 사이에서 지연의 임계치를 설정하여 지연 메모리 사이즈를 결정한다. 결합부(310)는 도 2에서 설명한 타이밍에서 심볼 시작 신호(208)의 생성 시점부터 데이터 유효 시작 시점까지의 시간을 150 us으로 설정하면 지연 메모리 뎁스(Depth)는 5000(= 150,000 / (1,000 / 16.67 / 2))이 되고, 메모리 폭(Width)은 24 비트가 된다. 결합부(310)는 양쪽 경로(306, 308)의 심볼 지연 편차가 150 us 이내에 들어올 경우 먼저 들어온 경로의 데이터를 미리 메모리에 저장한 후 나중에 들어오는 경로의 데이터와 동기를 맞추어 다이버시티 결합을 수행 한 후 채널 복호화부(124)로 전달되고 지연 편차가 150 us을 초과하는 경우 먼저 들어온 경로를 바이패스(Bypass)해서 채널 복호화부(124)로 전달한다.
전송신호 인코더부(324)는 슬레이브(110, 130) 또는 마스터(150) 여부에 따라 데이터 전송 여부를 결정한다. 현재 수신 칩의 상태가 슬레이브(110, 130)로서 동작하는 경우 전송신호 인코더부(322)는 다이버시티 전송 라인에 맞게 데이터를 직렬화한 후 다이버시티 인터페이스(324)를 통해 다음 수신 칩으로 전달된다. 전송신호 인코더부(324)는 현재 수신 칩의 상태가 첫 번째 슬레이브(슬레이브-0(110))인 경우에는 다이버시티 결합을 수행하지 않는다.
첫 번째 슬레이브(슬레이브-0(110))인 경우, 전송신호 인코더부(324)는 자신의 데이터 정보들을 다음 슬레이브(예컨대 슬레이브-1(130))로 전달한다. 만약, 첫 번째 슬레이브(슬레이브-0(110))가 아닌 경우, 전송신호 인코더부(324)는 다이버시티 결합을 수행한 데이터를 다은 슬레이브로 전달한다. 입력 먹스(318)는 슬레이브-0(110)인지의 여부에 따라 전송신호 인코더부(322)로 입력되는 데이터를 선택하게 된다. 입력 먹스(320)도 슬레이브-0(110)인지의 여부에 따라 전송신호 인코더부(322)에 입력되는 시스템 정보들을 선택하게 된다.
도 4는 본 실시예에 따른 수신 칩을 초기화하는 리셋 신호를 재생성하는 타이밍을 나타낸 도면이다.
도 4에서는 수신 칩을 초기화하는 리셋 신호를 재생성하는 타이밍을 보여준다. 한쪽 수신 칩의 수신상태가 나쁘거나 동작 중 이상 현상이 발생하는 경우 일반적으로 수신 칩은 자동으로 초기화되고 튜닝부터 다시 시작하게 된다. 다이버시티 운용 중 한쪽 수신 칩에서 예외 동작이 발생하여 수신 칩이 초기화 될 경우 다이버시티 수신장치(100) 내의 다이버시티 처리부 내에서 양쪽 경로의 데이터들을 처리하는 중 데이터나 제어 신호가 끊기는 시나리오를 고려한 복잡한 제어 로직이 필요하게 된다. 본 실시예에 따른 다이버시티 수신장치(100)는 수신 칩을 초기화하는 리셋 신호가 발생할 때 다이버시티 처리 유효 구간을 회피하도록 리셋 신호를 다시 생성해주는 기능을 이용하여 심볼 단위로 처리되는 결합부(310)의 제어 로직을 단순화 시킨다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 다이버시티 수신장치 110: 슬레이브-0
112: RF 처리부 114: OFDM 신호 처리부
116: 채널 추정 및 보상부 118: 디인터리버부
120: 다이버시티 처리부 122: 디맵퍼
124: 채널 복호화부
130: 슬레이브-1 150: 마스터
304: 수신신호 디코더부 310: 결합부
322: 전송신호 인코더부

Claims (13)

  1. 송신 장치로부터 비트스트림(Bitstream)를 수신하는 데이터 수신부;
    상기 비트스트림을 디인터리빙(Deinterleaving)한 디인터리빙 데이터를 생성하는 디인터리버부(Deinterleaver); 및
    상기 디인터리빙 데이터의 출력 비트, 출력 클럭 주파수, 다이버시티 전송 클럭 주파수에 근거하여 최소화된 다이버시티 데이터 전송 라인수를 산출하고, 상기 다이버시티 데이터 전송 라인수를 이용하여 서로 다른 다이버시티 처리부와 통신을 수행하는 다이버시티 처리부
    를 포함하는 것을 특징으로 하는 다이버시티 수신장치.
  2. 제 1 항에 있어서,
    상기 다이버시티 처리부는,
    상기 디인터리빙 데이터의 출력 비트와 상기 출력 클럭 주파수 곱을 상기 다이버시티 전송 클럭 주파수로 나눈값에 기초하여 상기 다이버시티 데이터 전송 라인수를 산출하는 것을 특징으로 하는 다이버시티 수신장치.
  3. 제 1 항에 있어서,
    서로 다른 다이버시티 처리부가 적어도 두 개 이상 연결되며, 상호 간에 다이버시티 전송 신호를 전송하는 복수 개의 슬레이브와, 상기 복수 개의 슬레이브 중 최종 슬레이브로부터 최종 결합된 다이버시티 전송 신호를 획득하는 한 개의 마스터의 구조를 가지며, 상기 복수 개의 슬레이브 중 최초 슬레이브로부터 상기 마스터의 순서로 데이터가 전달되는 것을 특징으로 하는 다이버시티 수신장치.
  4. 제 1 항에 있어서,
    상기 다이버시티 처리부는,
    상기 디인터리버부의 출력 데이터인 상기 디인터리빙 데이터의 유효 구간 사이에 심볼 시작 신호를 삽입하여 다이버시티 제어 전송 구간을 한 개의 라인으로 설정하는 것을 특징으로 하는 다이버시티 수신장치.
  5. 제 4 항에 있어서,
    상기 다이버시티 처리부는,
    심볼 인덱스(Symbol Index) 정보를 포함하는 시스템 정보를 상기 심볼 시작 신호의 다음 사이클의 데이터 라인에 전송하는 것을 특징으로 하는 다이버시티 수신장치.
  6. 제 1 항에 있어서,
    상기 다이버시티 처리부는,
    상기 다이버시티 데이터 전송 라인수에 따라 직렬화된 데이터를 디코딩하는 수신신호 디코더부;
    입력된 데이터의 심볼의 시작 위치를 일치시키는 동기화를 수행하며, 데이터 유효 구간 사이의 지연에 대한 임계치를 설정하여 지연 메모리 사이즈를 결정하는 결합부; 및
    슬레이브 또는 마스터 여부에 따라 데이터 전송 여부를 결정하는 전송신호 인코더부
    를 포함하는 것을 특징으로 하는 다이버시티 수신장치.
  7. 제 1 항에 있어서,
    상기 다이버시티 처리부는,
    상기 디인터리버부의 데이터 출력 구간에 따라 다이버시티 전송을 위한 추가 데이터 버퍼링 없이 다이버시티 전송 신호를 심볼 단위로 실시간 전송하는 것을 특징으로 하는 다이버시티 수신장치.
  8. 제 1 항에 있어서,
    상기 다이버시티 처리부는,
    심볼 시작 신호와 데이터 유효(Valid) 구간 사이에 지연(Delay) 임계치를 기반으로 다이버시티 결합에 이용되는 동기화 메모리 사이즈를 결정하는 것을 특징으로 하는 다이버시티 수신장치.
  9. 제 3 항에 있어서,
    상기 다이버시티 처리부는,
    상기 복수의 슬레이브 또는 상기 마스터 중 어느 한 곳에서 예외 동작이 발생하여 리셋으로 인한 초기화가 발생하는 경우, 리셋의 발생 시점이 다이버시티 처리의 유효 구간을 회피하도록 재생성하여 심볼 단위로 처리되는 심볼 단위의 데이터 또는 제어 신호가 끊김으로 인한 추가적인 제어 로직이 필요 없도록 하는 것을 특징으로 하는 다이버시티 수신장치.
  10. 제 1 항에 있어서,
    상기 디인터리빙 데이터를 복조(Demodulation)한 복조 데이터를 출력하는 디맵퍼(Demapper); 및
    상기 복조 데이터를 복호화(Decoding)한 복호화 데이터를 생성하는 복호화부(Decoder)
    를 추가로 포함하는 것을 특징으로 하는 다이버시티 수신장치.
  11. 송신 장치로부터 비트스트림을 수신하는 데이터 수신부;
    상기 비트스트림을 디인터리빙한 디인터리빙 데이터를 생성하는 디인터리버부;
    상기 디인터리빙 데이터를 복조한 복조 데이터를 출력하는 디맵퍼; 및
    상기 복조 데이터의 출력 비트, 상기 디인터리빙 데이터의 출력 클럭 주파수, 다이버시티 전송 클럭 주파수에 근거하여 최소화된 다이버시티 데이터 전송 핀 수를 산출하고, 상기 다이버시티 데이터 전송 핀 수를 이용하여 서로 다른 다이버시티 처리부와 통신을 수행하는 다이버시티 처리부
    를 포함하는 것을 특징으로 하는 다이버시티 수신장치.
  12. 제 11 항에 있어서,
    상기 다이버시티 처리부는,
    상기 복조 데이터의 출력 비트와 상기 디인터리빙 데이터의 출력 클럭 주파수 곱을 상기 다이버시티 전송 클럭 주파수로 나눈값에 기초하여 상기 다이버시티 데이터 전송 핀 수를 산출하는 것을 특징으로 하는 다이버시티 수신장치.
  13. 제 11 항에 있어서,
    상기 복조 데이터를 복호화한 복호화 데이터를 생성하는 복호화부
    를 추가로 포함하는 것을 특징으로 하는 다이버시티 수신장치.
KR20130112359A 2013-09-23 2013-09-23 다이버시티 수신장치 KR101491643B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130112359A KR101491643B1 (ko) 2013-09-23 2013-09-23 다이버시티 수신장치
JP2014078500A JP2015062271A (ja) 2013-09-23 2014-04-07 ダイバーシティ受信装置
JP2015156752A JP6001143B2 (ja) 2013-09-23 2015-08-07 ダイバーシティ受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130112359A KR101491643B1 (ko) 2013-09-23 2013-09-23 다이버시티 수신장치

Publications (1)

Publication Number Publication Date
KR101491643B1 true KR101491643B1 (ko) 2015-02-09

Family

ID=52591817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130112359A KR101491643B1 (ko) 2013-09-23 2013-09-23 다이버시티 수신장치

Country Status (2)

Country Link
JP (2) JP2015062271A (ko)
KR (1) KR101491643B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6111313B1 (ja) 2015-11-04 2017-04-05 協和界面科学株式会社 防曇性評価装置および防曇性評価方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424680B1 (en) 1994-12-23 2002-07-23 Koninklijke Philips Electroncis N.V. Interleaving with low-speed memory
US20030235149A1 (en) 2002-06-24 2003-12-25 Albert Chan Space-time bit-interleaved coded modulation for wideband transmission

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10262020A (ja) * 1997-03-18 1998-09-29 Fujitsu Ltd 回線多重化方式
JP2000311156A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp 再構成可能並列計算機
US6513105B1 (en) * 1999-05-07 2003-01-28 Koninklijke Philips Electronics N.V. FIFO system with variable-width interface to host processor
JP2001308832A (ja) * 2000-04-24 2001-11-02 Oki Electric Ind Co Ltd 速度変換装置
FR2835985B1 (fr) * 2002-02-13 2004-05-14 Dibcom Dispositif modulaire de recption en diversite d'un signal module
JP2007165961A (ja) * 2005-12-09 2007-06-28 Fujitsu Ten Ltd デジタルデータ受信機
JP4499045B2 (ja) * 2006-02-03 2010-07-07 シャープ株式会社 Ｏｆｄｍ復調装置、ｏｆｄｍ復調装置の動作方法、プログラム及びコンピュータ読み取り可能な記録媒体
JP6403683B2 (ja) * 2013-11-27 2018-10-10 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、信号処理方法、並びにプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424680B1 (en) 1994-12-23 2002-07-23 Koninklijke Philips Electroncis N.V. Interleaving with low-speed memory
US20030235149A1 (en) 2002-06-24 2003-12-25 Albert Chan Space-time bit-interleaved coded modulation for wideband transmission

Also Published As

Publication number Publication date
JP6001143B2 (ja) 2016-10-05
JP2015216697A (ja) 2015-12-03
JP2015062271A (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
US8942079B2 (en) Method and apparatus for mapping/demapping modulation symbols in a mobile communication system
US9385907B2 (en) Dual re-configurable logic devices for MIMO-OFDM communication systems
TWI496429B (zh) 送訊方法及裝置
CN101669312B (zh) Ofdm接收装置、ofdm接收方法、ofdm接收电路及集成电路
JP2005143115A (ja) 多重アンテナを使用する直交周波数分割多重システムでの干渉信号を除去する装置及び方法
JP2002523978A (ja) 複数の搬送波を用いた情報シンボルを伝送する方法及び装置並びに情報シンボルを受信する方法及び装置
KR20040032683A (ko) 무선 랜 시스템의 고속 푸리에 변환 장치
JP5432288B2 (ja) 同期ｏｆｄｍシステムにおける干渉基地局の干渉相殺のためのプロセスおよびレシーバ
JP3554465B2 (ja) 直交周波数分割多重方式の復調器
KR20040110340A (ko) 채널상태정보를 추출하여 에러정정에 이용하는ｔｄｓ-ｏｆｄｍ수신기 및 이를 이용한 에러정정방법
KR101491643B1 (ko) 다이버시티 수신장치
US9118533B2 (en) Antenna diversity combining for differentially modulated orthogonal frequency division multiplexed (OFDM) signals
KR20070095135A (ko) 직교 분할 다중 접속 시스템에서 부반송파 간의 간섭을줄여주는 상향 링크 수신 장치 및 그 제어방법
JP2011029833A (ja) 復調装置、復調装置の制御方法、復調装置の制御プログラム、および復調装置の制御プログラムを記録した記録媒体
US20140133597A1 (en) Method for transmitting and receiving data in ofdm system and apparatus thereof
BR112013008868B1 (pt) Receptor, receptor de televisão, e, método de recepção e recuperação de símbolos de dados de serviço local
JP5347720B2 (ja) 復調回路、復調方法、及び受信システム
KR20100037905A (ko) 동일 채널 간섭 추정 및 복호 성능 향상 기능을 갖는 ｏｆｄｍ 수신기
JP3594585B2 (ja) デジタル放送受信装置の同期復調回路
JP2006521027A (ja) Ｏｆｄｍ通信システム用の後方互換性送信機ダイバーシチ方式
JP5945256B2 (ja) 残留周波数誤差推定方法、及び残留周波数誤差推定装置
US20100049923A1 (en) Device and method to process ofdm-based symbols in wireless network
JP2024082623A (ja) 受信装置及びプログラム
KR101294788B1 (ko) 단일 안테나를 통한 이중열 디지털 신호 송신 방법, 단일 안테나를 통한 이중열 디지털 신호 송신기 및 단일 안테나를 통한 이중열 디지털 신호 수신 방법
JP2004297216A (ja) 復調装置

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 5