KR101460749B1 - 우수한 방열성을 갖는 Metal PCB 적층 기술 개발 - Google Patents

우수한 방열성을 갖는 Metal PCB 적층 기술 개발 Download PDF

Info

Publication number
KR101460749B1
KR101460749B1 KR20130067122A KR20130067122A KR101460749B1 KR 101460749 B1 KR101460749 B1 KR 101460749B1 KR 20130067122 A KR20130067122 A KR 20130067122A KR 20130067122 A KR20130067122 A KR 20130067122A KR 101460749 B1 KR101460749 B1 KR 101460749B1
Authority
KR
South Korea
Prior art keywords
metal
aluminum oxide
oxide film
seed layer
temperature
Prior art date
Application number
KR20130067122A
Other languages
English (en)
Inventor
김정호
조재승
Original Assignee
(주)제이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이스 filed Critical (주)제이스
Priority to KR20130067122A priority Critical patent/KR101460749B1/ko
Application granted granted Critical
Publication of KR101460749B1 publication Critical patent/KR101460749B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50Cooling arrangements
    • F21V29/70Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/71Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks using a combination of separate elements interconnected by heat-conducting means, e.g. with heat pipes or thermally conductive bars between separate heat-sink elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 메탈 PCB 기판의 제조방법에 관한 것으로, 더욱 상세하게는 알루미늄 기판, 상기 기판 표면에 형성된 알루미늄 산화막, 상기 알루미늄 산화막 상에 패터닝된 Ni 시드층, 및 상기 Ni 시드층 상에 형성된 금속 배선을 포함하는 메탈 PCB 기판을 제조하기 위해 최적화된 아노다이징 공정 및 전해 도금 공정을 수행하는 방법에 관한 것이다.
상기 제조된 메탈 PCB 기판은 고내전압 및 방열 특성을 갖는 고효율 메탈 PCB로서 다양한 전자 제품에 응용될 수 있다.

Description

우수한 방열성을 갖는 Metal PCB 적층 기술 개발{Lamination technical development of metal printed circuit board having high heat-radiation property}
본 발명은 고내전압 및 방열 특성을 가져 다양한 전자 제품에 응용 가능한 메탈 PCB 기판의 제조방법에 관한 것이다.
LED는 기본적으로 화합물 반도체 단자에 전류를 흘려서 P-N접합 부근이나 활성층에서 전자와 홀의 결합에 의해 빛을 방출하는 소자이다. 20세기 후반 들어 획기적인 기술의 발전으로 TV, LED, LCD, Cell-phone, PC(Notebook), 자동차용 헤드램프, 일반조명 등 휴대용 또는 생활가전 등의 전자 기기들이 고성능화, 소형화, 집적화, 모듈화 등이 급속히 진행되고 있다.
고성능화는 전자기기 안에 실장되는 칩에 소비되는 전력의 양을 더 많이 필요로 하게 되었고, 반면에 소형화, 집적화는 제품화할 수 있는 크기에 한계를 가져오게 되었다. 이렇게 소형화되고 집적화된 전자기기 내에서는 보다 많은 에너지가 열로 소모되고, 이러한 열은 다시 내부 부품의 열화를 일으켜 오동작, 수명 단축 등의 문제를 야기하였다.
그 중에서도 최근에 발표되고 있는 메탈 PCB(또는 금속 인쇄회로기판)은 전기적 열 발생이 많은 고전압 전력전자 분야, LED 조명 및 LCD 백라이트 등의 분야를 시작으로 주목을 받고 있다. LED나 LCD 등의 전자 부품의 경우 칩에서 발생한 열로 인해 빛의 효율이 현저히 저하되고, 조명 모듈의 신뢰성이 떨어지고 수명이 단축될 뿐만 아니라 LED칩과 실장(mount)되는 PCB(회로 시판)의 온도를 상승시켜 부품의 오동작 및 신뢰성이 크게 저하되었다.
이에 열을 방출하기 위한 방법으로, 전자 부품 내 팬(Fan)을 이용하여 강제 대류를 일으키거나, 팬을 사용할 수 없는 소형 전자 부품의 경우 PCB에 히트 싱크(Heat Sink)를 부착하여 열의 발산을 극대화하는 방법 등이 사용되고 있다.
일례로, LED는 기판/히트 싱크/금속 배선이 형성된 메탈 PCB와, 이의 상부에 LED 칩이 실장되고, 상기 금속 배선과 LED칩을 와이어에 의해 전기적으로 연결하여 전류 인가에 의해 빛을 방출하는 구조를 갖는다.
그 중 메탈 PCB의 기판은 알루미늄 재질이, 히트 싱크는 절연 물질이, 금속 배선은 구리가 사용되는 것이 일반적이다.
히트 싱크에 사용하는 절연 물질은 수지에 세라믹 또는 금속 등을 포함하는 수지(또는 prepreg)로 이루어지며, 이때 수지로는 흔히 상용되는 그리드 PCB와 같은 열전도율이 낮은 에폭시 및 페놀 PCB를 사용하고 있다.
일례로, 대한민국 특허공개 제2012-0021102호에서는 코발트, 망간, 마그네슘 등과 에폭시로 이루어진 절연층을 제시하고 있다. 그러나 상기 절연층은 열전달의 방열 로스(loss)의 발생이 심각하고, 고휘도 LED에서 발생되는 열을 발산시키기에 충분하지 않아 LED 동작시 발생된 열로 인해 와이어를 절단하거나 열로 인하여 상기 LED칩을 열화시키는 문제를 발생한다.
이에 히트 싱크의 절연 물질로 질화 알루미늄(AlN) 또는 산화알루미늄(Al2O3)과 같이 열전도성이 매우 높은 세라믹 재질을 도입하는 방법이 제시되었다.
대한민국 특허공개 제2010-0056356호는 기판의 상면에 이산화실리콘(SiO2), 산화알루미늄(Al2O3), 산화베릴륨(BeO), 산화바륨(BaO) 등의 세라믹 분말을 스크린 인쇄(Screen Printing), 제트 분사(Jet Injection) 또는 정전도장의 방법으로 도포하는 방법을 제시하고, 그 상부에 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni) 등의 금속을 스퍼터링을 통해 금속 패턴을 형성하는 방법을 제시하고 있다. 이러한 방법은 어느 정도의 방열 효과를 확보할 수 있었으나 제조 공정에서 스크린 인쇄 및 스퍼터링 공정의 채용으로 인해 제품의 단가가 상승하는 문제를 가져왔다.
이외에도, 열전도율이 좋은 중간층(Interlayer)을 갖는 메탈 PCB가 스퍼터링방식의 적용 등을 통해 개발되고 있으나, 메탈 보드층과 금속 패턴층 간의 절연성 확보를 위해서는 현재 중간층으로 백~수백㎛ 두께 수준의 폴리머 절연층을 적용할 수 밖에 없는 현실이다. 더욱이, 폴리머 절연층의 경우 내열온도가 낮아져 사용온도가 저하되고, 열전달 특성이 열악하게 된다. 이와 같은 원인으로 인해 고출력 LED등의 조명기기가 광범위하게 사용되지 못하고 있다.
또한, 최근에는 메탈 PCB 기판 상에 히트 싱크의 절연 물질로서 아노다이징 공정을 통해 알루미늄 산화물로 대체 시켜 메탈 PCB의 열 방출 특성 개선할 수 있다고 제시하고 있다. 그러나 이러한 메탈 PCB는 아노다이징 공정을 통해 형성된 알루미늄 산화물이 기공을 포함하고, 이 기공의 아웃 개싱(outgassing)으로 인해 LED 패키지 공정에서 박리가 발생하여 상용화에는 적용이 어려워, 결국에는 다른 중간층을 접합하는 기술을 사용하고 있는 실정이다.
대한민국 특허공개 제2012-0021102호 대한민국 특허공개 제2010-0056356호
이에 본 발명자들은 히트 싱크의 절연 물질로 수지를 사용하지 않으며 금속 배선과의 접착을 직접적으로 수행(direct bonding)할 수 있는 공정을 개발하고자 노력한 결과, 알루미늄 기판을 아노다이징을 통해 알루미늄 산화막을 형성하고, 여기에 전기 증착에 의해 Ni 시드층을 형성 후 전기 도금을 통해 금속 배선을 형성한 메탈 PCB를 제작하였고, 상기 메탈 PCB가 우수한 고내전압 및 방열 특성을 갖는 고효율 메탈 PCB로서 다양한 전자 제품에 응용될 수 있음을 확인하여 본 발명을 완성하였다.
따라서, 본 발명은 고출력 LED에 사용 가능한 메탈 PCB의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은
메탈 PCB 알루미늄 기판을 아노다이징하여 알루미늄 산화막을 형성하는 단계;
상기 알루미늄 산화막 상에 스퍼터링 공정을 통해 Ni 시드층을 형성하는 단계;
상기 Ni 시드층 상에 금속 배선이 형성될 영역을 제외한 영역에 포토레지스트 패턴을 형성하는 단계;
전해 도금 공정을 통해 상기 Ni 시드층 상에 금속을 코팅하여 금속 배선을 형성하는 단계; 및
상기 금속 배선 영역에 대응하도록 Ni 시드층을 식각하는 단계;
를 포함하는 메탈 PCB 기판의 제조방법을 제공한다.
본 발명에서 제시하는 메탈 PCB 기판은 고내전압 및 방열 특성을 갖는 고효율 메탈 PCB로서 다양한 전자 기기에 응용될 수 있다.
이러한 메탈 PCB가 구비된 전자 기기는 구동시 발생하는 열을 효과적으로 방출함으로써 종래 열로 인해 발생하던 기기의 오동작을 저감하고 신뢰성을 높이며 수명 또한 증가시킨다.
도 1 내지 도 10은 본 발명에 따른 메탈 PCB 기판의 제조 공정을 보여주는 단면도
도 11은 황산 10 중량% 농도로 0℃에서 아노다이징 공정을 수행한 경우의 단면 주사전자현미경 이미지
도 12는 0℃, 10℃ 및 20℃에서 아노다이징 공정 시 황산의 농도에 따라 얻어진 알루미늄 산화막의 정면 주사전자현미경 이미지
도 13은 전류밀도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지
도 14의 (a)는 전류밀도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전류 밀도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프
도 15는 전해액의 온도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지
도 16의 (a)는 전해액의 온도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전해액의 온도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프
도 17은 Ni 시드층이 형성됨을 보여주는 단면 주사전자현미경 이미지
도 18은 Ni 도금막의 형성을 보여주는 단면 주사전자현미경 이미지
도 19는 Ni 도금막의 원소 분석 그래프
도 20은 사카린 농도에 따른 Ni 도금막 스트레스 지수 변화를 보여주는 그래프
이하 본 발명을 도면을 참조하여 더욱 상세하게 설명한다.
도 1 내지 도 10은 본 발명에 따른 메탈 PCB 기판의 제조 공정을 보여주는 단면도이다.
먼저, 메탈 PCB 알루미늄 기판(1)을 준비하고 이를 아노다이징하여 상기 기판(1) 표면에 알루미늄 산화막(3)을 형성한다(도 1, 도 2).
아노다이징 공정은 메탈 PCB 알루미늄 기판(1)을 양극(positive electrode)으로 하고, 이를 산을 포함하는 전해질에 담근 후 전압을 인가하여 양극화(Anodization)가 발생하여 알루미늄 산화막(3)을 형성하는 공정이다. 이때 인가된 전압에 의해 메탈 PCB 알루미늄 기판(1)이 표면에서부터 전기적으로 산화되어 상기 기판(1)에 대해 수직 방향으로 기공이 형성된 알루미늄 산화막(Al2O3)(3)으로 전환된다.
상기 알루미늄 산화막(3)은 메탈 PCB 알루미늄 기판(1) 전체의 표면에 형성되어 히트 싱크로서의 역할을 하여 고내전압 특성 및 방열 특성을 확보할 수 있다(도 11 참조). 이러한 고내전압 특성 및 방열 특성은 알루미늄 산화막의 두께 및 기공에 영향을 받는데, 이때 상기 두께 및 기공은 아노다이징 공정의 조건에 따라 제어될 수 있으며, 본 발명에서는 전해질 농도, 온도 및 전류 밀도 등의 한정을 통해 달성할 수 있다.
아노다이징 공정에 사용되는 전해질은 인산, 옥살산, 황산, 유기산 및 이들의 조합으로 이루어진 군에서 선택된 1종의 산을 포함하고, 묽은 농도로 사용하며, 바람직하기로 15 중량% 미만의 황산 수용액, 더욱 바람직하기로 5∼13 중량%의 황산 수용액을 사용한다.
본 발명의 바람직한 실험예 1에 따르면, 전해질로서 황산 수용액을 사용하여 그 농도를 10%, 15%, 20%에서 아노다이징을 수행한 결과 15% 이상에서 크래킹 현상이 발생하였으며, 이는 도 12에 나타낸 바와 같이 농도가 10%인 경우 온도에 의해 영향을 받지 않으며 내크랙성(crack-free)을 가짐을 알 수 있다.
상기 아노다이징 공정시 2∼7 A/d㎡의 전류밀도로 인가하여 수행한다. 만약 전류밀도가 상기 범위 미만이면 충분한 양극 산화가 이루어지지 않거나 장시간 동안 아노다이징 공정을 수행하여야 하고, 반대로 상기 범위를 초과하면 갑작스런 산화로 인해 형성된 알루미늄 산화막(3)의 미세 기공의 제어가 용이하지 않을 뿐만 아니라 미세 기공의 크기 분포 또한 넓어지는 문제가 발생한다.
본 발명의 바람직한 실험예 2에 따르면, 10% 농도의 황산 수용액을 전해질로 사용하여 전류 밀도를 1.0∼3.0 A/d㎡에서 수행한 결과, 전류밀도가 증가할수록 알루미늄 산화막의 두께가 증가하였으며, 이에 따라 단락 전압(breakdown voltage) 또한 증가함을 확인하였다. 이때 얻어진 알루미늄 산화막의 기공 크기를 측정한 결과, 전류밀도가 증가함에 따라 미세 기공 크기가 증가하다가 다시 감소하는 경향을 나타내었다. 이에 단락 전압이 3kV 이상이 되는 전류밀도가 2A/d㎡ 이상에서 기공 크기가 28nm로서 안정적인 알루미늄 산화막이 형성됨을 알 수 있다.
이때 아노다이징 공정의 온도는 7∼50℃, 바람직하기로 10∼20℃에서 수행한다. 만약 온도가 상기 범위 미만이면 아노다이징 속도가 떨어지는 문제가 발생하고, 반대로 상기 범위를 초과하면 전해액의 농도가 달라져(물의 끓는점 근처) 불균일한 알루미늄 산화막(3)이 형성되는 문제가 발생한다.
본 발명의 바람직한 실험예 3에 따르면, 10% 농도의 황산 수용액을 이용하여 2A/d㎡의 전류밀도로 0∼20℃에서 수행한 결과 온도에 따라 알루미늄 산화막(3)의 두께가 감소하는 경향을 보였으며, 온도가 5℃에서는 안정적인 내전압 특성을 가지지 못함을 확인하였다. 이때 온도에 따라 제조된 알루미늄 산화막(3)의 미세 기공 크기를 측정한 결과, 온도가 증가함에 따라 기공 크기가 증가하다가 감소하는 경향을 보였으며, 10℃ 이상의 온도에서 수행할 경우 안정적인 내전압 특성을 가짐을 확인하였다.
또한, 본 아노다이징 공정은 0.5∼5시간, 바람직하기로 1∼2시간 동안 수행한다. 만약 시간이 상기 범위 미만이면 시간이 짧아 충분한 아노다이징 공정을 이룰 수 없고, 반대로 상기 범위를 초과하면 과도한 양극 산화로 인해 아노다이징에 의한 알루미늄 산화막(3)의 두께가 과도하게 줄어들어 제품 적용에 문제가 발생한다.
바람직하기로, 본 발명에 따른 아노다이징 공정은 후속의 Ni 시드층과의 계면 밀착성 향상의 위해 적절한 기공 크기를 가지며 안정적인 내전압 특성을 확보할 수 있도록 , 황산 수용액 10 중량%, 온도 10℃, 전류 밀도 1∼2A/dm2에서 수행하는 것이 바람직하다. 아노다이징 공정에 의해 형성된 알루미늄 산화막(3)은 두께가 30∼80㎛, 바람직하기로 25∼50㎛, 더욱 바람직하기로 35㎛의 두께로 형성하고, 이때 기공의 크기는 20∼40nm를 갖는다.
다음으로, 상기 아노다이징 공정에 의해 형성된 알루미늄 산화막(3)에 Ni을 스퍼터링하여 Ni 시드층(5)을 형성한다(도 3 참조).
스퍼터링은 알루미늄 산화막(3)과 후속의 금속 배선(9) 간의 계면 특성을 향상시키기 위한 시드층(seed layer)으로서의 역할을 함과 동시에 알루미늄 산화막(3)의 기공을 실링한다.
이때 Ni 스퍼터링은 공지된 바의 장치를 이용하여 두께를 0.5∼3㎛, 바람직하기로 1㎛로 형성한다. 바람직하기로 DC 1.0∼10.0kW, 챔버 내 온도는 150∼200℃에서, 압력 1.0∼2.0×10-3 atm, 전압 100∼600V , 전류 1∼10A , 시간 5∼30분 동안 수행한다.
도 17에 따르면, 아노다이징 공정을 통해 형성된 알루미늄 산화막(3) 상에 Ni시드층(5)이 형성됨을 확인하였다.
다음으로, 도 4 및 도 5에 나타낸 바와 같이, Ni 시드층(5) 상에 포토레지스트층(7)을 형성한 후, Ni 시드층(5)의 일부가 드러나도록 포토레지스트 패턴(7a)을 식각한다.
이때 포토레지스트 및 식각은 본 발명에서 특별히 한정하지 않으며, 공지된 바의 포지티브 또는 네가티브 재질을 이용하여 건식 또는 습식 식각 공정을 통해 수행할 수 있다. 또한, 본 발명의 실시예에서 수행한 바와 같이, 드라이 필름(D/F)을 사용할 수 있으며, 본 발명에서 특별히 한정하지는 않는다.
다음으로, 전해 도금 공정을 수행하여 Ni 시드층(5) 상에 금속 배선(9)을 형성한 후, 포토레지스트 패턴(7a)를 제거하여 Ni 시드층(5) 상에 금속 배선(9)이 적층된 구조를 얻는다(도 6 및 도 7 참조).
상기 금속 배선(9)은 후속의 와이어를 통해 LED의 칩과 전기적으로 연결될 수 있으며, 이때 그 재질로는 Ni, Ni 합금 또는 Cu를 사용한다.
전해 도금 공정은 금속 배선(9)의 재질에 따라 달라질 수 있으며, 일례로 Ni 재질을 사용할 경우 도금액으로 NiSO4·5H2O(5~250g/l), H2SO4(5~50g/l), NiCl2·5H2O(5~50g/l), H3BO2(5~50g/l), 증백제(2~50g/l), 사카린(5~50g/l)로 이루어진 수용액(pH 6∼7)을 제조한다.
Cu로 도금시 상기 조성에서 NiSO45H20나 NiCl25H20 대신 CuSO45H20(5∼50g/l) 또는 CuCl25H20(5∼50g/l)를 사용한다.
Ni 합금 전해 도금시에는 Ni와 합금하는 금속의 황산염 또는 염산염을 도금액으로 사용한다.
특히, 본 발명에서의 도금액은 종래 도금액에 사용하지 않던 사카린을 필수 조성으로 포함하여 금속 패턴의 스트레스가 0가 되도록 하였다. 본 발명의 바람직한 실험예 6에 따르면, 상기 도금액 내 사카린이 첨가되지 않을 경우 Ni금속 패턴이 인장 스트레스를 나타내었으나, 사카린이 0.005M 이상 첨가된 경우 스트레스가 0을 유지하였다.
전해 도금 공정은 도금액을 40∼80 ℃의 온도로 조절하고, 1∼10 A/dm2의 전류 밀도로 전기를 인가하여 수행한다. 이때 상기 전해 도금 공정 시간은 금속 배선이 5∼50㎛의 두께를 가질 때까지 수행한다. 만약 그 두께가 상기 범위 미만이면 단락이 일어날 우려가 있고, 반대로 상기 범위를 초과하면 박리되거나 할 수 있으므로 상기 범위 내로 조절한다.
이때 사용하는 포토레지스트는 본 발명에서 특별히 한정하지 않으며, 공지된 바의 포지티브 또는 네가티브 포토레지스트가 사용될 수 있다.
다음으로, Ni 시드층(5)을 패터닝하기 위해, 상기 금속 배선(9) 상에 포토레지스트 패턴(11)을 형성한다(도 8 참조).
다음으로, 상기 포토레지스트 패턴(11)을 마스크로 하여 Ni 시드층(5)의 일부 영역을 식각하여 Ni 시드층(5a)을 패터닝한다(도 9 참조).
상기 식각 또한 공지된 바의 습식 식각 또는 건식 식각 공정이 사용될 수 있으며, 본 발명에서 특별히 한정하지 않는다. 바람직하기로, 5~25%의 황산 수용액을 이용하여 DC 5~50V를 인가하여 Ni 시드층(5)의 일부 영역을 제거하고, 이러한 조건에서 수행하여야만이 알루미늄 산화막(3)의 손상이 발생하지 않는다.
식각 공정 이후 포토레지스트 패턴을 제거하여 메탈 PCB 기판을 제조한다.
상기 단계를 거쳐 도 10에 나타낸 바와 같은 구조의 메탈 PCB 기판을 얻는다. 이러한 메탈 PCB 기판은 알루미늄 기판(1), 상기 기판(1) 표면에 형성된 알루미늄 산화막(3), 상기 알루미늄 산화막(3) 상에 패터닝된 Ni 시드층(5a), 및 상기 Ni 시드층(5a) 상에 형성된 금속 배선(9)을 포함한다.
이러한 구조의 메탈 PCB 기판은 절연막으로서 알루미늄 산화막을 사용하고, 접착을 위해 Ni 시드층을 사용함으로써 열전도도가 7W/mk 이하, 내전압이 3kV 이상, 120℃ 이상에서의 우수한 내열 특성을 가지며, 박리 강도가 1kgf/㎠ 이상을 가져 소형화 또는 고집적화된 전자부품의 고내전압 방열용 기판으로 사용 가능하다. 더불어 제조방법으로서 아노다이징 공정/전해 도금 공정을 수행하여 대량 생산이 용이한 이점이 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이하 본 발명을 실시예를 참고하여 더욱 상세히 설명한다. 하기 실시예는 본 발명을 설명하기 위한 예시일뿐, 본 발명이 이에 한정되는 것은 아니다.
[실시예]
실험예 1: 아노다이징 공정시 전해질 농도에 따른 크랙 특성 분석
알루미늄 산화막 형성을 위한 아노다이징 공정에서 전해질의 농도에 따른 변화를 알아보기 위해 황산 10 중량%, 15 중량% 및 20 중량%로 이루어진 수용액을 각각 준비하고, 이를 0℃, 10℃ 및 20℃에서 100min 동안 아노다이징을 수행하였다. 이때 아노다이징은 전류밀도 1.0 mA/dm2에서 수행하였다.
아노다이징 공정 수행 후 물로 깨끗이 수세한 후 상온에서 1시간 건조한 다음, 산소 분위기 하에 200℃에서 2시간 동안 열처리를 수행하였다.
도 11은 황산 10 중량% 농도로 0℃에서 아노다이징 공정을 수행한 경우의 단면 주사전자현미경 이미지로서, 알루미늄 기판 상에 알루미늄 산화막이 형성됨을 알 수 있다.
도 12는 0℃, 10℃ 및 20℃에서 아노다이징 공정 시 황산의 농도에 따라 얻어진 알루미늄 산화막의 정면 주사전자현미경 이미지이다. 도 12를 보면, 황산의 농도가 10 중량%에서는 온도에 영향을 받지 않고 크랙이 발생하지 않음을 알 수 있다.
실험예 2: 아노다이징 공정시 전류밀도에 따른 내전압 특성 분석
알루미늄 산화막 형성을 위한 아노다이징 공정에서 전류밀도에 따른 변화를 알아보기 위해 황산 10 중량%, 10℃, 전해시간 100min 조건 하에 전류밀도를 1.0, 1.5, 2.0, 2.5, 3.0 mA/dm2으로 변화시켜 수행하였다.
하기 표 1은 전류밀도에 따른 알루미늄 산화막의 두께를 보여주며, 전류밀도가 증가할수록 알루미늄 산화막 또한 증가함을 알 수 있다.
샘플 전류밀도(mA/dm2) 두께 (㎛)
1 1.0 25.3
2 1.5 38.1
3 2.0 45.8
4 2.5 56.3
5 3.0 75.8
도 13은 전류밀도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다. 도 13을 보면, 전류밀도가 증가함에 따라 기공의 크기가 약간 증가하였으며, 어느 정도 이상에서는 크기가 큰 변화가 없음을 알 수 있다.
도 14의 (a)는 전류밀도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전류 밀도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다. 도 14를 보면, 전류밀도가 2.0 mA/dm2 이상에서 기공의 크기가 28 nm 수준을 가지고 3.0kV 이상의 안정적인 피막이 형성됨을 알 수 있다.
실험예 3: 아노다이징 공정시 전해액 온도에 따른 내전압 특성 분석
알루미늄 산화막 형성을 위한 아노다이징 공정에서 전해액 온도에 따른 변화를 알아보기 위해 황산 10 중량%, 전류밀도 1.0 mA/dm2 , 전해시간 100min 조건 하에 전해액의 온도를 0, 5, 10, 15, 20℃로 변화시켜 수행하였다.
하기 표 2는 전해액의 온도에 따른 알루미늄 산화막의 두께를 보여주며, 전해액의 온도가 알루미늄 산화막의 두께 변화는 크지 않음을 알 수 있다.
샘플 전해액 온도(℃) 두께 (㎛)
6 0 28.5
7 5 24.9
8 10 26.5
9 15 27.1
10 20 20.1
도 15는 전해액의 온도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다. 도 15를 보면, 전해액의 온도가 증가함에 따라 기공의 크기가 약간 증가하였으며, 다시 감소하는 경향을 나타내었다.
도 16의 (a)는 전해액의 온도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전해액의 온도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다. 도 16을 보면, 전해액의 온도가 0~10℃의 온도 범위 조건일 경우, 안정적인 피막이 형성된다.
실험예 4: Ni 스퍼터링에 의한 Ni 시드층 형성 및 분석
가장 안정적인 피막 형성 조건인 황산 10 중량%, 온도 10℃, 전류밀도 2.0 A/dm2에서 100 분 동안 아노다이징 공정을 수행하여 알루미늄 기판 상에 알루미늄 산화막을 형성하였다. 이어, DC 3.0 kW, 챔버 내 온도 150∼200℃ , 압력 1.3*10-3 atm, 전압 492V, 전류 6.1A, 사용 가스 N2, 50 sccm의 조건으로 25분간 스퍼터링을 수행하여 1000nm의 Ni 시드층을 형성하였다.
이는 도 17의 알루미늄 산화막 상에 Ni 시드층이 형성됨을 보여주는 단면 주사전자현미경 이미지를 통해 확인하였다.
실험예 5: 전해 도금 공정에 의한 Ni 도금막 형성 및 분석
상기 실험예 4에서 제조한 Ni 시드층이 형성된 기판 상에 하기 표 3의 조건으로 전해 도금을 수행하여 Ni 도금막(금속 배선)을 형성하였다.
조성 및 조건 함량
조성 NiSO4·5H2O
H2SO4
NiCl2·5H2O
H3BO2
Brighner
사카린
250 g/L
40 g/L
20 g/L
40 g/L
2 g/L
48 g/L
전해도금 조건 온도: 50℃
시간: 20분
전류밀도:2A/cm2
pH:4
이때 Ni 도금막의 형성은 도 18의 단면 주사전자현미경 이미지를 통해 확인하였다. 또한, 도 19의 원소 분석을 통해 Ni 도금막이 Ni로만 이루어짐을 확인하였다.
실험예 6: 전해 도금 공정시 사카린 함량에 따른 도금막 특성 분석
스트레스 저감제(stree reducer)인 사카린의 함량에 따른 특성을 확인하기 위해, 사카린의 농도를 0, 0.005, 0.010, 0.015 및 0.020M로 변화시켜가며 Ni 도금막을 형성하고, 이때 스트레스를 측정하여 도 20에 나타내었다.
도 20을 참조하면, 사카린이 첨가되지 않은 경우 Ni 도금막이 스트레스를 가짐을 알 수 있었으나, 사카린의 첨가에 의해 스트레스 프리(stree free) 특성을 나타내었으며, 0.015M 이상에서도 스트레스가 0으로 나타났다.
본 발명에 따른 메탈 PCB 기판은 LED를 비롯한 다양한 전자 부품에 사용할 수 있다.
1: 메탈 PCB 알루미늄 기판 3: 알루미늄 산화막
5: Ni 시드층 7: 포토레지스트층
7a, 11: 패터닝된 포토레지스트 9: 금속 배선

Claims (8)

  1. 메탈 PCB 알루미늄 기판을 5~13 중량%의 황산 수용액 내에서 2~7A/dm2의 전류밀도로 0~10℃에서 0.5~5시간 동안 아노다이징 공정을 수행하여 전면에 알루미늄 산화막을 형성하는 단계;
    상기 알루미늄 산화막 상에 스퍼터링 공정을 통해 Ni 시드층을 형성하는 단계;
    상기 Ni 시드층 상에 금속 배선이 형성될 영역을 제외한 영역에 포토레지스트 패턴을 형성하는 단계;
    전해 도금 공정을 통해 상기 Ni 시드층 상에 금속 Ni 또는 Ni 합금을 코팅하여 Ni 또는 Ni 합금 금속 배선을 형성하는 단계; 및
    상기 Ni 또는 Ni 합금 금속 배선 영역에 대응하도록 Ni 시드층을 식각하는 단계;
    를 포함하는 메탈 PCB 기판의 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 알루미늄 산화막은 두께가 30∼80㎛이고, 기공의 크기가 20∼40nm인 것을 특징으로 하는 메탈 PCB 기판의 제조방법.
  4. 제1항에 있어서, 상기 스퍼터링 공정은 챔버 내 온도 150∼200℃, 압력 1.0∼2.0×10-3 atm, 전압 100∼600V , 전류 1∼10A , 시간 5∼30분의 조건으로 수행하는 것을 특징으로 하는 메탈 PCB 기판의 제조방법.
  5. 제1항에 있어서, 상기 Ni 시드층은 두께가 0.5∼3㎛인 것을 특징으로 하는 메탈 PCB 기판의 제조방법.
  6. 제1항에 있어서, 상기 전해 도금 공정은 NiSO4·5H2O(5~250g/l), H2SO4(5~50g/l), NiCl2·5H2O(5~50g/l), H3BO2(5~50g/l), 증백제(2~50g/l), 사카린(5~50g/l)로 이루어진 수용액(pH 6∼7) 내에서 수행하는 것을 특징으로 하는 메탈 PCB 기판의 제조방법.
  7. 제1항에 있어서, 상기 전해 도금은 40∼80 ℃의 온도에서 1∼10 A/dm2의 전류 밀도로 전기를 인가하여 수행하는 것을 특징으로 하는 메탈 PCB의 제조방법.
  8. 삭제
KR20130067122A 2013-06-12 2013-06-12 우수한 방열성을 갖는 Metal PCB 적층 기술 개발 KR101460749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130067122A KR101460749B1 (ko) 2013-06-12 2013-06-12 우수한 방열성을 갖는 Metal PCB 적층 기술 개발

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130067122A KR101460749B1 (ko) 2013-06-12 2013-06-12 우수한 방열성을 갖는 Metal PCB 적층 기술 개발

Publications (1)

Publication Number Publication Date
KR101460749B1 true KR101460749B1 (ko) 2014-11-13

Family

ID=52290205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130067122A KR101460749B1 (ko) 2013-06-12 2013-06-12 우수한 방열성을 갖는 Metal PCB 적층 기술 개발

Country Status (1)

Country Link
KR (1) KR101460749B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603297B1 (ko) * 2023-08-03 2023-11-17 (주)일렉팜 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890002623B1 (en) * 1982-07-01 1989-07-20 Kollmorgen Tech Corp Method for electroplating non-metallic surfaces
JP2008153556A (ja) * 2006-12-20 2008-07-03 Sumitomo Metal Mining Co Ltd 電気回路用放熱基板の製造方法
KR20100049841A (ko) * 2008-11-04 2010-05-13 삼성전기주식회사 방열 기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890002623B1 (en) * 1982-07-01 1989-07-20 Kollmorgen Tech Corp Method for electroplating non-metallic surfaces
JP2008153556A (ja) * 2006-12-20 2008-07-03 Sumitomo Metal Mining Co Ltd 電気回路用放熱基板の製造方法
KR20100049841A (ko) * 2008-11-04 2010-05-13 삼성전기주식회사 방열 기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603297B1 (ko) * 2023-08-03 2023-11-17 (주)일렉팜 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법

Similar Documents

Publication Publication Date Title
KR101077378B1 (ko) 방열기판 및 그 제조방법
US6175084B1 (en) Metal-base multilayer circuit substrate having a heat conductive adhesive layer
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
TW201517335A (zh) 熱處理電路材料、其製造方法及由其所形成的製品
US20100307800A1 (en) Anodised Aluminum, Dielectric, and Method
KR100934476B1 (ko) 회로 기판 및 그 제조 방법
EP1592059A2 (en) Heat sink and method for processing surfaces thereof
CN110071206B (zh) 一种cob铝基封装板及其制备工艺
KR101027422B1 (ko) 엘이디 어레이 기판
KR101095100B1 (ko) 방열기판 및 그 제조방법
JP2012064914A (ja) 放熱基板及びその製造方法
KR101460749B1 (ko) 우수한 방열성을 갖는 Metal PCB 적층 기술 개발
US20140054072A1 (en) Printed circuit board and method for manufacturing the same
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
KR20160085617A (ko) Led용 고방열 금속 pcb 형성 기술 개발
PH12015501631B1 (en) Multi-level metalization on a ceramic substrate
JP2010287844A (ja) パワーモジュール
JP2009123980A (ja) 電気回路用アルミニウムベース放熱基板及びその製造方法
KR101037168B1 (ko) 절연 및 방열성능이 향상된 방열피씨비 및 이의 제조방법
KR20090070397A (ko) 방열회로기판 및 그 제조방법
TWM359191U (en) Thermal (conduct) substrate with composite material
KR101206882B1 (ko) 이온빔 믹싱층을 포함하는 금속 인쇄 배선 회로기판 및 이의 제조방법
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
KR20080030413A (ko) 반도체 패키지 및 그 제조방법
JPH10107327A (ja) 熱伝導性基板

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 6