JP2010287844A - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP2010287844A JP2010287844A JP2009142403A JP2009142403A JP2010287844A JP 2010287844 A JP2010287844 A JP 2010287844A JP 2009142403 A JP2009142403 A JP 2009142403A JP 2009142403 A JP2009142403 A JP 2009142403A JP 2010287844 A JP2010287844 A JP 2010287844A
- Authority
- JP
- Japan
- Prior art keywords
- power module
- substrate
- base substrate
- organic insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】Cuベース基板1とCu基板4との間に有機絶縁層2を備えるパワーモジュールであって、正電圧が印加されるCuベース基板及び/又はCu基板の有機絶縁層と接する面にCuマイグレーション防止層が形成されていることを特徴とするパワーモジュールである。
【選択図】図2
Description
そこで、これらの劣化現象を防止するための方法がいくつか提案されている。例えば、特許文献3では、金属ベース基板とリードフレームとの間の有機絶縁層を、金属ベース基板端部から有機絶縁層がはみ出すように設けることで、リードフレームと金属ベース基板端部との間のショートを防止することが提案されている。また、特許文献4では、イオン性不純物と化合する添加剤を添加した封止樹脂を用いて封止することで、封止樹脂が剥離した際のリードフレーム間及びリードフレームと金属ベース基板との間のCuマイグレーションを防止してリークやショートの発生を抑制することが提案されている。さらに、特許文献5では、特殊な半導体チップを用いることで、絶縁されるべき一対の電極間にショートが生じる可能性が増大したタイミングを検出する方法が提案されている。
一方、有機絶縁層の劣化は、セラミックス等の熱伝導性フィラーを高圧熱プレス等により高充填化させることで抑制できるとも考えられるが、近年、車両及び電鉄等に使用されるパワーモジュールでは、家庭電化製品で使用されるパワーモジュールに比べて、使用される環境の高温高湿化が増しており、このような環境下では、有機絶縁層の劣化が十分に抑制できない。その結果、リークやショートが発生してパワーモジュールの信頼性が著しく低下する。
一方、パワーモジュールが、特に車両及び電鉄等に使用される場合、パワーモジュールの故障は安全性を損なう恐れがあるため、何らかのフェイルセーフ設計を採用することが望ましい。しかし、特許文献5のように特別な検出回路を設ける方法を採用した場合、製造コストが増大するという問題がある。
すなわち、本発明は、Cuベース基板とCu基板との間に有機絶縁層を備えるパワーモジュールであって、正電圧が印加されるCuベース基板及び/又はCu基板の有機絶縁層と接する面にCuマイグレーション防止層が形成されていることを特徴とするパワーモジュールである。
また、本発明は、金属ベース基板とCu基板との間に有機絶縁層を備えるパワーモジュールであって、正電圧が印加されるCu基板の有機絶縁層と接する面にCuマイグレーション防止層が形成されていることを特徴とするパワーモジュールである。
本実施の形態のパワーモジュールは、ベース基板とCu基板との間に有機絶縁層を備える。
パワーモジュールは、様々な製品に実装した場合、外部電圧等によって数百〜数千Vの高電圧が印加される。印加される電圧は、パワーモジュールが実装される回路や製品機能等によって様々であり、ベース基板に正電圧が印加されたり、Cu基板に正電圧が印加されることがある。また、場合によっては、製品の使用中にパワーモジュールに印加される電圧が反転することもある。パワーモジュールに印加された正電圧は、Cu含有材料から構成された部材に対してCuマイグレーションを生じさせ、有機絶縁層を劣化させる。
以下、本実施の形態のパワーモジュールの基本構造につき図面を用いて説明する。
図1は、本実施の形態のパワーモジュールの基本構造の断面図である。(a)は、正電圧がCu基板に印加される場合、(b)は正電圧がベース基板に印加される場合、(c)は印加される電圧が反転する場合における、パワーモジュールの基本構造の断面図である。
この基本構造によれば、正電圧がCu基板4に印加されても、Cuマイグレーション防止層3の存在によって、Cu基板4からCuがイオン化して溶出することはなく、Cuマイグレーションを防止することができる。その結果、Cuマイグレーションに起因する有機絶縁層2の劣化は生じることなく、電気絶縁性の低下を防止することができる。
この基本構造によれば、正電圧がベース基板1に印加されても、Cuマイグレーション防止層3の存在によって、ベース基板1からCuがイオン化して溶出することはなく、Cuマイグレーションを防止することができる。その結果、Cuマイグレーションに起因する有機絶縁層2の劣化は生じることなく、電気絶縁性の低下を防止することができる。
この基本構造によれば、印加される電圧が反転しても(すなわち、正電圧がベース基板1及びCu基板4の両方に印加されても)、Cuマイグレーション防止層3の存在によって、ベース基板1及びCu基板4からCuがイオン化して溶出することはなく、Cuマイグレーションを防止することができる。その結果、Cuマイグレーションに起因する有機絶縁層2の劣化は生じることなく、電気絶縁性の低下を防止することができる。
また、各金属の標準電極電位は、表1に示すように、±数Vの範囲であり、パワーモジュールに印加される数百〜数千Vの高電圧の環境下では、Cuよりも卑な金属であっても、表面に酸化物を形成して不動態化する金属(例えば、Ni、Sn、Alなど)であれば、イオンマイグレーションが起こり難い。そのため、これらの金属や合金から形成される層をCuマイグレーション防止層3として用いてもよい。
なお、図1では、Cuマイグレーション防止層3は単層としているが、複数層としてもよい。
Cuマイグレーション防止層3の厚さは、特に限定されないが、好ましくは0.05μm以上、より好ましくは0.5μm以上5μm以下である。Cuマイグレーション防止層3の厚さが1μm未満であると、熱プレスにより有機絶縁層2と接着させる際に、有機絶縁層2中に含まれる熱伝導性フィラーによってCuマイグレーション防止層3がダメージを受け、Cuマイグレーションの防止効果が十分に得られないことがある。
ベース基板1としてCuベース基板を用い、且つ正電圧がベース基板1に印加される場合、Cuマイグレーションが生じるため、Cuベース基板上にはCuマイグレーション防止層3を形成する必要がある。一方、ベース基板1としてCu以外の金属ベース基板(例えば、Alベース基板など)を用いる場合、当該金属ベース基板においてCuマイグレーションは軽微なため、当該金属ベース基板上にCuマイグレーション防止層3を形成する必要はない。
有機絶縁層2の厚さは、特に限定されないが、一般的に10μm以上1000μm以下である。
図2及び3は、本実施の形態のパワーモジュールの断面図である。なお、図2及び3は、図1(a)の基本構造を有するパワーモジュールのみを示したが、図1(b)及び(c)の基本構造を有していてもよい。
図2において、パワーモジュールは、図1の基本構造に加えて、半導体素子5及び外部電極端子9がCu基板4上に配置されており、半導体素子5の間は金属ワイヤ7を介して接続されている。そして、この構造体の周囲に設けられたケース10によって、外部電極端子9の外部接続部分及びベース基板1の外部放熱部分以外が封止樹脂8で封止されている。
封止樹脂8は、エポキシ樹脂や、シリコーンゲル又はゴム等の公知のポッティング封止材である。
図2のパワーモジュールの製造方法は、特に限定されず、例えば、基本構造に加えて、半導体素子5、金属ワイヤ7、外部電極端子9及びケース10を配置した後、上部からケース10内に封止樹脂8をポッティングし、加熱硬化させることによってケース内を封止すればよい。加熱硬化の条件等は、使用する封止樹脂8に応じて適宜設定すればよい。
半導体素子5、リードフレーム6及び金属ワイヤ7としては、特に限定されず、公知のものを用いることができる。また、これらの配置方法も、特に限定されず、公知の方法に準じて行なうことができる。
封止樹脂8としては、エポキシ樹脂等の熱硬化性樹脂のような公知のトランスファーモールド封止材である。
特に、図3のトランスファーモールド封止されたパワーモジュールは、図2のパワーモジュールよりも、生産性に優れているため、低コスト化を図ることができると共に、多品種少量生産に有利である。
(実施例1)
3mm厚のCu基板の一方の表面に約3μm厚のAuメッキ(Cuマイグレーション防止層)を施した。次に、0.1mm厚の銅箔(ベース基板)上に、窒化ホウ素をエポキシ樹脂中に分散させた有機絶縁層(0.2mm)を形成した後、Auメッキを形成したCu基板を積層させた。この積層物を180℃で真空熱プレスし、図1(a)に示すパワーモジュールの基本構造体を作製した。
(比較例1)
Cu基板にAuメッキを施さないこと以外は、実施例1と同様にしてパワーモジュールの基本構造体を作製した。
このバイアス試験では、電流検知器により両極間に流れる電流を測定し、この電流が不連続に上昇した時間を絶縁破壊寿命時間として評価した。また、絶縁破壊寿命時間の評価は、4つのサンプルで行い、絶縁破壊寿命時間の平均値を求めた。
その結果、実施例1のパワーモジュールの基本構造体は、比較例1のパワーモジュールの基本構造体に比べて、絶縁破壊寿命時間が10倍以上となり、高温吸湿環境下で高電圧が印加されても電気絶縁性が低下しないことがわかった。
実施例2では、Cu基板に形成するCuマイグレーション防止層の厚さを変えて実験を行なった。
実施例2のパワーモジュールの基本構造体は、約3μm厚のAuメッキの代わりに0.05μm〜2.0μm厚のNiメッキをCu基板に施したこと以外は、実施例1と同様にして作製した。
得られたパワーモジュールの基本構造体について、実施例1と同様にして絶縁破壊寿命時間を評価した。また、絶縁破壊寿命時間の評価は、4つのサンプルで行い、絶縁破壊寿命時間の平均値を求めた。その結果を表2に示す。なお、表2の結果は、比較例1の絶縁破壊寿命時間を基準とした比率により表した。
実施例3では、ベース基板の厚さを変えて実験を行なった。
実施例3のパワーモジュールの基本構造体は、約3μm厚のAuメッキの代わりに3μm厚のNiメッキをCu基板に施したこと、及び0.1〜5.0mm厚のベース基板を用いたこと以外は、実施例1と同様にして作製した。
得られたパワーモジュールの基本構造体について、−40℃〜125℃の間でヒートサイクル試験を300回行い、基本構造体における剥離の有無を目視で観察した。この剥離観察において、剥離が全くなかったものを◎、一部に剥離があるが、実用可能であるものを○、剥離が多いものを×として評価した。その結果を表3に示す。
Claims (7)
- Cuベース基板とCu基板との間に有機絶縁層を備えるパワーモジュールであって、正電圧が印加されるCuベース基板及び/又はCu基板の有機絶縁層と接する面にCuマイグレーション防止層が形成されていることを特徴とするパワーモジュール。
- 金属ベース基板とCu基板との間に有機絶縁層を備えるパワーモジュールであって、正電圧が印加されるCu基板の有機絶縁層と接する面にCuマイグレーション防止層が形成されていることを特徴とするパワーモジュール。
- 前記Cuマイグレーション防止層は、Au、Pt、Pd、Fe、Ni、Sn、Al及びこれらの合金からなる群より選択される少なくとも1つから形成される層であることを特徴とする請求項1又は2に記載のパワーモジュール。
- 前記Cuマイグレーション防止層の厚さは、0.05μm以上であることを特徴とする請求項1〜3のいずれか一項に記載のパワーモジュール。
- 前記ベース基板の厚さは、5mm以下であることを特徴とする請求項1〜4のいずれか一項に記載のパワーモジュール。
- シリコーンゲル又はゴムでポッティング封止されていることを特徴とする請求項1〜5のいずれか一項に記載のパワーモジュール。
- 熱硬化性樹脂でトランスファーモールド封止されていることを特徴とする請求項1〜5のいずれか一項に記載のパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142403A JP2010287844A (ja) | 2009-06-15 | 2009-06-15 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142403A JP2010287844A (ja) | 2009-06-15 | 2009-06-15 | パワーモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010287844A true JP2010287844A (ja) | 2010-12-24 |
Family
ID=43543299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009142403A Pending JP2010287844A (ja) | 2009-06-15 | 2009-06-15 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010287844A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150071336A (ko) * | 2013-12-18 | 2015-06-26 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
CN105101673A (zh) * | 2014-05-19 | 2015-11-25 | 三菱电机株式会社 | 金属基座基板、功率模块、以及金属基座基板的制造方法 |
CN108878374A (zh) * | 2017-05-12 | 2018-11-23 | 英飞凌科技股份有限公司 | 功率半导体模块布置结构及其制造方法 |
WO2021201119A1 (ja) * | 2020-03-31 | 2021-10-07 | 三菱マテリアル株式会社 | 金属ベース基板 |
WO2024140173A1 (zh) * | 2022-12-30 | 2024-07-04 | 蔚来动力科技(合肥)有限公司 | 一种功率器件的封装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068965A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体装置 |
JP2003124400A (ja) * | 2001-10-10 | 2003-04-25 | Fuji Electric Co Ltd | 半導体パワーモジュールおよびその製造方法 |
-
2009
- 2009-06-15 JP JP2009142403A patent/JP2010287844A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068965A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体装置 |
JP2003124400A (ja) * | 2001-10-10 | 2003-04-25 | Fuji Electric Co Ltd | 半導体パワーモジュールおよびその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150071336A (ko) * | 2013-12-18 | 2015-06-26 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
KR101994727B1 (ko) | 2013-12-18 | 2019-07-01 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
CN105101673A (zh) * | 2014-05-19 | 2015-11-25 | 三菱电机株式会社 | 金属基座基板、功率模块、以及金属基座基板的制造方法 |
JP2015220341A (ja) * | 2014-05-19 | 2015-12-07 | 三菱電機株式会社 | 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法 |
CN108878374A (zh) * | 2017-05-12 | 2018-11-23 | 英飞凌科技股份有限公司 | 功率半导体模块布置结构及其制造方法 |
CN108878374B (zh) * | 2017-05-12 | 2023-05-26 | 英飞凌科技股份有限公司 | 功率半导体模块布置结构及其制造方法 |
WO2021201119A1 (ja) * | 2020-03-31 | 2021-10-07 | 三菱マテリアル株式会社 | 金属ベース基板 |
EP4131362A4 (en) * | 2020-03-31 | 2024-05-01 | Mitsubishi Materials Corporation | METAL BASED SUBSTRATE |
WO2024140173A1 (zh) * | 2022-12-30 | 2024-07-04 | 蔚来动力科技(合肥)有限公司 | 一种功率器件的封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110491856B (zh) | 基板结构和制造方法 | |
PT1956647E (pt) | Circuito com dispositivo de ligação e correspondente processo de produção | |
CN103828079B (zh) | 承载设备、具有承载设备的电气设备和其制造方法 | |
JP2010287844A (ja) | パワーモジュール | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
JP2011091185A (ja) | 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法 | |
JP2012234857A (ja) | セラミックス回路基板及びそれを用いたモジュール | |
US9614128B2 (en) | Surface mountable semiconductor device | |
CN107039364B (zh) | 半导体封装件及其制造方法 | |
US20140054072A1 (en) | Printed circuit board and method for manufacturing the same | |
US10129987B2 (en) | Circuit carrier and a method for producing a circuit carrier | |
JP2010192897A (ja) | 少なくとも1つのコンポーネントを受け止めるための基板と、基板製造方法 | |
JP2013105761A (ja) | パワー半導体装置の製造方法 | |
JP6756471B2 (ja) | 配線基板および電子装置 | |
PH12015501631B1 (en) | Multi-level metalization on a ceramic substrate | |
US9883595B2 (en) | Substrate structures and methods of manufacture | |
US20160148865A1 (en) | Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same | |
JP2012191057A (ja) | 電力用半導体装置 | |
KR20090070397A (ko) | 방열회로기판 및 그 제조방법 | |
EP3457434B1 (en) | Method for producing a semiconductor substrate for a power semiconductor module arrangement | |
JP2007109938A (ja) | 半導体装置 | |
KR100806789B1 (ko) | 에스아이피 반도체 장치의 제조 방법 | |
EP3869552A1 (en) | Power semiconductor module arrangement and method for producing the same | |
JP2019204869A (ja) | 放熱回路基板とその製造方法及び半導体装置 | |
KR101460749B1 (ko) | 우수한 방열성을 갖는 Metal PCB 적층 기술 개발 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |