KR101451926B1 - 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법 - Google Patents

전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR101451926B1
KR101451926B1 KR1020140031724A KR20140031724A KR101451926B1 KR 101451926 B1 KR101451926 B1 KR 101451926B1 KR 1020140031724 A KR1020140031724 A KR 1020140031724A KR 20140031724 A KR20140031724 A KR 20140031724A KR 101451926 B1 KR101451926 B1 KR 101451926B1
Authority
KR
South Korea
Prior art keywords
metal oxide
substrate
thin film
oxide thin
precursor solution
Prior art date
Application number
KR1020140031724A
Other languages
English (en)
Inventor
김현재
김영규
윤석현
정주혜
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140031724A priority Critical patent/KR101451926B1/ko
Application granted granted Critical
Publication of KR101451926B1 publication Critical patent/KR101451926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법에 관한 것이다. 본 발명의 일 실시예에 따른 전자 소자는, 기판; 및 상기 기판 위에 형성되며, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막;을 포함할 수 있다.

Description

전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법{ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR}
본 발명은 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법에 관한 것이다.
최근 a-Si 기반 반도체 소자를 대신할 산화물 반도체 소자에 관한 연구가 진행되고 있다. 산화물 반도체 소자는 금속 산화물로 구성된 박막을 포함하는 반도체 소자로서, a-Si 기반 반도체 소자에 비해 전기적 및 광학적 특성이 우수하여 디스플레이 패널의 스위칭 소자로 주목받고 있다.
산화물 반도체 소자 제조 시, 기존의 진공 증착 기법을 이용하는 대신 용액 공정을 통해 산화물 박막을 형성하는 경우, 제조비가 절감될 수 있고 잉크젯 공정 등을 이용하여 기판의 일부 영역에 선택적으로 박막을 형성할 수 있다.
하지만, 용액 공정은 박막 소결 및 유기물 분해를 위해 500℃ 이상의 고온 열처리 공정을 수반하며, 그로 인해 상기 박막을 유리 기판이나 플라스틱 기판 상에 형성하는 경우에는 기판이 변형되거나 그 성질이 변화하는 문제가 발생하게 된다.
본 발명의 실시예는 용액 공정으로 박막 형성 시 열처리 온도를 낮출 수 있는 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예는 박막 형성 시 기판을 변형시키거나 그 성질을 변화시키지 않는 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 소자는, 기판; 및 상기 기판 위에 형성되며, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막;을 포함할 수 있다.
각각의 금속 산화물 박막은, 상기 다수의 금속 산화물 박막의 목표 두께를 위해 요구되는 목표 금속 양을 상기 금속 산화물 박막의 수로 나눈 만큼의 금속을 포함할 수 있다.
상기 금속 산화물 박막은 인듐 산화물을 포함할 수 있다.
상기 금속 산화물 박막의 수는 2 내지 7일 수 있다.
상기 금속 산화물 박막의 수는 3일 수 있다.
본 발명의 일 실시예에 따른 전자 소자 제조 방법은, 기판에 금속 산화물 전구체 용액을 도포하는 단계; 상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계; 및 상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계;를 포함할 수 있다.
상기 금속 산화물 전구체 용액은, 상기 다수의 금속 산화물 박막의 목표 두께를 위해 요구되는 목표 금속 몰농도를 상기 금속 산화물 박막의 수로 나눈 만큼의 금속 몰농도를 가질 수 있다.
상기 열처리는, 상기 목표 금속 몰농도를 갖는 금속 산화물 전구체 용액으로 금속 산화물 박막을 형성하기 위해 요구되는 열처리 시간을 상기 금속 산화물 박막의 수로 나눈 만큼의 시간 동안 수행될 수 있다.
상기 금속 산화물 전구체 용액은 인듐 산화물 전구체 용액을 포함할 수 있다.
상기 금속 산화물 전구체 용액은 0.01 내지 0.5 M의 금속 몰농도를 가질 수 있다.
상기 금속 산화물 전구체 용액은 0.1 M의 금속 몰농도를 가질 수 있다.
상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계는: 상기 기판을 240 내지 250℃에서 열처리하는 단계를 포함할 수 있다.
상기 기판을 240 내지 250℃에서 열처리하는 단계는: 상기 기판을 240 내지 250℃에서 40분 동안 열처리하는 단계를 포함할 수 있다.
상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계는: 상기 기판을 240 내지 250℃에서 열처리하는 단계 전에, 상기 기판을 240℃보다 낮은 온도에서 열처리하는 단계를 더 포함할 수 있다.
상기 기판을 240℃보다 낮은 온도에서 열처리하는 단계는: 상기 기판을 100℃에서 열처리하는 단계를 포함할 수 있다.
상기 기판을 100℃에서 열처리하는 단계는: 상기 기판을 100℃에서 5분 동안 열처리하는 단계를 포함할 수 있다.
상기 다수의 금속 산화물 박막을 적층하는 단계는: 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 1 내지 6 회 반복하여, 2 내지 7 개의 금속 산화물 박막을 적층하는 단계를 포함할 수 있다.
상기 2 내지 7 개의 금속 산화물 박막을 적층하는 단계는: 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 2 회 반복하여, 3 개의 금속 산화물 박막을 적층하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법은, 기판에 0.1 M의 금속 몰농도를 갖는 인듐 산화물 전구체 용액을 도포하는 단계; 상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 1 채널층을 형성하는 단계; 상기 제 1 채널층 상에 상기 인듐 산화물 전구체 용액을 도포하는 단계; 상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 2 채널층을 형성하는 단계; 상기 제 2 채널층 상에 상기 인듐 산화물 전구체 용액을 도포하는 단계; 및 상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 3 채널층을 형성하는 단계;를 포함할 수 있다.
본 발명의 실시예에 따르면, 용액 공정으로 박막 형성 시 열처리 온도를 낮출 수 있다.
본 발명의 실시예에 따르면, 박막 형성 시 기판을 변형시키거나 그 성질을 변화시키지 않을 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 예시적인 단면도다.
도 2는 본 발명의 일 실시예에 따른 전자 소자 제조 방법의 예시적인 흐름도다.
도 3 및 도 4는 본 발명의 일 실시예에 따라 금속 산화물 박막을 형성하는 과정을 설명하기 위한 예시적인 도면이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법의 예시적인 흐름도다.
도 6은 본 발명의 제 1 실시예에 따라 제조된 박막 트랜지스터 시편과, 제 1 비교예에 따라 제조된 박막 트랜지스터 시편의 전달 특성을 나타내는 그래프다.
도 7은 본 발명의 제 2 실시예에 따라 제조된 박막 트랜지스터 시편과, 제 2 비교예에 따라 제조된 박막 트랜지스터 시편의 전달 특성을 나타내는 그래프다.
도 8은 본 발명의 제 3 실시예에 따라 제조된 박막 트랜지스터 시편과, 제 3 비교예에 따라 제조된 박막 트랜지스터 시편의 전달 특성을 나타내는 그래프다.
이하, 본 명세서에 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전자 소자(100)의 예시적인 단면도다.
도 1에 도시된 바와 같이, 상기 전자 소자(100)는 기판(110), 및 상기 기판(110) 위에 형성되는 다수의 금속 산화물 박막(131, 132, 133)을 포함할 수 있다.
도 1에 도시된 전자 소자(100)는 소스 및 드레인 전극(140)과 그 사이에 채널층을 갖는 박막 트랜지스터로 도시되었으나, 본 발명의 실시예에 따른 전자 소자는 박막 트랜지스터로 제한되지 않고, 금속 산화물 박막을 갖는 임의의 전자 소자를 포함한다.
또한, 도 1에 도시된 박막 트랜지스터는 P+로 도핑된 Si 기판(110)을 게이트로 이용하고, 상기 기판(110) 상에 절연층(120)을 형성하였으나, 후술하는 본 발명의 실시예에 따른 금속 산화물 박막들을 포함하는 한 상기 박막 트랜지스터의 구조는 이에 제한되지 않는다. 즉, 실시예에 따라, 상기 박막 트랜지스터는 소스 및 드레인 전극과 함께 채널층 위에 게이트 전극을 구비하는 구조로 구성될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 다수의 금속 산화물 박막(131, 132, 133)은 각 층마다 성분 및 조성이 동일할 수 있다.
일 실시예에 따르면, 상기 금속 산화물 박막(131, 132, 133)은 인듐 산화물, 예컨대 In2O3를 포함할 수 있으나, 이에 제한되지는 않는다. 실시예에 따라, 상기 금속 산화물 박막은 인듐 외에 갈륨, 아연 등 각종 금속의 산화물을 포함할 수도 있다.
본 발명의 일 실시예에 따르면, 상기 전자 소자(100)에 구비되는 상기 금속 산화물 박막의 수는 2 이상일 수 있으며, 구체적으로 2 내지 7일 수 있으며, 보다 구체적으로 3일 수 있으나, 이에 제한되지는 않는다.
본 발명의 일 실시예에 따르면, 각각의 금속 산화물 박막은, 상기 다수의 금속 산화물 박막의 목표 두께를 위해 요구되는 목표 금속 양을 상기 금속 산화물 박막의 수로 나눈 만큼의 금속을 포함할 수 있다.
예를 들어, 도 1을 참조하면, 상기 전자 소자(100)는 총 3 층의 금속 산화물 박막(131, 132, 133)을 포함하며, 각각의 금속 산화물 박막은 상기 다수의 금속 산화물 박막(131, 132, 133)의 목표 두께 t를 위해 요구되는 목표 금속 양을 상기 금속 산화물 박막의 수인 3으로 나눈 만큼의 금속을 포함한다. 그 결과, 각각의 금속 산화물 박막은 모두 동일한 성분 및 조성을 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 소자 제조 방법(200)의 예시적인 흐름도다.
도 2에 도시된 바와 같이, 상기 전자 소자 제조 방법(200)은 기판에 금속 산화물 전구체 용액을 도포하는 단계(S210), 상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계(S220), 상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계를 포함할 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따라 금속 산화물 박막을 형성하는 과정을 설명하기 위한 예시적인 도면이다.
도 3을 참조하면, 상기 금속 산화물 박막을 형성하기 위해, 먼저 기판(110)에 금속 산화물 전구체 용액을 도포한다. 상기 용액을 도포하기 위해 스핀 코팅 기법을 이용할 수 있으나, 용액 도포 방법은 이에 제한되지 않는다.
또한, 도 1에 도시된 바와 같이, P+로 도핑된 Si 기판(110)을 게이트로 이용하는 경우, 상기 기판(110) 상에는 절연층(120)이 형성되어 있을 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 산화물 전구체 용액은 상기 다수의 금속 산화물 박막의 목표 두께 t를 위해 요구되는 목표 금속 몰농도를 상기 금속 산화물 박막의 수로 나눈 만큼의 금속 몰농도를 가질 수 있다.
예를 들어, 소정 두께의 금속 산화물 박막을 얻기 위해 0.3 M의 금속 산화물 전구체 용액이 필요하고, 총 3 층의 금속 산화물 박막을 형성하는 경우, 상기 금속 산화물 전구체 용액은 0.3 / 3 = 0.1 M의 금속 몰농도를 갖도록 마련될 수 있다.
즉, 본 발명의 실시예에 따르면, 금속 산화물 박막의 수가 늘어날수록 금속 산화물 전구체 용액의 농도는 감소하며, 금속 산화물 박막의 수가 늘어나도 상기 전자 소자(100)에 포함되는 금속 산화물 박막의 두께는 일정하게 유지될 수 있다.
일 실시예에 따르면, 상기 금속 산화물 전구체 용액은 인듐 산화물 전구체 용액을 포함하나, 이에 제한되지는 않는다. 즉, 상기 금속 산화물 박막을 구성하는 금속의 종류에 따라 상기 전구체 용액은 변경될 수 있다.
일 실시예에 따르면, 상기 금속 산화물 전구체 용액은 0.01 내지 0.5 M의 금속 몰농도를 가질 수 있으며, 구체적으로 0.1 M의 금속 몰농도를 가질 수 있으나, 이에 제한되지는 않는다.
도 4를 참조하면, 용액을 도포한 뒤 상기 기판(110)을 열처리하여 금속 산화물 박막을 형성할 수 있다.
열처리를 통해, 상기 기판(110)에 도포된 금속 산화물 전구체 용액 중 용매가 증발하게 되고, 소자 성능을 저해하는 유기물이 분해될 수 있다.
본 발명의 일 실시예에 따르면, 상기 열처리는, 상기 목표 금속 몰농도를 갖는 금속 산화물 전구체 용액으로 금속 산화물 박막을 형성하기 위해 요구되는 열처리 시간을 상기 금속 산화물 박막의 수로 나눈 만큼의 시간 동안 수행될 수 있다.
예를 들어, 전술한 0.3 M의 금속 산화물 전구체 용액으로 금속 산화물 박막을 형성할 때 3 시간의 열처리가 필요하고, 총 3 층의 금속 산화물 박막을 형성하는 경우, 각 금속 산화물 박막을 형성하기 위해 120 / 3 = 40 분의 열처리를 수행할 수 있다.
즉, 본 발명의 실시예에 따르면, 금속 산화물 박막의 수가 늘어날수록 각 금속 산화물 박막을 형성하기 위해 수행되는 열처리의 시간은 줄어들며, 금속 산화물 박막의 수가 늘어나도 상기 전자 소자(100)에 포함되는 금속 산화물 박막을 형성하기 위해 수행되는 열처리의 전체 시간은 일정하다.
본 발명의 일 실시예에 따르면, 상기 기판(110)을 열처리하여 금속 산화물 박막을 형성하는 단계(S220)는, 상기 기판(110)을 240 내지 250℃에서 열처리하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 기판(110)을 240 내지 250℃에서 열처리하는 단계는, 상기 기판(110)을 240 내지 250℃에서 40분 동안 열처리하는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 기판(110)을 열처리하여 금속 산화물 박막을 형성하는 단계(S220)는, 상기 기판(110)을 240 내지 250℃에서 열처리하는 단계 전에, 상기 기판(110)을 240℃보다 낮은 온도에서 열처리하는 단계를 더 포함할 수 있다.
예를 들어, 상기 기판(110)을 240℃보다 낮은 온도에서 열처리하는 단계는, 상기 기판(110)을 100℃에서 열처리하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 기판(110)을 100℃에서 열처리하는 단계는, 상기 기판(110)을 100℃에서 5분 동안 열처리하는 단계를 포함할 수 있다.
전술한 바와 같이, 상기 금속 산화물 박막의 수는 2 이상, 예컨대 2 내지 7일 수 있으며, 이 경우 상기 다수의 금속 산화물 박막을 적층하는 단계는, 상기 금속 산화물 전구체 용액의 도포 및 상기 기판(110)의 열처리를 1 내지 6 회 반복하여, 2 내지 7 개의 금속 산화물 박막을 적층하는 단계를 포함할 수 있다.
또한, 상기 금속 산화물 박막의 수가 3인 경우, 상기 다수의 금속 산화물 박막을 적층하는 단계는, 상기 금속 산화물 전구체 용액의 도포 및 상기 기판(110)의 열처리를 2 회 반복하여, 3 개의 금속 산화물 박막을 적층하는 단계를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법(300)의 예시적인 흐름도다.
도 5에 도시된 바와 같이, 상기 박막 트랜지스터 제조 방법(300)은 기판에 0.1 M의 금속 몰농도를 갖는 인듐 산화물 전구체 용액을 도포하는 단계(S310), 상기 기판을 100℃에서 5분 동안 열처리한 뒤(S320), 240 내지 250℃에서 40분 동안 열처리하여 제 1 채널층(131)을 형성하는 단계(S330), 상기 제 1 채널층(131) 상에 상기 인듐 산화물 전구체 용액을 도포하는 단계, 상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 2 채널층(132)을 형성하는 단계, 상기 제 2 채널층(132) 상에 상기 인듐 산화물 전구체 용액을 도포하는 단계, 및 상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 3 채널층(133)을 형성하는 단계를 포함할 수 있다.
상기 박막 트랜지스터 제조 방법(300)은 총 3 개의 채널층들(131, 132, 133)을 형성하며, 이하에서는 상기 박막 트랜지스터를 제조하는 과정을 실시예로서 상세하게 기술하기로 한다.
상기 박막 트랜지스터를 제조하기 위해 금속 산화물 전구체로 인듐클로라이드 하이드레이트(Indiumchloride hydrate, InCl3·XH2O)를 사용하였으며, 용매로 2-메톡시에탄올(2-methoxyethanol, C3H8O2)을 사용하였다.
본 발명의 실시예로 0.1 M의 인듐 산화물 전구체 용액을 이용하여 총 3 층의 인듐 산화물 박막을 형성하였으며, 비교예로 0.3 M의 인듐 산화물 전구체 용액을 이용하여 단일 층의 인듐 산화물 박막을 형성하였다.
구체적으로, 인듐 산화물 전구체 용액을 마그네틱 바를 이용하여 70℃에서 300 rpm으로 교반시키고, 교반된 용액을 시린지 필터를 이용하여 여과시킨 뒤 기판에 도포하였다.
기판은 P+ 도핑된 Si 기판 위에 SiO2를 열적으로 성장시켜 준비하였다. 기판 표면에 있을 수 있는 유기물과 불순물을 제거하기 위해, 아세톤, 메탄올, DI-water 순으로 초음파 세척을 각각 10분씩 실시한 뒤, 질소 기체를 이용하여 블러링을 실시하였다.
그 뒤, 기판에 흡착되어 있는 유기물을 제거함과 동시에 표면에 다량의 OH- 기를 형성하여 친수성 표면을 만들고 용액의 젖음성을 증가시키기 위해, 파장 185 nm와 254 nm의 Deep UV 오존 발생기를 이용하여 15 분간 표면 처리를 실시하였다.
용액의 도포는 스핀 코팅 기법으로 하였다. 구체적으로, 인듐 산화물 전구체 용액을 기판 위에 도포한 뒤, 500 rpm으로 10초, 1500 rpm으로 15초, 3000 rpm으로 30초, 1500 rpm으로 15초, 그리고 500 rpm으로 10초 동안 총 5 단계에 걸쳐 스핀 코팅을 실시하였다.
본 발명의 제 1 실시예로, 0.1 M의 인듐 산화물 전구체 용액으로 코팅된 기판을 핫 플레이트 온도 100℃에서 5분 동안 선 열처리하였으며, 그 뒤 핫 플레이트 온도 240℃에서 40분 동안 대기 분위기에서 후 열처리하였다. 그리고, 용액의 도포 및 기판의 열처리를 2 회 더 실시하여, 총 3 층의 인듐 산화물 박막을 형성하였다.
또한, 본 발명의 제 2 및 제 3 실시예로, 전술한 본 발명의 제 1 실시예 중 후 열처리 온도를 각각 230℃ 및 250℃로 변경하여 시편을 제작하였다.
그리고, 제 1 비교예로, 0.3 M의 인듐 산화물 전구체 용액으로 코팅된 기판을 핫 플레이트 온도 100℃에서 5분 동안 선 열처리하였으며, 그 뒤 핫 플레이트 온도 240℃에서 2시간 동안 대기 분위기에서 후 열처리하여, 단일 층의 인듐 산화물 박막을 형성하였다.
또한, 제 2 및 제 3 비교예로, 전술한 제 1 비교예 중 후 열처리 온도를 230℃ 및 250℃로 변경하여 시편을 제작하였다.
그러고 나서, 인듐 산화물 박막 위에 알루미늄을 2000 Å만큼 증착하여 소스 및 드레인 전극을 형성하였다.
도 6은 본 발명의 제 1 실시예에 따라 제조된 박막 트랜지스터 시편과, 제 1 비교예에 따라 제조된 박막 트랜지스터 시편의 전달 특성을 나타내는 그래프며, 도 7은 본 발명의 제 2 실시예에 따라 제조된 박막 트랜지스터 시편과, 제 2 비교예에 따라 제조된 박막 트랜지스터 시편의 전달 특성을 나타내는 그래프며, 도 8은 본 발명의 제 3 실시예에 따라 제조된 박막 트랜지스터 시편과, 제 3 비교예에 따라 제조된 박막 트랜지스터 시편의 전달 특성을 나타내는 그래프다.
도 6을 참조하면, 230℃에서 열처리된 박막 트랜지스터 시편들은 본 발명의 제 1 실시예와 제 1 비교예 모두 스위칭 소자로서 동작하지 못하였다.
그러나, 도 7을 참조하면, 240℃에서 열처리된 박막 트랜지스터 시편들 중 본 발명의 제 2 실시예에 따라 제조된 시편은 스위칭 소자로서 동작하는 반면, 제 2 비교예에 따라 제조된 시편은 스위칭 소자로서 동작하지 못함을 확인할 수 있다.
또한, 도 8을 참조하면, 250℃에서 열처리된 박막 트랜지스터 시편들은 본 발명의 제 3 실시예와 제 3 비교예 모두 스위칭 특성을 보이지만, 본 발명의 제 3 실시예에 따른 시편이 제 3 비교예에 따른 시편보다 더 우수한 전기적 특성을 나타냄을 알 수 있다.
위 6 개의 시편들로부터 측정한 박막 트랜지스터의 온/오프 비, 전자 이동도, 임계전압 이하 스윙(Subthredhold Swing) 및 임계 전압은 아래의 표와 같다.
후 열처리 온도 채널층 구조 온/오프 비 μSAT
(cm2/V·s)		 S.S
(V/decade)		 VTH
(V)
제 1 실시예 230℃ 단일 해당 사항 없음
제 1 비교예 적층 해당 사항 없음
제 2 실시예 240℃ 단일 해당 사항 없음
제 2 비교예 적층 6.09 × 102 0.002 5.59 -11.90
제 3 실시예 250℃ 단일 7.46 × 103 0.002 3.29 0.84
제 3 비교예 적층 2.41 × 105 0.022 1.60 8.90
본 발명의 실시예와 같이, 소자에 포함되는 금속 산화물 박막의 목표 두께 t를 위해 요구되는 목표 금속 몰농도보다 낮은 농도의 금속 산화물 전구체 용액을 이용하여 박막을 다층 구조로 형성하는 경우, 박막을 형성하기 위해 수행되는 열처리의 온도를 낮출 수 있다.
이와 같은 효과는 본 발명의 실시예가 단일 층에 비해 두께가 더 얇은 박막을 다수 회에 걸쳐 형성하므로, 각 층에 대한 열처리 시 용매 및 유기물의 휘발이 더 활발하게 진행되기 때문이다.
나아가, 단일 층이 아닌 다층 구조로 박막을 형성함으로써, 산소 공공 결함과 같은 박막의 결함을 또 다른 박막 층으로 메워 소자의 전기적 특성을 개선시킬 수 있는 효과를 얻을 수 있다.
이상에서 실시예를 통해 본 발명을 설명하였으나, 위 실시예는 단지 본 발명의 사상을 설명하기 위한 것으로 이에 한정되지 않는다. 통상의 기술자는 전술한 실시예에 다양한 변형이 가해질 수 있음을 이해할 것이다. 본 발명의 범위는 첨부된 특허청구범위의 해석을 통해서만 정해진다.
100: 전자 소자
110: 기판
120: 절연층
131: 제 1 금속 산화물 박막
132: 제 2 금속 산화물 박막
133: 제 3 금속 산화물 박막
140: 전극

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판에 금속 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계; 및
    상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계;
    를 포함하며,
    상기 금속 산화물 전구체 용액은, 상기 다수의 금속 산화물 박막의 목표 두께를 위해 요구되는 목표 금속 몰농도를 상기 금속 산화물 박막의 수로 나눈 만큼의 금속 몰농도를 갖는 전자 소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 열처리는, 상기 목표 금속 몰농도를 갖는 금속 산화물 전구체 용액으로 금속 산화물 박막을 형성하기 위해 요구되는 열처리 시간을 상기 금속 산화물 박막의 수로 나눈 만큼의 시간 동안 수행되는 전자 소자 제조 방법.
  9. 기판에 금속 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계; 및
    상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계;
    를 포함하며,
    상기 금속 산화물 전구체 용액은 인듐 산화물 전구체 용액을 포함하는 전자 소자 제조 방법.
  10. 기판에 금속 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계; 및
    상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계;
    를 포함하며,
    상기 금속 산화물 전구체 용액은 0.01 내지 0.5 M의 금속 몰농도를 갖는 전자 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 금속 산화물 전구체 용액은 0.1 M의 금속 몰농도를 갖는 전자 소자 제조 방법.
  12. 기판에 금속 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계; 및
    상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계;
    를 포함하며,
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계는:
    상기 기판을 240 내지 250℃에서 열처리하는 단계를 포함하는 전자 소자 제조 방법.
  13. 제 12 항에 있어서,
    상기 기판을 240 내지 250℃에서 열처리하는 단계는:
    상기 기판을 240 내지 250℃에서 40분 동안 열처리하는 단계를 포함하는 전자 소자 제조 방법.
  14. 제 12 항에 있어서,
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계는:
    상기 기판을 240 내지 250℃에서 열처리하는 단계 전에, 상기 기판을 240℃보다 낮은 온도에서 열처리하는 단계를 더 포함하는 전자 소자 제조 방법.
  15. 제 14 항에 있어서,
    상기 기판을 240℃보다 낮은 온도에서 열처리하는 단계는:
    상기 기판을 100℃에서 열처리하는 단계를 포함하는 전자 소자 제조 방법.
  16. 제 15 항에 있어서,
    상기 기판을 100℃에서 열처리하는 단계는:
    상기 기판을 100℃에서 5분 동안 열처리하는 단계를 포함하는 전자 소자 제조 방법.
  17. 기판에 금속 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 열처리하여 금속 산화물 박막을 형성하는 단계; 및
    상기 금속 산화물 박막 상에 상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 반복하여, 각 층마다 성분 및 조성이 동일한 다수의 금속 산화물 박막을 적층하는 단계;
    를 포함하며,
    상기 다수의 금속 산화물 박막을 적층하는 단계는:
    상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 1 내지 6 회 반복하여, 2 내지 7 개의 금속 산화물 박막을 적층하는 단계를 포함하는 전자 소자 제조 방법.
  18. 제 17 항에 있어서,
    상기 2 내지 7 개의 금속 산화물 박막을 적층하는 단계는:
    상기 금속 산화물 전구체 용액의 도포 및 상기 기판의 열처리를 2 회 반복하여, 3 개의 금속 산화물 박막을 적층하는 단계를 포함하는 전자 소자 제조 방법.
  19. 기판에 0.1 M의 금속 몰농도를 갖는 인듐 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 1 채널층을 형성하는 단계;
    상기 제 1 채널층 상에 상기 인듐 산화물 전구체 용액을 도포하는 단계;
    상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 2 채널층을 형성하는 단계;
    상기 제 2 채널층 상에 상기 인듐 산화물 전구체 용액을 도포하는 단계; 및
    상기 기판을 100℃에서 5분 동안 열처리한 뒤, 240 내지 250℃에서 40분 동안 열처리하여 제 3 채널층을 형성하는 단계;
    를 포함하는 박막 트랜지스터 제조 방법.
KR1020140031724A 2014-03-18 2014-03-18 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법 KR101451926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140031724A KR101451926B1 (ko) 2014-03-18 2014-03-18 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140031724A KR101451926B1 (ko) 2014-03-18 2014-03-18 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR101451926B1 true KR101451926B1 (ko) 2014-10-23

Family

ID=51998005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031724A KR101451926B1 (ko) 2014-03-18 2014-03-18 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR101451926B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129943A1 (ko) * 2015-02-12 2016-08-18 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218562A (ja) 2008-03-07 2009-09-24 Samsung Electronics Co Ltd トランジスタ及びその製造方法
JP2010098303A (ja) * 2008-09-20 2010-04-30 Konica Minolta Holdings Inc 金属酸化物前駆体層の作製方法、金属酸化物層の作製方法及び電子デバイス
KR20110108064A (ko) * 2010-03-26 2011-10-05 삼성전자주식회사 산화물 박막, 산화물 박막의 형성 방법 및 산화물 박막을 포함하는 전자 소자
KR20110134701A (ko) * 2010-06-09 2011-12-15 이화여자대학교 산학협력단 3차원 다층막 구조체 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218562A (ja) 2008-03-07 2009-09-24 Samsung Electronics Co Ltd トランジスタ及びその製造方法
JP2010098303A (ja) * 2008-09-20 2010-04-30 Konica Minolta Holdings Inc 金属酸化物前駆体層の作製方法、金属酸化物層の作製方法及び電子デバイス
KR20110108064A (ko) * 2010-03-26 2011-10-05 삼성전자주식회사 산화물 박막, 산화물 박막의 형성 방법 및 산화물 박막을 포함하는 전자 소자
KR20110134701A (ko) * 2010-06-09 2011-12-15 이화여자대학교 산학협력단 3차원 다층막 구조체 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129943A1 (ko) * 2015-02-12 2016-08-18 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법
KR101878161B1 (ko) * 2015-02-12 2018-07-13 주성엔지니어링(주) 박막 트랜지스터 및 그 제조방법
US10283593B2 (en) 2015-02-12 2019-05-07 Jusung Engineering Co., Ltd. Thin film transistor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP5403464B2 (ja) 薄膜デバイス及びその製造方法
CN1051878C (zh) 半导体器件及其制造方法和透明导电薄膜的制造方法
JP5331382B2 (ja) 半導体素子の製造方法
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
Bukke et al. High performance of a‐IZTO TFT by purification of the semiconductor oxide precursor
KR101460489B1 (ko) 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
JP2013030681A (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
JP2015520716A (ja) 低温工程を利用した酸化物薄膜の製造方法、酸化物薄膜及びその電子素子
EP2722874A1 (en) Method for producing amorphous oxide thin film and thin film transistor
JP2009224737A (ja) 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
US8859331B2 (en) Compositions used in formation of oxide material layers, methods of forming an oxide material layer using the same, and methods of fabricating a thin film transistor using same
JP2011003775A (ja) 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
KR101561924B1 (ko) 산화물 박막 후처리 방법, 및 그를 이용한 반도체 소자 제조 방법
KR101891828B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
WO2014125820A1 (ja) 薄膜トランジスタ
KR101451926B1 (ko) 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
KR101764214B1 (ko) 발열 구조체 및 이의 제조 방법
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
KR102042656B1 (ko) 균일한 조성의 광흡수층을 포함하는 czts 박막 태양전지 및 그의 제조방법
KR101451928B1 (ko) 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법
KR101761995B1 (ko) 아연이 도핑된 주석 산화물 박막의 제조 방법
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
KR20190027424A (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee