KR101450498B1 - 멀티-대역 트랜시버에서 ｌｏ 생성 및 분배 - Google Patents
멀티-대역 트랜시버에서 ｌｏ 생성 및 분배 Download PDFInfo
- Publication number
- KR101450498B1 KR101450498B1 KR1020137015673A KR20137015673A KR101450498B1 KR 101450498 B1 KR101450498 B1 KR 101450498B1 KR 1020137015673 A KR1020137015673 A KR 1020137015673A KR 20137015673 A KR20137015673 A KR 20137015673A KR 101450498 B1 KR101450498 B1 KR 101450498B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- signal
- circuit
- fvco
- mixer
- Prior art date
Links
- 238000012937 correction Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 34
- 239000004020 conductor Substances 0.000 description 13
- 239000000872 buffer Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
- H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
- H04B1/0082—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands with a common local oscillator for more than one band
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Pulse Circuits (AREA)
Abstract
PLL 의 VCO 는 주파수 (FVCO) 인 제 1 차동 신호를 출력한다. VCO 에 로컬인 제 1 의 2-분주 회로는 제 1 차동 신호를 분주하여 주파수 (FVCO/2) 인 제 1 직교 신호를 출력한다. 제 1 직교 신호의 컴포넌트 신호들 중 2 개의 신호들은 제 1 디바이스의 제 1 믹서에 로컬인 제 2 의 2-분주 회로로 라우팅된다. 제 2 의 2-분주 회로는 주파수 (FVCO/4) 인 제 2 직교 신호를 제 1 믹서로 출력한다. 주파수 (FVCO/2) 인 제 1 직교 신호의 모두 4 개 신호들은 위상 미스매치 정정 회로를 통해 제 2 디바이스의 제 2 믹서로 라우팅된다. 일 실시예에서, FVCO 는 약 10 GHz 의 튜닝가능한 주파수이고, 제 1 디바이스는 제 1 대역에서 송신하거나 수신하는 IEEE802.11b/g 송신기 또는 수신기이고, 제 2 디바이스는 제 2 대역에서 송신하거나 수신하는 IEEE802.11a 송신기 또는 수신기이다.
Description
본 개시물은 멀티-대역 트랜시버 내의 국부 발진기 신호들의 생성 및 분배에 관한 것이다.
셀룰러 전화 핸드셋들은 때때로 멀티-대역 WiFi 통신 능력을 가지도록 형성되며, 여기서 WiFi 통신 능력은 IEEE802.11a, IEEE802.11b, 및 IEEE802.11g 를 포함하는 복수의 IEEE (Institute of Electrical and Electronic Engineers) 표준들에 순응한다. 셀룰러 전화 핸드셋에의 적용 때문에, 멀티-대역 트랜시버에 의해 소비되는 집적 회로 영역을 감소시키는 것은 비용을 줄이는데 있어 중요하다. 낮은 전력 소비를 유지시키는 것 또한 통화 시간을 증가시키는데 있어 중요하다. 멀티-대역 트랜시버가 IEEE802.11b 및 IEEE802.11g 표준들에 순응하여 동작하기 위한 것이라면, 소위 2.5 GHz 대역에서 신호들을 수신하고 송신할 수 있어야 한다. 이러한 대역은 실제로 대략 2.412 GHz 의 하한으로부터 대략 2.484 GHz 의 상한으로 연장한다. 멀티-대역 트랜시버가 IEEE802.11a 표준에 순응하여 동작하기 위한 것이라면, 소위 5.0 GHz 대역에서 신호들을 수신하고 송신할 수 있어야 한다. 이러한 대역은 실제로 대략 4.915 GHz 의 하한으로부터 대략 5.825 GHz 의 상한으로 연장한다.
멀티-대역 WiFi 트랜시버 에서 발생하는 상향 변환 및 하향 변환 프로세스들은 일반적으로 관심있는 대역의 주파수에서 I 및 Q 양자의 국부 발진기 신호들을 필요로 하며, 여기서 I 국부 발진기 신호는 차동이고 Q 국부발진기 신호는 차동이다. 따라서, 2.5 GHz 주위의 제 1 튜닝가능 직교 국부 발진기 신호의 4 개의 위상들 (0°, 90°, 180°, 270°) 은 통상적으로 IEEE802.11b/g 대역 동작을 위해 요구되고, 5.0 GHz 주위의 제 2 튜닝가능 직교 국부 발진기 신호의 4 개의 위상들 (0°, 90°, 180°, 270°) 은 통상적으로 IEEE802.11a 대역 동작을 위해 요구된다. 이러한 튜닝가능 국부 발진기 신호들은 통상적으로 전압 제어 발진기 (VCO) 를 포함하는 위상 고정 루프 (PLL) 를 이용하여 생성된다. 비용을 이유로, PLL 및 VCO 는 고전력 신호들을 송신 안테나로 출력하는 전력 증폭기 (PA) 들과 동일한 집적 회로에서 실현된다. 불행히도, PA 로부터 강한 송신기 출력 신호가 다시 주입될 수 있기 때문에, VCO 가 PA 출력 신호 주파수와 동일한 대략적인 주파수로 동작하고 있다면, VCO 를 방해할 수 있다. VCO 의 이러한 방해는 전력 공급 도전체들을 통한, 접지 도전체들을 통한, 집적 회로 기판을 통한 VCO 내로의 역 주입으로 인한 것이거나, PA 코일과 VCO 의 코일 간에 유도성 커플링으로 인한 것일 수 있다. PA 출력 신호와 VCO 간의 원하지 않는 상호작용을 방지하기 위해, VCO 가 PA 출력 신호의 주파수와 동일한 주파수에서 동작하지 않는 구조가 통상적으로 채용된다. 이를 수행하기 위한 몇가지 구조들이 존재한다.
제 1 구조는 10 GHz 범위에서 VCO 를 구동시키고, VCO 출력 신호를 송신기들과 수신기들로 라우팅하는 것을 수반한다. 5.0 GHz 의 직교 국부 발진기 신호들을 요구하는 5.0 GHz 대역 송신기들 및 수신기들의 경우에, 송신기 또는 수신기와 인접한 회로는 10 GHz 신호를 수신하여 요구되는 5.0 GHz 직교 국부 발진기 신호를 생성한다. 2.5 GHz 의 직교 국부 발진기 신호들을 요구하는 송신기들 및 수신기들의 경우에, 송신기 또는 수신기와 인접한 회로는 10 GHz 신호를 4 개로 분주하여 2.5 GHz 직교 신호를 생성한다. 이러한 간단한 구조는 일반적으로 이용되지 않는데, 이는 라우팅시 기생물 (parasitic) 들로 인한 초고전력 소비를 갖기 때문이고, LO 분배 네트워크에서 고주파수 동작으로 인한 신뢰도 및 수율 문제들로 고생하기 때문이다.
도 1 (종래 기술) 은 단일 국부 발진기를 이용하여 그 발진기가 전력 증폭기 출력 신호에 의해 과도하게 악영향을 받지 않고 요구되는 국부 발진기 신호들을 생성하기 위한 제 2 구조의 다이어그램이다. 이러한 구조는 때때로 "오프셋 LO" 구조라 지칭된다. VCO (1) 는 원하는 PA 출력 신호의 주파수의 2/3 인 주파수의 차동 신호를 출력한다. IEEE802.11a 송신기의 PA 는 도면 부호 2 로 식별된다. 그 후에, VCO 출력 신호는 분주기 (3) 에 의해 2 분주되어 원하는 PA 출력 주파수의 1/3 에서 직교 신호들을 생성한다. 다상 필터 (4) 는 원하는 PA 출력 주파수의 2/3 에서 직교 신호들을 생성하는데 이용된다. 믹서 (5) 는 원하는 PA 출력 주파수의 2/3 의 직교 신호들을 원하는 PA 출력 주파수의 1/3 의 직교 신호들과 믹싱하여 원하는 PA 출력 주파수의 차동 신호 (6) 를 생성한다. 제 1 다상 필터 (7) 는 회로의 IEEE802.11a 송신기 (9) 부분의 믹서 (8) 에 공급되는 직교 신호들을 생성하는데 이용된다. 제 2 다상 필터 (10) 는 회로의 IEEE802.11a 의 수신기 (12) 부분의 믹서 (11) 에 공급되는 직교 신호들을 생성하는데 이용된다. 대략 3.27 GHz 내지 3.88 GHz 범위에서 VCO 출력 신호 주파수를 튜닝함으로써, IEEE802.11a 송신기 및 IEEE802.11a 수신기의 믹서들 (8 및 11) 에 공급된 국부 발진기 신호들은 IEEE802.11a 대역 동작을 위해 요구되는 것과 같이 약 4.915 GHz 내지 약 5.825 GHz 의 튜닝 범위에서 원하는 주파수를 가지도록 설정될 수 있다.
IEEE802.11b/g 대역 동작을 위한 직교 국부 발진기 신호들을 생성하기 위해, 추가의 2-분주 회로 (13) 가 제공된다. 2-분주 회로 (13) 는 믹서 (5) 에 의해 출력된 신호의 주파수의 1/2 에서 직교 신호들을 생성한다. 이러한 직교 신호들은 IEEE802.11b/g 대역 송신기 (비도시) 의 믹서에 제공되고, 또한 IEEE802.11b/g 대역 수신기 (비도시) 의 믹서에 제공된다. IEEE802.11b/g 대역 송신기는 송신기 (9) 와 동일한 토폴로지를 갖는 것으로 고려될 수 있다. IEEE802.11b/g 대역 수신기는 수신기 (12) 와 동일한 토폴로지를 갖는 것으로 고려될 수 있다. 3.618 GHz 내지 3.726 GHz 의 튜닝 범위에서 VCO 주파수를 튜닝함으로써, IEEE802.11b/g 대역 송신기와 IEEE802.11b/g 대역 수신기의 믹서들에 공급된 국부 발진기 신호들의 주파수는 IEEE802.11b/g 대역 동작을 위해 요구되는 것과 같이 약 2.412 GHz 내지 약 2.484 GHz 의 튜닝 범위에서 원하는 주파수를 가지도록 세팅될 수 있다. 도 1 의 "오프셋 LO" 구조는 VCO 가 송신기 출력 신호의 주파수와 상이한 주파수에서 동작할 경우 바람직하고, 여기서 이러한 상이한 주파수는 전력 증폭기 출력 신호의 배수가 아니다. 그러나, 이러한 오프셋 LO 구조는 구현하기에 값이 비싸다는 단점들을 갖는다. 이는 또한 상당히 높은 전류 소비를 보인다. 이러한 2 가지 단점들은 셀룰러 핸드셋 적용시 이용을 바람직하지 않게 한다.
도 2 (종래 기술) 은 단일 국부 발진기를 이용하는 멀티-대역 WiFi 동작을 위해 요구되는 국부 발진기 신호들을 생성하기 위한 제 3 구조이다. 이러한 구조는 때때로 "헤테로다인 LO" 구조로 지칭된다. VCO (14) 는 오프셋 LO 구조의 경우에서와 같이 원하는 PA 출력 신호의 주파수의 2/3 에서 신호들을 출력하지만, 헤테로다인 LO 구조의 경우 IEEE802.11a 송신기 (17) 의 송신 신호 경로에서 2 개의 캐스케이드 믹서들 (15 및 16) 이 존재하고, IEEE802.11a 수신기 (20) 의 수신 신호 경로에서 2 개의 캐스케이드 믹서들 (18 및 19) 이 존재한다. 송신기의 경우, 제 1 믹서 (15) 는 요구되는 PA 출력 신호 주파수의 1/3 의 직교 신호 (21) 로 송신될 기저대역 신호를 믹싱함으로써 상향변환한다. 그 후에, 제 2 믹서 (16) 는 VCO 에 의한 출력으로서 요구되는 PA 출력 신호 주파수의 2/3 의 차동 신호 (22) 로 제 1 믹서의 출력을 믹싱함으로써 추가로 상향변환한다. 캐스케이드 믹싱의 결과는 단일 상향변환 믹서가 요구되는 PA 출력 신호 주파수의 직교 신호로 기저대역 송신 신호를 믹싱하는데 이용된 경우와 동일하다. IEEE802.11a 수신기 (20) 에서 역 프로세스가 발생한다. 도면 부호 23 은 IEEE802.11a 송신기 (17) 의 전력 증폭기를 식별한다.
IEEE802.11b/g 대역 동작을 위한 직교 국부 발진기 신호들을 생성하기 위해, 추가 믹서 (24) 및 2-분주 회로 (25) 가 도시된 것과 같이 제공된다. 2-분주 회로 (25) 로부터의 직교 신호들은 호모다인 직접 변환 송신기 (비도시) 의 믹서에 공급된다. 이러한 송신기는 IEEE802.11b/g 대역 송신을 위해 이용된다. 유사하게, 2-분주 회로 (25) 로부터의 직교 신호들은 호모다인 직접 변환 수신기 (비도시) 의 믹서에 공급된다. 이러한 수신기는 IEEE802.11b/g 대역 수신을 위해 이용된다. 3.618 GHz 내지 2.726 GHz 의 튜닝 범위에서 VCO 주파수를 튜닝함으로써, IEEE802.11b/g 송신기 및 수신기의 믹서들에 공급된 국부 발진기 신호들의 주파수는 IEEE802.11b/g 대역 동작을 위해 적절히 세팅될 수 있다. 도 2 의 헤테로다인 LO 구조에서, 활성 PA 는 VCO 동작 주파수와 상이한 주파수에서 강력한 출력 신호를 출력한다. VCO 는 PA 출력 신호 주파수의 짝수 배수가 아닌 주파수에서 동작하며, 이는 VCO 에서 PA 출력 신호의 원하지 않는 영향을 감소시킨다. 불행히도, 도 2 의 헤테로다인 LO 구조는 또한 구현하기에 값 비싸고 상대적으로 큰 전류 소비를 갖는다. 추가의 단점은 신호 품질이 수반되는 추가의 믹싱 회로에 의해 생성된 추가의 원하지 않는 톤들로 인해 위태로울수 있다는 것이다.
멀티-대역 무선 트랜시버의 국부 발진기 내에서, 위상 고정 루프 (PLL) 의 전압 제어 발진기 (VCO) 는 튜닝가능한 주파수 (FVCO) 인 제 1 차동 신호를 출력한다. 일 실시예에서, 이러한 튜닝가능한 주파수 (FCVO) 는 VCO 가 이용하도록 형성될 수 있는 주파수 상한에 인접하고, 반도체 기술이 트랜시버를 구현하는데 이용될 경우 허용가능한 전력 소비 및 신뢰도를 갖는다.
VCO 에 로컬인 제 1 의 2-분주 회로는 주파수 (FVCO) 인 이러한 제 1 차동 신호를 2 분주하여 주파수 (FVCO/2) 인 제 1 직교 신호를 출력한다. 제 1 직교신호는 4 개의 컴포넌트 신호들을 수반한다. 이러한 4 개의 컴포넌트 신호들 중 2 개의 신호들은 제 1 디바이스의 제 1 믹서에 로컬인 제 2 의 2-분주 회로로 라우팅된다. 제 2 의 2-분주 회로는 주파수 (FVCO/4) 인 제 2 직교 신호를 제 1 믹서로 출력한다. 주파수 (FVCO/2) 인 제 1 직교 신호의 모두 4 개 컴포넌트 신호들은 제 1 의 2-분주 회로로부터 제 1 위상 미스매치 정정 회로를 통해 제 2 디바이스의 제 2 믹서로 라우팅된다. 일 실시예에서, FVCO 는 약 10 GHz 의 튜닝가능한 주파수이고, 제 1 디바이스는 제 1 주파수 대역 (2.412 GHz 내지 2.484 GHz) 에서 송신하거나 수신하는 IEEE802.11b/g 송신기 또는 수신기이고, 제 2 디바이스는 제 2 주파수 대역 (4.915 GHz 내지 5.825 GHz) 에서 송신하거나 수신하는 IEEE802.11a 송신기 또는 수신기이다.
온-칩 내부 테스트 루프백 접속이 또한 제공된다. 이러한 테스트 루프백 접속은 제 2 주파수 대역에 대한 칩 상의 수신기가 제 2 주파수 대역에 대한 칩 상의 송신기에 의한 신호 출력을 수신하고 검출하게 한다. 루프백 신호가 이러한 방식으로 수신되고 복조된 후에, 송신기 및/또는 수신기의 직교 LO 신호들의 컴포넌트들에서 위상 미스매치의 증거가 검출된다. 그 후에, 송신기 및/또는 수신기로의 직교 LO 신호 경로들에서 제 1 위상 미스매치 정정 회로들이 제어되며, 따라서 컴포넌트 신호들의 상대적인 위상들은 검출된 위상 미스매치가 감소되거나 제어되도록 조정된다.
2 개의 디바이스들을 수반하는 전술된 회로에 부가하여, 제 1 직교 신호의 4 개의 컴포넌트 신호들 중 2 개 신호들이 또한 제 3 디바이스의 제 3 믹서에 로컬인 제 3 의 2-분주 회로로 라우팅된다. 제 3 의 2-분주 회로는 주파수 (FVCO/4) 인 제 3 직교 신호를 제 3 믹서로 출력한다. 주파수 (FVCO/2) 인 제 1 직교 신호의 모두 4 개 컴포넌트 신호들은 또한 제 1 의 2-분주 회로로부터 제 2 위상 미스매치 정정 회로를 통해 제 4 디바이스의 제 4 믹서로 라우팅된다. 일 실시예에서, 제 3 디바이스는 제 1 주파수 대역에서 수신하는 IEEE802.11b/g 수신기이고, 제 4 디바이스는 제 2 주파수 대역에서 수신하는 IEEE802.11a 수신기이다. VCO, 제 1 의 2-분주 회로, 제 2 의 2-분주 회로, 제 3 의 2-분주 회로, 제 1 위상 미스매치 정정 회로, 제 2 위상 미스매치 정정 회로, 제 1 디바이스, 제 2 디바이스, 제 3 디바이스 및 제 4 디바이스는 모두 동일한 집적 회로 다이 상에 배치된다.
제 1 주파수 대역의 2.412 GHz 하한은 제 2 주파수 대역의 4.915 GHz 하한의 주파수의 대략 1/2 임에 유의하고, 제 1 주파수 대역의 2.484 GHz 상한은 제 2 주파수 대역의 5.825 GHz 상한의 주파수의 대략 1/2 임에 유의한다. 여기서 설명된 신규한 LO 생성 및 분배 구조는 더 고 주파수 대역의 상한의 주파수의 2 배가 약 10 GHz 이라는 사실과 함께 취득된 이러한 사실의 특별한 장점을 취하며, 이러한 고 주파수는 적합한 VCO 가 셀룰러 전화 핸드셋 애플리케이션에 대하여 적정한 전력 소비 및 신뢰도로 동작하도록 형성될 수 있는 최고 주파수이다. VCO 는 대략 10 GHz 의 튜닝가능한 주파수로 동작하지만, 고 주파수 10 GHz 신호들은 VCO 로부터 제 1, 제 2, 제 3 또는 제 4 디바이스들로의 다이를 통해 상당한 거리에 걸쳐 라우팅되지 않는다. 2.5 GHz 직교 신호들이 요구될 경우, 5.0 GHz 직교 신호의 2 개의 컴포넌트 신호들은 상당한 거리에 걸쳐 차동 신호로서 라우팅되며, 요구되는 2.5 GHz 직교 신호들은 직교 신호들이 2-분주 회로를 이용하여 요구될 경우에 인접하여 발생된다. 5.0 GHz 직교 신호들이 요구될 경우, 5 GHz 직교 신호의 4 개의 컴포넌트 신호들은 5.0 GHz 직교 신호를 요구하는 회로로 상당한 거리에 걸쳐 라우팅되지만, 위상 미스매치 정정 회로는 그 거리에서 5.0 GHz 직교 신호를 통신하는 것으로 인해 발생할 수도 있는 위상 미스매치 문제들을 정정하는데 이용된다.
신호들의 VCO 의 탱크로의 커플링 이득은 10 GHz 이상의 신호들에 대하여 신속히 감소하도록 형성되며, 따라서, 10 GHz 이상의 전력 증폭기 (PA) 출력 신호들의 임의의 고조파가 VCO 동작을 지나치게 교란시키지 않을 것이다. 5.0 GHz 및 2.5 GHz 출력 신호들의 짝수 차수 고주파들은 VCO 의 10 GHz 동작 주파수 상에 도달할 수도 있지만, 이들은 (홀수 차수의 고조파들의 신호 강도와 비교하여) 상대적으로 낮은 강도로 인해 및 라우팅 회로의 상이한 속성으로 인해 VCO 동작에 적은 영향을 미친다. 종래 기술의 오프셋 LO 구조와 비교하고, 종래 기술의 헤테로다인 LO 구조와 비교할 때, 전술된 신규한 LO 생성 및 분배 회로는 비교적 작은 양의 집적 회로 면적에서 구현되며, 비교적 작은 전류 소비를 가지도록 형성될 수 있다.
상기 설명은 요약이고, 따라서 필요에 의해 세부사항들의 간략화, 일반화 및 생략들을 포함하며; 따라서, 당업자는 요약이 오직 예시적인 것이며 임의의 방법으로 제한하는 것이라고 주장하지는 않는다. 첨구범위에 의해서만 정의되는 것과 같이, 본 명세서에 설명된 디바이스들 및/또는 프로세스들의 다른 양태들, 발명적 특징들 및 장점들은 여기서 설명된 비-제한적인 실시예에서 명백할 것이다.
도 1 (종래 기술) 은 멀티-대역 트랜시버에 대한 국부 발진기 신호들을 생성하기 위한 오프셋 LO 구조의 다이어그램이다.
도 2 (종래 기술) 은 멀티-대역 트랜시버에 대한 국부 발진기 신호들을 생성하기 위한 헤테로다인 LO 구조의 다이어그램이다.
도 3 은 신규한 양태에 따라, 2-분주 LO 생성 및 분배 구조를 채용하는 멀티-대역 IEEE802.11 트랜시버의 상위-레벨 다이어그램이다.
도 4 는 도 3 의 RF 트랜시버 집적 회로의 다이어그램이다.
도 5 는 도 4 의 RF 트랜시버 집적 회로 내의 국부 발진기의 다이어그램이다.
도 6 은 도 4 의 RF 트랜시버 집적 회로 내의 LO 생성 및 분배 회로의 더 상세한 다이어그램이다.
도 7 은 도 4 의 RF 트랜시버 집적 회로 내의 LO 생성 및 분배 회로의 간략화된 다이어그램이다.
도 8 은 도 6 의 LO 생성 및 분배 회로에서 프로그래머블 지연 라인들 중 하나의 다이어그램이다.
도 9 는 도 6 의 LO 생성 및 분배 회로에서 2-분주 회로들 중 하나의 상위 레벨 다이어그램이다.
도 10 은 도 9 의 2-분주 회로의 더 상세한 다이어그램이다.
도 11 은 도 9 의 2-분주 회로의 래치들 중 하나의 회로도이다.
도 12 는 트래킹 모드에서 도 11 의 래치의 동작을 도시하는 다이어그램이다.
도 13 은 록킹 모드에서 도 11 의 래치의 동작을 도시하는 다이어그램이다.
도 14 는 도 6 의 LO 생성 및 분배 회로에서 프로그래머블 지연 라인들의 프로그래머블 드라이버들 중 하나의 상위 레벨 다이어그램이다.
도 15 는 도 14 의 프로그래머블 드라이버 내의 드라이버들 중 하나의 다이어그램이다.
도 16 은 도 15 의 드라이버의 회로도이다.
도 17 은 도 1 의 오프셋 LO 구조, 도 2 의 헤테로다인 LO 구조, 및 도 6 의 실시형태를 구현하는데 필요한 집적 회로 면적의 양을 비교하는 표이다.
도 18 은 도 1 의 오프셋 LO 구조, 도 2 의 헤테로다인 LO 구조, 및 도 6 의 실시형태의 전류 소비를 비교하는 표이다.
도 19 는 하나의 신규한 양태에 따른 방법 (500) 의 흐름도이다.
도 2 (종래 기술) 은 멀티-대역 트랜시버에 대한 국부 발진기 신호들을 생성하기 위한 헤테로다인 LO 구조의 다이어그램이다.
도 3 은 신규한 양태에 따라, 2-분주 LO 생성 및 분배 구조를 채용하는 멀티-대역 IEEE802.11 트랜시버의 상위-레벨 다이어그램이다.
도 4 는 도 3 의 RF 트랜시버 집적 회로의 다이어그램이다.
도 5 는 도 4 의 RF 트랜시버 집적 회로 내의 국부 발진기의 다이어그램이다.
도 6 은 도 4 의 RF 트랜시버 집적 회로 내의 LO 생성 및 분배 회로의 더 상세한 다이어그램이다.
도 7 은 도 4 의 RF 트랜시버 집적 회로 내의 LO 생성 및 분배 회로의 간략화된 다이어그램이다.
도 8 은 도 6 의 LO 생성 및 분배 회로에서 프로그래머블 지연 라인들 중 하나의 다이어그램이다.
도 9 는 도 6 의 LO 생성 및 분배 회로에서 2-분주 회로들 중 하나의 상위 레벨 다이어그램이다.
도 10 은 도 9 의 2-분주 회로의 더 상세한 다이어그램이다.
도 11 은 도 9 의 2-분주 회로의 래치들 중 하나의 회로도이다.
도 12 는 트래킹 모드에서 도 11 의 래치의 동작을 도시하는 다이어그램이다.
도 13 은 록킹 모드에서 도 11 의 래치의 동작을 도시하는 다이어그램이다.
도 14 는 도 6 의 LO 생성 및 분배 회로에서 프로그래머블 지연 라인들의 프로그래머블 드라이버들 중 하나의 상위 레벨 다이어그램이다.
도 15 는 도 14 의 프로그래머블 드라이버 내의 드라이버들 중 하나의 다이어그램이다.
도 16 은 도 15 의 드라이버의 회로도이다.
도 17 은 도 1 의 오프셋 LO 구조, 도 2 의 헤테로다인 LO 구조, 및 도 6 의 실시형태를 구현하는데 필요한 집적 회로 면적의 양을 비교하는 표이다.
도 18 은 도 1 의 오프셋 LO 구조, 도 2 의 헤테로다인 LO 구조, 및 도 6 의 실시형태의 전류 소비를 비교하는 표이다.
도 19 는 하나의 신규한 양태에 따른 방법 (500) 의 흐름도이다.
도 3 은 셀룰러 전화 핸드셋에서 구현된 멀티-대역 IEEE802.11 이동국 디바이스 (STA) (100) 트랜시버의 다이어그램이다. IEEE802.11 트랜시버는 4.915 GHz 내지 5.825 GHz 의 주파수 대역을 이용하는 IEEE802.11a 표준에 따라 동작할 수 있거나, 2.412 GHz 내지 2.484 GHz 의 주파수 대역을 이용하는 IEEE802.11b/g 표준에 따라 동작할 수 있는, 소위 "멀티-대역" 이다. 간략화를 목적으로, 2.412 GHz 내지 2.484 GHz 대역의 하위 대역은 하기에서 "제 1 주파수 대역" 으로 지칭되고, 4.915 GHz 내지 5.825 GHz 의 상위 대역은 하기에서 "제 2 주파수 대역" 으로 지칭된다. IEEE802.11b/g 는 "제 1 표준" 으로 지칭된다. IEEE802.11a 는 "제 2 표준" 으로 지칭된다. 트랜시버 (100) 는 (도시되지 않은 다른 부분들 중에서) 안테나 (101), RF 트랜시버 집적 회로 (102), 및 디지털 기저대역 집적 회로 (103) 를 포함한다. RF 트랜시버 집적 회로 (102) 는 송신 회로와 수신 회로 양자를 포함하기 때문에 "트랜시버" 라 불린다.
도 4 는 도 3 의 RF 트랜시버 집적 회로 (102) 의 더 상세한 블록 다이어그램이다. 트랜시버는 제 1 표준에 순응하는 신호들을 송신하기 위한 제 1 송신기 (104), 제 2 표준에 순응하는 신호들을 송신하기 위한 제 2 송신기 (105), 제 1 표준에 순응하는 신호들을 수신하기 위한 제 1 수신기 (106) 및 제 2 표준에 순응하는 신호들을 수신하기 위한 제 2 수신기 (107) 를 포함한다. 송신기 (104) 및 수신기 (106) 는 이동국 (100) 이 제 1 표준을 이용하여 통신할 경우에 이용되는 반면, 송신기 (105) 와 수신기 (107) 는 이동국이 제 2 표준을 이용하여 통신할 경우에 이용된다. 송신기들과 수신기들에 부가하여, RF 트랜시버 집적 회로 (102) 는 직렬 버스 인터페이스 회로 (108), 국부 발진기 회로 (109), 2 개의 전력 증폭기들 (117 및 127), 및 2 개의 송신/수신 스위치들 (128 및 118) 을 포함한다. 국부 발진기 회로 (109) 는 위상-고정 루프 (PLL; 110) 를 포함하고, 차례로 전압 제어 발진기 (VCO; 111) 를 포함한다.
이동국 (100) 이 제 1 표준에 따라 신호를 송신하고 있다면, 송신될 정보는 디지털 기저대역 집적 회로 (103) 에서 디지털-아날로그 컨버터 (DAC; 112) (도 3 에 도시) 에 의해 아날로그 형태로 변환되고, 도전체들 (113) 을 통해 송신기 (104) 로 공급된다. 기저대역 필터 (114) 는 디지털-아날로그 변환 프로세스로 인한 잡음을 필터링한다. 믹서 (115) 는 국부 발진기 (109) 의 제어 하에, 신호를 고주파수 신호로 상향변환 한다. 드라이버 증폭기 (116) 및 전력 증폭기 (117) 는 고주파수 신호를 증폭한다. 결과적인 신호는 T/R 스위치 (118) 및 다이플렉서 (119) 를 통해 안테나 (101) 로 통과하여 고주파수 RF 신호 (120) 가 안테나 (101) 로부터 송신될 수 있게 한다. T/R 스위치들 (118 및 128) 을 제어하는 제어 신호들은 다이어그램에서 생략된다. 이 경우, 드라이버 증폭기 (116) 는 출력 신호가 중요한 LO 에서의 VCO 동작을 교란시키는 것을 방지하는 전력의 신호를 출력한다는 관점에서 전력 증폭기이다. 디지털 기저대역 집적 회로 (103) 는 믹서 (115) 에 공급된 국부 발진기 직교 신호 LO1 (121) 의 주파수를 제어함으로써 송신기 (104) 를 제어한다. 이 경우, LO1 은 신호들 (IP 및 IN) 을 수반하는 차동 I 신호 및 신호들 (QP 및 QN) 을 수반하는 차동 Q 신호를 포함한다.
이동국 (100) 이 제 2 표준에 따라 신호를 송신하고 있다면, 송신될 정보는 디지털 기저대역 집적 신호 (103) 에서 DAC (122) 에 의해 아날로그 형태로 변환되어 도전체들 (123) 을 통해 송신기 (105) 로 공급된다. 기저대역 필터 (124) 는 디지털-아날로그 변환 프로세스로 인한 잡음을 필터링한다. 믹서 (125) 는 국부 발진기 (109) 의 제어 하에, 신호를 고주파수 신호로 상향변환 한다. 드라이버 증폭기 (126) 및 전력 증폭기 (127) 는 고주파수 신호를 증폭한다. 고주파수 신호는 T/R 스위치 (128) 및 다이플렉서 (119) 를 통해 안테나 (101) 로 통과하여 고주파수 RF 신호 (129) 가 안테나 (101) 로부터 송신될 수 있게 한다. 드라이버 증폭기 (126) 는 전력 증폭기이다. 디지털 기저대역 집적 회로 (103) 는 믹서 (125) 에 공급된 국부 발진기 신호 (LO2) (130) 의 주파수를 제어함으로써 송신기 (105) 를 제어한다.
이동국 (100) 이 제 1 표준에 따라 신호를 수신하고 있다면, 고주파수 RF 신호 (131) 가 안테나 (101) 를 통해 수신된다. 신호 (131) 로부터의 정보는 다이플렉서 (119), T/R 스위치 (118), 매칭 네트워크 (132), 및 수신기 (106) 를 통과한다. 신호는 저잡음 증폭기 (LNA; 133) 에 의해 증폭되고, 믹서 (134) 에 의해 주파수가 하향 변환된다. 결과적인 하향 변환 신호는 기저대역 필터 (135) 에 의해 필터링되고, 도전체들 (136) 을 통해 디지털 기저대역 집적 회로 (103) 로 통과된다. 디지털 기저대역 집적 회로 (103) 에서 아날로그-디지털 컨버터 (ADC; 137) 는 신호를 디지털 형태로 변환하고, 결과적인 디지털 정보는 디지털 기저대역 집적 회로 (103) 에서 디지털 회로에 의해 처리된다. 디지털 기저대역 집적 회로 (103) 는 믹서 (134) 에 공급되는 국부 발진기 신호 (LO3; 138) 의 주파수를 제어함으로써 수신기 (106) 를 튜닝시킨다.
이동국이 제 2 표준에 따라 신호를 수신하고 있다면, 고주파수 RF 신호 (139) 가 안테나 (101) 를 통해 수신된다. 신호 (139) 로부터의 정보는 다이플렉서 (119), T/R 스위치 (128), 매칭 네트워크 (140), 및 수신기 (107) 를 통과한다. 신호는 LNA (141) 에 의해 증폭되고, 믹서 (142) 에 의해 주파수가 하향 변환된다. 결과적인 하향 변환 신호는 기저대역 필터 (143) 에 의해 필터링되고, 도전체들 (144) 을 통해 디지털 기저대역 집적 회로 (103) 로 통과된다. 디지털 기저대역 집적 회로 (103) 에서 ADC (145) 는 신호를 디지털 형태로 변환하고, 결과적인 디지털 정보는 디지털 기저대역 집적 회로 (103) 에서 디지털 회로에 의해 처리된다. 디지털 기저대역 집적 회로 (103) 는 믹서 (142) 에 공급되는 국부 발진기 신호 (LO4; 146) 의 주파수를 제어함으로써 수신기 (107) 를 튜닝시킨다.
디지털 기저대역 집적 회로 (103) 에서 프로세서 (151) 는 적절한 제어 신호를 버스 메커니즘 (152) 을 통해, 직렬 버스 인터페이스 (147) 를 통해, 직렬 버스 (148) 를 경유하여, 직렬 버스 인터페이스 (108) 및 제어 라인들 (150) 을 통해 RF 트랜시버 직접 회로 (102) 로 송신함으로써 국부 발진기 (109), 및 LO 신호들 (212, 130, 138 및 146) 의 주파수들을 제어한다. 프로세서 (151) 는 반도체 메모리 (231) 에 저장된 프로세서-실행가능한 명령들의 프로그램 (230) 에 액세스하여 실행시킨다. 반도체 메모리 (231) 는 버스 메커니즘 (152) 을 통해 프로세서 (151) 에 의해 액세스가능한 프로세서 판독가능 매체이다.
도 5 는 국부 발진기 (109) 의 더 상세한 다이어그램이다. 위상-주파수 검출기 (PFD; 153) 는 주파수 참조 클록 신호 (FREF) (154) 의 위상을 피드백 클록 신호 FFB (155) 의 위상과 비교하여 상향 및 하향 위상 에러 펄스 신호들 (UP 및 DN) 을 출력한다. 변화 펌프 (156) 및 저역 통과 루프 필터 (LPF; 157) 는 에러 펄스들을 상대적으로 느리게 변화하는 에러 전압으로 변환한다. 이러한 에러 전압은 VCO (111) 의 파인 튜닝 입력 리드상에 공급된다. VCO (111) 는 에러 전압의 레벨에 대응하는 주파수의 차동 신호 (158) 를 출력한다. 차동 신호 (158) 는 동일한 주파수 (FVCO) 이지만 0°및 180°의 상대적인 위상들을 갖는 2 개의 신호들을 포함한다. 2-분주 회로 (159) 는 차동 신호 (158) 를 2 분주하고, 주파수 (FVCO/2) 인 직교 신호 (160) 를 출력한다. 직교 신호 (160) 는 동일한 주파수이지만 0°, 90°, 180°, 270°의 상대적인 위상들을 갖는 4 개의 신호들을 포함한다. 0°위상 신호는 프리스케일러 (161) 에 의해 분주되고, 그 후에 루프 분주기 (162) 에 의해 분주되어 피드백 클록 신호 (FFB) (155) 를 생성한다. 루프 분주기 (162) 가 분주하는 방식은 시그마 델타 변조기 (163) 에 의해 제어된다. PLL 는 도전체들 (150) 과 직렬 버스 (148) 를 통해 DTOP 블록 (243) 내로 로딩되는 멀티-비트 디지털 제어 값을 변경시킴으로써 튜닝된다. DTOP 블록 (243) 은 파인 튜닝 디지털 제어 값을 도전체들 (232) 을 통해 시그마 델타 변조기 (163) 에 공급하고, 코오스 튜닝 디지털 제어 값을 도전체들 (233) 을 통해 VCO (111) 로 공급한다. 버퍼 (165) 는 2-분주 회로 (159) 의 출력 버퍼 부분으로 고려될 수도 있다. 삼각형 버퍼 심볼들 (166 - 169) 은 상위 레벨 심볼들이다. 이러한 상위-레벨 심볼들 (165 - 169) 에 의해 표시되는 활성 회로 상에 더 상세한 부분을 위해, 도 6 및 하기의 내용을 참조한다. 블럭들 (170 및 171) 은 2-분주 회로들을 표시한다. 이러한 2-분주 회로들은 소정 주파수의 차동 신호를 수신하고, 그 주파수의 1/2 의 직교 신호들을 출력한다. 직교 신호들 (LO1, LO2, LO3, LO4) 은 송신기 (104), 송신기 (105), 수신기 (106) 및 수신기 (107) 에 각각 공급된다. (수정 발진기와 같은) 수정 클록 신호 소스 (XTAL/SRC) (234) 로부터의 수정 클록 신호 (TCXO) 는 도전체 (240) 를 통해 수신되고 주파수 2배기 (241) 에 공급된다. 2배기 (241) 가 수정 클록 신호의 주파수를 2 배가 되게 하는지 여부는 직렬 버스 (148) 및 DTOP 로직 블록 (243) 을 통해 수신된 제어 신호에 의해 결정된 것과 같이 레지스터 (242) 에 저장된 디지털 제어 정보에 의해 결정된다.
도 6 은 LO 신호 생성 및 분배 회로를 더 상세히 도시하는 다이어그램이다. VCO (111) 는 약 10 GHz 에서 차동 신호 (158) 를 생성하여 출력하도록 제어된다. 이러한 10 GHz VCO 주파수는 트랜시버가 제 1 주파수 대역 (IEEE802.11b/g) 에서 동작하고 있다면 송신기 또는 수신기에 의해 이용되는 원하는 국부 발진기 신호 주파수의 4 배이고, 트랜시버가 제 2 주파수 대역 (IEEE802.11a) 에서 동작하고 있다면 송신기 또는 수신기에 의해 이용되는 원하는 국부 발진기 신호 주파수의 2 배이다.
배경기술 부분에서 전술된 제 1 구조와 달리, 이러한 10 GHz VCO 신호는 집적 회로를 통해 큰 거리들로 라우팅되지 않는다. VCO (111) 에 매우 인접한 위치에서, 2-분주 회로 (159) 는 차동 신호 VCO (158) 를 수신하여 주파수에 있어 2 분주하고, 신호 (158) 의 주파수의 1/2 의 직교 신호 (160) 를 출력한다. 직교 신호 (160) 는 상이한 위상들 (0°, 90°, 180°, 270°) 이지만 동일한 주파수의 4 개의 컴포넌트 신호들을 포함한다. 결과적인 직교 신호 (160) 의 4 개의 컴포넌트 신호들 중 2 개의 신호들은 모두 차동 신호인 것으로 고려될 수 있다. 4 개의 컴포넌트 신호들 중 2 개의 신호들은 버퍼 (173) 및 위상 정정 회로 (174 - 177) 를 통해, 송신기 (104) 의 믹서 (115) 에 인접하게 위치된 2-분주 회로 (170) 로 차동 신호 (172) 로서 라우팅된다. 2-분주 회로 (170) 는 차동 신호의 위상 정정 버전 (179) 을 수신하여 이를 주파수에 있어 2 분주하고, 신호 (179) 의 주파수의 1/2 인 주파수의 직교 신호 (121) 를 생성한다.
유사하게, 직교 신호 (160) 의 4 개의 컴포넌트 신호들 중 2 개의 다른 신호들은 모두 차동 신호인 것으로 고려될 수 있다. 이들 2 개의 신호들은 버퍼 (182) 및 위상 정정 회로 (183 - 186) 를 통해, 송신기 (106) 의 믹서 (134) 에 인접하게 위치된 2-분주 회로 (171) 로 차동 신호 (181) 로서 라우팅된다. 2-분주 회로 (171) 는 차동 신호의 위상 정정 버전 (188) 을 수신하여 이를 주파수에 있어 2 분주하고, 신호 (188) 의 주파수의 1/2 인 주파수의 직교 신호 (138) 를 생성한다. 2.412 GHz 내지 2.484 GHz 로 연장하는 제 1 대역 (IEEE802.11b/g) 을 커버하기 위해, VCO (111) 는 9.648 GHz 내지 9.936 GHz 범위에서 VCO 출력 신호 (158) 를 출력하도록 튜닝가능하다.
제 2 대역 (IEEE802.11a) 의 송신기 및 수신기에 대하여, 5.0 GHz 의 직교 국부 발진기 신호 (160) 는 2-분주 회로 (159) 의 출력으로부터 믹서들 (125 및 142) 로 라우팅된다. 이러한 직교 신호 (160) 를 구성하는 4 개의 컴포넌트 신호들의 상대적인 위상들이 직교 신호가 긴 거리를 넘어 라우팅될 경우에 방해되거나 변경될 수 있기 때문에, 위상 미스매치 정정 회로는 컴포넌트 신호들의 서로에 대하여 상대적인 위상들을 정정하는데 채용되며, 따라서 직교 신호가 믹서들 (125 및 142) 에 공급될 경우 위상들이 정확하도록 한다. 예를 들어, 송신기 (105) 의 믹서 (125) 에 공급된 위상 미스매치 정정된 직교 신호 (130) 는 분주기 (159) 로부터 2 개의 위상 미스매치 정정 회로들을 통해 통신된다. 직교 신호 (160) 를 구성하는 컴포넌트 신호들 중 2 개의 신호들이 믹서 (125) 에 공급되기 전에 버퍼 (189) 및 위상 미스매치 정정 회로 (190 - 193) 를 통과한다. 직교 신호 (160) 를 구성하는 컴포넌트 신호들 중 다른 2 개의 신호들은 믹서 (125) 에 공급되기 전에 버퍼 (194) 및 위상 미스매치 정정 회로 (195 - 198) 를 통과한다. 수신기 (107) 의 믹서 (142) 에 공급된 위상 미스매치 정정 직교 신호 (146) 는 분주기 (159) 로부터 2 개의 다른 위상 미스매치 정정 회로들을 통해 통신된다. 버퍼 (189) 를 통과하는 직교 신호 (160) 를 구성하는 컴포넌트 신호들 중 2 개의 신호들이 믹서 (142) 에 공급되기 전에 위상 미스매치 정정 회로 (199 - 202) 를 통과하도록 형성된다. 버퍼 (194) 를 통과하는 직교 신호 (160) 를 구성하는 직교 신호 (160) 를 구성하는 컴포넌트 신호들 중 2 개의 신호들은 믹서 (142) 에 공급되기 전에 위상 미스매치 정정 회로 (203 - 206) 를 통과하도록 형성된다. 도 6 에서 짙은 점선의 수직선 (207) 은 100 미크론 초과의 상대적으로 긴 라우팅 거리를 표시한다. 대조적으로, 분주기 (159) 는 VCO (111) (로부터 50 미크론 미만으로) 상대적으로 인접하여 위치된다. 유사하게, 분주기 (170) 는 믹서 (115)(로부터 50 미크론 미만으로) 상대적으로 인접하여 위치되고, 분주기 (171) 는 믹서 (134)(로부터 50 미크론 미만으로) 상대적으로 인접하여 위치된다.
VCO (111) 는 PA 출력 신호 주파수 (대략 5.0 GHz 또는 대략 2.5 GHz) 의 정수 배수인 고주파수 (대략 10 GHz) 에서 동작하고 있지만, 정수 배수는 2 또는 4 와 같은 짝수 정수이다. PA 출력 신호의 고조파 콘텐츠가 분석될 경우, 홀수 차수 고조파 신호 콘텐츠는 일반적으로 비교적 강하지만, 짝수 차수 고조파 신호 콘텐츠는 일반적으로 비교적 약하다. 10 GHz 에서 튜닝되고 동작하는 VCO 에 영향을 미치는 10 GHz 에서 2.5 GHz PA 출력 신호의 4 차 고조파가 발생하고 10 GHz 에서 튜닝되고 동작하는 VCO 에 영향을 미치는 10 GHz 에서 5.0 GHz PA 출력 신호의 2차 고조파가 발생하지만, 이러한 고조파들이 짝수 차수 고조파들이라는 사실은 이들이 비교적 약한 신호 강도로 이루어지며, 따라서 VCO 동작에 큰 정도로 영향을 미치지 않을 것임을 의미한다. PA 출력 신호에서 강한 홀수 차수 고조파들은 더 강해지지만, 이러한 홀수 차수 고조파들은 10 GHz 에서 존재하지 않으며, 따라서 10 GHz 에서 동작하도록 튜닝된 VCO 로의 커플링은 비교적 작다. PA 출력 신호에서 짝수 고조파들의 영향은 차동 신호 라우팅이 채용되기 때문에 추가로 감소된다. VCO 는 10 GHz 이상의 신호들의 다시 VCO 의 탱크 내로의 커플링 이득이 10 GHz 이상의 주파수들에 대하여 빠르게 감소하도록 설계된다. 이는 10 GHz VCO 동작에서 (예컨대, 필수적인 2.5 GHz PA 출력 신호의 5차 고조파 또는 필수적인 5.0 GHz PA 출력 신호의 3차 고조파와 같은) 10 GHz 이상의 주파수들을 갖는 임의의 PA 출력 신호 고조파들의 영향을 추가로 감소시키는 것을 돕는다.
도 7 은 도 6 의 LO 생성 및 분배 회로의 간략화된 다이어그램이다. VCO 2-분주 회로 (159) 는 주파수 (FVCO) 인 VCO 차동 출력 신호 (158) 로부터 주파수 (FVCO/2) 인 직교 신호를 생성하도록 VCO (111) 에 인접하게 위치된다. 저주파수 대역 (제 1 대역) 의 송신기와 수신기에 대하여, 요구되는 더 고주파수 (FVCO/2) 인 차동 신호들은 VCO 의 분주기 (159) 로부터 송신기 및 수신기로 라우팅되며, 그 후에 2-분주 회로들 (170, 171) 은 차동 신호들로부터 주파수 (FVCO/4) 인 요구되는 직교 신호들을 생성하기 위해 국부적으로 이용된다. 주파수 (FVCO/2) 인 차동 신호들은 VCO 분주기 (159) 로부터 버퍼들, 라인 드라이버들, 및/또는 위상-미스매치 정정 회로를 통해 로컬 2-분주 회로들 (170) 로 라우팅될 수도 있다.
고주파수 대역 (제 2 대역) 의 송신기와 수신기에 대하여, 요구되는 고주파수 (FVCO/2) 인 직교 신호들은 로컬 2-분주 회로 없이 VCO 2-분주 회로 (159) 로부터 직교 신호들로서 송신기 및 수신기로 라우팅된다. 직교 신호들의 신호 경로에서 위상 미스매치 정정 회로 (190 - 193, 195 - 198, 199 - 202, 203 - 206) 는 긴 거리의 라우팅으로 인해 직교 신호들의 컴포넌트 신호들에 도입될 수도 있는 임의의 위상 미스매치를 정정한다. 주파수 (FVCO/2) 인 직교 신호들은 VCO 분주기 (159) 로부터 버퍼들, 라인 드라이버들, 및/또는 위상-미스매치 정정 회로를 통해 송신기 (105) 및 수신기 (107) 로 라우팅될 수도 있다.
도 8 은 위상 미스매치 정정 회로 (195 - 198) 의 일 경우의 다이어그램이다. 도 7 의 분배 회로에서 이러한 회로들의 5 가지 다른 경우들이 존재한다. 위상 미스매치 정정 회로 (195 - 198) 는 제 1 프로그래머블 드라이버 (PD; 195), 송신 라인 (TL; 196), 프로그래머블 지연 라인 (PDL; 197) 및 제 2 프로그래머블 드라이버 (PD; 198) 를 포함한다. 송신 라인 (196) 은 2 가지 길이의 금속 도전체들 (238 및 239) 을 포함한다. 이들 금속 도전체들 각각은 제어되는 실질적으로 균일한 임피던스를 가지는, 단일 연속 길이의 금속이다.
프로그래머블 지연 라인 (197) 은 인버터들의 2 개 세트들을 포함한다. 이러한 인버터들의 제 1 세트는 인버터 심볼 (208) 로 표시된다. 이러한 인버터들의 제 2 세트는 인버터 심볼 (209) 로 표시된다. 이들 인버터들의 세트들 각각은 병렬 접속된 CMOS 인버터들의 세트이며, 여기서 인버터들중 개별 인버터들은 디지털 제어 신호들 (B[0-4] 및 BB[0-4]) 에 의해 인에이블 또는 디스에이블될 수 있다. 인버터들 (210 - 229) 의 이러한 세트들 중 하나가 도 8 의 하부 부분에 도시된다. 직교 신호의 컴포넌트 신호들의 신호 전파 지연 경로들에서 프로그래머블 지연 라인들 (PDL) 의 상대적인 드라이브 강도를 조정함으로써, 컴포넌트 신호들의 상대적인 위상들이 조정되며, 따라서 그 위상들은 직교 신호가 믹서에 입력될 위치에서 정확한 0°, 90°, 180°, 270°값들에 있을 수 있다.
일 실시예에서, 내부 루프백 테스트 접속 (235) 은 수신기 (107) 가 송신기 (105) 에 의한 신호 출력을 수신하는데 이용될 수 있도록 이용된다. 신호는 RF 트랜시버 집적 회로 (102) 를 통해 수신되고, 하향 변환 및 필터링 이후에 도전체들 (144) 을 통해 디지털 기저대역 접적 회로 (103) 에서 ADC (145) 로 공급된다. ADC (145) 는 신호를 디지털화하고, 신호는 복조된다. 그 후에, 위상 미스매치 검출 및 정정 소프트웨어 (236) 및 프로세싱은 복조된 출력에 원하지 않는 콘텐츠가 존재하는지 여부를 결정한다. 원하지 않는 콘텐츠가 검출되고, 이러한 원하지 않는 콘텐츠가 I/Q 위상 미스매치로 인한 것으로 결정된다면, 위상 미스매치 검출 및 정정 소프트웨어는 I 및 Q 신호들을 송신기 (105) 로 공급하는 위상 미스매치 정정 회로 (195 - 198 및 190 - 193) 가 I 와 Q 간의 상대적인 위상들을 변경시키게 한다. 위상 미스매치 검출 및 정정 메커니즘은 다시 송신을 모니터링하기 위해 수신기 (107) 를 이용한다. I 및 Q 위상들은 복조된 신호에서 원하지 않는 콘텐츠가 더이상 존재하지 않을 때까지 조정된다. 적절한 위상 미스매치 검출 및 정정 프로세스에 대한 추가의 세부사항들을 위해, Behzad Razavi, "Design Consideration for Direct - Conversion Receivers", IEEE Transactions On Circuits and Systems - II: Analog and Digital Signal Processing, Vol. 44, No. 6, pages 428-435 (June 1997) 를 참조한다. 수신기 (107) 에 공급된 신호 LO4 와 송신기 (105) 에 공급된 신호 LO2 양자에서 I/Q 미스매치는 이러한 방식으로 정정된다. 도면 부호 (237) 는 국부 발진기 신호들 (LO3 및 LO1) 에 I/Q 미스매치 정정을 수행할 수 없는 제 2 내부 루프백 테스트 정정을 식별한다.
도 9 는 2-분주 회로들 중 하나, 분주기 (159) 의 다이어그램이다. 2-분주 회로들 (170 및 171) 은 동일한 구성으로 이루어진다. 2-분주 회로 (159) 는 입력 리드들 (301 및 302) 을 통해 차동 신호를 수신한다. 2-분주 회로 (159) 는 출력 리드들 (303 - 306) 을 통해 입력 신호의 주파수의 1/2 의 직교 신호를 출력한다.
도 10 은 2-분주 회로 (159) 의 더 상세한 다이어그램이다. 2-분주 회로 (159) 는 도시된 것과 같이 함께 커플링된 2 개 래치들 (307 및 308) 을 포함한다. 입력 클록 신호 (VOP/VON) 가 트랜지션할 때, 제 1 래치 (307) 는 트래킹 모드에서 동작하도록 형성되고, 제 2 래치 (208) 는 록킹 모드에서 동작하도록 형성되며, 입력 클록 신호 (VOP/VON) 가 다시 트랜지션할 때, 제 1 래치 (307) 는 록킹 모드에서 동작하도록 형성되고, 제 2 래치 (308) 는 트래킹 모드에서 동작하도록 형성된다. 이러한 방식으로, 래치들의 상은 토글 플립-플롭으로서 동작하고, 주파수는 2 분주된다.
도 11 은 래치들 중 하나 (307) 의 더 상세한 다이어그램이다. 래치 (307) 는 2 개의 데이터 입력 리드들 (309 및 310), 2 개의 데이터 출력 리드들 (313 및 314), 및 2 개의 클록 입력 리드들 (311 및 312) 을 갖는다. 래치는 트랜지스터들 (315 및 316) 을 포함하는 제 1 인버터, 트랜지스터들 (317 및 318) 을 포함하는 제 2 인버터, 트랜지스터들 (319 및 320) 을 포함하는 제 1 송신 게이트, 트랜지스터들 (321 및 322) 을 포함하는 제 2 송신 게이트, 트랜지스터들 (323 및 324) 을 포함하는 제 3 송신 게이트, 및 트랜지스터들 (325 및 326) 을 포함하는 제 4 송신 게이트를 포함한다. 차동 입력 신호의 상태에 의존하여, 투명한 래치 (307) 는 트래킹 모드 또는 록킹 모드 중 하나의 모드에서 동작한다.
도 12 는 트래킹 모드에서 래치 (307) 의 동작의 다이어그램이다. 화살표 (327) 는 입력 리드 (309) 로부터 인버터 (315, 316) 의 입력으로의 신호 경로를 도시한다. 화살표 (328) 는 입력 리드 (310) 로부터 인버터 (317, 318) 의 입력으로의 신호 경로를 도시한다. 차동 출력 신호는 차동 입력 신호를 트래킹한다.
도 13 은 록킹 모드에서 래치 (307) 의 동작의 다이어그램이다. 화살표들 (329 및 330) 은 제 1 인버터 (315, 316) 의 출력으로부터 제 2 인버터 (317, 318) 의 입력으로의 신호 경로 및 제 2 인버터 (317, 318) 의 출력으로부터 제 1 인버터 (315, 316) 의 입력으로의 신호 경로를 예시한다. 래치는 인버터들의 크로스-커플링으로 인해 록킹된다.
도 14 는 프로그래머블 드라이버들 중 하나, 프로그래머블 드라이버 (195) 의 상위 레벨 다이어그램이다. 프로그래머블 드라이버 (195) 는 도시된 것과 같이 접속된 2 개의 디지털-제어가능한 인버팅 회로들 (400 및 401) 을 포함한다.
도 15 는 2 개의 디지털-제어가능한 인버팅 회로들 중 하나, 회로 (400) 의 다이어그램이다.
도 16 은 도 15 의 디지털-제어가능한 인버팅 회로 (400) 의 다이어그램이다. 그 회로는 입력 리드 (405) 와 출력 리드 (406) 사이에 인버터들 (402 - 404) 의 체인을 포함한다. 추가로, 회로는 입력 리드 (405) 와 출력 리드 (406) 사이에 체인으로서 접속된 3 개의 인버터들 (407 - 409) 의 제 2 세트를 포함하지만, 이러한 인버터들의 제 2 세트는 전체 회로의 드라이브 강도를 증가시키거나 감소시키기 위해 트랜지스터들 (410 및 411) 을 통해 인에이블되거나 디스에이블될 수 있다. 이러한 제 2 세트의 3 개의 인버터들을 인에이블하기 위해, 디지털 신호 SB[0] 는 디지털 로직이 로우 (low) 가 되도록 형성되고, 디지털 신호 S[0] 는 디지털 로직이 하이 (high) 가 되도록 형성된다. 추가로, 회로는 인버터 (403) 의 입력에서의 노드 (414) 와 출력 리드 (406) 사이에 비-인버팅 체인으로서 접속되는 2 개의 인버터들 (412 및 413) 의 제 3 세트를 포함한다. 이러한 제 3 세트의 2 개의 인버터들을 인에이블하기 위해, 디지털 신호 SB[1] 는 트랜지스터 (416) 를 인에이블하기 위해 디지털 로직이 하이가 되도록 형성된다. 제 3 세트의 2 개의 인버터들을 인에이블하는 것은 전체 회로의 드라이브 강도를 증가시킨다.
도 17 은 도 1 의 오프셋 LO 구조, 도 2 의 헤테로다인 LO 구조, 및 도 6 의 실시형태를 구현하는데 필요한 집적 회로 면적의 양을 비교하는 표이다.
도 18 은 도 1 의 오프셋 LO 구조, 도 2 의 헤테로다인 LO 구조, 및 도 6 의 실시형태에 대한 전류 소비를 비교하는 표이다.
도 19 는 하나의 신규한 양태에 따라 국부 발진기 신호들을 생성하고 분배하는 방법 (500) 의 흐름도이다. 제 1 단계 (단계 501) 에서, VCO 는 주파수 VCO 의 제 1 차동 신호를 생성하는데 이용된다. 일 실시예에서, 제 1 차동 신호는 도 6 의 신호 (158) 이다.
제 2 단계 (단계 502) 에서, 제 1 차동 신호는 VCO 에 로컬인 제 1 의 2-분주 회로에 공급되어 제 1 의 2-분주 회로가 주파수 (FVCO/2) 인 제 1 직교 신호를 출력하게 한다. 제 1 실시예에서, 주파수 (FVCO/2) 인 제 1 직교 신호는 도 6 의 신호 (160) 이다.
제 3 단계 (단계 503) 에서, 제 1 직교 신호의 4 개의 컴포넌트 신호들 중 2 개의 신호들은 제 1 송신기의 제 1 믹서에 로컬인 제 2 의 2-분주 회로에 공급되어 제 2 의 2-분주 회로가 제 1 믹서에 주파수 (FVCO/4) 인 제 2 직교 신호를 출력하게 한다. 일 실시예에서, 제 2 의 2-분주 회로는 도 6 의 분주기 (170) 이고, 제 1 송신기는 도 6 의 송신기 (104) 이다.
제 4 단계 (단계 504) 에서, 제 1 직교 신호는 제 1 위상 미스매치 정정 회로에 공급되어 제 1 위상 미스매치 정정 회로가 제 1 직교 신호의 제 1 위상 정정 버전을 제 2 송신기의 제 2 믹서로 출력하게 한다. 일 실시예에서, 제 1 위상 미스매치 정정 회로는 정정 회로 (195 - 198 및 190 - 193) 이고, 제 1 직교 신호의 제 1 위상 정정 버전은 도 6 의 신호 (130) 이다. 이러한 실시예에서, 제 2 송신기는 송신기 (105) 이다.
제 5 단계 (단계 505) 에서, 제 1 직교 신호의 4 개의 컴포넌트 신호들 중 2 개의 신호들은 제 1 수신기의 제 3 믹서에 로컬인 제 3 의 2-분주 회로에 공급되어 제 3 의 2-분주 회로가 주파수 (FVCO/4) 인 제 3 직교 신호를 제 3 믹서로 출력하게 한다. 일 실시예에서, 제 3 의 2-분주 회로는 도 6 의 분주기 (117) 이다. 이러한 실시예에서, 제 1 수신기는 수신기 (106) 이다.
제 6 단계 (단계 506) 에서, 제 1 직교 신호는 제 2 위상 미스매치 정정 회로에 공급되어 제 2 위상 미스매치 정정 회로가 제 1 직교 신호의 제 2 위상 정정 버전을 제 2 수신기의 제 4 믹서로 출력하게 한다. 일 실시예에서, 제 2 위상 미스매치 정정 회로는 회로 (199 - 202 및 203 - 206) 이다. 이러한 실시예에서, 제 2 수신기는 수신기 (107) 이다. 제 1 송신기, 제 2 송신기, 제 1 수신기 및 제 2 수신기는 멀티-대역 802.11 트랜시버의 일부들이다.
하나 이상의 예시적인 실시형태들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현된다면, 그 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독가능 매체에 저장되거나 송신될 수도 있다. 컴퓨터 판독가능 매체는 한 장소에서 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 양자를 포함한다. 저장 매체는 범용의 또는 특수 용도의 컴퓨터에 의해 액세스될 수 있는 이용가능한 임의의 매체일 수도 있다. 제한되지 않는 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스들, 또는 소망의 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 운반하거나 저장하는데 사용될 수도 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수도 있다. 또한, 어떤 관련된 것이라도 적절히 컴퓨터 판독가능 매체라고 한다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 꼬임 쌍 (twisted pair), DSL, 또는 무선 기술들 이를테면 적외선, 라디오, 및 미크론파를 이용하여 전송된다면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 라디오, 및 미크론파와 같은 무선 기술들은 매체의 정의에 포함된다. 디스크 (disk 및 disc) 는 여기서 사용되는 바와 같이, 콤팩트 디스크 (CD), 레이저 디스크, 광 디스크, 디지털 다용도 디스크 (DVD), 플로피 디스크 및 블루레이 디스크를 포함하는데, 디스크 (disk) 들은 보통 데이터를 자기적으로 재생하지만, 디스크 (disc) 들은 레이저들로 광학적으로 데이터를 재생한다. 상기한 것들의 조합들도 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
일 실시예에서, 도 3 의 메모리 (231) 는 프로세서 실행가능한 명령들의 세트를 저장하는 프로세서 판독가능한 매체이다. 프로세서 (151) 가 이러한 명령들의 세트를 실행할 경우, 프로세서 (151) 는 직렬 버스 (148) 를 통해 RF 트랜시버 집적 회로 (102) 를 제어하도록 형성되며, 따라서 1) 제 1 모드에서 주파수 (FVCO/2) 인 직교 신호 (160) 의 4 개 컴포넌트 신호들 중 2 개의 신호들이 2-분주 회로 (159) 로부터 2-분주 회로 (170) 로의 100 미크론 초과의 거리에서 통신되어 2-분주 회로 (170) 가 믹서 (115) 에 주파수 (FVCO/4) 인 직교 신호 (121) 를 공급하게 하고, 2) 제 2 모드에서, 주파수 (FVCO/2) 인 직교 신호 (160) 의 모두 4 개 컴포넌트 신호들이 2-분주 회로 (159) 로부터 위상 미스매치 정정 회로 (190 - 193, 195 - 198) 를 통해 믹서 (125) 로의 100 미크론 초과의 거리에서 통신된다. 프로세서 (151) 는 신호 경로들에서 드라이버들을 제어하여 신호들이 이용되고 있는 송신기의 믹서에만 공급되게 한다. 일반적으로 송신기 (104) 가 이용되고 있거나, 송신기 (105) 가 이용되고 있지만, 양자의 송신기들 (104 및 105) 이 동시에 이용되지는 않는다. 추가로, 프로세서는 그 프로세서가 테스트 루프백 접속 (235) 및 수신기 (107) 를 이용하여 I/Q 위상 미스매치 조건들을 검출하게 하고, 위상 미스매치 정정 회로를 제어하여 믹서 (125) 에 공급되는 것과 같은 직교 신호 (130) 의 4 개 성분들에서 I/Q 위상 미스매치를 제거시키거나 감소시키게 하는 명령들을 실행한다.
특정 실시형태들이 교육의 목적을 위해 전술되었지만, 본 특허 은서의 교시들은 일반적인 적용가능성을 가지며, 전술된 특정 실시형태들에 제한되는 것은 아니다. 전술된 LO 생성 및 분배 구조가 멀티-밴드 IEEE802.11 트랜시버들로의 특별한 적용가능성을 가지지만, 그에 제한되는 것은 아니며, 일반적인 적용가능성을 갖는다.
따라서, 설명된 특정 실시형태들의 다양한 특징들의 다양한 변형들, 적응들 및 조합들은 하기에서 설명되는 청구항들의 범위로부터 벗어남 없이 실행될 수 있다.
Claims (20)
- (a) 주파수 (FVCO) 인 2 개의 신호들을 생성하기 위해 전압 제어 발진기 (VCO) 를 이용하는 단계로서, 상기 2 개의 신호들은 모두 제 1 차동 신호인, 상기 VCO 를 이용하는 단계;
(b) 상기 제 1 차동 신호를 상기 VCO 에 로컬인 제 1 의 2-분주 회로에 공급하여 상기 제 1 의 2-분주 회로가 주파수 (FVCO/2) 인 4 개의 신호들을 출력하는 단계로서, 상기 4 개의 신호들은 모두 제 1 직교 신호인, 상기 제 1 의 2-분주 회로가 주파수 (FVCO/2) 인 4 개의 신호들을 출력하는 단계;
(c) 상기 제 1 직교 신호의 4 개의 신호들 중 2 개 신호들을 제 1 디바이스의 제 1 믹서에 로컬인 제 2 의 2-분주 회로에 공급하여 상기 제 2 의 2-분주 회로가 주파수 (FVCO/4) 인 4 개의 신호들을 상기 제 1 믹서에 출력하는 단계로서, 상기 제 1 믹서에 출력되는 상기 4 개의 신호들은 모두 제 2 직교 신호이고, 상기 제 1 디바이스는 송신기와 수신기로 이루어진 그룹으로부터 취득되는, 상기 제 2 의 2-분주 회로가 주파수 (FVCO/4) 인 4 개의 신호들을 상기 제 1 믹서에 출력하는 단계; 및
(d) 제 1 직교 신호들을 제 1 위상 미스매치 정정 회로에 공급하여 상기 제 1 위상 미스매치 정정 회로가 상기 제 1 직교 신호의 제 1 위상 정정 버전을 제 2 디바이스의 제 2 믹서에 출력하는 단계로서, 상기 제 2 디바이스는 송신기와 수신기로 이루어진 그룹으로부터 취득되고, 상기 VCO, 상기 제 1 의 2-분주 회로, 상기 제 2 의 2-분주 회로, 상기 제 1 디바이스, 상기 제 1 위상 미스매치 정정 회로 및 상기 제 2 디바이스는 모두 집적 회로의 부분들인, 상기 제 1 위상 미스매치 정정 회로가 상기 제 1 직교 신호의 제 1 위상 정정 버전을 제 2 디바이스의 제 2 믹서에 출력하는 단계를 포함하는, 방법. - 제 1 항에 있어서,
(e) 상기 제 1 직교 신호의 4 개의 신호들 중 2 개의 신호들을 제 3 디바이스의 제 3 믹서에 로컬인 제 3 의 2-분주 회로에 공급하여 상기 제 3 의 2-분주 회로가 주파수 (FVCO/4) 인 4 개의 신호들을 상기 제 3 믹서에 출력하는 단계로서, 상기 제 3 믹서로 출력된 4 개의 신호들은 모두 제 3 직교 신호이고, 상기 제 3 디바이스는 송신기와 수신기로 이루어진 그룹으로부터 취득되는, 상기 제 3 의 2-분주 회로가 주파수 (FVCO/4) 인 4 개의 신호들을 상기 제 3 믹서에 출력하는 단계; 및
(f) 상기 제 1 직교 신호들을 제 2 위상 미스매치 정정 회로에 공급하여 상기 제 2 위상 미스매치 정정 회로가 상기 제 1 직교 신호의 제 2 위상 정정 버전을 제 4 디바이스의 제 4 믹서에 출력하는 단계로서, 상기 제 4 디바이스는 송신기와 수신기로 이루어진 그룹으로부터 취득되고, 상기 제 3 의 2-분주 회로, 상기 제 3 디바이스, 상기 제 2 위상 미스매치 정정 회로 및 상기 제 4 디바이스는 또한 상기 집적 회로의 부분들인, 제 2 위상 미스매치 정정 회로가 상기 제 1 직교 신호의 제 2 위상 정정 버전을 제 4 디바이스의 제 4 믹서에 출력하는 단계를 더 포함하는, 방법. - 제 1 항에 있어서,
상기 제 1 디바이스는 제 1 주파수 대역에서 송신하도록 구성된 제 1 송신기이고, 상기 제 2 디바이스는 제 2 주파수 대역에서 송신하도록 구성된 제 2 송신기이며, 상기 제 1 주파수 대역은 상기 제 2 주파수 대역보다 더 낮은 주파수 대역인, 방법. - 제 1 항에 있어서,
상기 제 1 디바이스는 제 1 주파수 대역에서 수신하도록 구성된 제 1 수신기이고, 상기 제 2 디바이스는 제 2 주파수 대역에서 수신하도록 구성된 제 2 수신기이며, 상기 제 1 주파수 대역은 상기 제 2 주파수 대역보다 더 낮은 주파수 대역인, 방법. - 제 1 항에 있어서,
상기 제 1 디바이스는 IEEE 802.11b/g 표준에 순응하여 동작가능한 제 1 송신기이고, 상기 제 2 디바이스는 IEEE 802.11a 표준에 순응하여 동작가능한 제 2 송신기인, 방법. - 제 1 항에 있어서,
상기 제 1 디바이스는 IEEE 802.11b/g 표준에 순응하여 동작가능한 제 1 수신기이고, 상기 제 2 디바이스는 IEEE 802.11a 표준에 순응하여 동작가능한 제 2 수신기인, 방법. - 제 1 항에 있어서,
상기 (c) 에서 상기 4 개의 신호들 중 2 개의 신호들을 상기 제 2 의 2-분주 회로에 공급하는 것은, 위상 미스매치 정정 회로를 통해 사기 4 개 신호들 중 2 개의 신호들을 공급하는 것을 수반하는, 방법. - 제 2 항에 있어서,
(g) 상기 제 2 디바이스로부터 상기 제 4 디바이스로의 온-칩 루프백 신호 경로를 제공하고, 상기 온-칩 루프백 신호 경로를 위상 미스매치 정정 프로세스에서 이용하는 단계를 더 포함하는, 방법. - 위상 고정 루프 (PLL) 의 일부이고, 주파수 (FVCO) 인 차동 VCO 출력 신호를 출력하는 전압 제어 발진기 (VCO);
상기 VCO 에 로컬이고, 상기 차동 VCO 출력 신호를 수신하여 주파수 (FVCO/2) 인 직교 신호를 출력하도록 커플링된 제 1 의 2-분주 회로로서, 상기 직교 신호는 각각 (FVCO/2) 인 주파수를 갖는 4 개의 컴포넌트 신호들을 포함하는, 상기 제 1 의 2-분주 회로;
제 1 디바이스의 일부인 제 1 믹서;
상기 제 1 믹서에 로컬이고, 상기 주파수 (FVCO/2) 인 직교 신호의 상기 4 개의 컴포넌트 신호들 중 2 개의 신호들을 수신하도록 커플링되며, 주파수 (FVCO/4) 인 직교 신호를 상기 제 1 믹서에 공급하도록 커플링되는, 제 2 의 2-분주 회로;
제 2 디바이스의 일부인 제 2 믹서; 및
상기 주파수 (FVCO/2) 인 직교 신호를 수신하도록 커플링되고, 상기 주파수 (FVCO/2) 인 직교 신호의 제 1 위상 정정 버전을 상기 제 2 믹서에 공급하도록 커플링된 제 1 위상 미스매치 정정 회로를 포함하는, 장치. - 제 9 항에 있어서,
상기 제 1 디바이스는 제 1 주파수 대역에서 송신하도록 구성된 송신기 및 상기 제 1 주파수 대역에서 수신하도록 구성된 수신기로 이루어진 그룹으로부터 취득된 디바이스이고,
상기 제 2 디바이스는 제 2 주파수 대역에서 송신하도록 구성된 송신기 및 상기 제 2 주파수 대역에서 수신하도록 구성된 수신기로 이루어진 그룹으로부터 취득된 디바이스인, 장치. - 제 9 항에 있어서,
상기 제 1 디바이스는 제 1 IEEE 802.11 표준에 순응하여 송신하도록 구성된 송신기 및 상기 제 1 IEEE 802.11 표준에 순응하여 수신하도록 구성된 수신기로 이루어진 그룹으로부터 취득된 디바이스이고,
상기 제 2 디바이스는 제 2 IEEE 802.11 표준에 순응하여 송신하도록 구성된 송신기 및 상기 제 2 IEEE 802.11 표준에 순응하여 수신하도록 구성된 수신기로 이루어진 그룹으로부터 취득된 디바이스인, 장치. - 제 9 항에 있어서,
상기 제 1 의 2-분주 회로는 상기 VCO 로부터 50 미크론 미만으로 떨어져서 위치되고, 상기 제 2 의 2-분주 회로는 상기 제 1 믹서로부터 50 미크론 미만으로 떨어져서 위치되며,
상기 제 1 의 2-분주 회로는 상기 제 1 믹서로부터 100 미크론 초과로 떨어져서 위치되고, 상기 제 1 의 2-분주 회로는 상기 제 2 믹서로부터 100 미크론 초과로 떨어져서 위치되는, 장치. - 제 9 항에 있어서,
제 3 디바이스의 일부인 제 3 믹서;
상기 제 3 믹서에 로컬이고, 상기 주파수 (FVCO/2) 인 직교 신호의 4 개의 컴포넌트 신호들 중 2 개의 신호들을 수신하도록 커플링되며, 주파수 (FVCO/4) 인 직교 신호를 상기 제 3 믹서에 공급하도록 커플링된 제 3 의 2-분주 회로;
제 4 디바이스의 일부인 제 4 믹서; 및
상기 주파수 (FVCO/2) 인 직교 신호를 수신하도록 커플링되고, 상기 주파수 (FVCO/2) 인 직교 신호의 제 2 위상 정정 버전을 상기 제 4 믹서에 공급하도록 커플링된 제 2 위상 미스매치 정정 회로를 더 포함하는, 장치. - 주파수 (FVCO) 인 VCO 출력 신호를 출력하는 주파수 제어 발진기 (VCO);
상기 VCO 로부터 50 미크론 미만으로 위치되고, 상기 VCO 출력 신호를 수신하여 주파수 (FVCO/2) 인 직교 신호를 출력하도록 커플링된 제 1 의 2-분주 회로로서, 상기 직교 신호는 각각 (FVCO/2) 인 주파수를 갖는 4 개의 컴포넌트 신호들을 포함하는, 상기 제 1 의 2-분주 회로;
상기 제 1 의 2-분주 회로로부터 100 미크론 초과로 떨어져서 위치되고, 송신기와 수신기로 이루어진 그룹으로부터 취득되는 제 1 디바이스;
상기 제 1 디바이스로부터 50 미크론 미만으로 떨어져서 위치된 제 2 의 2-분주 회로;
상기 제 1 의 2-분주 회로로부터 100 미크론 초과로 떨어져서 위치되고, 송신기와 수신기로 이루어진 그룹으로부터 취득되는 제 2 디바이스;
상기 제 2 의 2-분주 회로가 주파수 (FVCO/4) 인 직교 신호를 상기 제 1 디바이스에 공급하도록, 상기 주파수 (FVCO/2) 인 4 개의 컴포넌트 신호들 중 2 개의 신호들을 상기 제 1 의 2-분주 회로로부터 상기 제 2 의 2-분주 회로로 통신하는 수단을 포함하고,
상기 통신하는 수단은, 상기 제 1 의 2-분주 회로로부터 상기 제 2 디바이스로 주파수 (FVCO/2) 인 직교 신호를 통신하는, 장치. - 제 14 항에 있어서,
상기 통신하는 수단은, 상기 주파수 (FVCO/2) 인 직교 신호를 위상 미스매치 정정 회로를 통해 상기 제 2 디바이스로 통신하는, 장치. - 제 14 항에 있어서,
상기 통신하는 수단은, 상기 주파수 (FVCO/2) 인 4 개의 컴포넌트 신호들 중 2 개의 신호를 위상 미스매치 정정 회로를 통해 상기 제 2 의 2-분주 회로로 통신하는, 장치. - 제 14 항에 있어서,
상기 장치는 멀티-대역 IEEE802.11 트랜시버인, 장치. - 프로세서 실행가능한 명령들의 세트를 저장하는 프로세서 판독가능한 매체로서,
프로세서에 의한 상기 프로세서 실행가능한 명령들의 세트의 실행은,
(a) 제 1 모드에서 주파수 (FVCO) 인 전압 제어 발진기 (VCO) 출력 신호가 제 1 의 2-분주 회로에 의해 2 분주되어 주파수 (FVCO/2) 인 직교 신호를 생성하고, 또한 상기 직교 신호의 2 개의 컴포넌트 신호들이 상기 제 1 의 2-분주 회로로부터 제 2 의 2-분주 회로로 100 미크론 초과의 거리에서 통신되어 상기 제 2 의 2-분주 회로가 주파수 (FVCO/4) 인 직교 신호를 제 1 디바이스에 공급하도록 트랜시버를 제어하기 위한 것이고, 그리고
(b) 제 2 모드에서 상기 주파수 (FVCO) 인 VCO 출력 신호가 상기 제 1 의 2-분주 회로에 의해 2 분주되어 상기 주파수 (FVCO/2) 인 직교 신호를 생성하고, 또한 상기 주파수 (FVCO/2) 인 직교 신호가 상기 제 1 의 2-분주 회로로부터 위상 미스매치 정정 회로를 통해 제 2 디바이스로 100 미크론 초과의 거리에서 통신되도록 상기 트랜시버를 제어하기 위한 것인, 프로세서 실행가능한 명령들의 세트를 저장하는 프로세서 판독가능한 매체. - 제 18 항에 있어서,
상기 (b) 의 제어는 상기 위상 미스매치 정정 회로를 제어하는 것을 수반하는, 프로세서 실행가능한 명령들의 세트를 저장하는 프로세서 판독가능한 매체. - 제 18 항에 있어서,
상기 (a) 의 제어는 상기 제 1 의 2-분주 회로와 상기 제 2 의 2-분주 회로 사이의 2 개의 컴포넌트 신호들의 신호 경로에서 제 1 프로그래머블 드라이버를 제어하는 것을 수반하고,
상기 (b) 의 제어는 상기 제 1 의 2-분주 회로와 상기 위상 미스매치 정정 회로 간에 상기 주파수 (FVCO/2) 인 직교 신호의 신호 경로에서 제 2 프로그래머블 드라이버를 제어하는 것을 수반하는, 프로세서 실행가능한 명령들의 세트를 저장하는 프로세서 판독가능한 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/948,166 US8699548B2 (en) | 2010-11-17 | 2010-11-17 | LO generation and distribution in a multi-band transceiver |
| US12/948,166 | 2010-11-17 | ||
| PCT/US2011/061115 WO2012068326A1 (en) | 2010-11-17 | 2011-11-17 | Lo generation and distribution in a multi-band transceiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130110199A KR20130110199A (ko) | 2013-10-08 |
| KR101450498B1 true KR101450498B1 (ko) | 2014-10-13 |
Family
ID=45094788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137015673A KR101450498B1 (ko) | 2010-11-17 | 2011-11-17 | 멀티-대역 트랜시버에서 ｌｏ 생성 및 분배 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8699548B2 (ko) |
| EP (1) | EP2641332B1 (ko) |
| JP (1) | JP5678203B2 (ko) |
| KR (1) | KR101450498B1 (ko) |
| CN (1) | CN103329441B (ko) |
| WO (1) | WO2012068326A1 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8699548B2 (en) | 2010-11-17 | 2014-04-15 | Qualcomm Incorporated | LO generation and distribution in a multi-band transceiver |
| US9374121B2 (en) * | 2012-08-30 | 2016-06-21 | Qualcomm Incorporated | Transceiver with super-heterodyne and zero intermediate frequency (ZIF) topologies |
| CN102868416B (zh) * | 2012-09-24 | 2014-08-06 | 中国科学院紫金山天文台 | 毫米波、亚毫米波段集成型外差式阵列接收机 |
| US9252743B2 (en) * | 2012-09-28 | 2016-02-02 | Intel Corporation | Distributed polyphase filter |
| CN103209004B (zh) * | 2013-04-07 | 2015-08-12 | 海能达通信股份有限公司 | 一种多时隙收发信机 |
| KR101449864B1 (ko) | 2013-07-23 | 2014-10-13 | 숭실대학교산학협력단 | 고조파 억제를 위한 주파수 합성기 |
| US10034179B2 (en) | 2013-10-30 | 2018-07-24 | Sai C. Manapragada | System and method for extending range and coverage of bandwidth intensive wireless data streams |
| EP2887540A1 (en) * | 2013-12-18 | 2015-06-24 | Telefonaktiebolaget L M Ericsson (publ) | Local oscillator signal generation |
| CN104734695B (zh) * | 2013-12-24 | 2018-05-04 | 澜起科技（上海）有限公司 | 信号发生器、电子***以及产生信号的方法 |
| US9843329B2 (en) * | 2014-05-27 | 2017-12-12 | Nxp B.V. | Multi-modulus frequency divider |
| DE102014119071A1 (de) * | 2014-12-18 | 2016-06-23 | Intel IP Corporation | Eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals |
| US9479142B1 (en) | 2015-02-25 | 2016-10-25 | Linear Technology Corporation | Phase error compensation circuit |
| KR101902093B1 (ko) * | 2017-01-03 | 2018-09-28 | (주)에프씨아이 | Ｌｏ 생성 시스템 및 그 생성 방법 |
| US10097284B1 (en) * | 2017-12-19 | 2018-10-09 | National Chung Shan Institute Of Science And Technology | I/Q imbalance calibration apparatus, method and transmitter system using the same |
| TW202005298A (zh) * | 2018-05-22 | 2020-01-16 | 美商繁星公司 | 可操控方向的通訊系統 |
| US10333763B1 (en) * | 2018-06-18 | 2019-06-25 | Futurewei Technologies, Inc. | System and method for hybrid transmitter |
| US10404316B1 (en) * | 2018-10-02 | 2019-09-03 | Realtek Semiconductor Corp. | Wide-band WLAN transceiver and method thereof |
| US11018840B2 (en) * | 2019-01-17 | 2021-05-25 | Analog Devices International Unlimited Company | Single local oscillator in a multi-band frequency division duplex transceiver |
| CN109507876B (zh) * | 2019-01-25 | 2021-12-28 | 杭州电子科技大学 | 一种基于信度推理的电推船舶电机pid参数整定方法 |
| JP2020150523A (ja) | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 半導体回路 |
| TWI713318B (zh) * | 2019-04-09 | 2020-12-11 | 瑞昱半導體股份有限公司 | 適用於藍牙裝置的功率放大系統和相關功率放大方法 |
| US10965331B2 (en) * | 2019-04-22 | 2021-03-30 | Semiconductor Components Industries, Llc | Broad range voltage-controlled oscillator |
| US11159186B2 (en) * | 2020-01-09 | 2021-10-26 | Shenzhen GOODIX Technology Co., Ltd. | Transmitter with compensation of VCO pulling |
| FR3107796B1 (fr) * | 2020-02-27 | 2022-03-25 | St Microelectronics Alps Sas | Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G |
| US11368174B2 (en) * | 2020-08-31 | 2022-06-21 | Swiftlink Technologies Co., Ltd. | Scalable dual-polarization mm-wave multi-band 5G phased array with a multi-multipliers LO generator |
| US11239797B1 (en) * | 2021-01-25 | 2022-02-01 | Qualcomm Incorporated | Regenerative frequency doubler |
| LT6910B (lt) | 2021-07-20 | 2022-05-10 | Vilniaus Gedimino technikos universitetas | Perkonfigūruojamas daugelio įėjimų ir daugelio išėjimų plačiajuostis integruotas siųstuvas - imtuvas su lokalaus osciliatoriaus paskirstymo grandine |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005287007A (ja) | 2004-03-04 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 分周回路及びそれを用いたマルチモード無線機 |
| KR20060007812A (ko) * | 2004-07-22 | 2006-01-26 | 전자부품연구원 | Ｉｅｅｅ 802.15.4 무선통신을 지원하는 다중대역 지그비송수신기 |
| JP2007158738A (ja) | 2005-12-06 | 2007-06-21 | Renesas Technology Corp | 通信用半導体集積回路装置および無線通信システム |
| US20080139115A1 (en) | 2006-12-06 | 2008-06-12 | Razieh Roufoogaran | Method and System for a Compact and Power Efficient Local Oscillator Generation Architecture |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6076175A (en) * | 1997-03-31 | 2000-06-13 | Sun Microsystems, Inc. | Controlled phase noise generation method for enhanced testability of clock and data generator and recovery circuits |
| US20030072389A1 (en) | 2001-08-13 | 2003-04-17 | Li Frank Xiaohui | Precision inphase / Quadrature up-down converter structures and methods |
| US20040036541A1 (en) * | 2002-08-26 | 2004-02-26 | Fang Sher Jiun | Differential CMOS latch and digital quadrature LO generator using same |
| CN1922796A (zh) * | 2004-01-26 | 2007-02-28 | 皇家飞利浦电子股份有限公司 | 基于超宽带无线电多频带ofdm的频率产生 |
| US7398071B2 (en) * | 2004-12-17 | 2008-07-08 | Broadcom Corporation | Loop filter with gear shift for improved fractional-N PLL settling time |
| JP2006191409A (ja) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | 送受信回路、送信回路及び受信回路 |
| US7356325B2 (en) * | 2005-04-04 | 2008-04-08 | Broadcom Corporation | Local oscillation routing plan applicable to a multiple RF band RF MIMO transceiver |
| US7321268B2 (en) * | 2005-11-04 | 2008-01-22 | Via Technologies | Ultra wideband and fast hopping frequency synthesizer for MB-OFDM wireless application |
| US20080079500A1 (en) | 2006-09-28 | 2008-04-03 | Ahmadreza Rofougaran | Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems |
| JP4888245B2 (ja) * | 2007-06-25 | 2012-02-29 | 富士通株式会社 | 受信品質測定方法及び送信電力制御方法ならびにそれらの装置 |
| JP4982350B2 (ja) | 2007-12-17 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 送受信機 |
| US8169271B2 (en) * | 2009-03-06 | 2012-05-01 | Intel Corporation | Interference resistant local oscillator |
| US8699548B2 (en) | 2010-11-17 | 2014-04-15 | Qualcomm Incorporated | LO generation and distribution in a multi-band transceiver |
-
2010
- 2010-11-17 US US12/948,166 patent/US8699548B2/en active Active
-
2011
- 2011-11-17 EP EP11791381.4A patent/EP2641332B1/en active Active
- 2011-11-17 JP JP2013539995A patent/JP5678203B2/ja not_active Expired - Fee Related
- 2011-11-17 KR KR1020137015673A patent/KR101450498B1/ko active IP Right Grant
- 2011-11-17 CN CN201180055583.2A patent/CN103329441B/zh active Active
- 2011-11-17 WO PCT/US2011/061115 patent/WO2012068326A1/en active Application Filing
-
2013
- 2013-09-30 US US14/042,129 patent/US9160396B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005287007A (ja) | 2004-03-04 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 分周回路及びそれを用いたマルチモード無線機 |
| KR20060007812A (ko) * | 2004-07-22 | 2006-01-26 | 전자부품연구원 | Ｉｅｅｅ 802.15.4 무선통신을 지원하는 다중대역 지그비송수신기 |
| JP2007158738A (ja) | 2005-12-06 | 2007-06-21 | Renesas Technology Corp | 通信用半導体集積回路装置および無線通信システム |
| US20080139115A1 (en) | 2006-12-06 | 2008-06-12 | Razieh Roufoogaran | Method and System for a Compact and Power Efficient Local Oscillator Generation Architecture |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140029653A1 (en) | 2014-01-30 |
| US20120120992A1 (en) | 2012-05-17 |
| JP5678203B2 (ja) | 2015-02-25 |
| EP2641332B1 (en) | 2015-04-08 |
| CN103329441B (zh) | 2016-06-08 |
| JP2014502464A (ja) | 2014-01-30 |
| US8699548B2 (en) | 2014-04-15 |
| US9160396B2 (en) | 2015-10-13 |
| WO2012068326A1 (en) | 2012-05-24 |
| KR20130110199A (ko) | 2013-10-08 |
| CN103329441A (zh) | 2013-09-25 |
| EP2641332A1 (en) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101450498B1 (ko) | 멀티-대역 트랜시버에서 ｌｏ 생성 및 분배 | |
| RU2479121C2 (ru) | Квадратурный делитель частоты с делением на три | |
| KR101505019B1 (ko) | 무선 주파수 (rf) 트랜시버 집적회로, 장치 및 이를 동작시키기 위한 방법 | |
| US8368434B2 (en) | Differential quadrature divide-by-three circuit with dual feedback path | |
| US20170099058A1 (en) | Ultra low phase noise frequency synthesizer | |
| US7605669B2 (en) | System and method for generating local oscillator (LO) signals for a quadrature mixer | |
| US10904047B2 (en) | Technique for crosstalk reduction | |
| US8374283B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
| US20150318860A1 (en) | Low noise phase locked loops | |
| US20160285618A1 (en) | Frequency generator | |
| US9197276B2 (en) | Semiconductor device, radio communication terminal, and method for controlling semiconductor device | |
| JP2012049790A (ja) | 送信装置及び受信装置 | |
| US7817977B1 (en) | Configurable signal generator | |
| Mangraviti | Injection Locking Techniques for CMOS-Based mm-Wave Frequency Synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 6 |