KR101450417B1

KR101450417B1 - 정전기 보호 부품 및 그 제조 방법

Info

Publication number: KR101450417B1
Application number: KR1020127022161A
Authority: KR
Inventors: 다카히로 와카사; 아츠시 도다; 다츠키 히라노
Original assignee: 가마야 덴끼 가부시끼가이샤
Priority date: 2010-02-25
Filing date: 2010-02-25
Publication date: 2014-10-14
Also published as: KR20120127469A; CN102792534B; TWI427647B; JPWO2011104849A1; CN102792534A; TW201129996A; JP5378589B2; WO2011104849A1

Abstract

본 발명은 ESD 전압 인가 후의 절연 저항의 저하를 최대한 적게 할 수 있고 또, 부품마다의 절연 저항의 편차도 최대한 작게 할 수 있는 정전기 보호 부품 및 그 제조 방법을 제공하는 것을 목적으로 한다. 이를 위해, 정전기 보호 부품 (100) 의 구성을, 세라믹스 기판 (1) 상에 형성되고, 갭 (4 a) 을 개재하여 대향하고 있는 표면 전극 (2a, 2b) 과, 표면 전극 (2a, 2b) 상에 형성되어 표면 전극 (2a, 2b) 의 상면 (2a-3, 2b-3) 및 양측면 (2a-4, 2a-5, 2b-4, 2b-5) 을 덮고, 또한, 갭 (4a) 에 이어지는 갭 (4b) 을 개재하여 대향하고 있는 유리막 (21a, 21b) 과, 중앙부 (5c) 와 양측부 (5a, 5b) 를 갖고, 중앙부 (5c) 가 갭 (4a, 4b) 에 형성되고, 양측부 (5a, 5b) 가 유리막 (21a, 21b) 의 상면 (21a-2, 21b-2) 과 겹쳐져 있는 정전기 보호막 (5) 을 갖는 구성으로 한다.

Description

정전기 보호 부품 및 그 제조 방법{ELECTROSTATIC PROTECTION COMPONENT AND PRODUCTION METHOD THEREFOR}

본 발명은 정전기 보호 부품 및 그 제조 방법에 관한 것이다.

최근, 휴대 정보 기기 등의 전자 기기는, 소형화, 고기능화가 진행되고 있지만, 이것에 수반하여 전자 기기의 내전압이 저하되고 있다. 이 때문에, 휴대 정보 기기 등의 전자 기기에는, 정전기 펄스나 외래 노이즈에 의해 인가되는 과전압으로부터 당해 전자 기기를 보호하기 위해서 정전기 보호 부품이 사용되고 있다.

정전기 보호 부품은 갭을 개재하여 대향하는 표면 전극과, 상기 갭에 형성된 정전기 보호막을 갖는 것으로서, 전자 기기에 있어서 과전압이 인가될 우려가 있는 라인과 그라운드 사이에 형성되어, 상기 라인에 과전압이 인가되었을 때에 상기 표면 전극 사이 (즉 정전기 보호막) 에서 방전함으로써 당해 과전압으로부터 전자 기기를 보호한다.

또한, 종래의 정전기 보호 부품이 개시되어 있는 선행 기술 문헌으로는, 예를 들어 하기의 특허문헌 1 이 있다. 일본 공개특허공보 2009-194130호

현재, 휴대 정보 기기 등의 전자 기기의 소형화, 고기능화의 진전에 수반하여, 정전기 보호 부품에 대한 과전압 보호 기능의 요구가 점점 더 높아지고 있기 때문에, 정전기 보호 부품의 여러 특성의 향상이 주장되고 있다.

그리고, 정전기 보호 부품의 여러 특성 중, 특히 중요한 것 중 하나로 절연 저항이 있다. 절연 저항은 최대한 큰 (즉 리크 전류가 최대한 작은) 쪽이 바람직하고, 또, 부품마다 절연 저항 (리크 전류) 의 편차도 최대한 작은 쪽이 바람직하다. 그런데, 절연 저항은, 정전기 보호 부품에 ESD (Electro-Static Discharge) 전압을 인가 후에 저하되고, 또한, 그 전압 인가 횟수가 증가함에 따라서 더욱 저하되는 경향이 있다.

따라서 본 발명은 상기의 사정을 감안하여, ESD 전압 인가 후의 절연 저항의 저하를 최대한 적게 할 수 있고, 또, 부품마다의 절연 저항의 편차도 최대한 작게 할 수 있는 정전기 보호 부품 및 그 제조 방법을 제공하는 것을 과제로 하고 있다.

상기 과제를 해결하는 방책으로는, 크게 나누어, 정전기 보호 부품의 구조를 연구하는 방책과, 정전기 보호막의 재료를 연구하는 방책이 고려된다. 본 발명은 전자의 방책에 주목하여, 정전기 보호 부품의 구조를 예의 검토한 결과로서 얻어진 것으로, 이하와 같은 특징을 갖고 있다.

즉, 제 1 발명의 정전기 보호 부품은, 절연 기판 상에 형성되고, 제 1 갭을 개재하여 대향하고 있는 표면 전극과,

상기 표면 전극 상에 형성되어 상기 표면 전극의 상면 및 양측면을 덮고, 또한, 상기 제 1 갭에 이어지는 제 2 갭을 개재하여 대향하고 있는 절연막과,

중앙부와 양측부를 갖고, 상기 중앙부가 상기 제 1 갭 및 제 2 갭에 형성되고, 상기 양측부가 상기 절연막의 상면과 겹쳐져 있는 정전기 보호막을 갖고 있는 것을 특징으로 한다.

또, 제 2 발명의 정전기 보호 부품은, 제 1 발명의 정전기 보호 부품에 있어서,

상기 절연막은 유리막인 것을 특징으로 한다.

또, 제 3 발명의 정전기 보호 부품은, 제 1 또는 제 2 발명의 정전기 보호 부품에 있어서,

상기 정전기 보호막과 보호막 사이에 중간층이 형성되어 있고,

상기 절연막이, 이 중간층과 상기 표면 전극 사이에 개재하고 있는 것을 특징으로 한다.

또, 제 4 발명의 정전기 보호 부품의 제조 방법은, 제 1 발명의 정전기 보호 부품의 제조 방법으로서,

절연 기판 상에 표면 전극의 막을 형성하는 제 1 공정과,

상기 표면 전극의 막 상에 절연막을 형성하고, 이 절연막에 의해 상기 표면 전극의 막의 상면 및 양측면을 덮는 제 2 공정과,

상기 제 1 공정에서 형성한 표면 전극의 막과, 상기 제 2 공정에서 형성한 절연막을 절단하여, 제 1 갭과 제 2 갭을 형성하는 제 3 공정과,

중앙부와 양측부를 갖는 형상으로 하여, 상기 중앙부를 상기 제 1 갭 및 제 2 갭에 형성하고, 상기 양측부를 상기 절연막의 상면에 겹치도록 하여, 정전기 보호막을 형성하는 제 4 공정을 갖는 것을 특징으로 한다.

또, 제 5 발명의 정전기 보호 부품의 제조 방법은, 제 4 발명의 정전기 보호 부품의 제조 방법에 있어서,

상기 절연막은 유리막인 것을 특징으로 한다.

또, 제 6 발명의 정전기 보호 부품의 제조 방법은, 제 4 또는 제 5 발명의 정전기 보호 부품의 제조 방법에 있어서,

상기 제 3 공정에서는, 상기 제 1 공정에서 형성한 표면 전극의 막과, 상기 제 2 공정에서 형성한 절연막을, UV 파장 영역을 갖는 제 3 차 고조파 레이저를 사용하여 동시에 절단함으로써, 제 1 갭과 제 2 갭을 형성하는 것을 특징으로 한다.

제 1 발명의 정전기 보호 부품에 의하면, 절연 기판 상에 형성되고, 제 1 갭을 개재하여 대향하고 있는 표면 전극과, 상기 표면 전극 상에 형성되어 상기 표면 전극의 상면 및 양측면을 덮고, 또한, 상기 제 1 갭에 이어지는 제 2 갭을 개재하여 대향하고 있는 절연막과, 중앙부와 양측부를 갖고, 상기 중앙부가 상기 제 1 갭 및 제 2 갭에 형성되고, 상기 양측부가 상기 절연막의 상면과 겹쳐져 있는 정전기 보호막을 갖고 있는 것을 특징으로 하고 있기 때문에, 표면 전극에 대해서는, 표면 전극 사이의 제 1 갭에만 정전기 보호막이 형성되어 있다. 즉, 정전기 보호막은, 표면 전극에 대해 갭측의 단면에만 접하고 있고, 상기 단면 이외의 부분에는 접하고 있지 않다.

이 때문에, 제 1 발명의 정전기 보호 부품은, 정전기 보호막이 표면 전극의 단면 이외의 부분에도 접하고 있는 정전기 보호 부품에 비해, 절연 저항을 매우 크게 할 수 있고, 또한, 부품마다의 절연 저항의 편차도 매우 작게 할 수 있다.

제 2 발명의 정전기 보호 부품에 의하면, 제 1 발명의 정전기 보호 부품에 있어서, 상기 절연막은 유리막인 것을 특징으로 하고 있기 때문에, 정전기 보호 부품을 제조할 때, 내열성 또한 절연성을 갖는 유리막의 형성을 용이하고 또한 저렴하게 실시할 수 있다.

제 3 발명의 정전기 보호 부품에 의하면, 제 1 또는 제 2 발명의 정전기 보호 부품에 있어서, 상기 정전기 보호막과 보호막 사이에 중간층이 형성되어 있고, 상기 절연막이 이 중간층과 상기 표면 전극 사이에 개재하고 있는 것을 특징으로 하고 있기 때문에, 절연막의 개재에 의해, 중간층은 표면 전극에 접촉하고 있지 않다. 이 때문에, 중간층을 개재하여 표면 전극 사이에서 이상 방전이 발생하는 것을, 절연막에 의해 확실하게 저지할 수 있다. 이 경우, 예를 들어, 비교적 절연성이 낮은 재료를 사용하여 중간층을 형성하는 것도 가능해지기 때문에, 중간층의 재료 선택의 폭이 넓어진다는 효과도 얻어진다.

제 4 발명의 정전기 보호 부품의 제조 방법에 의하면, 제 1 발명의 정전기 보호 부품의 제조 방법으로서, 절연 기판 상에 표면 전극의 막을 형성하는 제 1 공정과, 상기 표면 전극의 막 상에 절연막을 형성하고, 이 절연막에 의해 상기 표면 전극의 막의 상면 및 양측면을 덮는 제 2 공정과, 상기 제 1 공정에서 형성한 표면 전극의 막과, 상기 제 2 공정에서 형성한 절연막을 절단하여, 제 1 갭과 제 2 갭을 형성하는 제 3 공정과, 중앙부와 양측부를 갖는 형상으로 하여, 상기 중앙부를 상기 제 1 갭 및 제 2 갭에 형성하고, 상기 양측부를 상기 절연막의 상면에 겹치도록 하여 정전기 보호막을 형성하는 제 4 공정을 갖는 것을 특징으로 하고 있기 때문에, 표면 전극에 대해서는, 표면 전극 사이의 제 1 갭에만 정전기 보호막을 형성할 수 있다. 즉, 정전기 보호막을 표면 전극에 대해 갭측의 단면에만 접하고, 상기 단면 이외의 부분에는 접하지 않도록 형성할 수 있다.

이 때문에, 제 4 발명의 정전기 보호 부품의 제조 방법에 의해 제조한 정전기 보호 부품은, 정전기 보호막이 표면 전극의 단면 이외의 부분에도 접하고 있는 정전기 보호 부품에 비해 절연 저항을 매우 크게 할 수 있고, 또한, 부품마다의 절연 저항의 편차도 매우 작게 할 수 있다.

또, 제 5 발명의 정전기 보호 부품의 제조 방법에 의하면, 제 4 발명의 정전기 보호 부품의 제조 방법에 있어서, 상기 절연막은 유리막인 것을 특징으로 하고 있기 때문에, 내열성 또한 절연성을 갖는 유리막의 형성을 용이하고 또한 저렴하게 실시할 수 있다.

또, 제 6 발명의 정전기 보호 부품의 제조 방법에 의하면, 제 4 또는 제 5 발명의 정전기 보호 부품의 제조 방법에 있어서, 상기 제 3 공정에서는, 상기 제 1 공정에서 형성한 표면 전극의 막과, 상기 제 2 공정에서 형성한 절연막을, UV 파장 영역을 갖는 제 3 차 고조파 레이저를 사용하여 동시에 절단함으로써, 제 1 갭과 제 2 갭을 형성하는 것을 특징으로 하고 있기 때문에 제 1 갭 및 제 2 갭을 용이하게 양호한 정밀도로 형성할 수 있다.

도 1 은 본 발명의 실시형태예에 관련된 정전기 보호 부품의 구조를 나타내는 단면도 (도 2 의 B-B 선 화살표 단면도) 이다.
도 2 는 본 발명의 실시형태예에 관련된 정전기 보호 부품의 구조를 나타내는 상면도 (도 1 의 A 방향 화살표도) 이다.
도 3(a) 는 도 1 의 C-C 선 화살표 단면도, (b) 는 도 1 의 D-D 선 화살표 단면도이다.
도 4 는 비교예의 정전기 보호 부품의 구조를 나타내는 단면도이다.
도 5 는 본 발명의 실시형태예에 관련된 정전기 보호 부품의 제조 공정을 나타내는 플로우 차트이다.
도 6 은 본 발명의 실시형태예에 관련된 정전기 보호 부품의 제조 공정의 제 1 설명도이다.
도 7 은 본 발명의 실시형태예에 관련된 정전기 보호 부품의 제조 공정의 제 2 설명도이다.
도 8 은 본 발명의 실시형태예에 관련된 정전기 보호 부품의 제조 공정의 제 3 설명도이다.
도 9(a) 는 본 발명 (실시예) 의 정전기 보호 부품 (유리막 있음) 의 ESD 억제 피크 전압 측정 결과를 나타내는 표, (b) 는 비교예의 정전기 보호 부품 (유리막 없음) 의 ESD 억제 피크 전압 측정 결과를 나타내는 표이다.
도 10(a) 는 본 발명 (실시예) 의 정전기 보호 부품 (유리막 있음) 의 리크 전류 측정 결과를 나타내는 표, (b) 는 비교예의 정전기 보호 부품의 리크 전류 측정 결과를 나타내는 표이다.
도 11 은 본 발명의 실시형태예에 관련된 정전기 보호 부품의 다른 구조예 (유리막 부분의 구조예) 를 나타내는 단면도 (도 12 의 F-F 선 화살표 단면도) 이다.
도 12 는 본 발명의 실시형태예에 관련된 정전기 보호 부품의 다른 구조예(유리막 부분의 구조예) 를 나타내는 상면도 (도 11 의 E 방향 화살표도) 이다.
도 13(a) 는 도 11 의 G-G 선 화살표 단면도, (b) 는 도 11 의 H-H 선 화살표 단면도이다.
도 14 는 본 발명의 실시형태예에 관련된 정전기 보호 부품의 다른 구조예(유리막 부분의 구조예) 를 나타내는 단면도 (도 15 의 J-J 선 화살표 단면도) 이다.
도 15 는 본 발명의 실시형태예에 관련된 정전기 보호 부품의 다른 구조예(유리막 부분의 구조예) 를 나타내는 상면도 (도 14 의 I 방향 화살표도) 이다.

이하, 본 발명의 실시형태예를 도면에 기초하여 상세하게 설명한다.

먼저, 도 1 ∼ 도 3 에 기초하여, 본 발명의 실시형태예에 관련된 정전기 보호 부품의 구조에 대해 설명한다.

도 1 ∼ 도 3 에 나타내는 정전기 보호 부품 (100) 은, 휴대 정보 기기 등의 전자 기기의 프린트 기판에 표면 실장하기 위한 부품으로서, 상기 프린트 기판에 실장되어 있는 전자 회로 (전자 부품) 를 정전기 펄스나 외래 노이즈에 의한 과전압으로부터 보호하기 위해, 상기 전자 기기에 있어서 상기 과전압이 인가될 우려가 있는 라인과 그라운드 사이에 형성되는 것이다.

도 1 ∼ 도 3 에 나타내는 바와 같이, 절연 기판인 세라믹스 기판 (1) 의 표면 (1a) 에는 표면 전극 (2a, 2b) 이 형성되고, 세라믹스 기판 (1) 의 이면 (1b) 에는 이면 전극 (3a, 3b) 이 형성되어 있다. 표면 전극 (2a, 2b) 은, 기판 표면 (1a) 의 길이 방향 전체에 걸쳐 형성되는 한편, 이면 전극 (3a, 3b) 은, 기판 이면 (1b) 의 양단 부분에 형성되어 있다.

기판 표면 (1a) 의 중앙부에 있어서, 표면 전극 (2a, 2b) 사이에는, 갭 (협소부) (4a) (제 1 갭) 이 형성되어 있다. 즉, 표면 전극 (2a, 2b) 은, 갭 (4a) 을 개재하여 대향하고 있다. 갭 (4a) 는 레이저법 등의 절단 수단에 의해 표면 전극의 막을 절단 가공하여 형성되어 있고, 폭 (d) 이 10 ㎛ 정도 (본 실시형태예에서는 7 ㎛) 인 것이다.

그리고, 표면 전극 (2a) 상 (갭 근방) 에는 절연막인 유리막 (21a) 이 형성되고, 표면 전극 (2b) 상 (갭 근방) 에는 절연막인 유리막 (21b) 이 형성되어 있다. 유리막 (21a, 21b) 사이에는, 갭 (협소부) (4b) (제 2 갭) 이 형성되어 있다. 즉, 유리막 (21a, 21b) 은, 갭 (4b) 을 개재하여 대향하고 있다. 갭 (4b) 은, 갭 (4a) 과 동일하게 레이저법 등의 절단 수단에 의해 유리막을 절단 가공하여 형성된 폭 (d) 이 10 ㎛ 정도 (본 실시형태예에서는 7 ㎛) 인 것으로서, 갭 (4a) 에 이어져 있다. 하층의 갭 (4a) 과 상층의 갭 (4b) 은 서로 겹쳐 있다.

표면 전극 (2a) 의 갭측의 단부 (2a-1) 는, 그 상면 (2a-3) 과 양측면 (2a-4, 2a-5) 이 (즉 갭측의 단면 (2a-6) 이외의 부분이), 유리막 (21a) 에 의해 덮여 있다 (특히 도 3(a) 를 참조). 동일하게, 표면 전극 (2b) 의 갭측의 단부 (2b-1) 는, 그 상면 (2b-3) 과 양측면 (2b-4, 2b-5) 이 (즉 갭측의 단면 (2b-6) 이외의 부분이), 유리막 (21b) 에 의해 덮여 있다 (특히 도 3(b) 를 참조).

갭 (4a, 4b) 에는 정전기 보호막 (5) 이 형성되고, 이 정전기 보호막 (5) 과 표면 전극 (2a, 2b) 이 접속되어 있다. 또한, 표면 전극 (2a) 의 단부 (2a-1) 는 갭측의 단면 (2a-6) 이외의 부분이 유리막 (21a) 에 덮여 있기 때문에, 정전기 보호막 (5) 은, 표면 전극 (2a) 에 대해 단면 (2a-6) 에만 접하고, 상기 단면 (2a-6) 이외의 부분에는 접하고 있지 않다. 동일하게, 표면 전극 (2b) 의 단부 (2b-1) 는 갭측의 단면 (2b-6) 이외의 부분이 유리막 (21b) 에 덮여 있기 때문에, 정전기 보호막 (5) 은, 표면 전극 (2b) 에 대해 단면 (2b-6) 에만 접하고, 상기 단면 (2b-6) 이외의 부분에는 접하고 있지 않다.

상세히 서술하면, 정전기 보호막 (5) 은 종단면 형상 (도 1 참조) 이 T 자 형상을 이루고 있고, 중앙부 (5c) 와 양측부 (5a, 5b) 를 갖고 있다. 정전기 보호막 (5) 의 중앙부 (5c) 는, 전술한 바와 같이 갭 (4a, 4b) 에 형성되어 있고(즉 갭 (4a, 4b) 을 막고 있고), 정전기 보호막 (5) 의 양측부 (5a, 5b) 는, 유리막 (21a, 21b) 의 갭측의 단부 (21a-1, 21b-1) 의 상면 (21a-2, 21b-2) 에 각각 겹쳐 있다 (즉 유리막 (21a, 21b) 의 내측의 양단을 덮고 있다).

정전기 보호 부품의 구조를 예의 검토한 결과, ESD 전압을 인가 후의 절연 저항의 저하를 최대한 적게 하려면, 정전기 보호막 (5) 을 표면 전극 (2a, 2b) 사이의 갭 (4a) 에만 형성하는 것이 바람직하다.

그러나, 도 4 에 나타내는 비교예의 정전기 보호 부품 (200) 과 같이, 유리막은 형성하지 않고 표면 전극 (2a, 2b) 상에 직접, 스크린 인쇄법에 의해 정전기 보호막 (5) 을 형성한 경우, 갭 (4a) 의 폭이 매우 좁기 때문에, 갭 (4a) 에만 정전기 보호막 (5) 을 형성하는 것은 불가능하여, 어떻게 해도 정전기 보호막 (5) 의 양측부 (5a, 5b) 가, 표면 전극 (2a, 2b) 의 단부 (2a-1, 2b-1) 의 상면 (2a-3, 2b-3) 과 겹쳐진 상태가 되지 않을 수 없다.

그래서, 본 발명에서는, 제조 방법을 연구하여, 도 1 등에 나타내는 바와 같이 표면 전극 (2a, 2b) 상에 유리막 (21a, 21b) 을 형성한 후, 유리막 (21a, 21b) 상으로부터 스크린 인쇄법에 의해 정전기 보호막 (5) 을 형성하는 방법을 실시했다. 그 결과, 유리막 (21a, 21b) 에 대해서는, 갭 (4b) 에 정전기 보호막 (5) (중앙부 (5c)) 이 형성될 뿐만 아니라, 정전기 보호막 (5) 의 양단부 (5a, 5b) 가 유리막 (21a, 21b) 의 상면에 겹쳐지지만, 표면 전극 (2a, 2b) 에 대해서는, 정전기 보호막 (5) 의 양단부 (5a, 5b) 가 상면 (2a-3, 2b-3) 과 겹쳐지는 유리막 (21a, 21b) 에 의해 막아질 수 있기 때문에 갭 (4a) 에만 정전기 보호막 (5) (중앙부 (5c)) 을 형성할 수 있었다.

정전기 보호막 (5) 은, 바인더인 실리콘 수지에 도전성 입자와 절연성 입자의 2 종을 혼합하여 이루어지는 재료를 사용하여 형성한 것이다. 도전성 입자 및 절연성 입자는, 도전성 입자의 표면에 부동태층을 형성하는 것이나, 절연성 입자의 표면에 다른 물질을 도프하는 것 등의 특수한 처리를 실시하지 않은 것이다.

또, 도전성 입자는 도전성 금속 입자의 알루미늄 (Al) 분말이고, 절연성 입자는 산화아연 (ZnO) 분말이다. 산화아연 분말에는, JIS 규격의 제 1 종의 절연성을 갖는 산화아연, 즉 체적 저항률 200 MΩ㎝ 이상의 산화아연을 사용하고 있다. 또한, 실리콘 수지와 알루미늄 분말과 산화아연의 3 성분의 배합비는, 상기 실리콘 수지가 100 중량부인데 대해, 상기 알루미늄 분말이 160 중량부 이상, 상기 산화아연 분말이 120 중량부이다. 이 정전기 보호용 페이스트의 배합비는, ESD 억제 피크 전압을 500 V 이하이고, ESD 내량 (耐量) (20 회 전압 인가) 이 규격값의 리크 전류 10 ㎂ 이하 (절연 저항 R=3MΩ 이상) 라는 목표값을, 본 발명과 비교예의 정전기 보호 부품 (100, 200) 의 어느 것에 있어서도 만족하는 것이다. 그러나, 본 발명의 정전기 보호 부품 (100) 쪽이 보다 리크 전류가 작다 (도 10 참조 : 상세 후술). 따라서, 본 발명의 정전기 보호 부품 (100) 이, 보다 절연성이 향상되어 있다. 또한, ESD 억제 피크 전압이란, 방전 개시시에 생기는 전압이다.

표면 전극 (2a, 2b) 상에는, 상부 전극 (6a, 6b) 이 각각 형성되어 있다. 표면 전극 (2a, 2b) 은 박막이기 때문에, 상부 전극 (6a, 6b) 에 의해 표면 전극 (2a, 2b) 의 기계적 강도를 보강하고 있다. 단, 정전기 보호막 (5) 에는 접하지 않도록 (정전기 보호막 (5) 으로부터 떨어진 위치에), 상부 전극 (6a, 6b) 을 형성하고 있다. 그 이유는, 상부 전극 (6a, 6b) 이 정전기 보호막 (5) 에 접하고 있으면, 정전기 펄스 등에 의한 과전압이 정전기 보호 부품 (100) 에 인가되었을 때, 표면 전극 (2a, 2b) 사이가 아니라, 상부 전극 (6a, 6b) 사이나 상부 전극 (6a, 6b) 과 표면 전극 (2a, 2b) 사이에서 방전이 개시될 우려가 있고, 그 경우에는 정전기 보호 부품 본래의 정전기 보호 기능을 발휘할 수 없어지기 때문이다.

또한, 절연막인 유리막 (21a, 21b) 은, 상부 전극 (6a, 6b) 의 하층에는 형성되어 있지 않다.

정전기 보호막 (5) 은 중간층 (7) 에 덮여 있고, 중간층 (7) 은 보호막 (8) 에 덮여 있다. 보호막 (8) 은, 양단부 (8a, 8b) 가, 상부 전극 (6a, 6b) 의 일부 (갭측의 부분) 에 각각 겹쳐 있다. 그리고, 유리막 (21a, 21b) 은, 정전기 보호막 (5) 의 양측부 (5a, 5b) 와 표면 전극 (2a, 2b) 사이에 개재할 뿐만 아니라, 중간층 (7) 과 표면 전극 (2a, 2b) 사이에도 개재하고 있다.

보호막 (8) 은 내습성 등이 우수하며, 정전기 보호막 (5) 등을 습도 등의 외부 환경 등으로부터 보호하기 위해서 형성되어 있다. 그러나, 보호막 (8) 은 내열성이 불충분하기 때문에, 방전시에 발열하는 정전기 보호막 (5) 을 직접 보호막 (8) 에 의해 덮지 않고, 내열성이 우수한 중간층 (7) 에 의해 정전기 보호막 (5) 을 덮고, 이 중간층 (7) 을 보호막 (8) 에 의해 덮는 구조로 하고 있다.

중간층 (7) 은, 표면 전극 (2a, 2b) 사이에서 이상 방전이 발생하는 것을 회피하는 기능도 갖고 있다. 또, 중간층 (7) 은 실리콘 수지 등의 수지 재료에 실리카 등의 무기 필러를 적당량 첨가한 탄력성이 있는 것 (엘라스토머) 으로서, 표면 전극 (2a, 2b) 사이의 갭 (4a) (정전기 보호막 (5)) 에서 방전되었을 때의 내부 에너지 (내압) 의 상승을 억제하여 (상기 내부 에너지를 흡수하여), 상기 내부 에너지의 상승에 의한 충격에 의해 정전기 보호 부품 (100) 이 파손되는 것을 방지하는 기능 (완충 기능) 도 갖고 있다.

세라믹스 기판 (1) 의 양단면 (1c, 1d) 에는 단면 전극 (9a, 9b) 이 각각 형성되어 있고, 이들 단면 전극 (9a, 9b) 에 의해 표면 전극 (2a, 2b) 과 이면 전극 (3a, 3b) 을 각각 전기적으로 접속하고 있다. 또, 단면 전극 (9a, 9b) 의 단부 (9a-1, 9a-2, 9b-1, 9b-2) 가, 표면 전극 (2a, 2b) 의 단부 (2a-2, 2b-2) 와 이면 전극 (3a, 3b) 의 단부 (3a-1, 3b-1) 에 각각 겹쳐 있기 때문에, 단면 전극 (9a, 9b) 과 표면 전극 (2a, 2b) 및 이면 전극 (3a, 3b) 의 접속이 보다 확실해져 있다.

또한, 단면 전극 (9a, 9b) 등에 대해, 단자 전극으로서의 신뢰성을 향상시키기 위해, 니켈 (Ni) 의 도금막 (10a, 10b) 과 주석 (Sn) 의 도금막 (11a, 11b) 이 순서대로 형성되어 있다. 니켈 도금막 (10a, 10b) 은 단면 전극 (9a, 9b) 과, 이면 전극 (3a, 3b) 과, 표면 전극 (2a, 2b) 의 일부와, 상부 전극 (6a, 6b) 의 일부를 각각 덮고 있고, 주석 도금막 (11a, 11b) 은 니켈 도금막 (10a, 10b) 을 각각 덮고 있다.

다음으로, 도 5 ∼ 도 8 에 기초하여, 본 실시형태예의 정전기 보호 부품 (100) 의 제조 방법에 대해 설명한다. 도 5 의 플로우 차트의 각 제조 공정 (단계) 에는 S1 ∼ S20 의 부호를 교부했다. 또, 도 6(a) ∼ (d), 도 7(a) ∼ (d), 도 8(a) ∼ (d) 에는, 각 제조 공정에 있어서의 정전기 보호 부품 (100) 의 제조 상태를 순서대로 나타내고 있다.

또한, 본 실시형태예에서는 1005 타입의 정전기 보호 부품 (100) (도 2 에 나타내는 폭 (W) 이 0.5 ㎜, 길이 (L) 가 1.0 ㎜ 인 것) 을 제조했다.

최초의 공정 (단계 S1) 에서는, 도 6(a) 에 나타내는 바와 같이, 세라믹스 기판 (1) 을, 정전기 보호 부품 (100) 의 제조 공정 (도시 생략) 에 받아들인다. 여기서는 세라믹스 기판 (1) 으로서 알루미나 기판을 사용하였다. 이 알루미나 기판은, 96 ％ 알루미나를 세라믹스 재료로 사용함으로써 제조한 것이다.

또한, 도 6(a) 에는 1 개편 (個片) 의 정전기 보호 부품 (100) 에 대응하는 하나의 개편 영역의 세라믹스 기판 (1) 만을 도시하고 있지만, 단계 S15 에서 1 차 분할되기 전의 실제 세라믹스 기판 (1) 은, 1 차 슬릿과 2 차 슬릿이 종횡으로 복수개 형성되고, 개편 영역이 종횡으로 복수개 연결된 시트상의 것이다.

다음의 공정 (단계 S2) 에서는, 도 6(b) 에 나타내는 바와 같이, 세라믹스 기판 (1) 의 이면 (1b) 에 이면 전극 (3a, 3b) 을 형성한다. 이면 전극 (3a, 3b) 은, 스크린 인쇄법에 의해, 전극 페이스트를 기판 이면 (1b) 에 도포하여 패턴화함으로써 형성된다. 여기서는 전극 페이스트로서 은 (Ag) 페이스트를 사용한하였다. 스크린 인쇄한 이면 전극 (3a, 3b) 은, 건조시켜 전극 페이스트 중의 용제를 증발시킨다.

다음의 공정 (단계 S3) 에서는, 도 6(c) 에 나타내는 바와 같이, 세라믹스 기판 (1) 의 표면 (1a) 에 표면 전극 (2) 의 막 (나중의 공정에서 표면 전극 (2a, 2b) 을 형성하기 위한 막) 을 형성한다. 표면 전극의 막 (2) 은, 스크린 인쇄법에 의해, 전극 페이스트를 기판 표면 (1a) 에 도포하여 패턴화함으로써 형성된다. 여기서는 전극 페이스트로서 금 레지네이트 페이스트를 사용하였다. 스크린 인쇄한 표면 전극 (2) 의 막은, 건조시켜 전극 페이스트 중의 용제를 증발시킨다.

또한, 표면 전극 (2) 의 막을 형성하기 위한 전극 페이스트로는, 금 이외의 레지네이트 페이스트 (금속 유기물 페이스트) 를 사용할 수도 있다. 예를 들어, 백금 (Pt) 이나 은 (Ag) 의 레지네이트 페이스트 등을 사용할 수 있다. 이면 전극 (3a, 3b) 을 형성하기 위한 전극 페이스트로서 은·파라듐 (Ag·Pd) 페이스트를 사용할 수도 있다.

다음의 공정 (단계 S4) 에서는, 단계 S2 에서 형성한 이면 전극 (3a, 3b) 과 단계 S3 에서 형성한 표면 전극 (2) 을, 850 ℃ 의 온도에서 40 분간, 동시에 소성 한다.

그리고, 다음의 공정 (단계 S5) 에서는, 도 6(d) 에 나타내는 바와 같이, 표면 전극 (2) 의 중앙부에 유리막 (21) (나중의 공정에서 유리막 (21a, 21b) 을 형성하기 위한 막) 을 형성한다. 유리막 (21) 은, 스크린 인쇄법에 의해, 붕규산계 유리 페이스트를 표면 전극 (2) 상에 (표면 전극 (2) 의 중앙부를 덮도록) 도포하여 패턴화함으로써 형성된다.

다음의 공정 (단계 S6) 에서는, 단계 S5 에서 형성한 유리막 (21) 을, 600 ℃ 의 온도에서 소성했다.

다음의 공정 (단계 S7) 에서는, 도 7(a) 에 나타내는 바와 같이, UV 파장 영역을 갖는 레이저 (도시 생략) 를 사용한 레이저법에 의해, 단계 S6 에서 소성한 유리막 (21) 의 중앙부와 단계 S4 에서 소성한 표면 전극 (2) 의 중앙부를 동시에 절단 가공함으로써, 일렬로 이어지는 (서로 겹치는) 상층의 갭 (4b) 과 하층의 갭 (4a) 을 동시에 형성한다. 여기서는 UV 파장 영역을 갖는 레이저로서 제 3 차 고조파 레이저 (파장 : 355 ㎚) 를 사용하였다. 갭 (4a, 4b) 의 폭 (d) 은 7 ㎛ 로 했다. 갭 (4a, 4b) 을 형성한 결과, 갭 (4a) 을 개재하여 1 쌍의 표면 전극 (2a, 2b) 이 대향하는 구조가 되고, 또한, 갭 (4b) 을 개재하여 1 쌍의 유리막 (21a, 21b) 이 대향하는 구조가 된다.

다음의 공정 (단계 S8) 에서는, 도 7(b) 에 나타내는 바와 같이, 스크린 인쇄법에 의해, 도전성 페이스트를 표면 전극 (2a, 2b) 의 각각에 도포하여 패턴화 함으로써, 표면 전극 (2a, 2b) 상에 상부 전극 (6a, 6b) 을 형성한다. 이 때의 스크린 인쇄의 횟수는 1 회이다. 상부 전극 (6a, 6b) 은, 정전기 보호막 (5) 에 접촉하지 않도록 하기 위해, 정전기 보호막 (5) 으로부터 떨어진 위치에 있어서, 표면 전극 (2a, 2b) 과 겹쳐지도록 형성된다. 스크린 인쇄 후의 상부 전극 (6a, 6b) 은, 건조시켜 도전성 페이스트 중의 용제를 증발시킨다.

이 스크린 인쇄에서 사용한 스크린 메시는, 메시 사이즈 400 이고, 에멀션 두께 8±2 ㎛ 인 것이다 (품번 : st400).

또, 도전성 페이스트로는, 은 분말과 에폭시 수지를 혼련 (混練) 한 것을 사용하였다. 또한, 이것에 한정되지 않고, 니켈 (Ni), 구리 (Cu) 분말 등과 에폭시 수지를 혼련한 후막 (厚膜) 전극 페이스트 등을, 상부 전극용의 도전성 페이스트로서 사용해도 된다.

다음의 공정 (단계 S9) 에서는, 도 7(c) 에 나타내는 바와 같이, 스크린 인쇄법에 의해, 정전기 보호용 페이스트를 갭 (4a, 4b) 부분에 도포하여 패턴화함으로써, 정전기 보호막 (5) 을 형성한다. 이 때 정전기 보호막 (5) 은 중앙부 (5c) 와 양측부 (5a, 5b) 를 갖는 형상이 된다. 표면 전극 (2a, 2b) 에 대해서는, 정전기 보호막 (5) 의 중앙부 (5c) 가 갭 (4a) 에만 형성되어 (갭 (4a) 을 막고), 표면 전극 (2a, 2b) 에 접속되고, 유리막 (21a, 21b) 에 대해서는, 정전기 보호막 (5) 의 중앙부 (5c) 가 갭 (4b) 에 형성되고 (갭 (4b) 을 막고), 또한, 정전기 보호막 (5) 의 양단부 (5a, 5b) 가 유리막 (21a, 21b) 의 상면 (21a-2, 21b-2) 의 일부 (갭측의 단부) 와 겹쳐진다.

스크린 인쇄 후의 정전기 보호막 (5) 은, 100 ℃ 의 온도에서 10 분간 건조시켜 정전기 보호용 페이스트 중의 용제를 증발시킨다.

또한, 이 스크린 인쇄에서 사용한 스크린 메시는 캘린더 메시로, 메시 사이즈 400 이고 선 직경 18 ㎛, 에멀션 두께 5±2 ㎛ 인 것이다 (품번 : cal400/18).

또, 여기서 사용한 정전기 보호용 페이스트는, 실리콘 수지의 바인더를 기본 재료로 하고, 이 실리콘 수지에, 도전성 입자로서 사용한 알루미늄 분말과, 절연성 입자로서 사용한 산화아연 분말의 2 종을 혼련한 것이다. 또한, 이들 3 성분의 배합비는, 실리콘 수지가 100 중량부인데 대해, 알루미늄 분말이 160 중량부, 산화아연 분말이 120 중량부로 했다. 이 경우, ESD 억제 피크 전압이 500 V 이하이고, ESD 내량이 규격값의 리크 전류 10 ㎂ 이하 (절연 저항 R=3MΩ 이상) 라는 목표값을 만족한다.

또, 실리콘 수지로는, 체적 저항률 2×10¹⁵Ω㎝, 유전율 2.7 의 부가 반응형 실리콘 수지를 사용하였다.

알루미늄 분말로는, 알루미늄을 용융하여, 고압 분무하고 냉각 고화시켜 이루어지는 평균 입경 3.0 ∼ 3.6 ㎛ 의 알루미늄 분말을 사용하였다.

산화아연 분말로는, JIS 규격의 제 1 종 절연성 (체적 저항률 200 MΩ㎝ 이상) 을 갖는 산화아연을 사용하였다. 또, 이 산화아연 분말에는, 입경이 0.3 ∼ 1.5 ㎛ 로 분포하고, 평균 입경이 0.6 ㎛ 이고, 1 차 응집에서의 입경이 1.5 ㎛ 인 산화아연 분말을 적용했다.

다음의 공정 (단계 S10) 에서는, 단계 S8 에서 형성한 상부 전극 (6a, 6b) 과 단계 S9 에서 형성한 정전기 보호막 (5) 을, 200 ℃ 의 온도에서 30 분간, 동시에 베이킹한다.

다음의 공정 (단계 S11) 에서는, 도 7(d) 에 나타내는 바와 같이, 스크린 인쇄법에 의해, 실리콘 수지 페이스트를, 정전기 보호막 (5) 및 유리막 (21a, 21b) 에 도포하여 패턴화함으로써, 정전기 보호막 (5) 등을 덮는 중간층 (7) 을 형성한다. 이 때의 스크린 인쇄의 횟수는 1 회이다.

여기서는 실리콘 수지 페이스트로서 40 ∼ 50 ％ 의 실리카를 함유하는 실리콘 수지 페이스트를 사용하였다.

또, 이 스크린 인쇄에서 사용한 스크린 메시는 캘린더 메시로, 메시 사이즈 400 이고, 선 직경 18 ㎛, 에멀션 두께 5±2 ㎛ 인 것이다 (품번 : cal400/18).

다음의 공정 (단계 S12) 에서는, 단계 S11 에서 형성한 중간층 (7) 을, 150 ℃ 의 온도에서 30 분간 베이킹을 한다.

다음의 공정 (단계 S13) 에서는, 도 8(a) 에 나타내는 바와 같이, 스크린 인쇄법에 의해, 에폭시 수지 페이스트를, 중간층 (7), 유리막 (21a, 21b), 표면 전극 (2a, 2b) 및 상부 전극 (6a, 6b) 에 도포하여 패턴화함으로써, 중간층 (7) 등을 덮는 보호막 (8) 을 형성한다. 이 때의 스크린 인쇄의 횟수는 2 회이다.

또한, 이 스크린 인쇄에서 사용한 스크린 메시는, 메시 사이즈 400 이고, 에멀션 두께 10±2 ㎛ 인 것이다 (품번 : 3DSus400/19).

다음의 공정 (단계 S14) 에서는, 단계 S13 에서 형성한 보호막 (8) 을, 200 ℃ 의 온도에서 30 분간 베이킹한다.

다음의 공정 (단계 S15) 에서는, 시트 형상의 세라믹스 기판 (1) 에 형성되어 있는 1 차 슬릿을 따라, 세라믹스 기판 (1) 을 1 차 분할한다. 그 결과, 세라믹스 기판 (1) 은 복수개의 개편 영역이 횡일렬로 연결된 띠형상의 것이 되어, 단면 (1c, 1d) 이 생긴다.

다음의 공정 (단계 S16) 에서는, 도 8(b) 에 나타내는 바와 같이, 전사법에 의해, 도전성 페이스트를, 세라믹스 기판 (1) 의 단면 (1c, 1d), 표면 전극 (2a, 2b) 의 일부, 이면 전극 (3a, 3b) 의 일부에 도포하고, 이것을 다음의 공정 (단계 S17) 에서, 200 ℃ 의 온도에서 30 분간 베이킹함으로써, 단면 전극 (9a, 9b) 을 형성한다. 이 때 단면 전극 (9a, 9b) 은 표면 전극 (2a, 2b) 및 이면 전극 (3a, 3b) 에 일부 겹치고, 표면 전극 (2a, 2b) 과 이면 전극 (3a, 3b) 을 전기적으로 접속한다.

여기서는 도전성 페이스트로서 은 분말과 에폭시 수지를 혼련한 페이스트를 사용하였다.

다음의 공정 (단계 S18) 에서는, 띠형상의 세라믹스 기판 (1) 에 형성되어 있는 2 차 슬릿을 따라, 세라믹스 기판 (1) 을 2 차 분할한다. 그 결과, 세라믹스 기판 (1) 은 각 개편 영역마다 분할되어, 개편이 된다.

다음의 공정 (단계 S19) 에서는, 도 8(c) 에 나타내는 바와 같이, 배럴 도금 방식에 의해, 단면 전극 (9a, 9b) 과, 이면 전극 (3a, 3b) 과, 표면 전극 (2a, 2b) 의 일부와, 상부 전극 (6a, 6b) 의 일부 상에 전기 도금하여, 니켈 도금막 (10a, 10b) 을 형성한다.

마지막 공정 (단계 S20) 에서는, 도 8(d) 에 나타내는 바와 같이, 배럴 도금 방식에 의해, 단계 S19 에서 형성한 니켈 도금막 (10a, 10b) 상에 전기 도금하여, 주석 도금막 (11a, 11b) 을 형성한다. 이렇게 하여, 정전기 보호 부품 (100) 이 완성된다.

다음으로, 도 9 및 도 10 에 기초하여, 본 발명의 유리막 (21a, 21b) 을 갖는 정전기 보호 부품 (100) (도 1) 과, 비교예의 유리막이 없는 정전기 보호 부품 (200) 에 대해 실시한 ESD 시험의 결과에 대해 설명한다.

ESD 시험은, IEC61000-4-2 8 ㎸ 에 준거한 ESD 전압을 정전기 보호 부품 (100, 200) 에 인가하는 방법으로 실시하였다.

본 발명의 정전기 보호 부품 (100) 에 대해서는, 상기와 동일한 제조 공정으로 10 개의 시료를 제조하고, 비교예의 정전기 보호 부품 (200) 에 대해서는, 유리막이 없는 것 이외에는 상기와 동일한 제조 공정에서 10 개의 시료를 제조했다. 그리고, 어느 시료에 대해서도 ESD 전압을 20 회 인가하였다.

도 9(a) 에는 본 발명의 정전기 보호 부품 (100) 의 시료에 대해 1 회째 ESD 전압 인가시의 ESD 억제 피크 전압의 측정 결과를 나타내고, 도 9(b) 에는 비교예의 정전기 보호 부품 (200) 의 시료에 대해 1 회째 ESD 전압 인가시의 ESD 억제 피크 전압의 측정 결과를 나타내고 있다.

이들 측정 결과로부터, ESD 억제 피크 전압에 관해서는, 모든 시료가 500 V 이하의 목표값을 만족하고 있으며, 양 시료에 현저한 차이는 관찰되지 않았다.

한편, 도 10(a) 에는 본 발명의 정전기 보호 부품 (100) 의 시료에 대해 1회째와 10 회째와 20 회째의 ESD 전압 인가 후에 리크 전류를 측정한 결과를 나타내고, 도 10(b) 에는 비교예의 정전기 보호 부품 (200) 의 시료에 대해 20 회째의 ESD 전압 인가 후에 리크 전류를 측정한 결과를 나타내고 있다.

그리고, 도 10(a) 에 나타내는 바와 같이, 본 발명의 정전기 보호 부품 (100) 에 대해서는, 모든 시료가, 1 회째와 10 회째와 20 회째 중 어느 ESD 전압 인가 후에 있어서도, 리크 전류가 0.001 ㎂ 라는 매우 작은 값이고, 또한, 시료 (부품) 마다의 리크 전류의 편차도 거의 없었다. 즉, 모든 시료가, 절연 저항이 매우 크고, 또한, 시료마다의 절연 저항의 편차도, 거의 없는 것을 확인할 수 있었다.

이에 대하여, 도 10(b) 에 나타내는 바와 같이, 비교예의 정전기 보호 부품 (200) 에 대해서는, 모든 시료가 10 ㎂ 이하라는 목표값은 만족하고 있지만, 도 10(a) 의 결과와 비교하면, 리크 전류가 큰 시료가 많이 관찰되고, 또한, 시료마다의 리크 전류의 편차도 매우 컸다. 즉, 절연 저항이 비교적 작고, 또한, 시료마다의 절연 저항의 편차도 큰 것을 확인할 수 있었다.

또한, 유리막 (21a, 21b) 의 구조는 도 1 ∼ 도 3 에 나타내는 구조에 한정되는 것이 아니고, 예를 들어 도 11 ∼ 도 13 에 나타내는 구조나, 도 14 및 도 15에 나타내는 구조여도 된다.

상세히 서술하면, 도 11 ∼ 도 13 에 나타내는 정전기 보호 부품 (300) 에서는, 도 1 ∼ 도 3 에 나타내는 정전기 보호 부품 (100) 에 비해 (특히 도 2, 도 3 참조), 유리막 (21a, 21b) 의 폭이 넓어져 있다 (특히 도 12, 도 13 참조 : 이들 도면의 상하 방향이 유리막 (21a, 21b) 의 폭방향이다).

구체적으로는, 도 2 및 도 3 에 나타내는 바와 같이, 정전기 보호 부품 (100) 에 있어서의 유리막 (21a, 21b) 은, 표면 전극 (2a, 2b) 의 폭보다는 넓지만, 정전기 보호막 (5) 의 폭보다는 좁은 폭이 되어 있고, 표면 전극 (2a) 의 양측면 (2a-4, 2a-5) 이나 표면 전극 (2b) 의 양측면 (2b-4, 2b) 을 덮어 상기 측면 (2a-4, 2a-5, 2b-4, 2b-5) 이 정전기 보호막 (5) 에 접하는 것을 방지하는 것이 가능한 최소한의 폭을 갖고 있다. 이에 대하여, 도 12 및 도 13 에 나타내는 바와 같이, 정전기 보호 부품 (300) 에 있어서의 유리막 (21a, 21b) 은, 표면 전극 (2a, 2b) 의 폭, 정전기 보호막 (5) 의 폭, 및, 중간층 (7) 의 폭의 어느 것보다도 넓은 폭을 갖고 있다.

또한, 정전기 보호 부품 (300) 의 다른 구조에 대해서는, 정전기 보호 부품 (100) 의 구조와 동일하다. 또, 정전기 보호 부품 (300) 의 제조 방법에 대해서도, 정전기 보호 부품 (100) 의 제조 방법과 동일하다.

도 14 의 K-K 선 화살표 단면 및 L-L 선 화살표 단면의 구조에 대해서는, 도 3(a) 에 나타내는 단면 및 도 3(b) 에 나타내는 단면의 구조와 동일하기 때문에, 도 3 을 참조한다.

도 3, 도 14 및 도 15 에 나타내는 바와 같이, 정전기 보호 부품 (400) 은, 도 1 ∼ 도 3 에 나타내는 정전기 보호 부품 (100) 에 비해 (특히 도 1, 도 2 참조), 유리막 (21a, 21b) 의 길이가 짧아져 있다 (특히 도 14, 도 15 참조 : 이들 도면의 좌우 방향이 유리막 (21a, 21b) 의 길이 방향이다).

구체적으로는, 도 1 및 도 2 에 나타내는 바와 같이, 정전기 보호 부품 (100) 에 있어서의 유리막 (21a, 21b) 은, 정전기 보호막 (5) 의 길이 및 중간층 (7) 의 길이의 어느 것보다도 길어져 있다. 이에 대하여, 도 14 및 도 15 에 나타내는 바와 같이, 정전기 보호 부품 (400) 에 있어서의 유리막 (21a, 21b) 은, 정전기 보호막 (5) 의 길이보다는 길지만, 중간층 (7) 의 길이보다는 짧아져 있어 정전기 보호막 (5) 의 양측부 (5a, 5b) 와 표면 전극 (2a, 2b) 사이에 개재하여 (즉 표면 전극 (2a, 2b) 의 단부 (2a-1, 2b-1) 의 표면 (2a-3, 2b-3) 을 덮어) 정전기 보호막 (5) 의 양측부 (5a, 5b) 가 표면 전극 (2a, 2b) 에 접하는 것을 방지하는 것이 가능한 최소한의 길이를 갖고 있다.

또한, 정전기 보호 부품 (400) 의 다른 구조에 대해서는, 정전기 보호 부품 (100) 의 구조와 동일하다. 또, 정전기 보호 부품 (400) 의 제조 방법에 대해도, 정전기 보호 부품 (100) 의 제조 방법과 동일하다.

이상과 같이, 본 실시형태예의 정전기 보호 부품 (100, 300, 400) 에 의하면, 세라믹스 기판 (1) 상에 형성되고, 갭 (4a) 을 개재하여 대향하고 있는 표면 전극 (2a, 2b) 과, 표면 전극 (2a, 2b) 상에 형성되어 표면 전극 (2a, 2b) 의 상면 (2a-3, 2b-3) 및 양측면 (2a-4, 2a-5, 2b-4, 2b-5) 을 덮고, 또한, 갭 (4a) 에 이어지는 갭 (4b) 을 개재하여 대향하고 있는 유리막 (21a, 21b) 과, 중앙부 (5c) 와 양측부 (5a, 5b) 를 갖고, 중앙부 (5c) 가 갭 (4a) 및 갭 (4b) 에 형성되고, 양측부 (5a, 5b) 가 유리막 (21a, 21b) 상면 (21a-2, 21b-2) 과 겹쳐져 있는 정전기 보호막 (5) 을 갖고 있는 것을 특징으로 하고 있기 때문에, 표면 전극 (2a, 2b) 에 대해서는, 표면 전극 (2a, 2b) 사이의 갭 (4a) 에만 정전기 보호막 (5) (중앙부 (5c)) 이 형성되어 있다. 즉, 정전기 보호막 (5) 은, 표면 전극 (2a, 2b) 에 대해 갭측의 단면 (2a-6, 2b-6) 에만 접하고 있고, 상기 단면 (2a-6, 2b-6) 이외의 부분에는 접하고 있지 않다.

이 때문에, 정전기 보호 부품 (100) 은, 정전기 보호막 (5) 이 표면 전극 (2a, 2b) 의 단면 이외의 부분에도 접하고 있는 정전기 보호 부품 (200) 에 비해, 절연 저항을 매우 크게 할 수 있고, 또한, 부품마다의 절연 저항의 편차도 매우 작게 할 수 있다.

또, 정전기 보호 부품 (100, 300, 400) 에 의하면, 절연막이 유리막 (21a, 21b) 인 것을 특징으로 하고 있기 때문에, 정전기 보호 부품 (100) 을 제조할 때, 내열성 또한 절연성을 갖는 유리막 (21a, 21b) 의 형성을 용이하고 또한 저렴하게 실시할 수 있다.

또, 정전기 보호 부품 (100, 300) 에 의하면, 유리막 (21a, 21b) 이, 중간층 (7) 과 표면 전극 (2a, 2b) 사이에 개재하고 있는 것을 특징으로 하고 있기 때문에, 유리막 (21a, 21b) 의 개재에 의해, 중간층 (7) 은 표면 전극 (2a, 2b) 에 접촉하고 있지 않다. 이 때문에, 중간층 (7) 을 개재하여 표면 전극 (2a, 2b) 사이에서 이상 방전이 발생하는 것을, 유리막 (21a, 21b) 에 의해 확실하게 저지할 수 있다. 이 경우, 예를 들어, 비교적 절연성이 낮은 재료를 사용하여 중간층 (7) 을 형성하는 것도 가능해지기 때문에, 중간층 (7) 의 재료 선택의 폭이 넓어진다는 효과도 얻어진다.

또, 본 실시형태예의 정전기 보호 부품 (100) 의 제조 방법에 의하면, 세라믹스 기판 (1) 상에 표면 전극 (2) 의 막을 형성하는 제 1 공정과, 표면 전극 (2) 의 막 상에 유리막 (21) 을 형성하고, 이 유리막 (21) 에 의해 표면 전극 (2) 의 막의 상면 및 양측면을 덮는 제 2 공정과, 상기 제 1 공정에서 형성한 표면 전극 (2) 의 막과, 상기 제 2 공정에서 형성한 유리막 (21) 을 절단하여, 갭 (4a) 과 갭 (4b) 을 형성하는 제 3 공정과, 중앙부 (5c) 와 양측부 (5a, 5b) 를 갖는 형상으로 하여, 상기 중앙부 (5c) 를 갭 (4a) 및 갭 (4b) 에 형성하고, 상기 양측부 (5a, 5b) 를 유리막 (21a, 21b) 의 상면 (21a-2, 21b-2) 에 겹치도록 하여 정전기 보호막 (5) 을 형성하는 제 4 공정을 갖는 것을 특징으로 하고 있기 때문에, 표면 전극 (2a, 2b) 에 대해서는, 표면 전극 (2a, 2b) 사이의 갭 (4a) 에만 정전기 보호막 (5) (중앙부 (5c)) 을 형성할 수 있다. 즉, 정전기 보호막 (5) 을, 표면 전극 (2a, 2b) 에 대해 갭측의 단면 (2a-6, 2b-6) 에만 접하고, 상기 단면 (2a-6, 2b-6) 이외의 부분에는 접하지 않도록 형성할 수 있다.

이 때문에, 본 제조 방법에 의해 제조한 정전기 보호 부품 (100) 은, 정전기 보호막 (5) 이 표면 전극 (2a, 2b) 의 단면 이외의 부분에도 접하고 있는 정전기 보호 부품 (200) 에 비해 절연 저항을 매우 크게 할 수 있고, 또한, 부품마다의 절연 저항의 편차도 매우 작게 할 수 있다.

또, 본 제조 방법에 의하면, 절연막은 유리막 (21a, 21b) 인 것을 특징으로 하고 있기 때문에, 내열성 또한 절연성을 갖는 유리막 (21a, 21b) 의 형성을 용이하고 또한 저렴하게 실시할 수 있다.

또, 본 제조 방법에 의하면, 상기 제 3 공정에서는, 상기 제 1 공정에서 형성한 표면 전극 (2) 의 막과 상기 제 2 공정에서 형성한 유리막 (21) 을, UV 파장 영역을 갖는 제 3 차 고조파 레이저를 사용하여 동시에 절단함으로써 갭 (4a, 4b) 을 형성하는 것을 특징으로 하고 있기 때문에, 갭 (4a, 4b) 을 용이하게 양호한 정밀도로 형성할 수 있다.

또한, 상기에서는, 1 개의 세라믹스 기판 (1) 상에 1 개의 정전기 보호막 (5) 을 형성한 정전기 보호 부품의 실시예를 서술했지만, 이것에 한정되는 것이 아니라, 1 개의 세라믹스 기판 (1) 상에 2 개 이상의 정전기 보호막 (5) 을 형성한 정전기 보호 부품도, 본 발명의 범위 내로 한다.

또, 상기에서는, 실리콘 수지와 알루미늄 분말과 산화아연 분말의 3 성분을 혼련한 페이스트를 사용하여 정전기 보호막을 형성하는 경우에 대해 설명했지만, 반드시 이것에 한정되는 것이 아니라, 본 발명의 정전기 보호 부품의 구조는, 상기와는 상이한 성분의 재료에 의해 정전기 보호막이 형성되어 있는 정전기 보호 부품에도 적용할 수 있다.

산업상 이용가능성

본 발명은 정전기 보호 부품 및 그 제조 방법에 관한 것으로서, 정전기 보호 부품의 절연 저항 특성의 향상을 도모하는 경우에 적용하여 유용한 것이다.

1 : 세라믹스 기판, 1a : 기판 표면, 1b : 기판 이면, 1c, 1d : 기판 단면, 2 : 표면 전극의 막, 2a, 2b : 표면 전극, 2a-1, 2a-2, 2b-1, 2b-2 : 표면 전극의 단부, 2a-3, 2b-3 : 표면 전극의 상면, 2a-4, 2a-5, 2b-4, 2b-5 : 표면 전극의 측면, 2a-6, 2b-6 : 표면 전극의 단면, 3a, 3b : 이면 전극, 3a-1, 3b-1 : 이면 전극의 단부, 4a, 4b : 갭, 5 : 정전기 보호막, 5a, 5b : 정전기 보호막의 측부, 5c : 정전기 보호막의 중앙부, 6a, 6b : 상부 전극, 7 : 중간층, 8 : 보호막, 8a, 8b : 보호막의 단부, 9a, 9b : 단면 전극, 9a-1, 9a-2, 9b-1, 9b-2 : 단면 전극의 단부, 10a, 10b : 니켈 도금막, 11a, 11b : 주석 도금막, 21, 21a, 21b : 유리막, 21a-1, 21b-1 : 유리막의 단부, 21a-2, 21b-2 : 유리막의 상면, 100 : 정전기 보호 부품 (유리막 있음), 200 : 정전기 보호 부품 (유리막 없음), 300 : 정전기 보호 부품 (유리막 있음), 400 : 정전기 보호 부품 (유리막 있음)

Claims

절연 기판 상에 형성되고, 제 1 갭을 개재하여 대향하고 있는 표면 전극과,
상기 표면 전극 상에 형성되어 상기 표면 전극의 상면 및 양측면을 덮고, 또한, 상기 제 1 갭에 이어지는 제 2 갭을 개재하여 대향하고 있는 절연막과,
중앙부와 양측부를 갖고, 상기 중앙부가 상기 제 1 갭 및 제 2 갭에 형성되고, 상기 양측부가 상기 절연막의 상면과 겹쳐져 있는 정전기 보호막을 갖고 있는 것을 특징으로 하며,
상기 정전기 보호막은, 상기 표면 전극에 대해, 상기 제 1 갭측의 단면에만 접하고, 상기 제 1 갭측의 단면 이외의 부분에는 접하고 있지 않은 것을 특징으로 하는, 정전기 보호 부품.
제 1 항에 있어서,
상기 절연막은 유리막인 것을 특징으로 하는 정전기 보호 부품.
제 1 항 또는 제 2 항에 있어서,
상기 정전기 보호막과 상이한 보호막을 더 갖고 있고,
상기 정전기 보호막과 상기 상이한 보호막 사이에 중간층이 형성되어 있고,
상기 절연막이, 이 중간층과 상기 표면 전극 사이에 개재하고 있는 것을 특징으로 하는 정전기 보호 부품.
제 1 항에 기재된 정전기 보호 부품의 제조 방법으로서,
절연 기판 상에 표면 전극의 막을 형성하는 제 1 공정과,
상기 표면 전극의 막 상에 절연막을 형성하고, 이 절연막에 의해 상기 표면 전극의 막의 상면 및 양측면을 덮는 제 2 공정과,
상기 제 1 공정에서 형성한 표면 전극의 막과, 상기 제 2 공정에서 형성한 절연막을 절단하여, 제 1 갭과 제 2 갭을 형성하는 제 3 공정과,
중앙부와 양측부를 갖는 형상으로 하여, 상기 중앙부를 상기 제 1 갭 및 제 2 갭에 형성하고, 상기 양측부를 상기 절연막의 상면에 겹치도록 하여, 정전기 보호막을 형성하는 제 4 공정을 갖는 것을 특징으로 하며,
상기 정전기 보호막은, 상기 표면 전극에 대해, 상기 제 1 갭측의 단면에만 접하고, 상기 제 1 갭측의 단면 이외의 부분에는 접하고 있지 않은 것을 특징으로 하는, 정전기 보호 부품의 제조 방법.
제 4 항에 있어서,
상기 절연막은 유리막인 것을 특징으로 하는 정전기 보호 부품의 제조 방법.
제 4 항 또는 제 5 항에 있어서,
상기 제 3 공정에서는, 상기 제 1 공정에서 형성한 표면 전극의 막과, 상기 제 2 공정에서 형성한 절연막을, UV 파장 영역을 갖는 제 3 차 고조파 레이저를 사용하여 동시에 절단함으로써, 제 1 갭과 제 2 갭을 형성하는 것을 특징으로 하는 정전기 보호 부품의 제조 방법.