KR101448000B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101448000B1
KR101448000B1 KR1020080083420A KR20080083420A KR101448000B1 KR 101448000 B1 KR101448000 B1 KR 101448000B1 KR 1020080083420 A KR1020080083420 A KR 1020080083420A KR 20080083420 A KR20080083420 A KR 20080083420A KR 101448000 B1 KR101448000 B1 KR 101448000B1
Authority
KR
South Korea
Prior art keywords
forming
thickness
barrier
color filter
gate
Prior art date
Application number
KR1020080083420A
Other languages
English (en)
Other versions
KR20100024730A (ko
Inventor
송진호
정양호
강훈
김재성
김상수
김시열
윤재형
김종인
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080083420A priority Critical patent/KR101448000B1/ko
Priority to US12/434,945 priority patent/US8218110B2/en
Priority to JP2009142157A priority patent/JP5599988B2/ja
Publication of KR20100024730A publication Critical patent/KR20100024730A/ko
Application granted granted Critical
Publication of KR101448000B1 publication Critical patent/KR101448000B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/09—Ink jet technology used for manufacturing optical filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트선의 두께를 증가시키고 유기 물질로 형성된 격벽을 형성한 후 게이트 절연막을 형성하고, 그 후 격벽을 이용하여 잉크젯 방식으로 색필터를 형성하는 것을 특징으로 한다. 게이트선의 두께가 증가하여 기판의 크기가 커지더라도 신호 지연으로 인한 문제가 적으며, 유기 물질로 격벽을 형성함으로써 격벽의 높이도 높아지고 테이퍼 각도도 증가하여 색필터가 안정적으로 매입되는 장점이 있다.
유기 격벽, COA, 색필터, 잉크젯, 두꺼운 게이트

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판(이하 '박막 트랜지스터 표시판'이라 한다)에는 복수의 박막 트랜지스터와 화소 전극이 행렬의 형태로 배열되어 있고, 다른 표시판(이하 '공통 전극 표시판'이라 한다)에는 적색, 녹색 및 청색의 색 필터가 형성되어 있고 그 전면을 공통 전극이 덮고 있는 구조가 주류이다.
그러나, 이러한 액정 표시 장치는 화소 전극과 색 필터가 다른 표시판에 형성되므로 화소 전극과 색 필터 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발생할 수 있다.
이를 해결하기 위하여, 색 필터와 화소 전극을 동일한 표시판에 형성하는 구조(color filter on array, CoA) 구조가 제안되었다. 이때, 일반적으로 색 필터뿐만 아니라 차광 부재도 화소 전극과 동일한 표시판에 형성하게 된다.
화소 전극과 동일한 표시판에 색필터를 형성하는 경우, 제조 공정을 단순화하여 제조 시간 및 비용을 감소하기 위하여, 색 필터를 잉크젯 인쇄 방법으로 형성한다. 잉크젯 방법을 사용하기 위하여 차광 부재로 격벽을 형성하게 된다.
그런데 차광 부재로 형성된 격벽은 그 높이가 낮아 잉크젯으로 형성된 색 필터를 충분히 구분시키기 부족한 단점이 있다.
CoA 구조에서 화소 전극과 드레인 전극 간의전기적 접속을 위한 접촉 구멍의 형성이 용이하지 않다는 문제점이 있다. 이는 색필터 또는 차광 부재가 화소 전극과 드레인 전극 사이에 위치하여 이를 제거하여야 하는데, 이를 제거하는 것이 용이하지 않기 때문이다.
또한, 최근들어 액정 표시 장치의 크기가 증가되고 있는데, 기판이 커질수록 게이트선을 통하여 인가되는 게이트 전압이 지연되는 문제가 발생된다. 게이트 전압이 지연되면, 화소에 데이터 전압이 충전될 충분한 시간이 제공되지 않아 화소가 원하는 휘도를 표시하지 못하게 되는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 색 필터를 잉크젯 인쇄 방법 으로 형성할 때 차광 부재를 포함하지 않는 다른 구조의 격벽을 사용하여 색필터가 보다 충실하게 형성되도록 하며, 드레인 전극을 노출시키는 접촉 구멍을 용이하게 형성하여 화소 전극과 드레인 전극간의 전기적 접촉에 문제가 발생하지 않도록 한다.
또한, 게이트선의 두께를 높여 게이트선의 저항값을 낮추고 그 결과 게이트선을 통하여 전달되는 신호의 지연을 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선, 유기 물질로 형성되며, 세로부 및 상기 게이트선과 접촉하며 중첩하는 가로부를 포함하는 격벽, 상기 격벽에 의하여 구획된 영역에 형성된 색필터, 상기 격벽의 위에서 게이트 전극부에 형성되어 있는 박막 트랜지스터, 상기 게이트선에 교차하며, 상기 격벽의 위에서 상기 격벽의 세로부를 따라 형성되는 데이터선을 포함한다.
상기 격벽 중 상기 게이트 전극의 상부에 형성된 격벽은 그 두께가 다른 부분보다 작거나 상기 게이트 전극이 노출되도록 제거되어 있을 수 있다.
상기 게이트선은 두께가 0.3㎛ 이상 5㎛ 이하의 두께로 형성될 수 있다.
상기 격벽은 0.3㎛ 이상 10㎛ 이하의 두께로 형성될 수 있다.
상기 색필터는 1㎛ 이상 4㎛이하의 두께로 형성될 수 있다.
상기 색필터와 상기 격벽의 두께 차이는 2㎛ 이하로 형성될 수 있다.
상기 격벽을 형성하는 유기 물질은 유전율 3.5 이하의 유기 물질로 형성될 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트선을 형성하는 단계, 유기 물질로 세로부 및 상기 게이트선과 접촉하며 중첩하는 가로부를 포함하는 격벽을 형성하는 단계, 상기 격벽 위에 게이트 절연막 및 반도체층을 형성하는 단계, 상기 게이트 절연막 및 상기 반도체위에 데이터선, 드레인 전극을 형성하는 단계, 상기 반도체, 상기 데이터선 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계, 상기 보호막 위에 격벽에 의하여 구획된 영역에 잉크젯 방식으로 색필터를 형성하는 단계를 포함한다.
상기 격벽 중 상기 게이트 전극의 상부에 형성된 격벽의 일부는 그 두께가 다른 부분보다 작게 형성하거나 상기 게이트 전극이 노출되도록 제거하는 단계를 더 포함할 수 있다.
상기 게이트선은 두께가 0.3 ㎛이상 5 ㎛ 이하로 형성할 수 있다.
상기 격벽은 0.3㎛ 이상 10㎛ 이하로 형성할 수 있다.
상기 색필터는 1㎛ 이상 4㎛이하로 형성할 수 있다.
상기 색필터와 상기 격벽의 두께 차이는 2㎛ 이하로 형성할 수 있다.
상기 격벽을 형성하는 유기 물질은 유전율 3.5 이하의 물질로 형성할 수 있다.
상기 격벽을 형성하는 단계는 상기 게이트 전극과 상기 가로부가 중첩하는 영역에서의 격벽은 일부 제거하거나 완전히 제거하며, 반투과 영역 또는 슬릿 패턴 을 포함하는 마스크를 사용하여 한번의 노광 및 현상으로 상기 격벽을 형성할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 절연 기판 위에 게이트선을 형성하는 단계, 유기 물질로 세로부 및 상기 게이트선과 접촉하며 중첩하는 가로부를 포함하는 격벽을 형성하는 단계, 상기 격벽 위에 격벽에 의하여 구획된 영역에 잉크젯 방식으로 색필터를 형성하는 단계, 상기 색필터 위에 게이트 절연막, 반도체층을 형성하는 단계, 상기 게이트 절연막 및 상기 반도체위에 데이터선, 드레인 전극을 형성하는 단계, 및 상기 반도체, 상기 데이터선 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계를 포함한다.
상기 격벽 중 상기 게이트 전극의 상부에 형성된 격벽의 일부는 그 두께가 다른 부분보다 작게 형성하거나 상기 게이트 전극이 노출되도록 제거하는 단계를 더 포함할 수 있다.
상기 게이트선은 두께가 0.3 ㎛이상 5 ㎛ 이하로 형성할 수 있다.
상기 격벽은 0.3㎛ 이상 10㎛ 이하로 형성할 수 있다.
상기 색필터는 1㎛ 이상 4㎛이하로 형성할 수 있다.
상기 색필터와 상기 격벽의 두께 차이는 2㎛ 이하로 형성할 수 있다.
상기 격벽을 형성하는 유기 물질은 유전율 3.5 이하의 물질로 형성할 수 있다.
상기 격벽을 형성하는 단계는 상기 게이트 전극과 상기 가로부가 중첩하는 영역에서의 격벽은 일부 제거하거나 완전히 제거하며, 반투과 영역 또는 슬릿 패턴 을 포함하는 마스크를 사용하여 한번의 노광 및 현상으로 상기 격벽을 형성할 수 있다.
이상과 같이 본 발명의 실시예에 따르면, 차광 부재를 포함하지 않으며, 유기막으로 형성된 격벽을 이용하여 격벽을 높게 형성한 후 색 필터를 잉크젯 공정으로 형성함으로써 색필터의 색감을 향상시키고, 인접한 색필터간의 혼색을 방지할 수 있고, 드레인 전극을 노출시키는 접촉 구멍도 용이하게 형성할 수 있다. 또한, 게이트선의 두께를 증가시켜 게이트선을 통하여 전달되는 신호의 지연을 줄여 기판의 크기가 커지고 해상도가 향상되어도 화소의 충전시간을 충분히 제공할 수 있다. 그 결과 표시 품질도 향상된다. 한편, 대향 기판에는 공통 전극 이외에 추가적으로 형성하는 것이 없을 수 있어 대향 기판의 제조 공정이 간략해지고, 양 기판을 잘못 정렬할 우려가 적다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 각 단면선 A-A', A'-A'' 및 A''-A'''을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 상하로 돌출된 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121)은 알루미늄, 구리 또는 이들의 합금 따위로 형성되며, 두께가 0.5 ㎛이상 5 ㎛ 이하로 형성한다. 게이트선(121)의 두께가 매우 두꺼워 이를 형성할 때 절연 기판(110)에 변형이 생길 수 있으므로, 이를 방지하기 위하여 질화 실리콘(SiNx)따위로 형성된 버퍼층(도 33의 115 참조)을 절연 기판(110)과 게이트선(121) 사이에 추가 형성할 수도 있다. 게이트선(121)의 두께가 증가함으로 인하여 게이트선을 흐르는 신호의 RC 지연(RC delay)이 감소하는 장점을 가진다. 그러 나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있으며, 본 발명에서는 게이트선(121)의 두께를 증가시켜 형성하는 점에 특징을 가진다.
게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30ㅀ 내지 약 80ㅀ인 것이 바람직하다.
게이트선(121) 위에는 3.5 이하의 유전율을 가지는 유기 물질로 만들어진 격벽(215)이 형성되어 있다. 격벽(215)은 게이트선(121)을 따라서 형성된 가로부와 가로 방향으로 인접한 화소를 구분하며, 데이터선이 형성될 위치에 형성된 세로부 및 화소 전극과 드레인 전극이 연결되는 위치에 형성된 콘택부를 포함하며, 색필터가 형성될 영역을 구획한다. 격벽(215)은 0.5㎛ 이상 10㎛ 이하의 두께로 형성되며, 게이트선(121)으로부터 1㎛ 이상 4㎛이하의 높이를 가지며, 게이트 전극(124)의 위에는 격벽(215)이 식각되어 그 두께가 얇게 형성되어 있다. 한편, 실시예에 따라서는 격벽(215)이 모두 식각되어 게이트 전극(124)을 노출시킬 수도 있다. 유기 물질로 만들어진 격벽(215)은 기판(110) 면에 대하여 경사져 있으며, 그 경사각은 50ㅀ 내지 약 120ㅀ인 것이 바람직하다. 여기서 90ㅀ를 넘는 각도는 역테이퍼 구조인 경우를 나타낸다. 또한, 격벽을 형성하는 유기 물질로 유전율 3.5 이하의 저유전율 유기 물질을 사용하거나 계면 활성제(surfactant), 규소(Si) 계열, 불소(F) 계열 중 한가지 이상의 물질을 첨가하고 있는 유기 물질을 사용할 수 있다. 또한, 유기막을 형성하는 물질에 첨가제(불소 등)를 조절하거나 유기막으로 격벽(215)을 형성한 후 표면 처리를 통하여 격벽(215)의 프로파일을 조절할 수 있다.
격벽(215) 및 기판(110) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실시예에 따라서 그 두께가 다앙하며, 0.3㎛ 이상 3㎛ 이하의 두께를 가진다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 반도체(154)는 격벽(215)의 두께가 얇게 형성되거나 제거된 게이트 전극(124) 위에 위치하며, 격벽(215)의 높이보다 낮은 위치에 형성되어 있다.
반도체(154) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(도시되어 있지 않음)가 형성되어 있다. 저항성 접촉 부재는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재는 쌍을 이루어 반도체(154) 위에 배치되어 있다.
반도체(154)와 저항성 접촉 부재의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30ㅀ 내지 80ㅀ 정도이다.
반도체(154) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 격벽(215)의 세로부위에 형성되어 있다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 격벽(215)의 콘택부 상에 형성되며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 격벽(215)이 제거된 영역 내이며, 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 다양한 금속으로 단일막, 이중막 및 삼중막의 구조로 형성될 수 있으며, 데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30ㅀ 내지 80ㅀ 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(도시하지 않음)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호 막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다.
보호막(180) 위이며, 격벽(215)이 형성되어 있지 않은 영역에는 잉크젯 방식으로 색필터(230)가 형성되어 있다. 색필터(230)는 적어도 삼원색(예를 들면, 적색, 녹색, 청색)을 포함하며, 각 색별로 다른 안료를 사용하여 형성한다. 유기 물질로 형성된 격벽(215)은 그 높이가 높아 색필터(230)가 충분히 격벽(215)내부에 채워지며, 격벽(215)의 테이퍼 각도 커서 색필터(230)가 고르게 형성될 수 있다. 색필터(230)는 1㎛ 이상 4㎛이하의 두께로 형성된다. 또한, 도 2에서는 컬러 필터(230)가 격벽(215)보다 높게 형성되어 있는 구조로 도시되어 있으나 반드시 이에 한정되지 않으며, 컬러 필터(230)가 격벽(215)보다 낮거나 같게 형성될 수도 있다. 또한, 컬러 필터(230) 및 격벽(215)의 두께 차이는 2㎛ 이하인 것이 바람직하다.
보호막(180) 및 색필터(230)의 위에는 유기 캐핑막(225)이 형성되어 있다. 유기 캐핑막(225) 중 드레인 전극(175)에 해당 하는 영역에는 보호막(180)과 함께 드레인 전극(175)을 드러내는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다. 유기 캐핑막(225)은 1㎛ 이상 5㎛ 이하의 두께로 형성되어 있다.
유기 캐핑막(225) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 도시하고 있지 않지만, 좌우 2개의 박막 트랜지스터로부터 데이터 전압을 각각 인가받는 2개의 부화소 전극으로 분리되어 있으며, 각 부화소 전극은 마이크로 슬릿 패턴을 포함할 수 있다. 이에 대하여는 도 34에서 후술한다.
유기 캐핑막(225) 위에는 차광 부재(220)가 형성되며, 차광 부재(220)는 격벽(215)이 형성된 위치의 상부에 형성되며, 격벽(215)보다 폭이 넓게 형성된다. 한편, 차광 부재(220) 서로 다른 높이를 가질 수 있으며, 이 중 높은 높이의 차광 부재(220)는 상부 기판 및 하부 기판의 간격을 유지하는 스페이서 역할을 수행할 수 있다.
그러면 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3 내지 도 16 및 도 1 및 도 2를 참조하여 상세하게 설명한다.
도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이며, 도 4, 도 6, 도 8, 도 10, 도 12, 도 14 및 도 16은 각각 도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15에서 A-A', A'-A'', A''-A'''선을 따라 잘라 도시한 단면도이다.
도 3 및 도 4에서 도시한 바와 같이, 기판(110) 위에 알루미늄, 구리 또는 이들의 합금 따위로 형성되며, 두께가 0.5 ㎛이상 5 ㎛ 이하인 게이트선(121) 및 게이트 전극(124)을 형성한다. 게이트선(121)의 두께가 두꺼워 이를 형성할 때 절연 기판(110)에 변형이 생길 수 있으므로, 이를 방지하기 위하여 질화 실리콘(SiNx)따위로 형성된 버퍼층(도 33의 115 참조)을 절연 기판(110)과 게이트선(121) 사이에 추가 형성할 수도 있다.
다음, 도 5 및 도 6에 도시한 바와 같이, 게이트선(121)을 따라서 형성된 가로부, 가로 방향으로 인접한 화소를 구분하며, 데이터선이 형성될 위치에 형성된 세로부 및 화소 전극과 드레인 전극이 연결되는 위치에 형성된 콘택부를 포함하는 격벽(215)을 형성한다. 격벽(215)은 유기 물질을 이용하여 0.5㎛ 이상 10㎛ 이하의 두께로 형성하며, 색필터가 형성될 영역을 구획한다. 격벽(215)은 게이트선(121)으로부터 1㎛ 이상 4㎛이하의 높이를 가지도록 형성하며, 게이트 전극(124)의 위에서는 격벽(215)이 식각되어 그 두께가 얇게 형성되거나 완전히 식각되어 게이트 전극(124)이 노출되어 있을 수 있다. 격벽(215)을 형성할 때 마스크를 사용하여 노광하고 현상하는 것이 바람직하며, 마스크 중 게이트 전극(124)에 대응하는 부분에는 반투과 영역 또는 슬릿 패턴이 형성되어 있어, 한번의 노광 및 현상으로 격벽(215)의 모든 패턴이 함께 형성될 수 있도록 한다. 유기 물질로 만들어진 격벽(215)은 기판(110) 면에 대하여 경사져 있으며, 그 경사각은 50ㅀ 내지 약 120ㅀ인 것이 바람직하다. 또한, 격벽을 형성하는 유기 물질로 유전율 3.5 이하의 저유전율 유기 물질을 사용하거나 계면 활성제(surfactant), 규소(Si) 계열, 불소(F) 계열 중 한가지 이상의 물질을 첨가하고 있는 유기 물질을 사용할 수 있다. 또한, 유기막을 형성하는 물질에 첨가제(불소 등)를 조절하거나 유기막으로 격벽(215)을 형성한 후 표면 처리를 통하여 격벽(215)의 프로파일을 조절할 수 있다.
다음, 도 7 및 도 8에 도시한 바와 같이, 기판(110)의 전 영역에 대하여 0.3㎛ 이상 3㎛ 이하의 게이트 절연막(140)을 형성한 후, 게이트 절연막(140)의 상부 중 게이트 전극(124)의 위에 반도체(154)를 형성한다. 반도체(154)는 도 8과 같이 격벽(215)보다 낮은 높이에 형성될 수 있다.
다음, 도 9 및 도 10에 도시한 바와 같이, 소스 전극(173)을 포함하는 데이 터선(171) 및 드레인 전극(175)을 형성한다. 반도체(154)의 상부이며, 소스 전극(173) 및 드레인 전극(175)의 사이에는 저항성 접촉층(도시하지 않음)이 형성될 수 있다.
다음, 도 11 및 도 12에 도시한 바와 같이, 기판(110) 전 영역에 대하여 무기 절연 물질 따위로 보호막(180)을 형성한 후, 격벽(215)이 형성되지 않은 영역을 중심으로 잉크젯 방식으로 색필터(230)를 형성한다. 각색의 색필터(230)는 서로 다른 공정에서 형성되며, 격벽(215)의 높이가 높고, 테이퍼각이 커서 색필터(230)가 고르게 형성된다. 색필터(230)는 1㎛ 이상 4㎛이하의 두께로 형성된다. 또한, 도 12에서는 컬러 필터(230)가 격벽(215)보다 높게 형성되어 있는 구조로 도시되어 있으나 반드시 이에 한정되지 않으며, 컬러 필터(230)가 격벽(215)보다 낮거나 같게 형성될 수도 있다. 또한, 컬러 필터(230) 및 격벽(215)의 두께 차이는 2㎛ 이하인 것이 바람직하다.
다음, 도 13 및 도 14와 같이, 보호막(180) 및 색필터(230)의 위에 1㎛ 이상 5㎛ 이하의 유기 캐핑막(225)을 형성하고, 드레인 전극(175)위에 형성된 유기 캐핑막(225)과 보호막(180)을 제거하여 접촉 구멍(185)을 형성한다. 여기서 접촉 구멍(185)은 다음과 같은 방법으로 형성될 수 있다. 우선 드레인 전극(175) 상부의 유기 캐핑막(225)을 노광하고 현상하여 제거한 후, 드레인 전극(175) 상부의 보호막(180)을 드라이 에치하여 제거한다. 그 결과 드레인 전극(175)이 외부로 노출된다.
다음, 도 15 및 도 16과 같이, 유기 캐핑막(225)위에 화소 전극(191)을 형성 한다. 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서는 하나의 화소당 2개의 박막 트랜지스터를 가지며, 2개의 박막 트랜지스터에 각각 연결된 2개의 부화소 전극을 포함한다. 2개의 부화소 전극은 서로 전기적으로 절연되어 있으며, 마이크로 슬릿 패턴을 포함할 수 있다. 각 부화소 전극의 구조는 도 34에서 후술한다.
다음, 도 1 및 도 2와 같이, 유기 캐핑막(225) 위에는 차광 부재(220)를 형성한다. 차광 부재(220)는 격벽(215)이 형성된 위치 상부에 형성되며, 격벽(215)의 폭보다 넓게 형성되어 있다. 또한, 차광 부재(220)는 서로 다른 높이를 가지도록 형성될 수 있으며, 이중 높이가 높은 것은 상하 기판의 간격을 일정하게 유지하는 스페이서 역할을 수행할 수도 있다.
이상에서 살펴본 바와 같이 도 1 내지 도 16을 이용하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 살펴보았다. 이상의 실시예에서는 하나의 화소에 각각 2개의 소스 전극/드레인 전극/화소 전극이 형성된 구조를 기술하고 있지만, 이와 달리 하나의 화소에 하나의 소스 전극/드레인 전극/화소 전극으로 형성될 수도 있다.
그러면 도 17 내지 도 20을 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII선을 따라 잘라 도시한 단면도이고, 도 19는 도 17의 박막 트랜지스터 표시판을 XIX-XIX선을 따라 잘라 도시한 단면도이고, 도 20은 도 17의 박막 트랜지스터 표시 판을 XX-XX선을 따라 잘라 도시한 단면도이다.
도 17에서 도시하고 있는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판은 하나의 화소에 하나의 박막 트랜지스터를 형성하고, 하나의 화소 전극을 가지는 구조를 기술하고 있으며, 소스 및 드레인 전극을 형성함에 있어서 반도체 및 저항성 접촉층을 함께 패터닝하는 특징을 가진다. 또한, 게이트 절연막(140)의 하부에 색필터(230)가 적층된다. 이하 상세하게 살펴본다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 상하로 돌출된 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121)은 알루미늄, 구리 또는 이들의 합금 따위로 형성되며, 두께가 0.5 ㎛이상 5 ㎛ 이하로 형성한다. 게이트선(121)의 두께가 매우 두꺼워 이를 형성할 때 절연 기판(110)에 변형이 생길 수 있으므로, 이를 방지하기 위하여 질화 실리콘(SiNx)따위로 형성된 버퍼층(도 33의 115 참조)을 절연 기판(110)과 게이트선(121) 사이에 추가 형성할 수도 있다. 게이트선(121)의 두께가 증가함으로 인하여 게이트선을 흐르는 신호의 RC 지연(RC delay)이 감소하는 장점을 가진다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있으며, 본 발명에서는 게이트선(121)의 두께를 증가시켜 형성하는 점에 특징을 가 진다.
게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30ㅀ 내지 약 80ㅀ인 것이 바람직하다.
게이트선(121) 위에는 3.5 이하의 유전율을 가지는 유기 물질로 만들어진 격벽(215)이 형성되어 있다. 격벽(215)은 게이트선(121)을 따라서 형성된 가로부와 가로 방향으로 인접한 화소를 구분하며, 데이터선이 형성될 위치에 형성된 세로부 및 화소 전극과 드레인 전극이 연결되는 위치에 형성된 콘택부를 포함하며, 색필터가 형성될 영역을 구획한다. 격벽(215)은 게이트선(121)에 비하여 그 폭이 좁게 형성되어 있다. 또한, 격벽(215)은 0.5㎛ 이상 10㎛ 이하의 두께로 형성되며, 게이트선(121)으로부터 1㎛ 이상 4㎛이하의 높이를 가지며, 게이트 전극(124)의 위에는 격벽(215)이 식각되어 그 두께가 얇게 형성되어 있다. 한편, 실시예에 따라서는 격벽(215)이 모두 식각되어 게이트 전극(124)을 노출시킬 수도 있다. 유기 물질로 만들어진 격벽(215)은 기판(110) 면에 대하여 경사져 있으며, 그 경사각은 50ㅀ 내지 약 120ㅀ인 것이 바람직하다. 여기서 90ㅀ를 넘는 각도는 역테이퍼 구조인 경우를 나타낸다. 또한, 격벽을 형성하는 유기 물질로 유전율 3.5 이하의 저유전율 유기 물질을 사용하거나 계면 활성제(surfactant), 규소(Si) 계열, 불소(F) 계열 중 한가지 이상의 물질을 첨가하고 있는 유기 물질을 사용할 수 있다. 또한, 유기막을 형성하는 물질에 첨가제(불소 등)를 조절하거나 유기막으로 격벽(215)을 형성한 후 표면 처리를 통하여 격벽(215)의 프로파일을 조절할 수 있다.
격벽(215)이 형성되어 있지 않은 영역에는 잉크젯 방식으로 색필터(230)가 형성되어 있다. 색필터(230)는 적어도 삼원색(예를 들면, 적색, 녹색, 청색)을 포함하며, 각 색별로 다른 안료를 사용하여 형성한다. 이때, 격벽(215)이 높아 색필터(230)가 충분히 격벽(215)내부에 채워지며, 격벽(215)의 테이퍼 각도 커서 색필터(230)가 고르게 형성될 수 있다. 색필터(230)는 1㎛ 이상 4㎛이하의 두께로 형성된다. 또한, 도 18에서는 컬러 필터(230)와 격벽(215)의 높이가 동일하게 도시되어 있으나 반드시 이에 한정되지 않으며, 컬러 필터(230)가 격벽(215)보다 낮거나 높게 형성될 수도 있다. 또한, 컬러 필터(230) 및 격벽(215)의 두께 차이는 2㎛ 이하인 것이 바람직하다.
격벽(215) 및 색필터(230) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실시예에 따라서 그 두께가 다앙하며, 0.3㎛ 이상 3㎛ 이하의 두께를 가진다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항 성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(13, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30ㅀ 내지 80ㅀ 정도이다.
반도체(151) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 격벽(215)의 세로부위에 형성되어 있다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 격벽(215)의 콘택부 상에 형성되며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 격벽(215)이 제거된 영역 내이며, 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 다양한 금속으로 단일막, 이중막 및 삼중막의 구조로 형성될 수 있으며, 데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30ㅀ 내지 80ㅀ 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 163, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다.
보호막(180) 위에는 유기 캐핑막(225)이 형성되어 있다. 유기 캐핑막(225) 중 드레인 전극(175)에 해당 하는 영역에는 보호막(180)과 함께 드레인 전극(175)을 드러내는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다. 유기 캐핑막(225)은 1㎛ 이상 5㎛ 이하의 두께로 형성되어 있다.
유기 캐핑막(225) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 도시하고 있지 않지만 마이크로 슬릿 패턴을 포함할 수 있다. 이에 대하여는 도 34에서 후술한다.
유기 캐핑막(225) 위에는 차광 부재(도시하지 않음)가 형성되며, 차광 부재는 격벽(215)이 형성된 위치의 상부에 형성될 수 있고, 격벽(215)보다 폭이 넓게 형성될 수 있다. 또한, 차광 부재는 서로 다른 높이를 가질 수 있으며, 이 중 높 은 높이의 차광 부재는 상부 기판 및 하부 기판의 간격을 유지하는 스페이서 역할을 수행할 수 있다.
그러면 도 17 내지 도 20에 도시한 박막 트랜지스터 표시판의 제조 방법에 대하여 도 21 내지 도 32 및 도 17 내지 도 20을 참조하여 상세하게 설명한다.
도 21 내지 도 24는 도 18의 단면을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고, 도 25 내지 도 28은 도 19의 단면을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고, 도 29 내지 도 32는 도 20의 단면을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이다.
도 21, 도 25 및 도 29에서 도시한 바와 같이, 기판(110) 위에 알루미늄, 구리 또는 이들의 합금 따위로 형성되며, 두께가 0.5 ㎛이상 5 ㎛ 이하인 게이트선(121) 및 게이트 전극(124)을 형성한다. 게이트선(121)의 두께가 두꺼워 이를 형성할 때 절연 기판(110)에 변형이 생길 수 있으므로, 이를 방지하기 위하여 질화 실리콘(SiNx)따위로 형성된 버퍼층(도 33의 115 참조)을 절연 기판(110)과 게이트선(121) 사이에 추가 형성할 수도 있다. 그 후, 게이트선(121)을 따라서 형성된 가로부, 가로 방향으로 인접한 화소를 구분하며, 데이터선이 형성될 위치에 형성된 세로부 및 화소 전극과 드레인 전극이 연결되는 위치에 형성된 콘택부를 포함하는 격벽(215)을 형성한다. 격벽(215)은 유기 물질을 이용하여 0.5㎛ 이상 10㎛ 이하의 두께로 형성하며, 색필터가 형성될 영역을 구획한다. 본 실시예에서의 격벽(215)는 도 29에서 도시하고 있는 바와 같이 게이트선(121)보다 좁은 폭을 가진 다. 격벽(215)은 게이트선(121)으로부터 1㎛ 이상 4㎛이하의 높이를 가지며, 도 25에서 도시하고 있는 바와 같이 게이트 전극(124)의 위에서는 격벽(215)이 식각되어 게이트 전극(124)이 노출되어 있다. 다만, 실시예에 따라서는 격벽(215)의 일부가 게이트 전극(124)위에 남아 있을 수 있다. 격벽(215)을 형성할 때 마스크를 사용하여 노광하고 현상하는 것이 바람직하며, 마스크 중 게이트 전극(124)에 대응하는 부분에는 반투과 영역 또는 슬릿 패턴이 형성되어 있어, 한번의 노광 및 현상으로 격벽(215)의 모든 패턴이 함께 형성될 수 있도록 한다. 유기 물질로 만들어진 격벽(215)은 기판(110) 면에 대하여 경사져 있으며, 그 경사각은 50ㅀ 내지 약 120ㅀ인 것이 바람직하다. 또한, 격벽을 형성하는 유기 물질로 유전율 3.5 이하의 저유전율 유기 물질을 사용하거나 계면 활성제(surfactant), 규소(Si) 계열, 불소(F) 계열 중 한가지 이상의 물질을 첨가하고 있는 유기 물질을 사용할 수 있다. 또한, 유기막을 형성하는 물질에 첨가제(불소 등)를 조절하거나 유기막으로 격벽(215)을 형성한 후 표면 처리를 통하여 격벽(215)의 프로파일을 조절할 수 있다.
다음, 도 22에 도시한 바와 같이 격벽(215)이 형성되지 않은 영역을 중심으로 잉크젯 방식으로 색필터(230)를 형성한다. 각색의 색필터(230)는 서로 다른 공정에서 형성되며, 격벽(215)의 높이가 높고, 테이퍼각이 커서 색필터(230)가 고르게 형성된다. 색필터(230)는 1㎛ 이상 4㎛이하의 두께로 형성된다. 또한, 도 18에서는 컬러 필터(230)와 격벽(215)의 높이가 동일하게 도시되어 있으나 반드시 이에 한정되지 않으며, 컬러 필터(230)가 격벽(215)보다 낮거나 높게 형성될 수도 있다. 또한, 컬러 필터(230) 및 격벽(215)의 두께 차이는 2㎛ 이하인 것이 바람직하다.
다음, 도 23, 도 26 및 도 30에 도시한 바와 같이, 기판(110)의 전 영역에 대하여 0.3㎛ 이상 3㎛ 이하의 두께로 게이트 절연막(140)을 형성한 후, 그 위에, 반도체(151), 저항성 접촉층(163, 165), 데이터선(171) 및 드레인 전극(175)을 형성한다. 반도체(151), 저항성 접촉층(163, 165), 데이터선(171) 및 드레인 전극(175)은 반투과 영역 또는 슬릿 패턴을 포함하는 하나의 마스크를 사용하여 한번의 식각으로 함께 형성한다. 그 결과 반도체(151), 저항성 접촉층(163, 165), 데이터선(171) 및 드레인 전극(175)의 외각 단면이 서로 일치한다.
다음, 도 27 및 도 31에 도시한 바와 같이, 기판(110)의 전 영역에 대하여 보호막(180) 및 유기 캐핑막(225)을 순차적으로 적층한다. 보호막(180)은 무기 절연 물질 따위로 형성하며, 유기 캐핑막(225)은 3.5 이하의 저유전율의 유전 물질을 이용하여 1㎛ 이상 5㎛ 이하의 두께로 형성한다. 그 후, 드레인 전극(175)위에 형성된 유기 캐핑막(225)과 보호막(180)을 제거하여 접촉 구멍(185)을 형성한다. 여기서 접촉 구멍(185)은 다음과 같은 방법으로 형성될 수 있다. 우선 드레인 전극(175) 상부의 유기 캐핑막(225)을 노광하고 현상하여 제거한 후, 드레인 전극(175) 상부의 보호막(180)을 드라이 에치하여 제거한다. 그 결과 드레인 전극(175)이 외부로 노출된다.
다음, 도 24, 도 28및 도 32와 같이, 유기 캐핑막(225)위에 화소 전극(191)을 형성한다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되며, 도시하고 있지 않지만, 슬릿 패턴을 포함할 수 있다. 또한, 유기 캐핑막(225) 위에는 차광 부재(도시하지 않음)를 더 형성할 수 있다. 차광 부재는 격벽(215)이 형성된 위치 상부에 형성되며, 격벽(215)의 폭보다 넓게 형성한다. 또한, 차광 부재는 서로 다른 높이를 가지도록 형성될 수 있으며, 이중 높이가 높은 것은 상하 기판의 간격을 일정하게 유지하는 스페이서 역할을 수행할 수도 있다.
한편, 도 33은 도 2에 대응하는 도면으로 절연 기판(110)과 게이트선(121) 및 게이트 전극(124)사이에 버퍼층(115)를 가지는 실시예를 도시하고 있다. 앞에서도 언급한 바와 같이 버퍼층(115)은 게이트선(121)의 두께가 두껍게 형성되기 때문에 기판의 변형을 야기시킬 우려가 있어 이를 방지하기 위하여 형성하는 층이다. 그 외의 모든 구조는 도 2와 동일한다.
이하에서는 도 34을 참고하여 마이크로 슬릿 패턴을 가지는 화소 전극의 구조에 대하여 상세하게 살펴본다.
도 34은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 34의 실시예는 기존의 실시예와 달리 유지 전극선(131, 135)을 포함하며, 화소 전극의 슬릿 패턴이 명확하게 도시되어 있다. 단면 구조는 도 1 내지 도 16의 실시예 또는 도 17 내지 도 32의 실시예 중 어느 하나와 동일할 수 있어, 색필터(230)가 기판(110)위에 형성되거나 보호막(180)위에 형성될 수 있다.
도 34에서 특징적인 부분만을 살펴보면 다음과 같다.
절연 기판(110) 위에는 게이트선(gate line)(121)외에 유지 전극선(storage electrode line)(131, 135)이 형성되어 있다. 유지 전극선은 게이트선(121)과 실 질적으로 나란하게 뻗은 줄기선(131)과 이로부터 뻗어 나온 복수의 유지 전극(135)을 포함한다. 유지 전극(135)은 데이터선(171)을 따라서 박막 트랜지스터를 향하여 직선상으로 형성되어 있다.
한편, 화소 전극(pixel electrode)(191)은 2개의 부화소(191a, 191b)을 포함한다.
제1 및 제2 부화소 전극(191a, 191b)의 전체적인 모양은 사각형이며 가로 줄기부 및 이와 직교하는 세로 줄기부로 이루어진 십자형 줄기부를 포함한다. 또한 가로 줄기부와 세로 줄기부에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부를 포함한다.
미세 가지부 중 하나는 가로 줄기부 또는 세로 줄기부에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 다른 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 다른 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 왼쪽 아래 방향으로 뻗어 있으며, 나머지 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
각 미세 가지부는 게이트선(121) 또는 가로 줄기부와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다.
도시하지 않았으나 미세 가지부의 폭은 가로 줄기부 또는 세로 줄기부에 가까울수록 넓어질 수 있다.
또한, 화소 전극(191) 전체에서 제2 부화소 전극(191b)이 차지하는 면적이 제1 부화소 전극(191a)이 차지하는 면적보다 클 수 있으며, 제2 부화소 전극(191b)은 제1 부화소 전극(191a)의 면적보다 1.0배에서 2.2배 정도 클 수 있다. 그러나, 제1 및 제2 부화소 전극(191a, 191b)의 형태나 면적 비는 다양하게 변형 가능하다.
이상과 같은 구조의 제1 및 제2 부화소 전극(191a, 191b)는 각각 서로 다른 박막 트랜지스터를 통하여 서로 다른 전압을 인가받을 수 있으며, 그로 인하여 시인성의 향상 및 시야각의 증가 등의 장점이 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 각 단면선 A-A', A'-A'' 및 A''-A'''을 따라 잘라 도시한 단면도이다.
도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이며,
도 4, 도 6, 도 8, 도 10, 도 12, 도 14 및 도 16은 각각 도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15에서 A-A', A'-A'', A''-A'''선을 따라 잘라 도시한 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII선을 따라 잘라 도시한 단면도이고,
도 19는 도 17의 박막 트랜지스터 표시판을 XIX-XIX선을 따라 잘라 도시한 단면도이고,
도 20은 도 17의 박막 트랜지스터 표시판을 XX-XX선을 따라 잘라 도시한 단면도이다.
도 21 내지 도 24는 도 18의 단면을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고,
도 25 내지 도 28은 도 19의 단면을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이고,
도 29 내지 도 32는 도 20의 단면을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이다.
도 33은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 34은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
<도면의 주요 부분에 대한 부호의 설명>
3: 액정층 110: 절연 기판
121: 게이트선 124: 게이트 전극
140: 게이트 절연막 154: 반도체
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
185: 접촉 구멍 191: 화소 전극
215: 격벽 225: 유기 캐핑막
220: 차광 부재 230: 색필터

Claims (23)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선,
    유기 물질로 형성되며, 세로부 및 상기 게이트선과 접촉하며 중첩하는 가로부를 포함하는 격벽,
    상기 격벽에 의하여 구획된 영역에 형성된 색필터,
    상기 격벽의 위에서 게이트 전극부에 형성되어 있는 박막 트랜지스터,
    상기 게이트선에 교차하며, 상기 격벽의 위에서 상기 격벽의 세로부를 따라 형성되는 데이터선을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 격벽 중 상기 게이트 전극의 상부에 형성된 격벽은 그 두께가 다른 부분보다 작거나 상기 게이트 전극이 노출되도록 제거되어 있는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 게이트선은 두께가 0.3㎛ 이상 5㎛ 이하의 두께로 형성되어 있는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 격벽은 0.3㎛ 이상 10㎛ 이하의 두께로 형성되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 색필터는 1㎛ 이상 4㎛이하의 두께로 형성되어 있는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 색필터와 상기 격벽의 두께 차이는 2㎛ 이하로 형성되어 있는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 격벽을 형성하는 유기 물질은 유전율 3.5 이하의 유기 물질로 형성되어 있는 박막 트랜지스터 표시판.
  8. 절연 기판 위에 게이트선을 형성하는 단계,
    유기 물질로 세로부 및 상기 게이트선과 접촉하며 중첩하는 가로부를 포함하는 격벽을 형성하는 단계,
    상기 격벽 위에 게이트 절연막 및 반도체층을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체층위에 데이터선, 드레인 전극을 형성하는 단계,
    상기 반도체, 상기 데이터선 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계,
    상기 보호막 위에 격벽에 의하여 구획된 영역에 잉크젯 방식으로 색필터를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 격벽 중 상기 게이트 전극의 상부에 형성된 격벽의 일부는 그 두께가 다른 부분보다 작게 형성하거나 상기 게이트 전극이 노출되도록 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제8항에서,
    상기 게이트선은 두께가 0.3 ㎛이상 5 ㎛ 이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  11. 제10항에서,
    상기 격벽은 0.3㎛ 이상 10㎛ 이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  12. 제11항에서,
    상기 색필터는 1㎛ 이상 4㎛이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  13. 제12항에서,
    상기 색필터와 상기 격벽의 두께 차이는 2㎛ 이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  14. 제13항에서,
    상기 격벽을 형성하는 유기 물질은 유전율 3.5 이하의 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법
  15. 제9항에서,
    상기 격벽을 형성하는 단계는
    상기 게이트 전극과 상기 가로부가 중첩하는 영역에서의 격벽은 일부 제거하거나 완전히 제거하며,
    반투과 영역 또는 슬릿 패턴을 포함하는 마스크를 사용하여 한번의 노광 및 현상으로 상기 격벽을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 절연 기판 위에 게이트선을 형성하는 단계,
    유기 물질로 세로부 및 상기 게이트선과 접촉하며 중첩하는 가로부를 포함하는 격벽을 형성하는 단계,
    상기 격벽 위에 격벽에 의하여 구획된 영역에 잉크젯 방식으로 색필터를 형성하는 단계
    상기 색필터 위에 게이트 절연막, 반도체층을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체층위에 데이터선, 드레인 전극을 형성하는 단계,
    상기 반도체, 상기 데이터선 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법
  17. 제16항에서,
    상기 격벽 중 상기 게이트 전극의 상부에 형성된 격벽의 일부는 그 두께가 다른 부분보다 작게 형성하거나 상기 게이트 전극이 노출되도록 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법
  18. 제16항에서,
    상기 게이트선은 두께가 0.3 ㎛이상 5 ㎛ 이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  19. 제18항에서,
    상기 격벽은 0.3㎛ 이상 10㎛ 이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  20. 제19항에서,
    상기 색필터는 1㎛ 이상 4㎛이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  21. 제20항에서,
    상기 색필터와 상기 격벽의 두께 차이는 2㎛ 이하로 형성하는 박막 트랜지스터 표시판의 제조 방법
  22. 제21항에서,
    상기 격벽을 형성하는 유기 물질은 유전율 3.5 이하의 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법
  23. 제17항에서,
    상기 격벽을 형성하는 단계는
    상기 게이트 전극과 상기 가로부가 중첩하는 영역에서의 격벽은 일부 제거하거나 완전히 제거하며,
    반투과 영역 또는 슬릿 패턴을 포함하는 마스크를 사용하여 한번의 노광 및 현상으로 상기 격벽을 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020080083420A 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법 KR101448000B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080083420A KR101448000B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법
US12/434,945 US8218110B2 (en) 2008-08-26 2009-05-04 Thin film transistor array panel and method of manufacturing the same
JP2009142157A JP5599988B2 (ja) 2008-08-26 2009-06-15 薄膜トランジスタ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083420A KR101448000B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100024730A KR20100024730A (ko) 2010-03-08
KR101448000B1 true KR101448000B1 (ko) 2014-10-14

Family

ID=41724908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083420A KR101448000B1 (ko) 2008-08-26 2008-08-26 박막 트랜지스터 기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8218110B2 (ko)
JP (1) JP5599988B2 (ko)
KR (1) KR101448000B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572081B1 (ko) * 2009-04-22 2015-11-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101665529B1 (ko) * 2010-04-21 2016-10-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101703985B1 (ko) 2012-08-22 2017-02-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140048731A (ko) * 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
KR20140089015A (ko) * 2012-12-31 2014-07-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20140110563A (ko) 2013-03-08 2014-09-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9575353B2 (en) 2013-04-10 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR20150007175A (ko) * 2013-07-10 2015-01-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI528074B (zh) * 2014-03-28 2016-04-01 群創光電股份有限公司 顯示面板
CN104299972B (zh) * 2014-09-12 2018-07-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、液晶显示器
KR102289839B1 (ko) * 2015-01-23 2021-08-13 삼성디스플레이 주식회사 액정 표시 장치
CN105807524B (zh) * 2016-05-30 2019-04-16 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US10578784B2 (en) 2017-09-04 2020-03-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Color-filter on array (COA) display panel, manufacturing method thereof and COA display device
CN107589582A (zh) * 2017-09-04 2018-01-16 深圳市华星光电技术有限公司 Coa显示面板及其制作方法、coa显示装置
JP2019169660A (ja) 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239838A1 (en) 2003-05-28 2004-12-02 Au Optronics Corp. Thin film transistor liquid crystal display and method for manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134290A (ja) * 1993-11-12 1995-05-23 Toshiba Corp 液晶表示装置およびその製造方法
JP2001056467A (ja) 1999-08-20 2001-02-27 Nec Corp アクティブマトリクス型液晶表示装置
JP4785236B2 (ja) 2000-10-20 2011-10-05 キヤノン株式会社 液晶素子の製造方法
JP2002169182A (ja) * 2000-12-05 2002-06-14 Hitachi Ltd 液晶表示装置及びその製造方法
KR100397671B1 (ko) 2001-03-07 2003-09-17 엘지.필립스 엘시디 주식회사 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
JP4252255B2 (ja) * 2002-04-19 2009-04-08 株式会社日立製作所 液晶表示装置
JP2004246289A (ja) 2003-02-17 2004-09-02 Chunghwa Picture Tubes Ltd インクジェット式カラーフィルタを備える液晶ディスプレイおよびその製造方法
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050003257A (ko) 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 제조 방법
KR20050014060A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101023292B1 (ko) 2003-10-28 2011-03-18 엘지디스플레이 주식회사 액정표시장치 제조방법
US7292294B2 (en) * 2004-11-03 2007-11-06 Chunghwa Picture Tubes, Ltd. Manufacturing method of color filter on TFT array and manufacturing method of LCD panel
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101165751B1 (ko) * 2005-07-14 2012-07-18 삼성전자주식회사 액정표시장치와 그 제조방법
JP4738936B2 (ja) 2005-08-05 2011-08-03 ティーピーオー、ホンコン、ホールディング、リミテッド カラーフィルタ構造体及びこれを用いた表示装置並びにその製造方法
KR20070077702A (ko) 2006-01-24 2007-07-27 삼성전자주식회사 표시 장치 및 그 형성 방법
KR101288427B1 (ko) * 2006-08-07 2013-08-07 삼성디스플레이 주식회사 표시 기판 및 그 제조방법
KR101297566B1 (ko) 2006-09-29 2013-08-20 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 표시 장치
KR101385190B1 (ko) * 2007-02-07 2014-04-15 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239838A1 (en) 2003-05-28 2004-12-02 Au Optronics Corp. Thin film transistor liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date
US8218110B2 (en) 2012-07-10
JP5599988B2 (ja) 2014-10-01
KR20100024730A (ko) 2010-03-08
US20100053507A1 (en) 2010-03-04
JP2010055065A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
KR101448000B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7932986B2 (en) Liquid crystal display comprising a first signal line including a first portion and second portion, wherein the cross-section of the second portion is thinner than the cross-section of the first portion, and wherein a spacer overlaps the second portion
JP4392737B2 (ja) 液晶表示装置用アレー基板、及びその製造方法
KR101542399B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US20170242289A1 (en) Nano crystal display device having patterned microcavity structure
US20100245735A1 (en) Array substrate and manufacturing method thereof
US20140146278A1 (en) Nano crystal display device having improved microcavity structure
US20140055726A1 (en) Liquid crystal display and manufacturing method thereof
JP2005352451A (ja) 液晶表示装置
CN108319087A (zh) 液晶显示器
WO2014089925A1 (zh) 阵列基板、液晶显示面板及驱动方法
US9411198B2 (en) Liquid crystal display
KR100674209B1 (ko) 능동매트릭스기판 및 그 제조방법
US9835906B2 (en) Liquid crystal display and method for manufacturing the same
KR20150140460A (ko) 액정 표시 장치 및 그 제조 방법
KR20020029817A (ko) 횡전계형 액정표시장치 및 그 제조방법
CN104698691A (zh) 液晶显示器及其制造方法
KR20150055952A (ko) 액정 표시 장치 및 그 제조 방법
US20160320647A1 (en) Thin film transistor substrate
US9494838B2 (en) Liquid crystal display device
KR20150066977A (ko) 액정 표시 장치 및 그 제조 방법
US20150077691A1 (en) Pixel structure, display panel and manufacturing method of pixel structure
JP2007240806A (ja) 液晶表示装置
KR20160066536A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee