KR101443946B1 - 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법 - Google Patents

레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법 Download PDF

Info

Publication number
KR101443946B1
KR101443946B1 KR1020100047811A KR20100047811A KR101443946B1 KR 101443946 B1 KR101443946 B1 KR 101443946B1 KR 1020100047811 A KR1020100047811 A KR 1020100047811A KR 20100047811 A KR20100047811 A KR 20100047811A KR 101443946 B1 KR101443946 B1 KR 101443946B1
Authority
KR
South Korea
Prior art keywords
resist
pattern
film
coating
resist pattern
Prior art date
Application number
KR1020100047811A
Other languages
English (en)
Other versions
KR20100127183A (ko
Inventor
다까히사 오오쯔까
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100127183A publication Critical patent/KR20100127183A/ko
Application granted granted Critical
Publication of KR101443946B1 publication Critical patent/KR101443946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 과제는 더블 패터닝의 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 저감시킬 수 있는 레지스트 도포 처리 방법을 제공하는 것이다.
소정의 피치로 배열한 제1 레지스트 패턴(104a)의 각각의 스페이스에 추가 레지스트 패턴(107b)을 추가함으로써 제2 레지스트 패턴을 형성하기 위해, 제1 레지스트 패턴(104a)이 형성된 기판 상에 추가 레지스트 패턴으로 되는 레지스트(106, 107)를 도포 처리하는 레지스트 도포 처리 방법이며, 기판 상에 제1 레지스트 패턴(104a)의 단차(H1)보다도 작은 막 두께(H2)의 레지스트(PR)를 도포 처리하는 도포 처리 스텝과, 도포한 레지스트(PR)를 열처리하는 열처리 스텝을 포함한다. 도포 처리 스텝과 열처리 스텝을 교대로 복수회 반복하여, 제1 레지스트 패턴(104a)의 단차(H1)를 레지스트(PR)로 메운다.

Description

레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법{RESIST COATING METHOD AND RESIST PATTERN FORMING METHOD}
본 발명은 반도체 웨이퍼 등의 기판 상에 레지스트를 도포하는 레지스트 도포 처리 방법 및 그 레지스트 도포 처리 방법을 포함하는 레지스트 패턴의 형성 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 피처리 기판인 반도체 웨이퍼(이하, 단순히 「웨이퍼」라고 함) 상에 회로 패턴을 형성하기 위해 포토리소그래피 기술이 사용되고 있다. 포토리소그래피 기술을 사용하는 회로 패턴을 형성하기 위해서는, 웨이퍼 상에 레지스트를 도포하여 레지스트막을 형성하고, 이 레지스트막에 광을 조사하여 회로 패턴에 대응하도록 레지스트막을 노광한 후, 이것을 현상 처리하는 등의 수순으로 이루어지는 패터닝 처리를 행한다.
반도체 디바이스는, 최근 동작 속도의 향상 등의 관점에서 고집적화의 경향에 있으므로, 포토리소그래피 기술에 있어서는, 웨이퍼 상에 형성되는 회로 패턴의 미세화가 요구되고 있다. 따라서, 45㎚ 노드의 고해상도를 실현하는 포토리소그래피 기술로서, 웨이퍼와 노광용 투영 렌즈 사이에 공기보다도 높은 굴절률을 갖는 순수(純水) 등의 노광액을 공급하여, 노광액의 굴절률을 이용하여 투영 렌즈로부터의 투사광의 파장을 짧게 함으로써 노광의 선 폭을 가늘게 하는 액침 노광이 제안되어 있다. 그러나, 액침 노광 처리만으로 45㎚ 노드의 고해상도를 실현하기 위해서는, 해결해야 할 과제가 많다. 따라서, 45㎚ 노드의 고해상도를 실현하기 위해서는, 액침 노광의 기술을, 레지스트 도포, 노광, 현상으로 이루어지는 패터닝 처리를 2회 행하여 미세 패턴을 형성하는 더블 패터닝이라고 칭하는 기술과 조합하여 행하는 것이 검토되어 있다.
더블 패터닝은 웨이퍼 상에 형성된 피에칭층을 에칭하기 위한 미세한 레지스트 패턴을 형성하기 위해 사용된다. 즉, 피에칭층을 에칭 처리하는 에칭 공정을 행하기 전에, 레지스트 도포, 노광, 현상으로 이루어지는 포토리소그래피 기술에 의한 패터닝을 2회 행한다. 1회째의 레지스트 도포, 노광, 현상으로 이루어지는 1회째의 패터닝을 행하여, 소정의 피치로 배열하는 제1 레지스트 패턴을 형성하고, 그 후, 2회째의 레지스트 도포, 노광, 현상으로 이루어지는 2회째의 패터닝을 행하여, 제1 레지스트 패턴의 각각의 스페이스에 추가 레지스트 패턴을 추가한다. 이에 의해, 제1 레지스트 패턴 및 추가 레지스트 패턴으로 이루어지고, 소정의 피치의 대략 절반의 피치를 갖는 제2 레지스트 패턴을 형성할 수 있다. 이때, 2회째의 패터닝을 행하기 위해, 제1 레지스트 패턴이 형성되어, 단차가 발생하고 있는 웨이퍼 상에 2회째의 레지스트 도포를 행할 필요가 있다(예를 들어, 특허 문헌 1 참조).
[특허 문헌 1] 일본 특허 출원 공개 제2008-281825호 공보
그런데, 상기한 레지스트 도포 처리 방법을 사용하여, 1회째의 패터닝 처리가 행해진 웨이퍼 상에 2회째의 레지스트 도포 처리를 행하는 경우, 다음과 같은 문제가 있었다.
1회째의 패터닝 처리가 행해진 웨이퍼 상에 2회째에 레지스트를 도포하는 경우, 1회째의 패터닝 처리로 형성된 제1 레지스트 패턴의 단차의 형상에 의해, 2회째에 레지스트를 도포하여 형성하는 레지스트막을 평탄하게 할 수 없다고 하는 문제가 있었다. 레지스트막을 평탄하게 할 수 없으면, 노광 시에 조사되는 광의 광로의 거리가 제1 레지스트 패턴의 각각의 스페이스의 중심측 및 양단부측에서 다르기 때문에, 2회째에 패터닝 처리되어 형성되는 패턴의 선 폭 치수가, 설계대로의 치수로 되지 않게 되어 버린다.
또한, 레지스트막을 평탄하게 할 수 없는 결과로서, 2회째에 도포된 레지스트의 막 두께가 웨이퍼 면 내에서 균일해지지 않는다고 하는 문제가 있었다. 레지스트의 막 두께가 웨이퍼 면 내에서 균일해지지 않는 경우, 2회째에 패터닝 처리되어 형성되는 패턴의 선 폭이 면 내에서 불균일하게 되어 버린다.
본 발명은 상기의 점을 감안하여 이루어진 것으로, 더블 패터닝의 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께를 기판 면 내에서 균일하게 할 수 있는 레지스트 도포 처리 방법 및 그 레지스트 도포 처리 방법을 포함하는 레지스트 패턴의 형성 방법을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해 본 발명에서는, 다음에 서술하는 각 수단을 강구한 것을 특징으로 하는 것이다.
제1 발명은, 소정의 피치로 배열한 제1 레지스트 패턴의 각각의 스페이스에 추가 레지스트 패턴을 추가함으로써 제2 레지스트 패턴을 형성하기 위해, 상기 제1 레지스트 패턴이 형성된 기판 상에 상기 추가 레지스트 패턴으로 되는 레지스트를 도포 처리하는 레지스트 도포 처리 방법이며, 상기 기판 상에, 상기 제1 레지스트 패턴의 단차보다도 작은 막 두께의 레지스트를 도포 처리하는 도포 처리 스텝과, 도포한 레지스트를 열처리하는 열처리 스텝을 포함하고, 상기 도포 처리 스텝과 상기 열처리 스텝을 교대로 복수회 반복하여, 상기 제1 레지스트 패턴의 단차를 상기 레지스트로 메우는 것을 특징으로 한다.
제2 발명은, 제1 발명에 관한 레지스트 도포 처리 방법에 있어서, 2회째부터의 상기 도포 처리 스텝에 있어서, 상기 제1 레지스트 패턴 상의 레지스트가 용해 제거되는 것을 특징으로 한다.
제3 발명은, 제1 또는 제2 발명에 관한 레지스트 도포 처리 방법에 있어서, 상기 도포 처리 스텝과 상기 열처리 스텝을 교대로 2회 반복하는 것을 특징으로 한다.
제4 발명은, 제3 발명에 관한 레지스트 도포 처리 방법에 있어서, 1회째의 상기 도포 처리 스텝에서 도포되는 레지스트의 막 두께가, 상기 제1 레지스트 패턴의 단차의 절반 미만인 것을 특징으로 한다.
제5 발명은, 제1 내지 제4 중 어느 하나의 발명에 관한 레지스트 도포 처리 방법에 있어서, 1회째의 상기 열처리 스텝에 있어서의 열처리의 온도가, 2회째부터의 상기 열처리 스텝에 있어서의 열처리의 온도보다도 낮은 것을 특징으로 한다.
제6 발명은, 소정의 피치로 배열한 제1 레지스트 패턴의 각각의 스페이스에 추가 레지스트 패턴을 추가함으로써 제2 레지스트 패턴을 형성하는 레지스트 패턴의 형성 방법이며, 제1 내지 제5 중 어느 하나의 발명에 관한 레지스트 도포 처리 방법을 행하여 상기 추가 레지스트 패턴으로 되는 추가 레지스트막을 형성하는 추가 레지스트막 형성 스텝과, 상기 추가 레지스트막에 노광, 현상을 행하여 상기 추가 레지스트 패턴을 형성하는 추가 레지스트 패턴 형성 스텝을 포함하는 것을 특징으로 한다.
제7 발명은, 제6 발명에 관한 레지스트 패턴의 형성 방법에 있어서, 기판 상에 레지스트를 도포하고, 열처리를 행하여 레지스트막을 형성하는 레지스트막 형성 스텝과, 상기 레지스트막에 노광, 현상을 행하여 상기 레지스트막으로 이루어지는 패턴을 형성하는 패턴 형성 스텝과, 상기 레지스트막으로 이루어지는 패턴 상에 보호막을 형성함으로써 상기 제1 레지스트 패턴을 형성하는 보호막 형성 스텝을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 더블 패터닝의 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 저감시킬 수 있다.
도 1은 본 발명의 실시 형태에 관한 패턴 형성 장치의 개략 평면도.
도 2는 본 발명의 실시 형태에 관한 패턴 형성 장치의 개략 사시도.
도 3은 본 발명의 실시 형태에 관한 패턴 형성 장치의 도포 현상 장치에 있어서의 제3 처리 유닛군(G3), 제4 처리 유닛군(G4), 제5 처리 유닛군(G5)의 구성을 설명하기 위한 모식도.
도 4는 본 발명의 실시 형태에 관한 레지스트 도포 처리 방법을 행하기 위한 레지스트 도포 장치 유닛(COT)을 도시하는 단면도.
도 5는 본 발명의 실시 형태에 관한 레지스트 도포 처리 방법을 행하기 위한 레지스트 도포 장치 유닛(COT)을 도시하는 평면도.
도 6은 본 발명의 실시 형태에 관한 레지스트 도포 처리 방법을 행하기 위한 레지스트 도포 장치 유닛(COT)의 제어계의 구성을 도시하는 도면.
도 7은 본 발명의 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 공정의 수순을 설명하기 위한 흐름도.
도 8a는 본 발명의 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도(그 첫번째).
도 8b는 본 발명의 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도(그 두번째).
도 9는 본 발명의 실시 형태에 관한 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도.
도 10은 종래의 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도.
도 11은 본 발명의 실시 형태의 제1 변형예에 관한 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도.
도 12는 본 발명의 실시 형태의 제2 변형예에 관한 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도.
도 13은 본 발명의 실시 형태의 제3 변형예에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 공정의 수순을 설명하기 위한 흐름도.
도 14a는 본 발명의 실시 형태의 제3 변형예에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도(그 첫번째).
도 14b는 본 발명의 실시 형태의 제3 변형예에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도(그 두번째).
다음에, 본 발명을 실시하기 위한 형태에 대해 도면과 함께 설명한다.
(실시 형태)
처음에, 도 1 내지 도 12를 참조하여, 본 발명의 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법에 대해 설명한다.
처음에, 도 1 내지 도 4를 참조하여, 본 발명의 실시 형태에 관한 패턴 형성 방법을 행하는 패턴 형성 장치에 대해 설명한다.
도 1은 본 실시 형태에 관한 패턴 형성 장치의 개략 평면도이고, 도 2는 그 개략 사시도이다. 도 3은 본 실시 형태에 관한 패턴 형성 장치의 도포 현상 장치에 있어서의 제3 처리 유닛군(G3), 제4 처리 유닛군(G4), 제5 처리 유닛군(G5)의 구성을 설명하기 위한 모식도이다.
도 1 및 도 2에 도시한 바와 같이, 패턴 형성 장치(1)는 반도체 기판인 웨이퍼(W)에 소정의 레지스트 패턴을 형성하기 위한 것으로, 웨이퍼(W)에 레지스트 등을 도포하고, 또한 노광 후의 현상을 행하는 도포 현상 장치(2)와, 웨이퍼(W)에 노광 처리를 실시하는 액침 노광 장치인 노광 장치(3)를 구비하고 있다. 도포 현상 장치(2)는 웨이퍼(W)의 반송 스테이션인 카세트 스테이션(11)과, 웨이퍼(W)에 소정의 처리를 실시하는 복수의 처리 유닛을 갖는 처리 스테이션(12)과, 처리 스테이션(12) 및 노광 장치(3) 사이에서 웨이퍼(W)를 전달하기 위한 인터페이스 스테이션(13)을 구비하고 있다. 카세트 스테이션(11), 처리 스테이션(12), 인터페이스 스테이션(13) 및 노광 장치(3)는 이 순서로 패턴 형성 장치(1)의 길이 방향(Y방향)으로 직렬로 배치되어 있다.
카세트 스테이션(11)은 복수매, 예를 들어 13매의 웨이퍼(W)가 수용된 웨이퍼 카세트(CR)를 적재하는 카세트 적재대(11a)와, 카세트 적재대(11a) 상의 웨이퍼 카세트(CR)와 후술하는 처리 스테이션(12)의 제3 처리 유닛군(G3)에 설치된 전달 유닛(TRS1) 사이에서 웨이퍼(W)를 반송하기 위한 웨이퍼 반송부(11c)를 갖고 있다. 카세트 적재대(11a) 상에는 웨이퍼 카세트(CR)를 위치 결정하기 위한 위치 결정부(11b)가 패턴 형성 장치(1)의 폭 방향(X방향)으로 복수, 예를 들어 5개 설치되어 있고, 웨이퍼 카세트(CR)는 개구가 웨이퍼 반송부(11c)의 하우징의 벽면에 형성된 개폐부(11e)와 대향하도록 위치 결정부(11b)의 위치에 적재된다. 웨이퍼 반송부(11c)는 그 하우징 내에 배치된, 웨이퍼(W)를 보유 지지 가능한 반송 피크(11d)를 갖고, 반송 피크(11d)에 의해 카세트 적재대(11a) 상의 각 웨이퍼 카세트(CR)와 전달 유닛(TRS1) 사이에서 웨이퍼(W)를 반송하도록 구성되어 있다.
처리 스테이션(12)은 하우징(15) 내에 배치되어 있고, 전방면측(도 1의 하측)에, 카세트 스테이션(11)측으로부터 인터페이스 스테이션(13)측을 향해 차례로, 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)을 갖고, 배면측(도 1 상측)에, 카세트 스테이션(11)측으로부터 인터페이스 스테이션(13)측을 향해 차례로, 제3 처리 유닛군(G3), 제4 처리 유닛군(G4) 및 제5 처리 유닛군(G5)을 갖고 있다. 또한, 처리 스테이션(12)은 제3 처리 유닛군(G3)과 제4 처리 유닛군(G4) 사이에 제1 주반송부(A1)를 갖고 있고, 제4 처리 유닛군(G4)과 제5 처리 유닛군(G5) 사이에 제2 주반송부(A2)를 갖고 있다. 또한, 제1 주반송부(A1)의 배면측에는 제6 처리 유닛군(G6)이 설치되어 있다.
도 2에 도시한 바와 같이, 제1 처리 유닛군(G1)은 웨이퍼(W)에 노광 시의 광의 반사를 방지하는 반사 방지막을 형성하는 2개의 보톰 코팅 유닛(BARC)과, 웨이퍼(W)에 레지스트막을 형성하는 3개의 레지스트 도포 유닛(COT)이 적층되어 구성되어 있다. 제2 처리 유닛군(G2)은 웨이퍼(W)에 현상 처리를 실시하는, 예를 들어 3개의 현상 유닛(DEV)과, 웨이퍼(W)에 형성된 레지스트막의 표면에 발수성을 갖는 보호막(톱 코트막)을 형성하는, 예를 들어 2개의 톱 코팅 유닛(ITC)이 적층되어 구성되어 있다.
도 3에 도시한 바와 같이, 제3 처리 유닛군(G3), 제4 처리 유닛군(G4), 제5 처리 유닛군(G5)은, 예를 들어 레지스트 도포 후의 웨이퍼(W)에 가열 처리를 실시하는 프리베이크 유닛(PAB), 현상 처리 후의 웨이퍼(W)에 가열 처리를 실시하는 포스트베이크 유닛(POST), 노광 후 현상 전의 웨이퍼(W)에 가열 처리를 실시하는 포스트 익스포져 베이크 유닛(PEB), 소수화 처리 또는 프리베이크된 웨이퍼(W)를 소정 온도로 조정하기 위한 온도 조절 유닛인 냉각 유닛(CPL1), 노광 후 베이크 유닛(PEB)에서 가열된 웨이퍼(W)를 소정 온도로 조정하는 온도 조절 유닛인 냉각 유닛(CPL3), 포스트베이크 유닛(POST)에서 가열된 웨이퍼(W)를 냉각하는 냉각 유닛(CPL4) 등을, 예를 들어 10단으로 적층하여 구성되어 있다. 또한, 제6 처리 유닛군(G6)은 웨이퍼(W)에 소수화 처리를 실시하는 어드히젼 유닛(ADH)을, 예를 들어 2단 적층하여 구성되어 있다.
도 3에 도시한 바와 같이, 제3 처리 유닛군(G3)은 카세트 스테이션(11)과 제1 주반송부(A1) 사이에서의 웨이퍼(W)의 전달부로 되는 전달 유닛(TRS1)을 갖고 있다. 또한, 제5 처리 유닛군(G5)은 제2 주반송부(A2)와 인터페이스 스테이션(13)의 후술하는 제1 웨이퍼 반송 기구(21) 사이에서의 웨이퍼(W)의 전달부로 되는 전달 유닛(TRS2)을 갖고 있다.
프리베이크 유닛(PAB) 및 포스트베이크 유닛(POST)은 모두 가열 플레이트를 구비하고, 제1 주반송부(A1) 및 제2 주반송부(A2)의 양쪽으로부터 액세스할 수 있도록 구성되어 있다. 한편, 노광 후 베이크 유닛(PEB)은 웨이퍼(W)를 가열하는 가열 플레이트 및 가열 후의 웨이퍼를 냉각하는 냉각 플레이트를 구비하고, 마찬가지로 제2 주반송부(A2) 및 제1 웨이퍼 반송 기구(21)의 양쪽으로부터 액세스할 수 있도록 구성되어 있다.
제1 주반송부(A1)는 웨이퍼(W)를 보유 지지 가능한 제1 주웨이퍼 반송 아암(16)을 갖고 있다. 제1 주웨이퍼 반송 아암(16)은 제1 처리 유닛군(G1), 제3 처리 유닛(G3), 제4 처리 유닛군(G4) 및 제6 처리 유닛군(G6)의 각 유닛에 선택적으로 액세스할 수 있도록 되어 있다. 제2 주반송부(A2)는 웨이퍼(W)를 보유 지지 가능한 제2 주웨이퍼 반송 아암(17)을 갖고 있다. 제2 주웨이퍼 반송 아암(17)은 제2 처리 유닛군(G2), 제4 처리 유닛군(G4) 및 제5 처리 유닛군(G5)의 각 유닛에 선택적으로 액세스할 수 있도록 되어 있다.
도 1에 도시한 바와 같이, 인터페이스 스테이션(13)은 하우징 내에 배치된, 처리 스테이션(12)측의 제1 인터페이스 스테이션(13a)과, 노광 장치(3)측의 제2 인터페이스 스테이션(13b)을 갖고 있다. 제1 인터페이스 스테이션(13a)에는 제5 처리 유닛군(G5)의 개구부와 대면하도록, 웨이퍼(W)를 반송하기 위한 제1 웨이퍼 반송 기구(21)가 설치되어 있고, 제2 인터페이스 스테이션(13b)에는 웨이퍼(W)를 반송하기 위한 제2 웨이퍼 반송 기구(22)가 설치되어 있다.
제1 인터페이스 스테이션(13a)의 정면측에는 주변 노광 장치, 인용 버퍼 카세트, 아웃용 버퍼 카세트, 전세정 유닛, 후세정 유닛 등이 적층되어 구성된 제7 처리 유닛군(G7)이 배치되어 있다. 제1 인터페이스 스테이션(13a)의 배면측에는 고정밀도 온도 조절 유닛이 2단으로 적층되어 구성된 제8 처리 유닛군(G8)이 배치되어 있다. 제2 인터페이스 스테이션(13b)의 정면측에는 검사 유닛과 리젝트 웨이퍼 카세트가 2단으로 적층되어 구성된 제9 처리 유닛군(G9)이 배치되어 있다.
도 1에 도시한 바와 같이, 노광 장치(3)는 인터페이스 스테이션(13)으로부터 반송된 웨이퍼(W)를 적재하는 인 스테이지(3a)와, 인터페이스 스테이션(13)으로 반송되는 웨이퍼(W)를 적재하는 아웃 스테이지(3b)와, 레지스트막이 형성된 웨이퍼(W)를 소정의 액체에 침지시킨 상태로 레지스트막을 노광하는 액침 노광부(30)와, 인 스테이지(3a), 액침 노광부(30) 및 아웃 스테이지(3b) 사이에서 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(25)를 갖고 있다.
다음에, 이상과 같이 구성된 패턴 형성 장치(1)에 있어서의 처리 동작에 대해 설명한다.
우선, 웨이퍼 반송부(11c)의 반송 피크(11d)에 의해, 웨이퍼 카세트(CR)로부터 1매의 웨이퍼(W)를 취출하여, 처리 스테이션(12)의 제3 처리 유닛군(G3)에 설치된 전달 유닛(TRS1)으로 반송한다. 다음에, 제1 및 제2 주반송부(A1, A2)에 의해, 레시피의 순서에 따라서, 제1 내지 제6 처리 유닛군(G1 내지 G6)의 소정의 유닛으로 웨이퍼(W)를 순차적으로 반송하여, 웨이퍼(W)에 일련의 처리를 실시한다. 예를 들어, 어드히젼 유닛(ADH)에서의 어드히젼 처리, 보톰 코팅 유닛(BARC)에서의 반사 방지막의 형성, 레지스트 도포 유닛(COT)에서의 레지스트막의 형성, 톱 코팅 유닛(ITC)에서의 보호막의 형성, 프리베이크 유닛(PAB)에서의 프리베이크 처리를 행한다. 그 후, 인터페이스 스테이션(13)에서, 제1 웨이퍼 반송 기구(21)에 의해 웨이퍼(W)를 반송하고, 도시하지 않은 주변 노광 장치에서의 주변 노광 처리, 도시하지 않은 전세정 유닛에서의 전세정 처리, 도시하지 않은 고정밀도 온도 조절 유닛에서의 웨이퍼(W)를 고정밀도로 소정의 온도로 온도 조절한 후, 제2 웨이퍼 반송 기구(22)에 의해 웨이퍼(W)를 노광 장치(3)의 인 스테이지(3a)로 반송한다. 그 후, 노광 장치(3)의 웨이퍼 반송 기구(25)에 의해 웨이퍼(W)를 액침 노광부(30)로 반송하여 웨이퍼(W)에 액침 노광 처리를 실시한다.
그 후, 웨이퍼 반송 기구(25)에 의해 웨이퍼(W)를 아웃 스테이지(3b)로 반송하고, 계속해서, 인터페이스 스테이션(13)의 제2 웨이퍼 반송 기구(22)에 의해 웨이퍼(W)를 반송하고, 도시하지 않은 후세정 유닛에서의 후세정 처리를 행한다. 그 후, 제5 처리 유닛군(G5)의 전달 유닛(TRS2)을 통해, 제1 및 제2 주반송부(A1, A2)에 의해, 레시피의 순서에 따라서, 제1 내지 제5 처리 유닛군(G1 내지 G5)의 소정의 유닛으로 웨이퍼(W)를 순차적으로 반송한다. 예를 들어, 포스트 익스포져 베이크 유닛(PEB)에서의 포스트 익스포져 베이크 처리, 현상 유닛(DEV)에서의 현상 처리, 포스트베이크 유닛(POST)에서의 포스트베이크 처리를 순차적으로 행한다. 그 후, 웨이퍼(W)를, 제3 처리 유닛군(G3)에 설치된 전달 유닛(TRS1)을 통해 카세트 스테이션(11)의 웨이퍼 카세트(CR)로 반송한다.
다음에, 도 4 내지 도 6을 참조하여, 본 실시 형태에 관한 레지스트 도포 처리 방법을 행하기 위한 레지스트 도포 장치 유닛(COT)에 대해 설명한다. 도 4 및 도 5는 본 실시 형태에 관한 레지스트 도포 처리 방법을 행하기 위한 레지스트 도포 장치 유닛(COT)을 도시하는 단면도 및 평면도이다. 도 6은 레지스트 도포 장치 유닛(COT)의 제어계의 구성을 도시하는 도면이다.
도 4 및 도 5에 도시한 바와 같이, 레지스트 도포 장치 유닛(COT)의 중앙부에는 환형상의 컵(CP)이 배치되고, 컵(CP)의 내측에는 스핀 척(52)이 배치되어 있다. 스핀 척(52)은 진공 흡착에 의해 웨이퍼(W)를 고정 보유 지지한 상태로 구동 모터(54)에 의해 회전 구동된다. 구동 모터(54)는 유닛 저판(50)에 설치된 개구(50a)에 승강 이동 가능하게 배치되고, 예를 들어 알루미늄으로 이루어지는 캡 형상의 플랜지 부재(58)를 통해, 예를 들어 에어 실린더로 이루어지는 승강 구동 수단(60) 및 승강 가이드 수단(62)과 결합되어 있다. 구동 모터(54)의 측면에는, 예를 들어 SUS로 이루어지는 통 형상의 냉각 재킷(64)이 설치되고, 플랜지 부재(58)는 이 냉각 재킷(64)의 상반부를 덮도록 설치되어 있다.
레지스트 도포 시, 플랜지 부재(58)의 하단부(58a)는 개구(50a)의 외주 부근에서 유닛 저판(50)에 밀착하고, 이에 의해 유닛 내부가 밀폐된다. 스핀 척(52)과 제1 주반송부(A1)의 제1 주웨이퍼 반송 아암(16) 사이에서 웨이퍼(W)의 전달이 행해질 때에는, 승강 구동 수단(60)이 구동 모터(54) 내지 스핀 척(52)을 상방으로 들어올림으로써 플랜지 부재(58)의 하단부가 유닛 저판(50)으로부터 부상하도록 되어 있다.
웨이퍼(W)의 표면에 레지스트를 공급하기 위한 레지스트 노즐(66)은 레지스트 공급관(68)을 통해 도시하지 않은 레지스트 공급부에 접속되어 있다. 이 레지스트 노즐(66)은 레지스트 노즐 스캔 아암(72)의 선단부에 노즐 보유 지지체(70)를 통해 착탈 가능하게 설치되어 있다. 이 레지스트 노즐 스캔 아암(72)은 유닛 저판(50) 상에 일방향(Y방향)으로 부설된 가이드 레일(74) 상에서 수평 이동 가능한 수직 지지 부재(76)의 상단부에 설치되어 있고, 도시하지 않은 Y방향 구동 기구에 의해 수직 지지 부재(76)와 일체로 Y방향으로 이동하도록 되어 있다.
또한, 레지스트 노즐 스캔 아암(72)은 레지스트 노즐 대기부(80)에서 레지스트 노즐(66)을 선택적으로 작착하기 위해 Y방향과 직각인 X방향으로도 이동 가능하고, 도시하지 않은 X방향 구동 기구에 의해 X방향으로도 이동하도록 되어 있다.
또한, 레지스트 노즐 대기부(80)에서 레지스트 노즐(66)의 토출구가 용매 분위기실의 입구(80a)에 삽입되어, 안에서 용매의 분위기에 노출됨으로써, 노즐 선단의 레지스트가 고화 또는 열화되지 않도록 되어 있다. 또한, 복수개의 레지스트 노즐(66)이 설치되고, 예를 들어 레지스트의 종류에 따라서 그들의 노즐을 구분지어 사용할 수 있도록 되어 있다.
또한, 레지스트 노즐 스캔 아암(72)의 선단부[노즐 보유 지지체(70)]에는 웨이퍼 표면으로의 레지스트의 공급에 앞서 웨이퍼 표면에 웨이퍼 표면을 적시기 위한 용제, 예를 들어 시너를 공급하는 용제 노즐(71)이 설치되어 있다. 이 용제 노즐(71)은 도시하지 않은 용제 공급관을 통해 후술하는 용제 공급부에 접속되어 있다. 용제 노즐(71)과 레지스트 노즐(66)은 레지스트 노즐 스캔 아암(72)의 Y이동 방향을 따르는 직선 상에 각각의 토출구가 위치하도록 설치되어 있다.
또한, 가이드 레일(74) 상에는 레지스트 노즐 스캔 아암(72)을 지지하는 수직 지지 부재(76)뿐만 아니라, 린스 노즐 스캔 아암(81)을 지지하여 Y방향으로 이동 가능한 수직 지지 부재(82)도 설치되어 있다. Y방향 구동 기구(도시하지 않음)에 의해 린스 노즐 스캔 아암(81) 및 린스 노즐(84)은 컵(CP)의 측방에 설정된 린스 노즐 대기 위치(실선의 위치)와 스핀 척(52)에 설치되어 있는 웨이퍼(W)의 주변부의 바로 위에 설정된 린스액 토출 위치(점선의 위치) 사이에서 병진 또는 직선 운동하도록 되어 있다.
도 6에 도시한 바와 같이, 제어부(90)는 레지스트 도포 장치 유닛(COT) 내의 각 부를 제어하는 것으로, 예를 들어 구동 모터(54)의 구동을 제어하는 것 외에, 레지스트 공급부(91)나 용제 공급부(시너 공급부)(92) 등을 제어한다. 구체적으로는, 제어부(90)는 구동 모터(54)의 회전 속도를 몇 단계, 예를 들어 후술하는 바와 같이 레지스트 도포 시에 4단계(용제 공급도 합하면 5단계)로 제어한다. 또한, 제어부(90)는 레지스트 공급부(91)로부터 레지스트 노즐(66)로의 레지스트의 공급이나, 용제 공급부(92)로부터 용제 노즐(71)로의 용제, 예를 들어 시너의 공급을 제어하고 있다.
다음에, 본 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법에 대해 설명한다.
도 7은 본 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 공정의 수순을 설명하기 위한 흐름도이다. 도 8a 및 도 8b는 본 실시 형태에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도이다.
또한, 도 8a의 (a) 내지 도 8b의 (h)의 각각은 스텝 S11 내지 스텝 S18이 행해진 후의 기판 표면의 구조를 도시한다.
본 실시 형태에 관한 레지스트 패턴의 형성 방법은, 도 7에 도시한 바와 같이 레지스트막 형성 스텝(스텝 S11)과, 패턴 형성 스텝(스텝 S12)과, 보호막 형성 스텝(스텝 S13)과, 추가 레지스트막 형성 스텝(스텝 S14 내지 스텝 S17)과, 추가 레지스트 패턴 형성 스텝(스텝 S18)을 포함한다.
또한, 본 실시 형태에 관한 레지스트 도포 처리 방법인 추가 레지스트막 형성 스텝(스텝 S14 내지 스텝 S17)은, 도 7에 도시한 바와 같이 도포 처리 스텝(스텝 S14, 스텝 S16)과, 열처리 스텝(스텝 S15, 스텝 S17)을 포함한다. 즉, 본 실시 형태에 관한 추가 레지스트막 형성 스텝(스텝 S14 내지 스텝 S17)은 도포 처리 스텝과 열처리 스텝을 교대로 2회 반복한다.
처음에, 스텝 S11의 레지스트막 형성 스텝을 행한다. 레지스트막 형성 스텝은 기판 상에 레지스트를 도포하고, 열처리를 행하여 레지스트막을 형성하는 공정이다. 도 8a의 (a)는 스텝 S11의 공정이 행해진 후의 기판 표면의 구조를 도시한다.
스텝 S11에서는, 도 8a의 (a)에 도시한 바와 같이 미리 반도체 기판(101) 상에 순차적으로 피에칭층(102), 반사 방지막(BARC : Bottom Anti-Reflecting Coating)(103)을 형성해 두고, 피에칭층(102), 반사 방지막(103)이 형성된 기판 상에 레지스트를 도포하고, 열처리를 행하여 레지스트막(104)을 형성한다.
반도체 기판(101)은 반도체, 예를 들어 실리콘 기판만을 나타내는 것은 아니고, 반도체 기판 내, 또는 반도체 기판 상에 형성된 반도체 소자나 집적 회로 패턴에 대응한 도전막, 이들을 절연하는 층간 절연막이 형성된 구조체를 포함한다고 정의한다.
피에칭층(102)의 재질은 특별히 한정되는 것은 아니고, 예를 들어 SiN, SiO2 등의 절연막, 아몰퍼스 실리콘, 폴리실리콘과 같은 도전막을 사용할 수 있다. 또한, 피에칭층(102)의 두께는 특별히 한정되는 것은 아니고, 예를 들어 100㎚로 할 수 있다.
반사 방지막(BARC)(103)의 재질은 특별히 한정되는 것은 아니고, 예를 들어 화학 기상법(CVD : Chemical Vapor Deposition)에 의해 성막된 아몰퍼스 카본, 스핀 온에 의해 성막된 폴리페놀이나 i선 레지스트 등의 포토레지스트를 포함하는 광범위한 유기계의 재료를 사용할 수 있다. 또한, 반사 방지막(BARC)(103)의 두께는 특별히 한정되는 것은 아니고, 예를 들어 30㎚로 할 수 있다.
레지스트막(104)의 재질은 특별히 한정되는 것은 아니고, 예를 들어 ArF 레지스트를 사용할 수 있다. 또한, 레지스트막(104)의 두께(H1)는 특별히 한정되는 것은 아니고, 예를 들어 50 내지 200㎚로 할 수 있다. 레지스트의 도포 조건, 열처리 조건은 후술하는 도포 처리 스텝(스텝 S14, 스텝 S16), 열처리 스텝(스텝 S15, 스텝 S17)을 행할 때의 조건과 마찬가지로 하여 행할 수 있다.
스텝 S11에 있어서의 레지스트의 도포 조건으로서는, 특별히 한정되는 것은 아니고, 예를 들어 이하의 표 1에 나타내는 조건을 사용하여 행할 수 있다. 예를 들어, 표 1의 번호 4에 나타내는 스텝에서 회전수를 1000rpm으로 함으로써, H1을 150㎚로 할 수 있고, 표 1의 번호 4에 나타내는 스텝에서 회전수를 2000rpm으로 함으로써, H1을 120㎚로 할 수 있다.
Figure 112010032701738-pat00001
또한, 스텝 S11에 있어서의 레지스트 도포 후의 열처리 조건은 특별히 한정되는 것은 아니고, 예를 들어 120℃에서 90초간으로 할 수 있다.
다음에, 스텝 S12의 패턴 형성 스텝을 행한다. 패턴 형성 스텝은 레지스트막(104)에 노광, 현상을 행하여, 레지스트막(104)으로 이루어지는 패턴(104a)을 형성하는 공정이다. 도 8a의 (b)는 스텝 S12의 공정이 행해진 후의 기판 표면의 구조를 도시한다.
스텝 S12에서는, 도 8a의 (b)에 도시한 바와 같이 포토리소그래피 기술을 사용하여 레지스트막(104)을, 제1 피치(p1)를 갖고, 레지스트막으로 이루어지는 패턴(104a)으로 가공한다. 따라서, 레지스트막으로 이루어지는 패턴(104a)은 제1 피치(p1)로 배열한다. 예를 들어, 제1 피치(p1)를 180㎚로 할 수 있다.
다음에, 스텝 S13의 보호막 형성 스텝을 행한다. 스텝 S13은 레지스트막으로 이루어지는 패턴(104a)의 표면을 처리하여 보호막(105)을 형성함으로써 제1 레지스트 패턴을 형성하는 공정이다. 또한, 도 8a의 (c)는 스텝 S13의 공정이 행해진 후의 기판 표면의 구조를 도시하는 단면도이다.
레지스트막으로 이루어지는 패턴(104a)의 표면을 처리하는 방법으로서는, 레지스트막으로 이루어지는 패턴(104a)의 표면이, 그 다음의 스텝인 추가 레지스트막 형성 스텝을 행하는 동안에, 용해, 열화 등을 하지 않도록 처리할 수 있는 것이면, 특별히 한정되는 것은 아니다. 여기서는, 일례로서, 알칼리 처리를 행한다.
알칼리 처리는, 예를 들어 레지스트막으로 이루어지는 패턴(104a)이 형성된 기판을 알칼리 수용액 중에 침지하거나, 또는 알칼리 수용액을 스핀 코트법 등에 의해 기판 상에 도포하는 방법 등에 의해 행할 수 있다. 알칼리 수용액으로서는, 특별히 한정되는 것은 아니고, 일반적으로 현상액으로서 사용되고 있는 0.1 내지 10 질량％의 TMAH 수용액, 또는 수산화칼륨 수용액 등의 알칼리 수용액 등을 사용할 수 있다.
그 결과, 도 8a의 (c)에 도시한 바와 같이, 레지스트막으로 이루어지는 패턴(104a)의 표면이 처리되어, 보호막(105)이 형성됨으로써 제1 레지스트 패턴이 형성된다. 제1 레지스트 패턴은 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)이다. 또한, 보호막(105)이 형성된 상태에서의 단차를 H11로 한다. 예를 들어, H1을 120㎚로 하고, 보호막(105)의 두께를 5㎚로 하면, H11은 125㎚이다.
혹은, 알칼리 처리 대신에, 플루오르카본 가스 등의 할로겐 함유 가스 또는 산소 가스 등을 포함하는 Ar 가스 등의 불활성 가스를 플라즈마화한 플라즈마 가스를 도입한 처리 용기 내에서 플라즈마 처리를 행해도 좋다. 이 경우에는, 레지스트막으로 이루어지는 패턴(104a)의 스페이스도 포함시켜 전체면에 걸쳐서 기판이 보호막으로 피복되므로, 단차(H11)는 레지스트막으로 이루어지는 패턴(104a)의 단차(H1)에 대략 동등하다.
혹은, 알칼리 처리 대신에, 도 2를 사용하여 설명한 톱 코팅 유닛(ITC)에 의해, 레지스트막의 표면에, 예를 들어 발수성을 갖는 보호막(톱 코트 막)을 형성해도 좋다. 이 경우에도, 레지스트막으로 이루어지는 패턴(104a)의 스페이스도 포함시켜 전체면에 걸쳐서 기판이 보호막으로 피복되므로, 단차(H11)는 레지스트막으로 이루어지는 패턴(104a)의 단차(H1)에 대략 동등하다.
다음에, 스텝 S14의 도포 처리 스텝(1회째)을 행한다. 도포 처리 스텝은 레지스트 패턴의 단차보다도 작은 막 두께의 레지스트를 도포하는 공정이다. 도 8b의 (d)는 도포 처리 스텝이 행해진 후의 기판 표면의 구조를 도시하는 단면도이다.
스텝 S14에서는, 도 8b의 (d)에 도시한 바와 같이 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)인 제1 레지스트 패턴 상에 레지스트막(106)을 형성하기 위한 레지스트(PR)를 도포한다. 단, 레지스트(PR)의 두께[레지스트막(106)의 두께와 동일하다고 가정함](H2)는 보호막(105)으로 피복된 패턴(104a)의 단차(H11)보다도 작다. 또한, 도포 처리 스텝과 열처리 스텝을 교대로 복수회 반복하여, 레지스트막으로 이루어지는 패턴(104a)의 단차를 메우도록 하기 위해, 1회의 도포 처리 스텝에서 도포하는 레지스트(PR)의 도포 두께는 레지스트막으로 이루어지는 패턴(104a)만의 단차(H1)를 반복 횟수로 나눈 값에 대략 동등하다. 본 실시 형태에서는, 일례로서 반복 횟수가 2회인 경우에 대해 설명하고 있고, H2를 H11을 2로 나눈 값에 대략 동등해지도록 할 수 있다. 구체적으로는, H11이 125㎚이며, 도포 처리 스텝의 반복 횟수가 2회인 경우, H2를 63㎚ 정도로 할 수 있다.
또한, 도 8b의 (d)에 도시한 바와 같이, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 막 두께(H2)의 레지스트(PR)가 도포되는 동시에, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 라인 상에도 레지스트(PR)가 도포된다. 단, 라인 상의 레지스트(PR)의 도포 두께(H21)는 스페이스에서의 레지스트의 도포 두께(H2)보다도 작아진다.
레지스트막(104)의 재질은 특별히 한정되는 것은 아니고, 예를 들어 ArF 레지스트를 사용할 수 있다. 또한, 레지스트의 도포 조건으로서는, 특별히 한정되는 것은 아니고, 예를 들어 이하의 표 2에 나타내는 조건을 사용하여 행할 수 있다.
Figure 112010032701738-pat00002
스텝 S14에 있어서의 표 2에 나타내는 회전수 2000rpm은 스텝 S11에 있어서의 표 1에 나타내는 회전수 1000rpm의 2배이다. 스텝 S11과 스텝 S14와 동일한 점도의 레지스트를 사용하는 경우, 회전수를 제어함으로써, 스텝 S14에 있어서의 레지스트막(106)의 막 두께를 제어할 수 있다. 예를 들어, 표 2의 번호 4에 나타내는 스텝에서 회전수를 2000rpm으로 함으로써, H2를 63㎚로 할 수 있다.
다음에, 스텝 S15의 열처리 스텝(1회째)을 행한다. 열처리 스텝은 도포한 레지스트를 열처리하여, 용제를 증발시켜, 레지스트막으로 하는 공정이다. 도 8b의 (e)는 열처리 스텝이 행해진 후의 기판 표면의 구조를 도시하는 단면도이다.
스텝 S15에서는, 예를 들어 전술한 프리베이크 유닛(PAB) 상에 기판을 적재하고, 도 8b의 (e)에 도시한 바와 같이 기판 하측으로부터 가열함으로써 열처리를 행한다. 열처리 조건은 특별히 한정되는 것은 아니고, 예를 들어 120℃에서 90초간으로 할 수 있다. 도 8b의 (e)에 도시한 바와 같이, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 도포된 레지스트와 대략 동일한 막 두께를 갖는 레지스트막(106)이 형성된다. 또한, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a) 상에도 도포된 레지스트와 대략 동일한 형상을 갖는 레지스트막(106a)이 형성된다.
다음에, 스텝 S16의 도포 처리 스텝(2회째)을 행한다. 스텝 S16은 1회째의 도포 처리 스텝인 스텝 S14를 반복해서 행하는 공정이다. 도 8b의 (f)는 도포 처리 스텝이 행해진 후의 기판 표면의 구조를 도시하는 단면도이다.
스텝 S16에서는, 도 8b의 (f)에 도시한 바와 같이 레지스트막(106) 상에 레지스트막(107)을 형성하기 위한 레지스트(PR)를 도포한다. 레지스트의 재질, 레지스트의 도포 조건은 스텝 S14(1회째의 도포 처리 스텝)와 마찬가지로 하여 행할 수 있다. 또한, 레지스트(PR)의 두께[레지스트막(107)의 두께와 동일하다고 가정함](H3)는 스텝 S14와 마찬가지로, 보호막(105)으로 보호된 레지스트막으로 이루어지는 패턴(104a)의 단차(H11)보다도 작다. 구체적으로는, 예를 들어 H3을 63㎚ 정도로 할 수 있다.
도 8b의 (f)에 도시한 바와 같이, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 형성된 레지스트막(106) 상에 막 두께(H3)의 레지스트(PR)가 도포된다. 패턴(104a)의 각각의 스페이스에 있어서의 레지스트막(106, 107)의 합계의 막 두께(H4)는 1회째의 도포 처리 스텝의 레지스트막(106)의 막 두께(H2)와, 2회째의 도포 처리 스텝의 레지스트(PR)의 도포 두께(H3)의 합계(H2 ＋ H3)로 되어, 패턴(104a)의 각각의 스페이스는 메워진다.
한편, 도 8b의 (f)에 도시한 바와 같이, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 라인 상에도 레지스트(PR)가 도포된다. 단, 2회째에 도포 처리 스텝에서 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상에 도포된 레지스트의 도포 두께를 H31로 하면, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 라인 상에 있어서의 레지스트막(106a, 107a)의 합계의 막 두께(H41)는 1회째의 도포 처리 스텝의 레지스트막(106a)의 막 두께(H21)와 2회째의 도포 처리 스텝의 레지스트(PR)의 도포 막 두께(H31)의 합계(H21 ＋ H31)보다도 작아진다.
다음에, 스텝 S17의 열처리 스텝(2회째)을 행한다. 스텝 S17은 1회째의 열처리 스텝인 스텝 S15를 반복해서 행하는 공정이다. 도 8b의 (g)는 도포 처리 스텝이 행해진 후의 기판 표면의 구조를 도시하는 단면도이다.
스텝 S17에서도, 스텝 S15와 마찬가지로, 도 8b의 (g)에 도시한 바와 같이, 기판 하측으로부터 가열함으로써 열처리를 행한다. 열처리 조건은 특별히 한정되는 것은 아니고, 예를 들어 120℃에서 90초간으로 할 수 있다. 도 8b의 (g)에 도시한 바와 같이, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에, 도포된 레지스트와 대략 동일한 막 두께를 갖는 레지스트막(107)이 형성된다. 이때, 또한, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상에도 도포된 레지스트와 대략 동일한 형상을 갖는 레지스트막(107a)이 형성된다. 스텝 S16과 마찬가지로, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 있어서, 1회째의 도포 처리 스텝의 레지스트막(106)의 막 두께(H2)와, 2회째의 도포 처리 스텝의 레지스트막(107)의 막 두께(H3)의 합계인 H4는 H2 ＋ H3으로 된다. 또한, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 라인 상에 있어서의 레지스트막(106a, 107a)의 합계의 막 두께(H41)는 1회째의 도포 처리 스텝의 레지스트막(106a)의 막 두께와 2회째의 도포 처리 스텝의 레지스트(PR)의 도포 막 두께의 합계(H21 ＋ H31)보다도 작다.
마지막으로, 스텝 S18의 추가 레지스트 패턴 형성 스텝을 행한다. 추가 레지스트 패턴 형성 스텝은 레지스트막(106, 107)에 노광, 현상을 행하여, 레지스트막(106, 107)으로 이루어지는 추가 레지스트 패턴(107b)을 형성하는 공정이다. 도 8b의 (h)는 스텝 S18의 공정이 행해진 후의 기판 표면의 구조를 도시한다.
스텝 S18에서는, 도 8b의 (h)에 도시한 바와 같이 포토리소그래피 기술을 사용하여 레지스트막(106, 107)을, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 추가 레지스트 패턴(107b)이 추가되도록 가공한다. 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a) 및 추가 레지스트 패턴(107b)으로 이루어지는 패턴은 본 발명에 있어서의 제2 레지스트 패턴에 상당하고, 제1 피치(p1)의 대략 절반의 제2 피치(p2)로 배열한다.
다음에, 도 9 및 도 10을 참조하여, 본 실시 형태에 관한 레지스트 도포 처리 방법에 의해, 더블 패터닝의 2회째의 패터닝 처리를 행할 때에 레지스트막의 막 두께를 기판 면 내에서 균일하게 할 수 있는 작용 효과에 대해 설명한다.
도 9는 본 실시 형태에 관한 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도이다. 도 10은 종래의 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도이다.
또한, 도 9, 도 10의 각 도면에 있어서는, 소정의 피치로 배열하여 선 폭이 가는 밀한 패턴을 좌측에 도시하고, 선 폭이 굵거나 또는 소정의 피치로 배열되지 않은 성긴 패턴을 우측에 도시하고 있다. 이하, 좌측의 밀한 패턴의 경우에 대해 작용 효과를 설명한다.
도 9의 (a) 내지 도 9의 (e) 중, 도 9의 (a), 도 9의 (b), 도 9의 (d) 및 도 9의 (e)는 각각 도 7에 도시하는 스텝 S14, 스텝 S15, 스텝 S16, 스텝 S17에 상당한다. 즉, 도 9의 (a), 도 9의 (b), 도 9의 (d) 및 도 9의 (e)는 각각 도 8b의 (d), 도 8b의 (e), 도 8b의 (f), 도 8b의 (g)에 상당한다.
본 실시 형태에 관한 레지스트 도포 처리 방법에 있어서, 도 9의 (a)에 도시하는 스텝 S14의 도포 처리 스텝(1회째), 도 9의 (b)에 도시하는 스텝 S15의 열처리 스텝(1회째)을 행하여, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 라인 상에 형성되는 레지스트막(106a)의 막 두께는 H21이다. 또한, 그 다음에, 도 9의 (d)에 도시하는 스텝 S16의 도포 처리 스텝(2회째), 도 9의 (e)에 도시하는 스텝 S17의 열처리 스텝(2회째)을 행하여, 레지스트막(106a) 상에 형성되는 레지스트막(107a)의 막 두께를 H31로 한다. 또한, 레지스트막(106a)의 막 두께(H21) 및 레지스트막(107a)의 막 두께(H31)의 합계의 막 두께를 H41로 한다.
이때, H41은 H21 ＋ H31보다도 작아진다. 이는, 스텝 S16의 도포 처리 스텝(2회째)에 있어서, 레지스트막(106a)의 전부 또는 일부가 용해되었기 때문이다.
도 9의 (c)에 도시한 바와 같이, 레지스트 노즐(66)로부터 레지스트(PR)가 도포되면, 레지스트에 용제가 포함되어 있으므로, 레지스트막(106a)의 전부 또는 일부가 레지스트(PR) 중에 용해된다. 그 결과, 레지스트(PR)의 도포가 종료된 후에는, 도 9의 (d)에 도시한 바와 같이 레지스트막(106a)이 전부 제거되거나, 또는 도시하지 않지만, 레지스트막(106a)의 일부가 제거된다.
즉, 본 실시 형태에 관한 레지스트 도포 처리 방법은 2회째부터의 도포 처리 스텝에 있어서, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)(본 발명에 있어서의 제1 레지스트 패턴에 상당)의 라인 상의 레지스트가 용해 제거되는 것을 특징으로 한다. 또한, 상술한 바와 같이, 본 발명에 있어서 레지스트가 용해 제거되는 것은, 레지스트의 전부가 제거되는 경우뿐만 아니라, 레지스트의 일부가 제거되는 경우도 포함한다.
또한, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 패턴 사이(라인 사이), 즉 각각의 스페이스에 도포되어 있는 레지스트막(106)은 패턴(104a)의 라인 상에 있는 레지스트막(106a)에 비해 노출이 적으므로, 2회째의 도포 처리 스텝에 있어서 그다지 용해되지 않는다.
따라서, 도 9의 (d)에 도시하는 스텝 S16의 도포 처리 스텝(2회째)이 행해진 후의 레지스트막(106a) 및 레지스트막(107a)의 막 두께의 합계(H41)는 H21 ＋ H31보다도 작다. 도 9의 (d)에 도시한 바와 같이 도포 처리 스텝(2회째)에서 레지스트막(106a)의 전부가 용해 제거되는 경우에는, H41은 H31과 동등해진다. 또한, 스텝 S16의 도포 처리 스텝(2회째)과 스텝 S14의 도포 처리 스텝(1회째)의 레지스트(PR)의 도포 조건을 동일하게 한 경우, 즉 H31을 H21과 대략 동등하게 한 경우, H41 ≒ H21, 즉 H41을 H21과 대략 동등하게 할 수 있다.
한편, 종래의 레지스트 도포 처리 방법에 따르면, 추가 레지스트 패턴으로 되는 레지스트를 도포 처리하는 경우, 도 10의 (a)에 도시한 바와 같이, 1회의 도포 처리 스텝에서 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 단차(H11)를 메우도록 도포 처리 조건을 설정하고, 도 10의 (b)에 도시한 바와 같이 열처리하여 레지스트막(108)을 형성한다. 즉, 도 7에 도시하는 흐름도에 있어서, 스텝 S14, 스텝 S15를 행한 후, 스텝 S16, 스텝 S17을 행하지 않고, 스텝 S18로 진행한다. 스텝 S11과 스텝 S14와 동일한 점도의 레지스트를 사용하는 경우에는, 스텝 S14에 있어서의 회전수를 스텝 S11에 있어서의 표 1에 나타내는 회전수 1000rpm과 동일하게 함으로써, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 도포되는 레지스트막(108)의 막 두께(H5)를, 막 두께(H11)와 대략 동일하게 할 수 있다. 그 결과, 스텝 S14의 1회의 도포 처리 스텝에서, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 단차를 메울 수 있다.
그러나, 이때, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상에 형성되는 레지스트막(108a)의 막 두께(H51)는, 도 9의 (b)에 도시하는 H21보다도 커진다. 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인의 에지 부분 등의 영향을 무시하면, H51은 H21의 대략 2배(H51 ≒ 2 × H21)로 된다. 2회째부터의 도포 처리 스텝에 있어서 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상의 레지스트가 전부 용해 제거된다고 가정한 경우, H41 ＝ H21 ＋ H31 ≒ H21 ≒ (1/2) × H51로 된다. 즉, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상의 레지스트막 두께에 기인하는 막 두께의 불균일을 2분의 1로 감소시킬 수 있다. 또한, N회의 도포 처리 스텝에서 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 단차를 메우는 경우에는, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상의 레지스트막 두께에 기인하는 막 두께의 불균일을, 종래의 1회로 단차를 메우는 경우에 비해, N분의 1로 감소시킬 수 있다.
이와 같이 하여, 본 실시 형태에 관한 레지스트 도포 처리 방법에 따르면, 더블 패터닝의 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 저감시킬 수 있다.
또한, 도 9의 각 도에 있어서 좌측에 도시하는 밀한 패턴에 대해 설명한 작용 효과는 우측에 도시하는 성긴 패턴에 대해서도 마찬가지이다. 그로 인해, 본 실시 형태에 관한 레지스트 도포 처리 방법은 더블 패터닝을 사용하여 소밀(疎密) 패턴이 혼재한 각종 패턴을 형성하는 경우에도, 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 저감시킬 수 있다.
또한, 본 실시 형태에 따르면, 더블 패터닝의 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 저감시킬 수 있으므로, 더블 패터닝의 2회째의 패터닝 처리로 형성되는 추가 레지스트 패턴의 선 폭의 편차도 저감시킬 수 있다.
또한, 본 실시 형태에서는, 스텝 S12의 패턴 형성 스텝을 행하여 형성한 레지스트막으로 이루어지는 패턴(104a), 스텝 S18의 추가 레지스트 패턴 형성 스텝을 행하여 형성한 추가 레지스트 패턴에 대해, 선 폭의 조정을 행하지 않는 예를 설명하였다. 그러나, 스텝 S12의 패턴 형성 스텝, 스텝 S18의 추가 레지스트 패턴 형성 스텝을 행한 후, 각각 형성한 레지스트막으로 이루어지는 패턴(104a), 추가 레지스트 패턴(107b)에 대해, 트리밍 스텝, 슬리밍 스텝 등의 공정을 추가하여, 선 폭의 조정을 행해도 좋다.
(실시 형태의 제1 변형예)
다음에, 도 11을 참조하여, 실시 형태의 제1 변형예에 관한 레지스트 도포 처리 방법에 대해 설명한다.
본 변형예에 관한 레지스트 도포 처리 방법은, 1회째의 도포 처리 스텝에서 도포되는 레지스트의 막 두께가, 제1 레지스트 패턴의 단차의 절반 미만인 점에서, 실시 형태에 관한 레지스트 도포 처리 방법과 상이하다.
도 11은 본 변형예에 관한 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도이다. 도 11의 (a) 내지 도 11의 (e)의 각각은 도 7에 도시하는 스텝 S14 내지 스텝 S18의 각각에 상당한다. 즉, 도 11의 (a) 내지 도 11의 (e)의 각각은 도 8b의 (d) 내지 도 8b의 (h)의 각각에 상당한다.
본 변형예에서는, 도 7에 도시하는 스텝 S14에 있어서의 회전수를 제어함으로써, 스텝 S14에 있어서의 레지스트막(106)의 막 두께(H2)를 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 단차(H11)의 절반 미만[H2 ＜ (1/2)H11]으로 한다.
실시 형태에서 설명한 바와 같이, 2회째의 도포 처리 스텝인 스텝 S14에 있어서, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상의 레지스트막(106a)의 전부를 용해 제거할 수 없는 경우가 있다. 한편, 본 변형예에서는, 1회째의 도포 처리 스텝에 있어서의 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 각각의 스페이스에 있어서의 레지스트막의 막 두께(106)를 얇게 한다. 이에 의해, 2회째의 도포 처리 스텝인 스텝 S16에 있어서, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상의 레지스트막(106a)을 완전히 제거하기 쉽게 할 수 있다. 본 변형예에 관한 레지스트 도포 처리 방법을 행함으로써, 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 더욱 저감시킬 수 있다.
또한, 본 변형예에 있어서는, 도포 처리 스텝과 열처리 스텝을 교대로 반복하는 횟수를 2회로 하고 있지만, 도포 처리 스텝과 열처리 스텝을 교대로 반복하는 횟수는 3회 이상이라도 좋다. 그 경우, 1회째의 도포 처리 스텝에서 도포되는 레지스트의 막 두께가 2회째부터의 도포 처리 스텝에서 도포되는 레지스트의 막 두께보다 적어지도록 해도 좋다. 혹은, 앞의 도포 처리 스텝에서 도포되는 레지스트의 막 두께가, 이후의 도포 처리 스텝에서 도포되는 레지스트의 막 두께보다도 적어지도록 해도 좋다.
(실시 형태의 제2 변형예)
다음에, 도 12를 참조하여, 실시 형태의 제2 변형예에 관한 레지스트 도포 처리 방법에 대해 설명한다.
본 변형예에 관한 레지스트 도포 처리 방법은 1회째의 열처리 스텝에 있어서의 열처리의 온도가, 2회째부터의 열처리 스텝에 있어서의 열처리의 온도보다도 낮은 점에서 실시 형태에 관한 레지스트 도포 처리 방법과 상이하다.
도 12는 본 변형예에 관한 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도이다. 도 12의 (a) 내지 도 12의 (e)의 각각은 도 7에 도시하는 스텝 S14 내지 스텝 S18의 각각에 상당한다. 즉, 도 12의 (a) 내지 도 12의 (e)의 각각은 도 8b의 (d) 내지 도 8b의 (h)의 각각에 상당한다.
본 변형예에서는, 도 7에 도시하는 스텝 S15에 있어서의 열처리의 온도를, 스텝 S17에 있어서의 열처리의 온도보다도 낮아지도록 설정한다.
실시 형태에서 설명한 바와 같이, 2회째의 도포 처리 스텝인 스텝 S16에 있어서, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상의 레지스트막(106a)의 전부를 용해 제거할 수 없는 경우가 있다. 이와 같은 경우에 있어서, 1회째의 열처리 스텝인 스텝 S15에 있어서의 열처리의 온도를, 2회째의 열처리 스텝인 스텝 S17에 있어서의 열처리의 온도보다도 낮게 한다. 이에 의해, 보호막(105)이 형성된 레지스트막으로 이루어지는 패턴(104a)의 라인 상에 1회째의 도포 처리 스텝에서 도포된 레지스트막(106a)이, 용제가 완전히 증발되어 있지 않으므로, 2회째의 도포 처리 스텝인 스텝 S16에 있어서, 완전히 제거되기 쉽게 할 수 있다. 본 변형예에 관한 레지스트 도포 처리 방법을 행함으로써, 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 더욱 저감시킬 수 있다.
또한, 본 변형예에 있어서는, 도포 처리 스텝과 열처리 스텝을 교대로 반복하는 횟수를 2회로 하고 있지만, 도포 처리 스텝과 열처리 스텝을 교대로 반복하는 횟수는 3회 이상이라도 좋다. 그 경우, 2회째부터의 열처리 스텝에 있어서의 열처리의 온도가 1회째의 열처리 스텝에 있어서의 열처리의 온도보다도 높아지도록 할 수 있다.
(실시 형태의 제3 변형예)
다음에, 도 13 및 도 14를 참조하여, 실시 형태의 제3 변형예에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법에 대해 설명한다.
본 변형예에 관한 레지스트 패턴의 형성 방법은 제1 레지스트 패턴의 표면이 보호막으로 피복되어 있지 않은 점에서, 실시 형태에 관한 레지스트 도포 처리 방법과 상이하다.
도 13은 본 변형예에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 공정의 수순을 설명하기 위한 흐름도이다. 도 14a 및 도 14b는 본 변형예에 관한 레지스트 패턴의 형성 방법 및 레지스트 도포 처리 방법의 각 스텝에 있어서의 기판 표면의 구조를 모식적으로 도시하는 단면도이다.
또한, 도 14a의 (a) 내지 도 14b의 (g)의 각각은 스텝 S21 내지 스텝 S27이 행해진 후의 기판 표면의 구조를 도시한다.
본 변형예에 관한 레지스트 패턴의 형성 방법은, 도 13에 도시한 바와 같이 레지스트막 형성 스텝(스텝 S21)과, 패턴 형성 스텝(스텝 S22)과, 추가 레지스트막 형성 스텝(스텝 S23 내지 스텝 S26)과, 추가 레지스트 패턴 형성 스텝(스텝 S27)을 포함한다.
또한, 본 변형예에 관한 레지스트 도포 처리 방법인 추가 레지스트막 형성 스텝(스텝 S23 내지 스텝 S26)은, 도 13에 도시한 바와 같이 도포 처리 스텝(스텝 S23, 스텝 S25)과, 열처리 스텝(스텝 S24, 스텝 S26)을 포함한다. 즉, 본 변형예에 관한 추가 레지스트막 형성 스텝(스텝 S23 내지 스텝 S26)은 도포 처리 스텝과 열처리 스텝을 교대로 2회 반복한다.
본 변형예에 관한 레지스트 패턴의 형성 방법의 레지스트막 형성 스텝(스텝 S21)과, 패턴 형성 스텝(스텝 S22)은 실시 형태에 관한 레지스트 패턴 형성 방법의 레지스트막 형성 스텝(스텝 S11)과, 패턴 형성 스텝(스텝 S12)과 마찬가지이다.
단, 본 변형예에 관한 레지스트 패턴의 형성 방법에서는, 실시 형태에 관한 레지스트 패턴의 형성 방법에 있어서, 도 7의 스텝 S13에 나타내는 보호막 형성 스텝을 행하지 않는다. 패턴 형성 스텝(스텝 S22)이 행해진 후, 추가 레지스트막 형성 스텝의 도포 처리 스텝(1회째)인 스텝 S23을 행한다.
또한, 추가 레지스트막 형성 스텝(스텝 S23 내지 스텝 S26) 및 추가 레지스트 패턴 형성 스텝(스텝 S27)의 각각은 실시 형태에 관한 레지스트 패턴 형성 방법의 추가 레지스트막 형성 스텝(스텝 S14 내지 스텝 S17) 및 추가 레지스트 패턴 형성 스텝(스텝 S18)의 각각에 상당한다.
즉, 도 14b의 (c) 내지 도 14b의 (g)의 각각은 실시 형태에 있어서 레지스트막(104)으로 이루어지는 패턴(104a)의 상면 및 측면이 표면 처리되어 생기는 보호막(105)이 없는 점을 제외하고는, 도 8b의 (d) 내지 도 8b의 (h)의 각각과 동일하여, 실시 형태에 관한 레지스트 도포 처리 방법을 행할 수 있다.
본 변형예에 있어서는, 제1 레지스트 패턴을 형성할 때에, 레지스트막으로 이루어지는 패턴의 표면을 처리하지 않으므로, 패턴의 표면은 레지스트막이 노출되어 있다. 그러나, 스텝 S21에 도시하는 레지스트막 형성 스텝에 있어서의 도포 처리 조건 또는 열처리 조건 등, 스텝 S22에 도시하는 패턴 형성 스텝에 있어서의 노광 조건, 현상 조건 등을 제어함으로써, 제1 레지스트 패턴을 그 후에 도포되는 레지스트에 포함되는 용제에 대해 용해되지 않도록 하는 것이 가능하다. 그와 같은 경우에는, 스텝 S23, 스텝 S25의 도포 처리 스텝을 행해도 제1 레지스트 패턴이 용해되는 경우가 없으므로, 본 변형예에 관한 레지스트 도포 처리 방법을 행함으로써, 더블 패터닝의 2회째의 패터닝 처리로 레지스트를 도포하여 형성하는 레지스트막의 막 두께의 기판 면 내에서의 불균일성을 더욱 저감시킬 수 있다.
또한, 본 변형예에 관한 레지스트 도포 처리 방법을 행하는 공정을 포함하는 레지스트 패턴의 형성 방법을 행함으로써, 더블 패터닝의 2회째의 패터닝 처리로 형성되는 제2 레지스트 패턴의 패턴 치수의 편차도 저감시킬 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해 기술하였지만, 본 발명은 이러한 특정한 실시 형태로 한정되는 것은 아니고, 특허청구의 범위 내에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다. 예를 들어, 상기한 실시 형태에서는 레지스트의 도포 처리를 예로 채용하여 설명하였지만, 본 발명은 레지스트 이외의 다른 도포액, 예를 들어 반사 방지막, SOG(Spin On Glass)막, SOD(Spin on Dielectric)막 등을 형성하는 도포액의 도포 처리도 적용할 수 있다. 또한, 상기한 실시 형태에서는 웨이퍼(W)에 도포 처리를 행하는 예였지만, 본 발명은 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용 레티클 등의 다른 기판의 도포 처리에도 적용할 수 있다.
1 : 패턴 형성 장치
2 : 도포 현상 장치
3 : 노광 장치
3a : 인 스테이지
3b : 아웃 스테이지
11 : 카세트 스테이션
11a : 카세트 적재대
11b : 위치 결정부
11c : 웨이퍼 반송부
11d : 반송 피크
12 : 처리 스테이션
13 : 인터페이스 스테이션
15 : 하우징
16 : 제1 주웨이퍼 반송 아암
17 : 제2 주웨이퍼 반송 아암
21 : 제1 웨이퍼 반송 기구
22 : 제2 웨이퍼 반송 기구
25 : 웨이퍼 반송 기구
30 : 액침 노광부
50 : 유닛 저판
52 : 스핀 척
54 : 구동 모터
58 : 플랜지 부재
60 : 승강 구동 수단
62 : 승강 가이드 수단
64 : 냉각 재킷
66 : 레지스트 노즐
68 : 레지스트 공급관
70 : 노즐 보유 지지체
71 : 용제 노즐
72 : 레지스트 노즐 스캔 아암
74 : 가이드 레일
76 : 수직 지지 부재
80 : 레지스트 노즐 대기부
81 : 린스 노즐 스캔 아암
82 : 수직 지지 부재
84 : 린스 노즐
90 : 제어부
91 : 레지스트 공급부
92 : 용제 공급부
101 : 반도체 기판
102 : 피에칭층
103 : 반사 방지막(BARC)
104, 104a, 106, 106a, 107, 107a : 레지스트막
105 : 보호막
107b : 추가 레지스트 패턴
A1 : 제1 주반송부
A2 : 제2 주반송부
ADH : 어드히젼 유닛
BARC : 보톰 코팅 유닛
COT : 레지스트 도포 장치 유닛
CPL1, CPL3, CPL4 : 냉각 유닛
CR : 웨이퍼 카세트
DEV : 현상 유닛
G1 내지 G6 : 처리 유닛군
ITC : 톱 코팅 유닛
PAB : 프리베이크 유닛
PEB : 노광 후 베이크 유닛
POST : 포스트베이크 유닛
PR : 레지스트
W : 웨이퍼(기판)

Claims (7)

  1. 소정의 피치로 배열한 제1 레지스트 패턴의 각각의 스페이스에 추가 레지스트 패턴을 추가함으로써 제2 레지스트 패턴을 형성하기 위해, 상기 제1 레지스트 패턴이 형성된 기판 상에 상기 추가 레지스트 패턴으로 되는 레지스트를 도포 처리하는 레지스트 도포 처리 방법이며,
    상기 기판 상에 상기 제1 레지스트 패턴의 단차보다도 작은 막 두께의 레지스트를 도포 처리하는 도포 처리 스텝과,
    도포한 레지스트를 열처리하는 열처리 스텝을 포함하고,
    상기 도포 처리 스텝과 상기 열처리 스텝을 교대로 복수회 반복하여, 상기 제1 레지스트 패턴의 단차를 상기 레지스트로 메우는 것을 특징으로 하는, 레지스트 도포 처리 방법.
  2. 제1항에 있어서, 2회째부터의 상기 도포 처리 스텝에 있어서, 상기 제1 레지스트 패턴 상의 레지스트가 그 위에 도포되는 레지스트에 포함된 용제에 의해 용해 제거되는 것을 특징으로 하는, 레지스트 도포 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 도포 처리 스텝과 상기 열처리 스텝을 교대로 2회 반복하는 것을 특징으로 하는, 레지스트 도포 처리 방법.
  4. 제3항에 있어서, 1회째의 상기 도포 처리 스텝에서 도포되는 레지스트의 막 두께가, 상기 제1 레지스트 패턴의 단차의 절반 미만인 것을 특징으로 하는, 레지스트 도포 처리 방법.
  5. 제1항 또는 제2항에 있어서, 1회째의 상기 열처리 스텝에 있어서의 열처리의 온도가, 2회째부터의 상기 열처리 스텝에 있어서의 열처리의 온도보다도 낮은 것을 특징으로 하는, 레지스트 도포 처리 방법.
  6. 소정의 피치로 배열한 제1 레지스트 패턴의 각각의 스페이스에 추가 레지스트 패턴을 추가함으로써 제2 레지스트 패턴을 형성하는 레지스트 패턴의 형성 방법이며,
    제1항 또는 제2항에 기재된 레지스트 도포 처리 방법을 행하여 상기 추가 레지스트 패턴으로 되는 추가 레지스트막을 형성하는 추가 레지스트막 형성 스텝과,
    상기 추가 레지스트막에 노광, 현상을 행하여 상기 추가 레지스트 패턴을 형성하는 추가 레지스트 패턴 형성 스텝을 포함하는 것을 특징으로 하는, 레지스트 패턴의 형성 방법.
  7. 제6항에 있어서, 기판 상에 레지스트를 도포하여, 열처리를 행하여 레지스트막을 형성하는 레지스트막 형성 스텝과,
    상기 레지스트막에 노광, 현상을 행하여 상기 레지스트막으로 이루어지는 패턴을 형성하는 패턴 형성 스텝과,
    상기 레지스트막으로 이루어지는 패턴 상에 보호막을 형성함으로써 상기 제1 레지스트 패턴을 형성하는 보호막 형성 스텝을 포함하는 것을 특징으로 하는, 레지스트 패턴의 형성 방법.
KR1020100047811A 2009-05-25 2010-05-24 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법 KR101443946B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-125421 2009-05-25
JP2009125421A JP4814976B2 (ja) 2009-05-25 2009-05-25 レジスト塗布処理方法及びレジストパターンの形成方法。

Publications (2)

Publication Number Publication Date
KR20100127183A KR20100127183A (ko) 2010-12-03
KR101443946B1 true KR101443946B1 (ko) 2014-09-23

Family

ID=43124779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047811A KR101443946B1 (ko) 2009-05-25 2010-05-24 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법

Country Status (4)

Country Link
US (1) US8247164B2 (ko)
JP (1) JP4814976B2 (ko)
KR (1) KR101443946B1 (ko)
TW (1) TWI425317B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578012B2 (ja) 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
TWI440070B (zh) * 2010-12-02 2014-06-01 Chunghwa Picture Tubes Ltd 精密圖案的製程方法
KR101860493B1 (ko) 2011-10-20 2018-05-24 삼성디스플레이 주식회사 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법
KR20140139328A (ko) 2013-05-27 2014-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275755A (ja) * 1997-01-30 1998-10-13 Tokyo Electron Ltd レジスト塗布現像装置とレジスト塗布現像方法
JP2000235949A (ja) 1998-12-17 2000-08-29 Tokyo Electron Ltd 塗布現像処理装置及び塗布現像処理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782279B2 (ja) * 1999-04-08 2006-06-07 東京エレクトロン株式会社 膜形成方法及び膜形成装置
JP2000347382A (ja) * 1999-06-02 2000-12-15 Semiconductor Leading Edge Technologies Inc レジストマスク及びその形成方法
JP2001176775A (ja) * 1999-12-16 2001-06-29 Mitsumi Electric Co Ltd 半導体ウェハの塗膜形成方法
TW439118B (en) * 2000-02-10 2001-06-07 Winbond Electronics Corp Multilayer thin photoresist process
JP2001326173A (ja) * 2000-05-16 2001-11-22 Hitachi Ltd パターン形成方法
US6653244B2 (en) * 2001-09-19 2003-11-25 Binoptics Corporation Monolithic three-dimensional structures
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
JP4987411B2 (ja) * 2006-09-29 2012-07-25 東京応化工業株式会社 パターン形成方法
JP2008102429A (ja) * 2006-10-20 2008-05-01 Tokyo Ohka Kogyo Co Ltd レジストパターン形成方法およびネガ型レジスト組成物
JP5143395B2 (ja) * 2006-10-24 2013-02-13 新科實業有限公司 ウエハへのレジスト形成方法
US7741015B2 (en) * 2007-02-16 2010-06-22 Shin-Etsu Chemical Co., Ltd. Patterning process and resist composition
KR100817089B1 (ko) * 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
JP4877388B2 (ja) * 2007-03-28 2012-02-15 Ｊｓｒ株式会社 ポジ型感放射線性組成物およびそれを用いたレジストパターン形成方法
JP4871786B2 (ja) * 2007-05-11 2012-02-08 東京応化工業株式会社 パターン形成方法
US20080292991A1 (en) * 2007-05-24 2008-11-27 Advanced Micro Devices, Inc. High fidelity multiple resist patterning
JP2009016653A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd 基板の処理方法及びコンピュータ読み取り可能な記憶媒体
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
TWI505046B (zh) * 2008-01-24 2015-10-21 Jsr Corp 光阻圖型之形成方法及微細化光阻圖型之樹脂組成物
JP5007827B2 (ja) * 2008-04-04 2012-08-22 信越化学工業株式会社 ダブルパターン形成方法
JP2009271259A (ja) * 2008-05-02 2009-11-19 Fujifilm Corp レジストパターン用表面処理剤および該表面処理剤を用いたレジストパターン形成方法
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275755A (ja) * 1997-01-30 1998-10-13 Tokyo Electron Ltd レジスト塗布現像装置とレジスト塗布現像方法
JP2000235949A (ja) 1998-12-17 2000-08-29 Tokyo Electron Ltd 塗布現像処理装置及び塗布現像処理方法

Also Published As

Publication number Publication date
US8247164B2 (en) 2012-08-21
JP2010272802A (ja) 2010-12-02
US20100297552A1 (en) 2010-11-25
KR20100127183A (ko) 2010-12-03
TW201107887A (en) 2011-03-01
JP4814976B2 (ja) 2011-11-16
TWI425317B (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
US20220244645A1 (en) Photoresist development with halide chemistries
US8420304B2 (en) Resist coating and developing apparatus, resist coating and developing method, resist-film processing apparatus, and resist-film processing method
US8540824B2 (en) Substrate processing method
US8202682B2 (en) Method of manufacturing semiconductor device, and resist coating and developing system
KR20060028683A (ko) 기판의 처리막의 표면 거침을 개선하는 방법 및 기판 처리장치
KR20100069576A (ko) 도포 처리 방법 및 도포 처리 장치
US20240036483A1 (en) Process tool for dry removal of photoresist
US20100307683A1 (en) Substrate treatment method and substrate treatment apparatus
KR101443946B1 (ko) 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법
US20080070167A1 (en) Exposure and developing method
KR101548521B1 (ko) 현상 처리 방법
TW201535474A (zh) 半導體裝置之製造方法及半導體製造裝置
KR101347983B1 (ko) 도포 처리 방법 및 컴퓨터 기억 매체
KR101769440B1 (ko) 기판 처리 방법
JP4678740B2 (ja) 塗布処理方法及び塗布処理装置
KR20180001690A (ko) 베이크 장치 및 이를 이용한 기판 처리 방법
KR20190016748A (ko) 기판 처리 장치 및 방법
JP4807749B2 (ja) 露光・現像処理方法
WO2013051383A1 (ja) フォトレジストパターン形成方法及びエッチングマスク形成方法
US20220390847A1 (en) Metal oxide resist patterning with electrical field guided post-exposure bake
WO2024101166A1 (ja) 基板処理方法、金属含有レジスト形成用組成物、金属含有レジスト及び基板処理システム
KR102156895B1 (ko) 기판 처리 장치
JP2008091653A (ja) 塗布・現像処理方法
KR20180061536A (ko) 기판 처리 장치 및 기판 처리 방법
WO2020100633A1 (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 5