KR101441991B1 - Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device - Google Patents

Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device Download PDF

Info

Publication number
KR101441991B1
KR101441991B1 KR1020127004218A KR20127004218A KR101441991B1 KR 101441991 B1 KR101441991 B1 KR 101441991B1 KR 1020127004218 A KR1020127004218 A KR 1020127004218A KR 20127004218 A KR20127004218 A KR 20127004218A KR 101441991 B1 KR101441991 B1 KR 101441991B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
semiconductor
semiconductor layer
graphite substrate
Prior art date
Application number
KR1020127004218A
Other languages
Korean (ko)
Other versions
KR20120038500A (en
Inventor
히로시 후지오카
Original Assignee
잇판자이단호진 세이산기쥬츠켄큐쇼레이카이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 잇판자이단호진 세이산기쥬츠켄큐쇼레이카이 filed Critical 잇판자이단호진 세이산기쥬츠켄큐쇼레이카이
Publication of KR20120038500A publication Critical patent/KR20120038500A/en
Application granted granted Critical
Publication of KR101441991B1 publication Critical patent/KR101441991B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

반도체 기판(1)은, 내열성(耐熱性)을 가지는 동시에 외력에 대한 가요성(可撓性)을 가지는 그래파이트 기판(2)과, 상기 그래파이트 기판 상에 설치되고, 실리콘으로 이루어지는 반도체층(4)을 구비한다.The semiconductor substrate 1 includes a graphite substrate 2 having heat resistance and flexibility to an external force, a semiconductor layer 4 provided on the graphite substrate and made of silicon, Respectively.

Description

반도체 기판, 반도체층의 제조 방법, 반도체 기판의 제조 방법, 반도체 소자, 발광 소자, 표시 패널, 전자 소자, 태양 전지 소자 및 전자 기기{SEMICONDUCTOR SUBSTRATE, METHOD FOR PRODUCTION OF SEMICONDUCTOR LAYER, METHOD FOR PRODUCTION OF SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR ELEMENT, LUMINESCENT ELEMENT, DISPLAY PANEL, ELECTRONIC ELEMENT, SOLAR BATTERY ELEMENT, AND ELECTRONIC DEVICE}TECHNICAL FIELD [0001] The present invention relates to a semiconductor substrate, a method of manufacturing a semiconductor layer, a method of manufacturing a semiconductor substrate, a semiconductor device, a light emitting device, a display panel, an electronic device, a solar cell device and an electronic device , SEMICONDUCTOR ELEMENT, LUMINESCENT ELEMENT, DISPLAY PANEL, ELECTRONIC ELEMENT, SOLAR BATTERY ELEMENT, AND ELECTRONIC DEVICE}

본 발명은, 반도체 기판, 반도체층의 제조 방법, 반도체 기판의 제조 방법, 반도체 소자, 발광 소자, 표시 패널, 전자 소자, 태양 전지 소자 및 전자 기기에 관한 것이다.The present invention relates to a semiconductor substrate, a method of manufacturing a semiconductor layer, a method of manufacturing a semiconductor substrate, a semiconductor device, a light emitting device, a display panel, an electronic device, a solar cell device and an electronic device.

기판 상에 반도체 소자를 제작하는 방법으로서 예를 들면, 금속 기판 상에 실리콘 등의 반도체를 성장·소자 제작을 행하고, 그 후, 폴리머나 유리, 세라믹스와 같은 재료와 반도체 박막을 접착하고, 금속 기판을 박리하는 방법이 알려져 있었다. 이러한 방법은, 예를 들면, 투명 대면적 플렉시블 기판에 반도체 소자를 형성하는 경우 등에 이용되고 있었다.As a method of manufacturing a semiconductor element on a substrate, for example, a method is known in which a semiconductor such as silicon is grown and formed on a metal substrate and then a semiconductor thin film is bonded to a material such as polymer, glass, or ceramics, A method of peeling off the substrate was known. Such a method has been used, for example, when a semiconductor device is formed on a transparent large-area flexible substrate.

닛케이 나노 비지니스 2006년 No40 34-35 페이지NIKKA NANO BUSINESS 2006 No40 pages 34-35

그러나, 금속 기판의 분리는 일반적으로 곤란하여, 화학 약품을 사용하여 용해시키는 등의 문제가 있으므로, 환경에 대한 악영향이 우려되는 방법이 사용되고 있었다. 또한, 금속 표면은 산화되어 있고, 결정 성장의 사전 처리의 재현성이 좋지 못한 문제가 있었다.However, separation of the metal substrate is generally difficult, and there is a problem that the metal substrate is dissolved by the use of a chemical agent. Further, the metal surface is oxidized, and there is a problem that the reproducibility of pretreatment of crystal growth is poor.

전술한 사정을 감안하여, 본 발명은, 저비용으로 재현성이 높은 반도체 기판, 반도체층의 제조 방법, 반도체 기판의 제조 방법, 반도체 소자, 발광 소자, 표시 패널, 전자 소자, 태양 전지 소자 및 전자 기기를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION In view of the foregoing, it is an object of the present invention to provide a semiconductor substrate, a method of manufacturing a semiconductor layer, a method of manufacturing a semiconductor substrate, a semiconductor device, a light emitting device, a display panel, an electronic device, a solar cell device, The purpose is to provide.

본 발명에 따른 반도체 기판은, 내열성(耐熱性)을 가지는 동시에 외력에 대한 가요성(可撓性)을 가지는 그래파이트 기판과, 상기 그래파이트 기판 상에 설치되고, 실리콘으로 이루어지는 반도체층을 구비한 것을 특징으로 한다. 여기서, 그래파이트 기판은 판형으로 한정되지 않고 반도체층을 형성하는 베이스가 되는 그래파이트체를 의미한다.A semiconductor substrate according to the present invention includes a graphite substrate having heat resistance and flexibility to an external force and a semiconductor layer provided on the graphite substrate and made of silicon . Here, the graphite substrate is not limited to a plate, but means a graphite body serving as a base for forming a semiconductor layer.

본 발명에 의하면, 그래파이트 기판이 내열성을 가지므로, 예를 들면, 700℃ 이상의 고온 하에서 제조하는 방법을 이용하여 저비용화할 수 있다. 그래파이트 기판이 외력에 대한 가요성을 가지므로 구부릴 수도 있다. 이에 따라, 저비용으로 반도체 기판을 얻을 수 있다. 이에 더하여, 그래파이트는 산화되기 어렵고, 표면 처리의 재현성이 높다. 이상에 의해, 저비용으로 재현성이 높은 반도체 기판을 얻을 수 있다.According to the present invention, since the graphite substrate has heat resistance, it can be reduced in cost by using, for example, a method of manufacturing at a high temperature of 700 ° C or higher. The graphite substrate may be bent because it has flexibility with respect to external force. Thus, a semiconductor substrate can be obtained at low cost. In addition, graphite is hardly oxidized, and the reproducibility of the surface treatment is high. Thus, a semiconductor substrate having high reproducibility at low cost can be obtained.

상기 반도체 기판은, 상기 그래파이트 기판이 소결(燒結)된 폴리머를 포함하고 있는 것을 특징으로 한다.The semiconductor substrate is characterized in that the graphite substrate includes a polymer sintered (sintered).

본 발명에 의하면, 그래파이트 기판이 소결된 폴리머를 포함하고 있도록 하였으므로, 내열성이 높고, 외력에 의해 용이하게 구부릴 수 있다. 예를 들면, 700℃ 이상의 고온 하에서 처리를 행하는 것도 가능하므로, 펄스 스퍼터 퇴적법이나 유기 금속 기상 성장법, 분자선 에피택시(molecular beam epitaxy )법 등 고온 하에서 행하는 처리가 가능하게 된다.According to the present invention, since the graphite substrate contains the sintered polymer, it has high heat resistance and can be easily bent by an external force. For example, since the treatment can be performed at a high temperature of 700 占 폚 or more, it is possible to carry out treatment under high temperature such as pulse sputter deposition, metal organic vapor phase epitaxy, and molecular beam epitaxy.

상기 반도체 기판은, 상기 그래파이트 기판의 두께를 한정하는 것은 아니지만, 바람직하게는 10㎛ 이상 100㎛ 이하인 것을 특징으로 한다.The semiconductor substrate does not limit the thickness of the graphite substrate, but is preferably 10 占 퐉 or more and 100 占 퐉 or less.

본 발명에 의하면, 그래파이트 기판의 두께가 100㎛ 이하이면 외력에 대하여 극히 우수한 가요성을 가지게 된다. 또한, 본 발명에 의하면, 그래파이트 기판의 두께가 10㎛ 이상이므로 외력에 대하여 쉽게 파손되지 않는 구성으로 할 수 있다.According to the present invention, when the thickness of the graphite substrate is 100 mu m or less, extremely excellent flexibility is obtained with respect to external force. Further, according to the present invention, since the thickness of the graphite substrate is 10 占 퐉 or more, it can be configured so as not to be easily damaged by external force.

상기 반도체 기판은, 상기 그래파이트 기판과 상기 반도체층과의 사이에 설치되며, HfN 및 ZrN 중 적어도 한쪽을 포함하는 버퍼층을 더 구비하는 것을 특징으로 한다.The semiconductor substrate further includes a buffer layer provided between the graphite substrate and the semiconductor layer and including at least one of HfN and ZrN.

본 발명에 의하면, 그래파이트 기판과 반도체층과의 사이에, HfN 및 ZrN 중 적어도 한쪽을 포함하는 버퍼층을 더 구비하도록 하였으므로, 상기 버퍼층에 의해 광을 반사할 수 있다. 이에 따라, 반도체층을, 예를 들면, 광 흡수층 등으로서 사용하는 경우, 상기 광 흡수층에 있어서의 광의 흡수 효율을 높일 수 있다.According to the present invention, since a buffer layer containing at least one of HfN and ZrN is further provided between the graphite substrate and the semiconductor layer, light can be reflected by the buffer layer. Thus, when the semiconductor layer is used, for example, as a light absorbing layer or the like, the absorption efficiency of light in the light absorbing layer can be enhanced.

상기 반도체 기판은, 상기 그래파이트 기판과 상기 반도체층과의 사이에 설치되고, AlN을 포함하는 제2 버퍼층을 더 구비하는 것을 특징으로 한다.The semiconductor substrate further includes a second buffer layer provided between the graphite substrate and the semiconductor layer and including AlN.

본 발명에 의하면, 그래파이트 기판과 반도체층과의 사이에, AlN을 포함하는 제2 버퍼층을 더 구비하도록 하였으므로, 반도체층의 그레인 사이즈를 증대시킬 수 있다. 이에 따라, 반도체층의 전기적 특성을 높일 수 있고, 특히 반도체층을 광 흡수층으로서 사용하는 경우에는 상기 반도체층의 광 흡수 특성도 높일 수 있다.According to the present invention, since the second buffer layer including AlN is further provided between the graphite substrate and the semiconductor layer, the grain size of the semiconductor layer can be increased. Thus, the electrical characteristics of the semiconductor layer can be enhanced. In particular, when the semiconductor layer is used as the light absorbing layer, the light absorption property of the semiconductor layer can be enhanced.

상기 반도체 기판은, 상기 그래파이트 기판은, (0001)면을 표면에 가지고, 상기 반도체층은, 상기 (0001)면 상에 설치되는 것을 특징으로 한다.The semiconductor substrate is characterized in that the graphite substrate has a (0001) plane on its surface, and the semiconductor layer is provided on the (0001) plane.

본 발명에 의하면, 그래파이트 기판이 (0001)면을 표면에 가지고, 반도체층이 (0001)면 상에 설치되므로, 반도체층의 배향성을 높일 수 있게 된다.According to the present invention, since the graphite substrate has the (0001) plane on the surface and the semiconductor layer on the (0001) plane, the orientation of the semiconductor layer can be enhanced.

본 발명에 따른 반도체 기판의 제조 방법은, 내열성을 가지는 동시에 외력에 대한 가요성을 가지는 그래파이트 기판 상에, 실리콘으로 이루어지는 반도체층을 성장시키는 것을 특징으로 한다. 여기서, 그래파이트 기판은 판형으로 한정되지 않으며, 반도체층을 형성하는 베이스가 되는 그래파이트체를 의미한다.A manufacturing method of a semiconductor substrate according to the present invention is characterized in that a semiconductor layer made of silicon is grown on a graphite substrate having heat resistance and flexibility against an external force. Here, the graphite substrate is not limited to a plate, but means a graphite body serving as a base for forming a semiconductor layer.

본 발명에 의하면, 그래파이트 기판이, 예를 들면, 700℃ 이상의 내열성을 가지므로, 펄스 스퍼터 퇴적법 등의 저비용인 방법을 이용할 수 있다. 그래파이트 기판이 외력에 대한 가요성을 가지므로 구부릴 수도 있다. 이에 따라, 저비용의 반도체 기판을 제조할 수 있다. 여기에 더하여, 그래파이트는 산화되기 어렵고, 표면 처리의 재현성이 높다. 이상에 의해, 저비용으로 재현성이 높은 반도체 기판을 제조할 수 있다.According to the present invention, since the graphite substrate has heat resistance of, for example, 700 占 폚 or more, a low-cost method such as a pulse sputter deposition method can be used. The graphite substrate may be bent because it has flexibility with respect to external force. Thus, a low-cost semiconductor substrate can be manufactured. In addition, graphite is hardly oxidized, and the reproducibility of the surface treatment is high. As described above, a semiconductor substrate with high reproducibility can be manufactured at low cost.

상기 반도체 기판의 제조 방법은, 소결된 폴리머를 포함하는 상기 그래파이트 기판 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The manufacturing method of the semiconductor substrate is characterized in that the semiconductor layer is grown on the graphite substrate including the sintered polymer.

본 발명에 의하면, 그래파이트 기판이 소결된 폴리머를 포함하도록 하였으므로, 내열성이 높고, 외력에 의해 용이하게 구부릴 수 있다.According to the present invention, since the graphite substrate includes the sintered polymer, heat resistance is high and it can be easily bent by an external force.

고온 하에서 처리를 행하는 것도 가능하므로, 펄스 스퍼터 퇴적법이나 유기 금속 기상 성장법, 분자선 에피택시법 등 고온 하에서 행하는 처리가 가능하게 된다.It is possible to perform the treatment under high temperature, such as pulse sputter deposition, metal organic vapor phase epitaxy, and molecular beam epitaxy.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판의 두께를 한정하는 것은 아니지만, 바람직하게는 두께가 10㎛ 이상 100㎛ 이하로 형성된 상기 그래파이트 기판 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The method for manufacturing the semiconductor substrate does not limit the thickness of the graphite substrate, but preferably the semiconductor layer is grown on the graphite substrate having a thickness of 10 占 퐉 or more and 100 占 퐉 or less.

본 발명에 의하면, 그래파이트 기판의 두께를 100㎛ 이하로 하였으므로, 외력에 대하여 극히 우수한 가요성을 가지게 된다. 또한, 본 발명에 의하면, 그래파이트 기판의 두께를 10㎛ 이상으로 하였으므로, 외력에 대하여 쉽게 파손되지 않게 된다. 그러므로, 그래파이트 기판의 취급 시의 부담이 경감된다.According to the present invention, since the thickness of the graphite substrate is set to 100 占 퐉 or less, the graphite substrate has extremely excellent flexibility with respect to external force. Further, according to the present invention, since the thickness of the graphite substrate is set to 10 占 퐉 or more, the graphite substrate is not easily damaged by an external force. Therefore, the burden on handling of the graphite substrate is reduced.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판은, (0001)면을 표면에 가지고, 상기 (0001)면에 상기 반도체층을 성장시키는 것을 특징으로 한다.In the method of manufacturing the semiconductor substrate, the graphite substrate has a (0001) plane on the surface, and the semiconductor layer is grown on the (0001) plane.

본 발명에 의하면, 그래파이트 기판이 (0001)면을 표면에 가지고, 상기 (0001)면 반도체층을 성장시키므로, 반도체층의 배향성을 높일 수 있게 된다.According to the present invention, since the graphite substrate has the (0001) plane on its surface and the (0001) plane semiconductor layer is grown, the orientation of the semiconductor layer can be enhanced.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판 상에, HfN 및 ZrN 중 적어도 한쪽을 포함하는 버퍼층을 형성하고, 상기 버퍼층 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The semiconductor substrate manufacturing method is characterized in that a buffer layer containing at least one of HfN and ZrN is formed on the graphite substrate and the semiconductor layer is grown on the buffer layer.

본 발명에 의하면, 예를 들면, 반도체층을 광 흡수층 등으로서 사용하는 경우, 상기 광 흡수층에 있어서의 광의 흡수 효율을 높일 수 있다.According to the present invention, for example, when the semiconductor layer is used as a light absorbing layer or the like, the light absorbing efficiency in the light absorbing layer can be increased.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판 상에, AlN을 포함하는 제2 버퍼층을 형성하고, 상기 제2 버퍼층 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The method of manufacturing the semiconductor substrate is characterized in that a second buffer layer containing AlN is formed on the graphite substrate and the semiconductor layer is grown on the second buffer layer.

본 발명에 의하면, 반도체층의 그레인 사이즈를 증대시킬 수 있다. 이에 따라, 반도체층의 전기적 특성을 높일 수 있고, 특히 반도체층을 광 흡수층으로서 사용하는 경우에는 상기 반도체층의 광 흡수 특성도 높일 수 있다.According to the present invention, the grain size of the semiconductor layer can be increased. Thus, the electrical characteristics of the semiconductor layer can be enhanced. In particular, when the semiconductor layer is used as the light absorbing layer, the light absorption property of the semiconductor layer can be enhanced.

상기 제조 방법은, 상기 반도체층을 성장시킨 후, 상기 반도체층을 포함하는 층과, 상기 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하여, 상기 반도체층을 포함하는 층을 얻는 것을 특징으로 한다.In this manufacturing method, after the semiconductor layer is grown, a layer including the semiconductor layer and a layer including at least a part of the graphite substrate are separated to obtain a layer including the semiconductor layer.

본 발명에 의하면, 반도체층을 포함하는 층과, 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하여, 상기 반도체층을 포함하는 층을 얻으므로, 예를 들면, 반도체 웨이퍼에 사용하는 재료로서 대면적 및/또는 고품위를 가지는 것을 얻을 수 있다. 예를 들면, 직경 12 인치를 초과하는 대면적을 가지는 것을 용이하게 얻을 수 있다. 여기서는, 얻어지는 것은 판형으로 한정되지 않고, 성장시킨 반도체층을 포함하는 층에 의해 구성된 것을 말한다. 또한, 이 반도체를 포함하는 층은, 필요에 따라 원하는 반도체층 만으로 분리된 것을 얻을 수도 있다.According to the present invention, a layer containing a semiconductor layer is separated from a layer containing at least a part of a graphite substrate to obtain a layer containing the semiconductor layer. For example, as a material used for a semiconductor wafer, And / or a high quality. For example, it is easily possible to have a large area exceeding 12 inches in diameter. Here, what is obtained is not limited to a plate, but refers to a layer formed of a layer including a grown semiconductor layer. Further, the layer containing this semiconductor may be separated by a desired semiconductor layer only if necessary.

상기 반도체 기판의 제조 방법은, 상기 반도체층을 성장시킨 후, 상기 반도체층을 포함하는 층과 상기 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고, 분리된 상기 반도체층을 포함하는 층을 상기 그래파이트 기판과는 상이한 제2 기판 상에 배치하는 것을 특징으로 한다. 여기서, 제2 기판은 판형으로 한정되지 않고 반도체층을 포함하는 층을 배치하는 베이스체를 의미한다.The method of manufacturing a semiconductor substrate according to claim 1, wherein after the semiconductor layer is grown, a layer including the semiconductor layer and a layer including at least a part of the graphite substrate are separated, And is disposed on a second substrate different from the substrate. Here, the second substrate is not limited to a plate, but means a base body on which a layer containing a semiconductor layer is disposed.

본 발명에 의하면, 반도체층을 포함하는 층과, 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고, 분리된 상기 반도체층을 포함하는 층을 그래파이트 기판과는 상이한 제2 기판 상에 배치하도록 하였으므로, 그래파이트 기판 상에 한정되지 않고 다른 기판 상에 있어서도 반도체층을 배치할 수 있다. 이에 따라, 넓은 용도로 사용할 수 있는 반도체 기판을 제조할 수 있다.According to the present invention, since the layer including the semiconductor layer and the layer including at least a part of the graphite substrate are separated and the layer including the separated semiconductor layer is arranged on the second substrate different from the graphite substrate, The semiconductor layer is not limited to a graphite substrate but can be arranged on another substrate. Thus, a semiconductor substrate which can be used for a wide range of applications can be manufactured.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판은, 소정의 층간 결합력을 가지는 층상(層狀) 화합물을 포함하고, 상기 그래파이트 기판의 층간 결합력보다 큰 힘을 상기 층상 화합물의 층 사이에 작용시켜 상기 그래파이트 기판의 층간 결합을 해제함으로써, 상기 반도체층을 포함하는 층과 상기 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하는 것을 특징으로 한다.Wherein the graphite substrate includes a layered compound having a predetermined interlayer bonding force and a force greater than an interlayer coupling force of the graphite substrate is applied between the layers of the layered compound to form the graphite substrate, And separating the layer including the semiconductor layer and the layer including at least a part of the graphite substrate by releasing the interlayer bonding of the substrate.

본 발명에 의하면, 소정의 층간 결합력을 가지는 층상 화합물을 포함하는 그래파이트 기판의 상기 층간 결합력보다 큰 힘을 층 사이에 작용시켜 층간 결합을 해제함으로써 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층으로 분리하도록 하였으므로, 더욱 확실하게 분리할 수 있다. 이와 같이, 그래파이트 기판의 구조를 이용하여 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층으로 분리할 수 있으므로, 그래파이트 기판을 사용하는 의의는 크다고 할 수 있다. 즉, 금속 기판의 분리는 일반적으로 곤란하여, 화학 약품을 사용하여 용해시키는 등의 문제가 있어, 환경에 대한 악영향이 우려되는 방법이 사용되고 있었다. 또한, 금속 표면은 산화되어 있고, 결정 성장의 사전 처리의 재현성이 좋지못한 문제가 있지만, 본 발명에서는, 이와 같은 문제는 생기지 않는다. 반도체층을 포함하는 층으로서는, 예를 들면, 반도체층이나 버퍼층, 제2 버퍼층 등이 포함되고, 그래파이트 기판의 일부가 포함되는 경우도 있다.According to the present invention, a layer containing a semiconductor layer and at least a part of a graphite substrate are included by releasing interlayer coupling by applying a force larger than the interlayer coupling force of the graphite substrate including a layered compound having a predetermined interlayer coupling force between the layers The layer can be more reliably separated. As described above, since the layer including the semiconductor layer and the layer including at least a part of the graphite substrate can be separated using the structure of the graphite substrate, the significance of using the graphite substrate can be said to be large. That is, separation of the metal substrate is generally difficult, and there is a problem such that the metal substrate is dissolved by using a chemical agent, and a method which worries about the adverse effect on the environment has been used. Further, there is a problem that the metal surface is oxidized and the reproducibility of the pretreatment of the crystal growth is poor. In the present invention, however, such a problem does not occur. As the layer including the semiconductor layer, for example, a semiconductor layer, a buffer layer, a second buffer layer and the like may be included, and a part of the graphite substrate may be included.

상기 반도체 기판의 제조 방법은, 상기 반도체층을 포함하는 층을 분리할 때는, 소정의 구조재(構造材)를 사용하여 상기 반도체층을 포함하는 층을 유지하고 상기 구조재와 함께 상기 반도체층을 포함하는 층을 분리하는 것을 특징으로 한다.The method of manufacturing a semiconductor substrate may further include the steps of holding a layer including the semiconductor layer by using a predetermined structural material when separating the layer including the semiconductor layer, And separating the layer.

본 발명에 의하면, 반도체층을 포함하는 층을 분리할 때는, 소정의 구조재를 사용하여 반도체층을 포함하는 층을 유지하고 구조재와 함께 반도체층을 포함하는 층을 분리하도록 하였으므로, 반도체층을 포함하는 층에 포함되는 반도체층에 손상을 입히는 것을 방지할 수 있다. 상기 구조재에 가시광선을 투과하는 재료를 사용하면 투명한 구조로서 극히 유용한 구조가 가능하게 된다.According to the present invention, when a layer including a semiconductor layer is separated, a predetermined structure is used to hold the layer including the semiconductor layer and to separate the layer including the semiconductor layer together with the structural material, It is possible to prevent the semiconductor layer included in the layer from being damaged. If a material that transmits visible light through the structural material is used, an extremely useful structure is possible as a transparent structure.

상기 반도체 기판의 제조 방법은, 분리된 상기 반도체층을 포함하는 층을 상기 제2 기판 상에 배치할 때는, 상기 구조재와 함께 상기 반도체층을 포함하는 층을 배치하는 것을 특징으로 한다.The method for manufacturing a semiconductor substrate is characterized in that a layer including the semiconductor layer is disposed together with the structural material when the layer including the separated semiconductor layer is disposed on the second substrate.

본 발명에 의하면, 분리된 반도체층을 포함하는 층을 제2 기판 상에 배치할 때는, 구조재와 함께 반도체층을 포함하는 층을 배치하도록 하였으므로, 제2 기판에 반도체층을 포함하는 층을 배치한 후에도 반도체층을 보호할 수 있다. 상기 제2 기판에 가시광선을 투과하는 재료를 사용하면 투명한 구조로서 극히 유용한 구조가 가능하게 된다.According to the present invention, when the layer including the separated semiconductor layer is disposed on the second substrate, the layer including the semiconductor layer is disposed together with the structural material. Therefore, the layer including the semiconductor layer is disposed on the second substrate It is possible to protect the semiconductor layer even after that. When a material that transmits visible light to the second substrate is used, an extremely useful structure is possible as a transparent structure.

본 발명의 반도체층의 제조 방법은, 내열성을 가지는 동시에 외력에 대한 가요성을 가지는 그래파이트 기판(여기서, 그래파이트 기판은 판형으로 한정되지 않으며 반도체층을 형성하는 베이스가 되는 그래파이트체를 의미함)에, 반도체층을 성장시킨 후, 상기 반도체층을 포함하는 층과 상기 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고, 상기 반도체층을 포함하는 층을 얻는 것을 특징으로 한다.A method of manufacturing a semiconductor layer of the present invention is a method of manufacturing a semiconductor layer which has heat resistance and is flexible with respect to an external force (the graphite substrate is not limited to a plate, but means a graphite body serving as a base for forming a semiconductor layer) After the semiconductor layer is grown, a layer including the semiconductor layer and a layer including at least a part of the graphite substrate are separated to obtain a layer including the semiconductor layer.

본 발명에 의하면, 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하여, 상기 반도체층을 포함하는 층을 얻으므로, 예를 들면, 대면적 및/또는 고품위를 가지는 것을 얻을 수 있다. 예를 들면, 직경 12 인치를 초과하는 대면적을 가지는 것을 용이하게 얻을 수 있다. 여기서는, 얻어지는 것은 판형으로 한정되지 않고, 성장시킨 반도체층을 포함하는 층에 의해 구성된 것을 말한다. 또한, 이 반도체를 포함하는 층은 필요에 따라 원하는 반도체층 만으로 분리된 것을 얻을 수도 있다.According to the present invention, since the layer including the semiconductor layer and the layer including at least a part of the graphite substrate are separated to obtain the layer including the semiconductor layer, for example, it is possible to obtain a large area and / or a high quality . For example, it is easily possible to have a large area exceeding 12 inches in diameter. Here, what is obtained is not limited to a plate, but refers to a layer formed of a layer including a grown semiconductor layer. Further, the layer containing this semiconductor may be separated by a desired semiconductor layer only if necessary.

본 발명의 반도체 기판의 제조 방법은, 내열성을 가지는 동시에 외력에 대한 가요성을 가지는 그래파이트 기판(여기서, 그래파이트 기판은 판형으로 한정되지 않으며 반도체층을 형성하는 베이스가 되는 그래파이트체를 의미함)에, 상기 반도체층을 성장시킨 후, 상기 반도체층을 포함하는 층과 상기 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고, 분리된 상기 상기 반도체층을 포함하는 층을 상기 그래파이트 기판과는 상이한 제2 기판 상에 배치하는 것을 특징으로 한다. 여기서, 제2 기판은 판형으로 한정되지 않고 반도체층을 포함하는 층을 배치하는 베이스체를 의미한다.A method of manufacturing a semiconductor substrate of the present invention is a method of manufacturing a semiconductor substrate having a heat-resistant graphite substrate (which means a graphite substrate which is not limited to a plate and which forms a base for forming a semiconductor layer) A step of separating a layer including the semiconductor layer and a layer including at least a part of the graphite substrate after the semiconductor layer is grown and separating the layer including the separated semiconductor layer from a second substrate And the like. Here, the second substrate is not limited to a plate, but means a base body on which a layer containing a semiconductor layer is disposed.

본 발명에 의하면, 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고, 분리된 상기 반도체층을 포함하는 층을 그래파이트 기판과는 상이한 제2 기판 상에 배치하도록 하였으므로, 그래파이트 기판 상에 한정되지 않고 다른 기판 상에 있어서도 반도체층을 배치시키는 것이 가능하다. 이에 따라, 넓은 용도로 사용할 수 있는 반도체 기판을 제조할 수 있다.According to the present invention, since the layer including the semiconductor layer and the layer including at least a part of the graphite substrate are separated and the layer including the separated semiconductor layer is disposed on the second substrate different from the graphite substrate, It is possible to dispose the semiconductor layer not only on the substrate but also on another substrate. Thus, a semiconductor substrate which can be used for a wide range of applications can be manufactured.

상기 반도체 기판의 제조 방법은, 상기 반도체층은, 13족 질화물로 이루어지는 것을 특징으로 한다.In the method of manufacturing the semiconductor substrate, the semiconductor layer is formed of a Group 13 nitride.

본 발명에 의하면, 13족 질화물로 이루어지는 반도체층에 있어서도, 상기 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고, 분리된 반도체층을 포함하는 층을 그래파이트 기판과는 상이한 제2 기판 상에 배치하도록 하였으므로, 그래파이트 기판 상에 한정되지 않고 다른 기판 상에 있어서도 반도체층을 배치시키는 것이 가능하다. 이에 따라, 넓은 용도로 사용할 수 있는 반도체 기판을 제조할 수 있다. 상기 다른 기판재에 가시광선을 투과하는 재료를 사용하면, 예를 들면, 발광 소자의 구조로서 극히 유용한 구조가 가능하게 된다.According to the present invention, also in the semiconductor layer made of the Group 13 nitride, the layer including the semiconductor layer and the layer including at least a part of the graphite substrate are separated, and the layer including the separated semiconductor layer is separated from the graphite substrate It is possible to arrange the semiconductor layer not only on the graphite substrate but also on another substrate. Thus, a semiconductor substrate which can be used for a wide range of applications can be manufactured. When a material that transmits visible light to the other substrate material is used, for example, an extremely useful structure as a structure of the light emitting device becomes possible.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판은, 소정의 층간 결합력을 가지는 층상 화합물을 포함하고, 상기 그래파이트 기판의 층간 결합력보다 큰 힘을 상기 층상 화합물의 층 사이에 작용시켜 상기 그래파이트 기판의 층간 결합을 해제함으로써, 상기 반도체층을 포함하는 층과 상기 그래파이트 중 적어도 일부를 포함하는 층을 분리하는 것을 특징으로 한다.Wherein the graphite substrate includes a layered compound having a predetermined interlayer bonding force and a force larger than an interlayer coupling force of the graphite substrate is applied between the layers of the layered compound to form interlayer bonding of the graphite substrate And separating the layer including the semiconductor layer and the layer including at least a part of the graphite.

본 발명에 의하면, 전술한 바와 마찬가지로, 소정의 층간 결합력을 가지는 층상 화합물을 포함하는 그래파이트 기판의 상기 층간 결합력보다 큰 힘을 층 사이에 작용시켜 층간 결합을 해제함으로써 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층으로 분리하도록 하였으므로, 보다 확실하게 분리할 수 있다. 이와 같이, 그래파이트 기판의 구조를 이용하여 반도체층을 포함하는 층과 그래파이트 기판의 적어도 일부를 포함하는 층으로 분리할 수 있으므로, 그래파이트 기판을 사용하는 의의는 크다고 할 수 있다. 즉, 금속 기판의 분리는 일반적으로 곤란하여, 화학 약품을 사용하여 용해시키는 등의 문제가 있으므로, 환경에 대한 악영향이 우려되는 방법이 사용되고 있었다. 또한, 금속 표면은 산화되어 있으며, 결정 성장의 사전 처리의 재현성이 좋지못한 문제가 있지만, 본 발명에서는, 이와 같은 문제는 생기지 않는다. 반도체층을 포함하는 층으로서는, 예를 들면, 반도체층이나 버퍼층, 제2 버퍼층 등이 포함되고, 그래파이트 기판의 일부가 포함되는 경우도 있다.According to the present invention, as described above, a force larger than the interlayer coupling force of a graphite substrate including a layered compound having a predetermined interlayer coupling force is exerted between the layers to release the interlayer coupling, so that the layer including the semiconductor layer and the graphite substrate So that it can be separated more reliably. As described above, since the layer including the semiconductor layer and the layer including at least a part of the graphite substrate can be separated using the structure of the graphite substrate, the significance of using the graphite substrate can be said to be large. That is, since separation of a metal substrate is generally difficult, and there is a problem of dissolving it by using a chemical agent, there has been used a method in which there is a fear of adverse effect on the environment. Further, the metal surface is oxidized, and there is a problem that the reproducibility of the pretreatment of crystal growth is poor. In the present invention, however, such a problem does not occur. As the layer including the semiconductor layer, for example, a semiconductor layer, a buffer layer, a second buffer layer and the like may be included, and a part of the graphite substrate may be included.

상기 반도체 기판의 제조 방법은, 상기 반도체층을 포함하는 층을 분리할 때는, 소정의 구조재를 사용하여 상기 반도체층을 포함하는 층을 유지하고 상기 구조재와 함께 상기 반도체층을 포함하는 층을 분리하는 것을 특징으로 한다.The method of manufacturing a semiconductor substrate may further include a step of separating a layer including the semiconductor layer by holding a layer including the semiconductor layer by using a predetermined structural material and separating the layer including the semiconductor layer together with the structural material .

본 발명에 의하면, 반도체층을 포함하는 층을 분리할 때는, 소정의 구조재를 사용하여 반도체층을 포함하는 층을 유지하고 구조재와 함께 반도체층을 포함하는 층을 분리하도록 하였으므로, 반도체층을 포함하는 층에 포함되는 반도체층에 손상을 입히는 것을 방지할 수 있다. 상기 구조재에 가시광선을 투과하는 재료를 사용하면 투명의 구조로서 극히 유용한 구조가 가능하게 된다. 예를 들면, 발광 소자의 경우에는 유효하다.According to the present invention, when a layer including a semiconductor layer is separated, a predetermined structure is used to hold the layer including the semiconductor layer and to separate the layer including the semiconductor layer together with the structural material, It is possible to prevent the semiconductor layer included in the layer from being damaged. When a material that transmits visible light to the structural material is used, an extremely useful structure is possible as a transparent structure. For example, it is effective in the case of a light emitting element.

상기 반도체 기판의 제조 방법은, 분리된 상기 반도체층을 포함하는 층을 상기 제2 기판 상에 배치할 때는, 상기 구조재와 함께 상기 반도체층을 포함하는 층을 배치하는 것을 특징으로 한다.The method for manufacturing a semiconductor substrate is characterized in that a layer including the semiconductor layer is disposed together with the structural material when the layer including the separated semiconductor layer is disposed on the second substrate.

본 발명에 의하면, 분리된 반도체층을 포함하는 층을 제2 기판 상에 배치할 때는, 구조재와 함께 반도체층을 포함하는 층을 배치하도록 하였으므로, 제2 기판에 반도체층을 포함하는 층을 배치한 후에도 반도체층을 보호할 수 있다. 상기 제2 기판에 가시광선을 투과하는 재료를 사용하면 투명의 구조로서 극히 유용한 구조가 가능하게 된다. 예를 들면, 발광 소자의 경우에는 유효하다.According to the present invention, when the layer including the separated semiconductor layer is disposed on the second substrate, the layer including the semiconductor layer is disposed together with the structural material. Therefore, the layer including the semiconductor layer is disposed on the second substrate It is possible to protect the semiconductor layer even after that. When a material that transmits visible light to the second substrate is used, an extremely useful structure is possible as a transparent structure. For example, it is effective in the case of a light emitting element.

상기 반도체 기판의 제조 방법은, 소결된 폴리머를 포함하는 상기 그래파이트 기판 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The manufacturing method of the semiconductor substrate is characterized in that the semiconductor layer is grown on the graphite substrate including the sintered polymer.

본 발명에 의하면, 그래파이트 기판이 소결된 폴리머를 포함하도록 하였으므로, 내열성이 높고, 외력에 의해 용이하게 구부릴 수 있다. 예를 들면, 700℃ 이상의 고온 하에서 처리를 행하는 것도 가능하므로, 펄스 스퍼터 퇴적법이나 유기 금속 기상 성장법, 분자선 에피택시법 등 고온 하에서 행하는 처리가 가능하게 된다.According to the present invention, since the graphite substrate includes the sintered polymer, heat resistance is high and it can be easily bent by an external force. For example, since the treatment can be performed at a high temperature of 700 占 폚 or more, it is possible to perform treatment under high temperature such as pulse sputter deposition, metal organic vapor phase epitaxy, or molecular beam epitaxy.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판의 두께를 한정하는 것은 아니지만, 바람직하게는 두께가 10㎛ 이상 100㎛ 이하로 형성된 상기 그래파이트 기판 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The method for manufacturing the semiconductor substrate does not limit the thickness of the graphite substrate, but preferably the semiconductor layer is grown on the graphite substrate having a thickness of 10 占 퐉 or more and 100 占 퐉 or less.

본 발명에 의하면, 그래파이트 기판의 두께를 100㎛ 이하로 하였으므로, 외력에 대하여 극히 우수한 가요성을 가지게 된다. 또한, 본 발명에 의하면, 그래파이트 기판의 두께를 10㎛ 이상으로 하였으므로, 외력에 대하여 쉽게 파손되지 않게 된다. 그러므로, 그래파이트 기판의 취급 시의 부담이 경감된다.According to the present invention, since the thickness of the graphite substrate is set to 100 占 퐉 or less, the graphite substrate has extremely excellent flexibility with respect to external force. Further, according to the present invention, since the thickness of the graphite substrate is set to 10 占 퐉 or more, the graphite substrate is not easily damaged by an external force. Therefore, the burden on handling of the graphite substrate is reduced.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판은, (0001)면을 표면에 가지고, 상기 (0001)면에 상기 반도체층을 성장시키는 것을 특징으로 한다.In the method of manufacturing the semiconductor substrate, the graphite substrate has a (0001) plane on the surface, and the semiconductor layer is grown on the (0001) plane.

그래파이트 기판이 (0001)면을 표면에 가지고, 상기 (0001)면 반도체층을 성장시키므로, 반도체층의 배향성을 높일 수 있게 된다.Since the graphite substrate has the (0001) plane on its surface and the (0001) plane semiconductor layer is grown, the orientation of the semiconductor layer can be enhanced.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판 상에, HfN 및 ZrN 중 적어도 한쪽을 포함하는 버퍼층을 형성하고, 상기 버퍼층 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The semiconductor substrate manufacturing method is characterized in that a buffer layer containing at least one of HfN and ZrN is formed on the graphite substrate and the semiconductor layer is grown on the buffer layer.

본 발명에 의하면, 반도체층을 광 흡수층 등으로서 사용하는 경우, 상기 광 흡수층에 있어서의 광의 흡수 효율을 높일 수 있다.According to the present invention, when the semiconductor layer is used as a light absorbing layer or the like, the light absorbing efficiency in the light absorbing layer can be enhanced.

상기 반도체 기판의 제조 방법은, 상기 그래파이트 기판 상에, AlN을 포함하는 제2 버퍼층을 형성하고, 상기 제2 버퍼층 상에, 상기 반도체층을 성장시키는 것을 특징으로 한다.The method of manufacturing the semiconductor substrate is characterized in that a second buffer layer containing AlN is formed on the graphite substrate and the semiconductor layer is grown on the second buffer layer.

본 발명에 의하면, 반도체층의 그레인 사이즈를 증대시킬 수 있다. 이에 따라, 반도체층의 전기적 특성을 높일 수 있고, 특히 반도체층을 광 흡수층으로서 사용하는 경우에는 상기 반도체층의 광 흡수 특성도 높일 수 있다.According to the present invention, the grain size of the semiconductor layer can be increased. Thus, the electrical characteristics of the semiconductor layer can be enhanced. In particular, when the semiconductor layer is used as the light absorbing layer, the light absorption property of the semiconductor layer can be enhanced.

본 발명에 따른 반도체 소자는, 상기 반도체 기판을 구비하는 것을 특징으로 한다.A semiconductor device according to the present invention is characterized by including the semiconductor substrate.

본 발명에 의하면, 저비용으로 재현성이 높은 반도체 기판을 구비하므로, 염가로 양질의 반도체 소자를 얻을 수 있다.According to the present invention, since a semiconductor substrate having high reproducibility at low cost is provided, a semiconductor element of good quality can be obtained at low cost.

본 발명에 따른 발광 소자는, 상기 반도체 소자를 구비하는 것을 특징으로 한다.The light emitting device according to the present invention is characterized by including the semiconductor device.

본 발명에 의하면, 염가로 양질의 반도체 소자를 구비하므로, 발광 특성이 양호한 발광 소자를 얻을 수 있다.According to the present invention, since a semiconductor element of good quality is inexpensively provided, a light emitting element having good light emission characteristics can be obtained.

본 발명에 따른 표시 패널은, 상기 발광 소자를 구비하는 것을 특징으로 한다.The display panel according to the present invention is characterized by including the light emitting element.

본 발명에 의하면, 발광 특성이 양호한 발광 소자를 구비하므로, 표시 특성이 높은 표시 패널을 얻을 수 있다.According to the present invention, a display panel having a high display characteristic can be obtained because a light emitting element having good light emitting characteristics is provided.

본 발명에 따른 전자 소자는, 상기 반도체 소자를 구비하는 것을 특징으로 한다.The electronic device according to the present invention is characterized by comprising the semiconductor device.

본 발명에 의하면, 염가로 양질의 반도체 소자를 구비하므로, 전기적 특성이 높은 전자 소자를 얻을 수 있다.According to the present invention, since an inexpensive and high-quality semiconductor device is provided, an electronic device having high electrical characteristics can be obtained.

본 발명에 따른 태양 전지 소자는, 상기 반도체 기판을 구비하는 것을 특징으로 한다.A solar cell element according to the present invention is characterized by including the semiconductor substrate.

본 발명에 의하면, 저비용으로 재현성이 높은 반도체 기판을 구비하므로, 염가로 양질의 태양 전지 소자를 얻을 수 있다.According to the present invention, since a semiconductor substrate having high reproducibility is provided at low cost, a solar cell element of inexpensive quality can be obtained.

본 발명에 따른 전자 기기는, 상기 반도체 소자, 상기 발광 소자, 상기 표시 패널, 상기 전자 소자 및 상기 태양 전지 소자 중 적어도 1개를 구비하는 것을 특징으로 한다.An electronic apparatus according to the present invention is characterized by comprising at least one of the semiconductor element, the light emitting element, the display panel, the electronic element, and the solar cell element.

본 발명에 의하면, 상기 반도체 소자, 상기 발광 소자, 상기 표시 패널, 상기 전자 소자 및 상기 태양 전지 소자 중 적어도 1개를 구비하므로, 양질의 전자 기기를 얻을 수 있다.According to the present invention, since at least one of the semiconductor device, the light emitting device, the display panel, the electronic device, and the solar cell device is provided, good electronic equipment can be obtained.

본 발명에 의하면, 저비용으로 재현성이 높은 반도체 기판, 반도체 기판의 제조 방법, 반도체 소자, 발광 소자, 표시 패널, 전자 소자, 태양 전지 소자 및 전자 기기를 제공할 수 있다.According to the present invention, it is possible to provide a semiconductor substrate having high reproducibility at low cost, a method of manufacturing a semiconductor substrate, a semiconductor element, a light emitting element, a display panel, an electronic element, a solar cell element and an electronic apparatus.

도 1은 본 발명의 실시형태에 따른 반도체 기판의 구성을 나타낸 도면이다.
도 2는 질화 지르코늄의 광반사율을 나타내는 그래프이다.
도 3은 질화 지르코늄의 광반사율과 반사파장의 대응 관계를 나타낸 도면이다.
도 4a는 본 실시형태에 따른 반도체 기판의 제조 장치의 구성을 나타낸 도면이다.
도 4b는 본 실시형태에 따른 반도체 기판의 제조 장치의 구성을 나타낸 도면이다.
도 5는 본 실시형태에 따른 반도체 기판의 제조 과정을 나타낸 도면이다.
도 6은 본 실시형태에 따른 반도체 기판의 제조 과정을 나타낸 도면이다.
도 7은 본 실시형태에 따른 반도체 기판의 제조 과정을 나타낸 도면이다.
도 8a는 본 발명의 실시예 1에 따른 반도체층의 특성을 나타낸 도면이다.
도 8b는 본 발명의 실시예 1에 따른 반도체층의 특성을 나타낸 도면이다.
도 9는 본 발명의 실시예 2에 따른 그래파이트층 및 AlN층의 XRD 측정 그래프이다.
도 10은 본 실시예에 따른 AlN층의 EBSD 측정도이다.
도 11은 본 실시예에 따른 AlN층의 EBSD 극점도(極點圖)이다.
도 12는 본 실시예에 따른 그래파이트층 및 GaN층의 XRD 측정 그래프이다.
도 13은 본 실시예에 따른 GaN층의 표면의 SEM상이다.
도 14는 본 실시예에 따른 GaN층의 EBSD 측정도이다.
도 15a는 본 실시예에 따른 GaN층의 EBSD 극점도이다.
도 15b는 본 실시예에 따른 GaN층의 EBSD 극점도이다.
도 16은 본 실시예에 따른 GaN층의 실온에서의 PL 측정의 결과를 나타내는 그래프이다.
도 17은 종래의 GaN층의 실온에서의 PL 측정의 결과를 나타내는 그래프이다.1 is a view showing a configuration of a semiconductor substrate according to an embodiment of the present invention.
2 is a graph showing the light reflectance of zirconium nitride.
3 is a diagram showing the correspondence relationship between the optical reflectance and the reflection wavelength of zirconium nitride.
4A is a diagram showing a configuration of an apparatus for manufacturing a semiconductor substrate according to the present embodiment.
4B is a diagram showing a configuration of an apparatus for manufacturing a semiconductor substrate according to the present embodiment.
5 is a view showing a manufacturing process of a semiconductor substrate according to the present embodiment.
6 is a view showing a manufacturing process of a semiconductor substrate according to the present embodiment.
7 is a view showing a manufacturing process of the semiconductor substrate according to the present embodiment.
8A is a diagram showing the characteristics of the semiconductor layer according to the first embodiment of the present invention.
8B is a view showing the characteristics of the semiconductor layer according to the first embodiment of the present invention.
9 is an XRD measurement graph of a graphite layer and an AlN layer according to Example 2 of the present invention.
10 is an EBSD measurement diagram of the AlN layer according to the present embodiment.
11 is an EBSD pole diagram of the AlN layer according to the present embodiment.
12 is a graph of XRD measurement of the graphite layer and the GaN layer according to this embodiment.
13 is an SEM image of the surface of the GaN layer according to this embodiment.
14 is an EBSD measurement diagram of the GaN layer according to this embodiment.
15A is an EBSD pole figure of a GaN layer according to the present embodiment.
15B is an EBSD pole figure of the GaN layer according to this embodiment.
16 is a graph showing the results of PL measurement of the GaN layer at room temperature according to this embodiment.
17 is a graph showing the results of PL measurement of a conventional GaN layer at room temperature.

본 발명의 실시형태를 도면에 기초하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig.

도 1은, 본 실시형태에 따른 반도체 기판(1)의 구성을 나타낸 도면이다. 도면에 나타낸 바와 같이, 반도체 기판(1)은, 그래파이트 기판(2) 상에 버퍼층(3)이 설치되고, 상기 버퍼층(3) 상에 반도체층(4)이 적층된 구성으로 되어 있다. 이 반도체 기판(1)은, 발광 소자나 전자 소자 등에 탑재된다. 본 실시형태에서는, 반도체층(4)은, 예를 들면, 단결정(single crystal) 실리콘으로 이루어지는 반도체층이다.1 is a view showing a configuration of a semiconductor substrate 1 according to the present embodiment. As shown in the figure, a semiconductor substrate 1 is configured such that a buffer layer 3 is provided on a graphite substrate 2, and a semiconductor layer 4 is laminated on the buffer layer 3. The semiconductor substrate 1 is mounted on a light emitting element, an electronic element, or the like. In the present embodiment, the semiconductor layer 4 is a semiconductor layer made of, for example, single crystal silicon.

그래파이트 기판(2)는, 폴리옥사디아졸 등의 폴리머를 약 3000℃ 정도에서 소결시켜 제작한 그래파이트 필름으로 이루어진다. 상기 그래파이트 필름은, 필름 면 내 방향에 약 1700 W/m·K 정도의 열전도율을 가지고 있고, 이 열전도율의 값은 Cu의 4배 정도이다. 또한, 내열성이 높으므로, 고온 하에 있어서도 처리 가능하게 되어 있다. 또한, 필름 면 내 방향에 5×10-5 S/cm 정도의 높은 전기 전도율을 가지고 있다.The graphite substrate 2 is made of a graphite film produced by sintering a polymer such as polyoxadiazole at about 3000 캜. The graphite film has a thermal conductivity of about 1700 W / m · K in the in-plane direction of the film, and the value of the thermal conductivity is about four times that of Cu. Further, since the heat resistance is high, it is possible to carry out treatment even at a high temperature. In addition, it has a high electric conductivity of about 5 × 10 -5 S / cm in the in-plane direction of the film.

이 그래파이트 기판(2)은, 두께를, 예를 들면, 10㎛ 이상 100㎛ 이하의 범위에 형성할 수 있다. 100㎛ 이하로 함으로써, 외력에 대한 가요성을 가지게 된다. 그러므로, 구부릴 수 있도록 되어 있다. 또한, 그래파이트 기판(2)의 두께를 10㎛ 이상으로 함으로써, 외력에 대하여 쉽게 파손되지 않는 구성이 된다. 그래파이트 기판(2)의 두께로서 더욱 바람직하게는, 보다 파손되기 어려운 25㎛ 이상 100㎛ 이하의 범위로 할 수 있다. 그래파이트 시트(2)는, 50 cm2 이상의 대면적화가 가능하다. 그래파이트 기판(2)은, 버퍼층(3)에 접하는 면이, (0001)면으로 되도록 형성되어 있다.The thickness of the graphite substrate 2 can be, for example, in the range of 10 占 퐉 to 100 占 퐉. When the thickness is 100 μm or less, flexibility with respect to an external force is obtained. Therefore, it can be bent. Further, by setting the thickness of the graphite substrate 2 to 10 mu m or more, the structure is not easily broken against an external force. The thickness of the graphite substrate 2 is more preferably in the range of 25 mu m or more and 100 mu m or less which is less likely to be broken. The graphite sheet 2 can have a large area of 50 cm 2 or more. The graphite substrate 2 is formed such that the surface in contact with the buffer layer 3 is a (0001) plane.

버퍼층(3)은, 질화 지르코늄[ZrN(111)]으로 이루어지는 층이며, 그래파이트 기판(2)의 (0001)면과 반도체층(4)과의 사이에 개재된다. 도 2는, 질화 지르코늄의 광반사율을 나타내는 그래프이다. 그래프의 가로 축은 파장, 그래프의 세로 축은 광반사율을 나타내고 있다.The buffer layer 3 is a layer made of zirconium nitride [ZrN (111)] and interposed between the (0001) plane of the graphite substrate 2 and the semiconductor layer 4. 2 is a graph showing the optical reflectance of zirconium nitride. The horizontal axis of the graph shows the wavelength, and the vertical axis of the graph shows the light reflectance.

도 3은, 질화 지르코늄의 광반사율과 상기 광의 파장과의 대응 관계를 나타내는 표이다.3 is a table showing the correspondence relationship between the optical reflectance of zirconium nitride and the wavelength of the light.

도 2 및 도 3에 나타낸 바와 같이, 질화 지르코늄에 있어서 청색광의 파장 범위인 470nm에서의 광반사율은 65.6%가 되어 있다. 이것을 기초로 하면, 질화 지르코늄으로 이루어지는 버퍼층(3)에 있어서는, 청색광을 조사했을 때는 대략 65%이상의 광을 반사하는 것이 가능하다고 할 수 있다.As shown in Fig. 2 and Fig. 3, the reflectance of the zirconium nitride in the wavelength range of blue light at 470 nm is 65.6%. On the basis of this, it can be said that in the buffer layer 3 made of zirconium nitride, it is possible to reflect light of about 65% or more when blue light is irradiated.

도 4a는, 버퍼층(3)의 제조 장치인 스퍼터 장치의 구성을 나타낸 도면이다. 스퍼터 장치(10)는, 챔버(11)와, 기판 가열 기구(12)와, 기판 유지부(13)와, 스퍼터 건(14)과, 펄스 전원(15)과, 제어부(16)를 가지고 있다.4A is a diagram showing a configuration of a sputtering apparatus which is an apparatus for producing the buffer layer 3. Fig. The sputtering apparatus 10 has a chamber 11, a substrate heating mechanism 12, a substrate holding section 13, a sputter gun 14, a pulse power source 15 and a control section 16 .

이 스퍼터 장치(10)에 있어서는, 그래파이트 기판(2)을 챔버(11) 내의 기판 유지부(13) 상에 유지시킨 상태에서 기판 가열 기구(12)에 의해 상기 그래파이트 기판(2)을 가열할 수 있도록 되어 있다. 또한, 그래파이트 기판(2)이 기판 유지부(13) 상에 유지된 상태에서, 복수의 스퍼터 건(14)으로부터 스퍼터 빔이 그래파이트 기판(2)을 향하여 사출되도록 되어 있다.In this sputtering apparatus 10, the graphite substrate 2 can be heated by the substrate heating mechanism 12 in a state in which the graphite substrate 2 is held on the substrate holding portion 13 in the chamber 11 Respectively. A sputter beam is emitted from the plurality of sputter guns 14 toward the graphite substrate 2 in a state in which the graphite substrate 2 is held on the substrate holder 13. [

복수의 스퍼터 건(14)은, 예를 들면, Ga 및 Ga 합금의 빔을 사출하는 스퍼터 건(14a), Al 및 Al 합금의 빔을 사출하는 스퍼터 건(14b), In 및 In 합금의 빔을 사출하는 스퍼터 건(14c), Si 및 Si 합금의 빔을 사출하는 스퍼터 건(14d), Hf 및 Hf 합금의 빔을 사출하는 스퍼터 건(14e)을 가지고 있다. 각 스퍼터 건(14a∼14e)으로부터의 빔을 구성하는 금속의 종류에 대해서는, 적절하게 교환할 수 있도록 되어 있다. 따라서, 예를 들면, Zr이나 Mg 및 이들 금속으로 이루어지는 빔을 사출 가능하도록 구성해도 된다.The plurality of sputter guns 14 includes, for example, a sputter gun 14a for emitting a beam of Ga and a Ga alloy, a sputter gun 14b for emitting a beam of Al and Al alloy, a beam of In and In alloy A sputter gun 14c for emitting light, a sputter gun 14d for emitting a beam of Si and Si alloy, and a sputter gun 14e for emitting a beam of Hf and Hf alloy. The kinds of the metals constituting the beams from the sputter guns 14a to 14e can be appropriately exchanged. Therefore, for example, Zr, Mg, and a beam made of these metals may be configured to be injectable.

복수의 스퍼터 건(14)은 각각 펄스 전원(15)에 접속되어 있다. 펄스 전원(15)은, 스퍼터 건(14)에 펄스 전압을 인가하는 전원이다. 각 스퍼터 건(14a∼14e)에 대응하는 펄스 전원(15a∼15e)이 설치되어 있다. 이들 펄스 전원(15a∼15e)으로부터 출력되는 펄스 전압의 출력 타이밍이나 출력 기간, 주파수, 진폭 등은, 제어 컴퓨터 등의 제어부(16)에 의해 제어되도록 되어 있다.The plurality of sputter guns 14 are connected to the pulse power source 15, respectively. The pulse power supply 15 is a power supply for applying a pulse voltage to the sputter gun 14. [ Pulse power sources 15a to 15e corresponding to the respective sputter guns 14a to 14e are provided. The output timing, output period, frequency, amplitude, and the like of the pulse voltage output from these pulse power supplies 15a to 15e are controlled by a control unit 16 such as a control computer.

도 4b는, 상기 반도체층(4)의 제조 장치에서 있는 MBE(Molecular Beam Epitaxy) 장치의 구성을 나타낸 도면이다.FIG. 4B is a view showing a configuration of an MBE (Molecular Beam Epitaxy) device in an apparatus for manufacturing the semiconductor layer 4. FIG.

도면에 나타낸 바와 같이, MBE 장치(20)는, 챔버(21)와, 기판 가열 기구(22)와, 기판 유지부(23)와, 전자 총(24)과, 타깃 홀더 TH를 가지고 있다.As shown in the figure, the MBE apparatus 20 has a chamber 21, a substrate heating mechanism 22, a substrate holding section 23, an electron gun 24, and a target holder TH.

이 MBE 장치(20)에 있어서는, 그래파이트 기판(2)을 챔버(21) 내의 기판 유지부(23) 상에 유지시킨 상태에서 기판 가열 기구(22)에 의해 상기 그래파이트 기판(2)을 가열할 수 있도록 되어 있다. 또한, 그래파이트 기판(2)이 기판 유지부(23) 상에 유지된 상태에서, 전자 총(24)으로부터 전자선이 타깃 홀더 TH 상의 타깃 T에 향하여 사출되도록 되어 있다. 챔버(21)는, 외부에 대하여 밀폐 가능하게 설치되어 있다. 챔버(21) 내는 도시하지 않은 터보 분자 펌프 등에 의해 감압 가능하도록 되어 있다. 챔버(21)의 진공은 터보 분자 펌프에 의해 유지되도록 되어 있다.In this MBE apparatus 20, the graphite substrate 2 can be heated by the substrate heating mechanism 22 in a state in which the graphite substrate 2 is held on the substrate holding section 23 in the chamber 21 Respectively. Further, in a state in which the graphite substrate 2 is held on the substrate holder 23, electron beams are emitted from the electron gun 24 toward the target T on the target holder TH. The chamber 21 is hermetically provided to the outside. The inside of the chamber 21 can be depressurized by a turbo molecular pump (not shown) or the like. The vacuum in the chamber 21 is intended to be held by a turbo-molecular pump.

또한, 챔버(21)는, 도시하지 않은 액체 질소 슈라우드(shroud)를 내부 벽면에 가지고 있다. 액체 질소 슈라우드는, 챔버(21) 내의 잔류 불순물 가스를 벽면에 흡착시킨다. 챔버(21)의 베이스 압력은, 예를 들면, 1×10-10 Torr 정도로 설정 가능하다. 타깃 홀더로서는, 예를 들면, 내(耐)고온용의 Ta제 도가니가 사용되고 있다. 타깃 홀더 TH 내의 중에 수용되어 있는 타깃 T는, 예를 들면, 고체 Si 소스이다. MBE 장치(20)에서는, 이 고체 Si 소스를 고출력 전자 총으로부터 방출된 전자선으로 가열함으로써 Si를 증발시키고, 증발시킨 Si를 그래파이트 기판(2)에 부착시킴으로써, 그래파이트 기판(2) 상에 Si의 박막을 성장시키는 구성으로 되어 있다. 챔버(21)에는 반사 고에너지 전자선 회절(RHEED) 장치가 설치되어 있고, 기판이나 박막 표면의 결정성이 관찰 가능하도록 되어 있다.Further, the chamber 21 has a liquid nitrogen shroud (not shown) on the inner wall surface. The liquid nitrogen shroud adsorbs residual impurity gas in the chamber 21 to the wall surface. The base pressure of the chamber 21 can be set to, for example, about 1 × 10 -10 Torr. As the target holder, for example, a Ta crucible for high temperature resistance is used. The target T accommodated in the target holder TH is, for example, a solid Si source. In the MBE apparatus 20, Si is evaporated by heating the solid Si source with the electron beam emitted from the high-power electron gun, and the evaporated Si is adhered to the graphite substrate 2 to form a thin film of Si on the graphite substrate 2 Is grown. The chamber 21 is provided with a reflection high energy electron beam diffraction (RHEED) device, and the crystallinity of the substrate or thin film surface can be observed.

다음으로, 본 실시형태에 따른 반도체 기판(1)을 제조하는 공정을 설명한다.Next, a step of manufacturing the semiconductor substrate 1 according to the present embodiment will be described.

먼저, 버퍼층(3)의 형성 공정을 설명한다. 본 실시형태에서는, 기판-타깃 사이에 펄스 직류 전압을 인가하는 PSD법(펄스 스퍼터 퇴적법)을 예로 들어 설명한다. 특히 본 실시형태에서는, 대면적화가 가능한 그래파이트 기판(2) 상에 반도체 박막을 형성하기 위하여, PSD법을 행하는 의의는 크다고 할 수 있다.First, the process of forming the buffer layer 3 will be described. In the present embodiment, a PSD method (pulse sputter deposition method) in which a pulse DC voltage is applied between a substrate and a target will be described as an example. Particularly, in the present embodiment, the significance of performing the PSD method is large in order to form a semiconductor thin film on the graphite substrate 2 which can be made large-area.

먼저, 챔버(11) 내에 아르곤 가스 및 질소 가스를 공급한다. 아르곤 가스 및 질소 가스에 의해 챔버(11) 내가 소정의 압력으로 된 후, 그래파이트 기판(2)을 기판 유지부(13)에 유지시킨다. 그래파이트 기판(2)을 기판 유지부(13)에 유지시킨 후, 기판 가열 기구(12)에 의해, 그래파이트 기판(2)의 주위 온도를 조절한다. 그래파이트 기판(2)의 주위 온도를 조절하면, 펄스 전원(15)을 구동시켜, 스퍼터 건(14e)으로부터 그래파이트 기판(2)의 (0001)면을 향하여 Hf의 빔을 사출한다.First, argon gas and nitrogen gas are supplied into the chamber 11. The graphite substrate 2 is held on the substrate holder 13 after the chamber 11 has been brought to a predetermined pressure by the argon gas and the nitrogen gas. After the graphite substrate 2 is held on the substrate holding portion 13, the ambient temperature of the graphite substrate 2 is adjusted by the substrate heating mechanism 12. When the ambient temperature of the graphite substrate 2 is adjusted, the pulsed power supply 15 is driven to emit a beam of Hf from the sputter gun 14e toward the (0001) plane of the graphite substrate 2.

펄스 전압이 인가되고 있는 동안, 사출된 Hf 원자는 고에너지를 가진 상태로 그래파이트 기판(2) 상에 공급된다. 그래파이트 기판(2)의 표면에서는, 챔버 내의 질소가 질소 라디칼로 되어 있다. 그래파이트 기판(2)의 (0001)면 상에는 고에너지를 가지는 Hf 원자가 대량으로 공급되고, 상기 그래파이트 기판(2)의 표면은 금속 리치(metal-rich) 상태로 된다.While the pulse voltage is being applied, the injected Hf atoms are supplied onto the graphite substrate 2 with high energy. On the surface of the graphite substrate 2, nitrogen in the chamber is nitrogen radicals. A large amount of Hf atoms having a high energy is supplied on the (0001) plane of the graphite substrate 2, and the surface of the graphite substrate 2 is in a metal-rich state.

금속 리치 상태에서는, Hf 원자는 안정적인 격자 위치로 마이그레이션한다. 안정적인 격자 위치에 마이그레이션한 Hf 원자는, 챔버(11) 내에서 활성화된 질소 라디칼과 반응하여 금속 질화물(HfN)의 결정이 된다. 펄스 전압이 인가될 때마다, 결정 구조가 안정된 HfN이 간헐적으로 퇴적된다. 이와 같이 하여, 버퍼층(3)이 그래파이트 기판(2)의 (0001)면 상에 형성된다.In the metal-rich state, the Hf atoms migrate to a stable lattice position. The Hf atoms migrated to the stable lattice position react with the nitrogen radicals activated in the chamber 11 to become a crystal of the metal nitride (HfN). Every time a pulse voltage is applied, HfN having a stable crystal structure is intermittently deposited. In this way, the buffer layer 3 is formed on the (0001) plane of the graphite substrate 2.

다음으로, 버퍼층(3) 상에 Si 박막을 성장시킨다. 본 실시형태에서는, MBE법에 따라 Si 박막을 성장시키는 예를 설명한다. 특히 본 실시형태에서는, 대면적화가 가능한 그래파이트 기판(2) 상에 반도체 박막을 형성하기 위하여, MBE법을 행하는 의의는 크다고 할 수 있다.Next, an Si thin film is grown on the buffer layer 3. In this embodiment, an example of growing an Si thin film according to the MBE method will be described. Particularly, in the present embodiment, the significance of performing the MBE method is large in order to form a semiconductor thin film on the graphite substrate 2 that can be made large-area.

먼저, 터보 분자 펌프에 의해 챔버(21) 내를 베이스 압력으로 하고, 버퍼층(3)이 형성된 그래파이트 기판(2)을 기판 유지부(23)에 유지시킨다. 또한, 타깃 T를 타깃 홀더 TH 상에 설치한다. 그래파이트 기판(2) 및 타깃 T를 배치한 후, 가열 장치(17)에 의해, 그래파이트 기판(2)의 주위 온도를 조절한다. 그래파이트 기판(2)의 주위 온도를 조절한 후, 전자 총(24)의 전자 전류를 조정하여, 타깃 홀더 TH 내의 타깃 T에 전자선을 조사한다. 전자선의 조사를 받은 타깃 T는, 증발하여 그래파이트 기판(2)의 버퍼층(3) 상에 부착된다. 본 실시형태에서는, Si 원자가 버퍼층(3) 상에 부착되어, Si의 박막이 버퍼층(3) 상에 성장한다. 이 박막이 반도체층(4)이 된다.First, the inside of the chamber 21 is set at the base pressure by the turbo molecular pump, and the graphite substrate 2 on which the buffer layer 3 is formed is held in the substrate holding portion 23. [ Further, the target T is placed on the target holder TH. After the graphite substrate 2 and the target T are arranged, the ambient temperature of the graphite substrate 2 is adjusted by the heating device 17. [ After adjusting the ambient temperature of the graphite substrate 2, the electron current of the electron gun 24 is adjusted to irradiate the target T in the target holder TH with an electron beam. The target T irradiated with the electron beam evaporates and is deposited on the buffer layer 3 of the graphite substrate 2. In the present embodiment, Si atoms are deposited on the buffer layer 3, and a thin film of Si is grown on the buffer layer 3. This thin film becomes the semiconductor layer 4.

다음으로, 그래파이트 기판(2) 상에 형성된 버퍼층(3) 및 반도체층(4)을 박리한다. 먼저, 예를 들면, 도 5에 나타낸 바와 같이, 버퍼층(3) 및 반도체층(4)을 덮도록, 그래파이트 기판(2) 상에, 예를 들면, 폴리머나 유리 등의 구조재(5)를 배치한다. 다음으로, 도 6에 나타낸 바와 같이, 상기 구조재(5)를 그래파이트 기판(2)으로부터 박리함으로써, 구조재(5)와 함께 그래파이트 기판(2)으로부터 버퍼층(3) 및 반도체층(4)을 박리한다. 그래파이트 기판(2)은, 층간 결합이 약한 층상 화합물이므로, 구조재(5), 버퍼층(3) 및 반도체층(4)은, 그래파이트 기판(2)보다 용이하게 박리된다. 이와 같이, 버퍼층(3) 및 반도체층(4)을 구조재(5)에 전사(轉寫)할 수 있다.Next, the buffer layer 3 and the semiconductor layer 4 formed on the graphite substrate 2 are peeled off. 5, a structure material 5 such as a polymer or glass is placed on the graphite substrate 2 so as to cover the buffer layer 3 and the semiconductor layer 4, for example, as shown in Fig. 5 do. 6, the structure material 5 is peeled from the graphite substrate 2 to peel off the buffer layer 3 and the semiconductor layer 4 from the graphite substrate 2 together with the structural material 5 . The structure material 5, the buffer layer 3 and the semiconductor layer 4 are more easily peeled off than the graphite substrate 2 because the graphite substrate 2 is a layered compound having weak interlayer coupling. In this manner, the buffer layer 3 and the semiconductor layer 4 can be transferred to the structural member 5.

전술한 바와 같이 하여, 반도체층을 포함하는 층과, 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하여, 상기 반도체층을 포함하는 층을 얻으므로, 예를 들면, 대면적 및/또는 고품위를 가지는 것을 얻을 수 있다. 예를 들면, 직경 12 인치를 초과하는 대면적을 가지는 것을 용이하게 얻을 수 있다. 여기서는, 얻어지는 것은 판형으로 한정되지 않고, 성장시킨 반도체층을 포함하는 층에 의해 구성된 것을 말한다. 또한, 이 반도체를 포함하는 층은 필요에 따라 원하는 반도체층 만으로 분리된 것을 얻을 수도 있다.As described above, since the layer including the semiconductor layer and the layer including at least a part of the graphite substrate are separated to obtain the layer including the semiconductor layer, for example, a large area and / Can be obtained. For example, it is easily possible to have a large area exceeding 12 inches in diameter. Here, what is obtained is not limited to a plate, but refers to a layer formed of a layer including a grown semiconductor layer. Further, the layer containing this semiconductor may be separated by a desired semiconductor layer only if necessary.

다음으로, 도 7에 나타낸 바와 같이, 그래파이트 기판(2)으로부터 박리된 구조재(5), 버퍼층(3) 및 반도체층(4)을, 예를 들면, 유리 기판이나 석영 기판, 수지 필름 등의 제2 기판(6) 상에 고정시킨다. 이 경우, 예를 들면, 버퍼층(3)에 접착재 등을 공급해 두고, 상기 접착재를 통하여 제2 기판(6)에 고정시킬 수 있다. 물론, 다른 방법에 의해 고정시켜도 된다. 이와 같이 하여, 제2 기판(6) 상에 버퍼층(3) 및 반도체층(4)을 형성할 수 있다.7, the structure material 5, the buffer layer 3, and the semiconductor layer 4, which have been peeled from the graphite substrate 2, are removed from the substrate 1 by, for example, a glass substrate, a quartz substrate, 2 substrate (6). In this case, for example, an adhesive or the like may be supplied to the buffer layer 3 and fixed to the second substrate 6 through the adhesive. Of course, it may be fixed by another method. In this manner, the buffer layer 3 and the semiconductor layer 4 can be formed on the second substrate 6.

이상과 같이, 본 실시형태에 의하면, 그래파이트 기판(2)이 내열성을 가지므로, 고온 하에서 제조하는 방법을 사용하여 저비용화할 수 있다. 그래파이트 기판(2)이 외력에 대한 가요성을 가지므로 구부릴 수도 있다. 이에 따라, 저비용의 반도체 기판(1)을 얻을 수 있다. 여기에 더하여, 그래파이트는 쉽게 산화되지 않으며, 표면 처리의 재현성이 높다. 이상에 의해, 저비용으로 재현성이 높은 반도체 기판(1)을 얻을 수 있다.As described above, according to the present embodiment, since the graphite substrate 2 has heat resistance, it can be reduced in cost by using a method of manufacturing at a high temperature. The graphite substrate 2 may be bent because it has flexibility with respect to external force. Thus, a low-cost semiconductor substrate 1 can be obtained. In addition, graphite is not easily oxidized, and the reproducibility of the surface treatment is high. Thus, the semiconductor substrate 1 having high reproducibility at a low cost can be obtained.

또한, 본 실시형태에 의하면, 반도체층(4)이, 층간 결합이 약한 층상 화합물인 그래파이트 기판(2)의 (0001)면 상에 설치되어 있으므로, 용이하게 박리할 수 있다. 여기에 더하여, 그래파이트 기판(2)을 구성하는 그래파이트는 쉽게 산화되지 않으며, 표면 처리의 재현성이 높다. 이상에 의해, 저비용으로 재현성이 높은 반도체 기판을 제조할 수 있다. 또한, 상기 구조재(5)를 사용하여 버퍼층(3) 및 반도체층(4)을 박리함으로써, 용이하게 박리할 수 있고, 또한 상기 버퍼층(3) 및 반도체층(4)을 다른 제2 기판(6) 상에 배치한 후에는 구조재(5)에 의해 버퍼층(3) 및 반도체층(4)을 보호할 수 있다.According to this embodiment, since the semiconductor layer 4 is provided on the (0001) plane of the graphite substrate 2 which is a layered compound having weak interlayer coupling, it can be easily peeled off. In addition, the graphite constituting the graphite substrate 2 is not easily oxidized, and the reproducibility of the surface treatment is high. As described above, a semiconductor substrate with high reproducibility can be manufactured at low cost. The buffer layer 3 and the semiconductor layer 4 can be easily peeled off by peeling off the buffer layer 3 and the semiconductor layer 4 using the structure material 5 and the buffer layer 3 and the semiconductor layer 4 can be easily peeled off from the other second substrate 6 The buffer layer 3 and the semiconductor layer 4 can be protected by the structural material 5. [

본 발명의 기술 범위는 상기 실시형태로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 범위에서 적절하게 변경을 가할 수 있다.The technical scope of the present invention is not limited to the above embodiment, and can be modified appropriately within the scope of the present invention.

예를 들면, 상기 실시형태에서는, 버퍼층(3)을 펄스 스퍼터법에 따라 형성하고, 반도체층(4)을 MBE법에 따라 형성하고 있지만, 이것으로 한정되지 않이고, 예를 들면, PLD법(펄스 레이저 퇴적법)이나 PED법(펄스 전자선 퇴적법)을 포함하는 PXD법(Pulsed Excitation Deposition; 펄스 여기 퇴적법), 유기 금속 성장법, 분자선 에피택시법, CVD법 등, 다른 박막 형성 방법에 의해 형성할 수도 있다.For example, in the above embodiment, the buffer layer 3 is formed by the pulse sputtering method and the semiconductor layer 4 is formed by the MBE method. However, the present invention is not limited to this. For example, the PLD method ( (Pulsed Excitation Deposition) method, an organic metal growth method, a molecular beam epitaxy method, a CVD method, or the like, which includes a pulsed laser deposition method (pulse laser deposition method) or a PED method .

또한, 상기 실시형태에서는, 그래파이트 기판(2) 상에 HfN(111)으로 이루어지는 버퍼층(3)을 형성하는 것으로 하였으나, 이것으로 한정되지는 않으며, 예를 들면, ZrN(111)으로 이루어지는 버퍼층(3)을 형성하는 구성이라도 상관없다. 또한, 버퍼층(3)을 형성하지 않고, 그래파이트 기판(2) 상에 직접 반도체층(4)을 성장시키는 구성이라도 상관없고, 반도체층(4)을 적층하는 구성(예를 들면, GaN층/AlN층/그래파이트, 등)이라도 상관없다.In the above embodiment, the buffer layer 3 made of HfN (111) is formed on the graphite substrate 2. However, the present invention is not limited to this. For example, the buffer layer 3 made of ZrN (111) ) May be formed. The semiconductor layer 4 may be grown directly on the graphite substrate 2 without forming the buffer layer 3 and may be a structure in which the semiconductor layers 4 are laminated (for example, a GaN layer / AlN Layer / graphite, etc.).

또한, 상기 실시형태에서는, 반도체층(4)으로서, 실리콘을 성장시키는 예를 들어 설명하였으나, 이것으로 한정되지는 않으며, 예를 들면, 13족 질화물 반도체를 성장시키는 구성으로 해도 상관없다. 13족 질화물로서는, 예를 들면, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등이 있으며, 일반식 InXGaYAl1-X-YN(0≤X≤1, 0≤Y≤1, 0≤X+Y≤1)로 표시된다. 이 경우, 예를 들면, 펄스 스퍼터 법 등의 방법을 사용하여 형성할 수 있다.In the above embodiment, the example in which silicon is grown as the semiconductor layer 4 has been described. However, the present invention is not limited to this. For example, a group III nitride semiconductor may be grown. Examples of the Group 13 nitride include GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), and the like. In the general formula InXGaYAl1-X-YN (0? X? 1, 0? 0? X + Y? 1). In this case, for example, a pulse sputtering method or the like can be used.

본 발명의 반도체 기판(1)은 적용 범위가 넓고, 비정질 기판 상으로의 발광 다이오드, 반도체 레이저 등의 반도체 소자 등에 사용할 수 있다. 또한, 상기 반도체 소자를 사용한 비정질 기판 상으로의 투명 회로로서도 사용할 수 있다.The semiconductor substrate 1 of the present invention has a wide application range and can be used for semiconductor devices such as light emitting diodes and semiconductor lasers on an amorphous substrate. It can also be used as a transparent circuit on an amorphous substrate using the semiconductor element.

이 외에도, 예를 들면, 평판 디스플레이, 태양 전지, 터치 패널 등의 투명 전극에 적용하는 것을 고려할 수 있다. 또한, 반사 방지막에 사용되는 전자파의 차폐, 정전기에 의해 먼지가 부착되지 않도록 하는 필름, 대전 방지막, 열선 반사 유리, 자외선 반사 유리에 적용하는 것도 고려할 수 있다.In addition, application to transparent electrodes such as, for example, flat panel displays, solar cells, and touch panels may be considered. It is also conceivable to apply it to a film, an antistatic film, a heat-reflecting glass, and an ultraviolet-reflecting glass which prevents shielding of an electromagnetic wave used in the antireflection film and adhesion of dust by static electricity.

용도의 예로서, 색소 증감 태양 전지의 전극; 디스플레이 패널, 유기 EL 패널, 발광 소자, 발광 다이오드(LED), 백색 LED나 레이저의 투명 전극; 면 발광 레이저의 투명 전극; 조명 장치; 통신 장치; 특정 파장 범위만 광을 통과시키는 어플리케이션도 고려할 수 있다.As examples of applications, electrodes of dye-sensitized solar cells; Display panels, organic EL panels, light emitting devices, light emitting diodes (LEDs), transparent electrodes of white LEDs or lasers; A transparent electrode of a surface emitting laser; A lighting device; A communication device; Applications that pass light through a specific wavelength range may also be considered.

보다 구체적인 용도로서 다음과 같은 것을 예로 들 수 있다. 액정 디스플레이(LCD: Liquid Crystal Display)에 있어서의 투명 도전막; 컬러 필터부에 있어서의 투명 도전성막; EL(EL: Electro Luminescence) 디스플레이에 있어서의 투명 도전성막; 플라즈마 디스플레이(PDP)에 있어서의 투명 도전막; PDP 광학 필터; 전자파 차폐를 위한 투명 도전막; 근적외선 차폐를 위한 투명 도전막; 표면 반사 방지를 위한 투명 도전막; 색재현성의 향상을 위한 투명 도전막; 파손 대책을 위한 투명 도전막; 광학 필터; 터치 패널; 저항막식 터치 패널; 전자 유도식 터치 패널; 초음파식 터치 패널; 광학식 터치 패널; 정전 용량식 터치 패널; 휴대 정보 단말기용 저항막식 터치 패널; 디스플레이와 일체화된 터치 패널(이너 터치 패널); 태양 전지; 비정질 실리콘(a-Si)계 태양 전지; 미결정(微結晶) Si 박막 태양 전지; CIGS 태양 전지; 색소 증감 태양 전지(DSC); 전자 부품의 정전기 대책용 투명 도전 재료; 대전 방지용 투명 도전재; 조광(調光) 재료; 조광 미러; 발열체[면히터, 전열(電熱) 유리]; 전자파 차폐 유리. 또한, 이들을 탑재한 휴대 전화기나 정보 단말기, 전자 계산기, OA 기기 등, 각종 전자 기기에도 본 발명의 적용은 가능하다.More specific applications include the following. A transparent conductive film in a liquid crystal display (LCD); A transparent conductive film in the color filter portion; A transparent conductive film in an EL (Electro Luminescence) display; A transparent conductive film in a plasma display (PDP); PDP optical filters; A transparent conductive film for shielding electromagnetic waves; A transparent conductive film for near infrared ray shielding; A transparent conductive film for preventing surface reflection; A transparent conductive film for improving color reproducibility; A transparent conductive film for preventing breakage; Optical filters; Touch panel; Resistive touch panel; Electromagnetic induction type touch panel; Ultrasonic touch panel; Optical touch panel; Capacitive touch panel; Resistive touch panel for portable information terminal; A touch panel (inner touch panel) integrated with the display; Solar cell; Amorphous silicon (a-Si) -based solar cells; Microcrystalline Si thin film solar cell; CIGS solar cell; Dye-sensitized solar cells (DSC); A transparent conductive material for static electricity countermeasures of electronic parts; A transparent conductive material for preventing electrification; Dimming material; Dimming mirror; Heating element (cotton heater, electrothermal glass); Electromagnetic wave shielding glass. Further, the present invention can be applied to various electronic apparatuses such as mobile phones, information terminals, electronic calculators, and OA apparatuses mounted with these.

(실시예 1)(Example 1)

다음으로, 본 발명의 실시예를 설명한다.Next, an embodiment of the present invention will be described.

본 실시예에서는, 반도체층(4)으로서 Si를 사용하고, 버퍼층(3)으로서 HfN을 사용한 예를 설명한다. 버퍼층(3)은, 펄스 스퍼터 법에 의해, 이하의 조건에서 약 50 nm정도 성장시켰다.In this embodiment, an example of using Si as the semiconductor layer 4 and HfN as the buffer layer 3 is described. The buffer layer 3 was grown to a thickness of about 50 nm under the following conditions by a pulse sputtering method.

타깃: Hf(순도 99 wt%)Target: Hf (purity 99 wt%)

성장 온도: 1000℃Growth temperature: 1000 ° C

기판: (0001)면을 표면에 가지는 그래파이트로 이루어지는 그래파이트 기판Substrate: A graphite substrate made of graphite having a (0001)

성장 압력: 3×10-3 TorrGrowth pressure: 3 × 10 -3 Torr

가스 유량비: N2/Ar = 1:4Gas flow ratio: N 2 / Ar = 1: 4

타깃 바이어스: 300VTarget bias: 300V

공급 전류: 0.3ASupply current: 0.3A

그래파이트 기판 상에 버퍼층으로서 HfN을 성장시킨 후, Si를 성장시키기 위한 MBE 장치에 시료를 반송(搬送)하여, Si를 성장시켰다. 본 실시예에서는, 전자 총의 출력은 전압 8kV, 전자 전류를 300mA로 하고, 300mA로 사용 시의 성장 레이트는 대략 6Å/sec으로 하였다. 본 실시예에서는 성장 중의 그래파이트 기판(2)의 온도는 900℃로 되도록 컨트롤하여, 3㎛의 Si 결정을 성장시켰다.HfN was grown as a buffer layer on a graphite substrate, and then a sample was transported to an MBE apparatus for growing Si to grow Si. In this embodiment, the output of the electron gun is 8 kV, the electron current is 300 mA, and the growth rate when used at 300 mA is approximately 6 ANGSTROM / sec. In this embodiment, the temperature of the graphite substrate 2 during the growth was controlled to be 900 占 폚 to grow a 3 占 퐉 Si crystal.

도 8a는, 전자선 후방 산란 회절의 <111> 극점도이다. 도 8a는, 그 RHEED상을 나타낸다. 도 8a에 나타낸 바와 같이, EBSD <111> 극점도가 명료한 3회 회전 대칭성을 가지고 있는 것으로부터 알 수 있는 바와 같이, Si는 양질의 (111)면결정이 되었다. 또한, 도 8b에 나타낸 바와 같이, RHEED상이 콘트라스트가 강한 스트리크(streak)(선형) 패턴인 것으로부터도 표면이 평탄하며 양질의 (111) 결정이 성장하고 있는 것을 알 수 있다.FIG. 8A is a <111> pole figure of the backscattering diffraction of the electron beam. FIG. Fig. 8A shows the RHEED image. As can be seen from the fact that the EBSD < 111 > pole figure has a distinct three-fold rotational symmetry as shown in Fig. 8A, Si became a (111) face crystal of good quality. Further, as shown in FIG. 8B, it can be seen that the RHEED image is a streak (linear) pattern with a high contrast, and the surface is flat and the (111) crystal of good quality is growing.

(실시예 2)(Example 2)

본 실시예에서는, 상기 실시형태의 방법(펄스 스퍼터법)에 따라 그래파이트 기판(2) 상에 AlN층을 형성하고, 상기 AlN층 상에 GaN층을 더욱 형성하였다. AlN 성장 시에는 온도 1000℃∼1200℃ 정도로 가열하고, 가열 시간을 30min∼60min 정도로 하였다. GaN 성장 시에는, 온도 650℃∼750℃ 정도로 가열하고, 가열 시간을 60min∼120min으로 하였다.In this embodiment, an AlN layer is formed on the graphite substrate 2 according to the method of the above-described embodiment (pulse sputtering method), and a GaN layer is further formed on the AlN layer. At the time of AlN growth, the temperature was heated to about 1000 ° C to 1200 ° C, and the heating time was set to about 30min to 60min. At the time of GaN growth, the substrate was heated to a temperature of about 650 ° C to 750 ° C, and the heating time was set to 60min to 120min.

또한, 이와 같이 하여 제작한 반도체 기판(GaN/AlN/그래파이트)에 대하여, 반사형 고속 전자선 회절(RHEED), X선 회절(XRD), 주사형 전자 현미경(SEM), 전자선 후방 산란 회절(EBSD), 광 발광(PL)의 평가법으로 평가했다.(RHEED), X-ray diffraction (XRD), scanning electron microscope (SEM), electron beam backscattering diffraction (EBSD), and the like are performed on the semiconductor substrate (GaN / AlN / , And light emission (PL).

도 9는, 그래파이트층 및 AlN층에 대한 XRD에 의한 측정 결과를 나타내는 그래프이다.FIG. 9 is a graph showing the results of XRD measurements on the graphite layer and the AlN layer. FIG.

도 9에 나타낸 바와 같이, 그래파이트층은 (002) 방향으로 성장하고 있고, AlN층은 (0002) 방향으로 성장하고 있고, AlN층은 c축 배향성을 나타내고 있는 것으로 인정된다.As shown in Fig. 9, the graphite layer is grown in the (002) direction, the AlN layer is grown in the (0002) direction, and the AlN layer is recognized to exhibit the c-axis orientation.

도 10은 AlN층의 EBSD 측정 도면이다.10 is an EBSD measurement diagram of the AlN layer.

도 10에 나타낸 바와 같이, AlN층에는 1㎛ 이상의 그레인 사이즈를 가지는 결정이 많이 형성되어 있는 것을 알 수 있다.As shown in Fig. 10, it can be seen that a large number of crystals having a grain size of 1 mu m or more are formed in the AlN layer.

도 11은, AlN층의 일부에 대한 {10-12} EBSD 극점도이다.11 is a {10-12} EBSD pole figure for a part of the AlN layer.

도 11에 나타낸 바와 같이, 정육각형의 정점 상에 명확한 패턴이 인정된다. 이러한 사실로부터 AlN층의 결정성이 양호한 것을 알 수 있다.As shown in Fig. 11, a clear pattern is recognized on the vertex of the regular hexagon. From this fact, it can be seen that the crystallinity of the AlN layer is good.

도 12는, 그래파이트층 및 GaN층에 대한 XRD에 의한 측정 결과를 나타내는 그래프이다.12 is a graph showing the results of XRD measurements on the graphite layer and the GaN layer.

도 12에 나타낸 바와 같이, GaN층은 AlN층과 마찬가지로 (0002) 방향으로 성장하고 있으며, c축 배향성을 나타내고 있는 것으로 인정된다.As shown in Fig. 12, the GaN layer grows in the (0002) direction as in the case of the AlN layer, and is recognized to exhibit the c-axis orientation.

도 13은, GaN층의 표면의 SEM상이다.13 is an SEM image of the surface of the GaN layer.

도 13에 나타낸 바와 같이, GaN층의 표면에는 특별하게 큰 요철(凹凸)은 관찰되지 않아, 비교적 평탄한 표면이 형성되어 있는 것을 알 수 있다.As shown in Fig. 13, no large irregularities are observed particularly on the surface of the GaN layer, and a relatively flat surface is formed.

도 14는, GaN층의 EBSD 측정도이다.14 is an EBSD measurement chart of the GaN layer.

도 14에 나타낸 바와 같이, GaN층에는 1㎛ 이상의 그레인 사이즈를 가지는 결정이 많이 형성되어 있는 것을 알 수 있다.As shown in Fig. 14, it can be seen that a large number of crystals having a grain size of 1 mu m or more are formed in the GaN layer.

도 15a 및 15b는, GaN층의 EBSD 극점도이다. 도 15a는 GaN층의 일부분에 대한 {10-12} EBSD 극점도이며, 도 15b는 GaN층 외에 부분에 대한 {10-12} EBSD 극점도이다. 도 15a 및 도 15b에 나타낸 바와 같이, 정육각형의 정점 상에 명확한 패턴이 인정된다. 이러한 사실로부터 각각의 그레인은 높은 결정성을 가지고 있는 것을 알 수 있다.15A and 15B are EBSD pole figures of the GaN layer. 15A is a {10-12} EBSD pole figure for a portion of the GaN layer, and FIG. 15B is a {10-12} EBSD pole diagram for a portion other than the GaN layer. As shown in Figs. 15A and 15B, a clear pattern is recognized on the vertex of the regular hexagon. From these facts, it can be seen that each grain has a high crystallinity.

도 16은, GaN층의 실온에서의 PL 측정의 결과를 나타내는 그래프이다. 도 17은, 종래의 MOCVD로 제작한 GaN의 실온에서의 PL 측정의 결과를 나타내는 그래프이다. 양 도면 모두, 그래프의 세로 축이 PL 강도이며, 그래프의 가로 축이 발광 에너지이다.16 is a graph showing the results of PL measurement of the GaN layer at room temperature. 17 is a graph showing the results of PL measurement at room temperature of GaN produced by conventional MOCVD. In both drawings, the vertical axis of the graph is the PL intensity, and the horizontal axis of the graph is the light emitting energy.

도 16에 나타낸 바와 같이, 본 실시예에서 얻어진 GaN층에 대해서는, 발광 에너지가 3.4eV 부근에 있어서 강한 피크가 인정된다. 이 피크의 반값폭을 측정한 바, 63 meV였다. 또한, 도 17에 나타낸 바와 같이, 종래의 GaN 기판에 대해서는, 3.4eV 부근에 있어서 강한 피크가 인정된다. 이 피크의 반값폭을 측정한 바, 66 meV였다. 도 16과 도 17의 결과를 비교하면, 본 실시예에서 얻어진 GaN층의 발광 특성은, 종래의 GaN 기판의 발광 특성에 비해 동등 이상인 것을 알 수 있다.As shown in Fig. 16, for the GaN layer obtained in the present embodiment, a strong peak is recognized when the luminescent energy is around 3.4 eV. The half width of this peak was measured and found to be 63 meV. In addition, as shown in Fig. 17, for the conventional GaN substrate, a strong peak is observed in the vicinity of 3.4 eV. The half width of this peak was measured and found to be 66 meV. 16 and 17, it can be seen that the luminescent characteristics of the GaN layer obtained in this embodiment are equal to or more than the luminescent characteristics of the conventional GaN substrate.

[산업상 이용가능성][Industrial applicability]

본 발명은, 저비용이며 재현성이 높은 반도체 기판, 반도체 기판의 제조 방법, 반도체 소자, 발광 소자, 표시 패널, 전자 소자, 태양 전지 소자 및 전자 기기에 관한 것이며, 산업상 적용할 수 있다.TECHNICAL FIELD The present invention relates to a low-cost and highly reproducible semiconductor substrate, a method of manufacturing a semiconductor substrate, a semiconductor device, a light emitting device, a display panel, an electronic device, a solar cell device, and an electronic device.

1: 반도체 기판
2: 그래파이트 기판
3: 버퍼층
4: 반도체 박막
5: 구조재
6: 제2 기판1: semiconductor substrate
2: graphite substrate
3: buffer layer
4: Semiconductor thin film
5: Structural material
6: second substrate

Claims (39)

두께 10㎛ 이상 100㎛ 이하이며,
(0001)면을 표면에 가지고,
소결(燒結)된 폴리머를 포함하고, 또한
내열성(耐熱性)을 가지는 동시에 외력에 대한 가요성(可撓性)을 가지는 그래파이트 기판;
상기 그래파이트 기판 상의 (0001)면 상에 설치된 HfN, ZrN 중 적어도 어느 하나의 버퍼층; 및
상기 버퍼층 상에 설치되고, 실리콘으로 이루어지는 반도체층
을 포함하고,
상기 그래파이트 기판은 c축 방향으로 결정 배향성을 가지고, 또한 상기 버퍼층은 상기 그래파이트 기판의 c축 방향과 평행한 방향으로 결정 배향성을 가지는, 반도체 기판.A thickness of 10 mu m or more and 100 mu m or less,
(0001) plane on the surface,
And includes a sintered polymer,
A graphite substrate having heat resistance (heat resistance) and flexibility to an external force;
A buffer layer of at least one of HfN and ZrN provided on the (0001) plane on the graphite substrate; And
A semiconductor layer provided on the buffer layer,
/ RTI &gt;
Wherein the graphite substrate has crystal orientation in the c-axis direction and the buffer layer has crystal orientation in a direction parallel to the c-axis direction of the graphite substrate. 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 그래파이트 기판과 상기 반도체층과의 사이에 설치되고, AlN을 포함하는 제2 버퍼층을 더 포함하는 반도체 기판.The method according to claim 1,
And a second buffer layer provided between the graphite substrate and the semiconductor layer and including AlN. 삭제delete 두께 10㎛ 이상 100㎛ 이하이며,
(0001)면을 표면에 가지고,
소결된 폴리머를 포함하고, 또한
내열성을 가지는 동시에 외력에 대한 가요성을 가지는 그래파이트 기판의 (0001)면 상에, HfN, ZrN 중 적어도 어느 하나의 버퍼층을 성장시키고,
상기 버퍼층 상에 실리콘으로 이루어지는 반도체층을 성장시키고,
상기 그래파이트 기판은 c축 방향으로 결정 배향성을 가지고, 또한 상기 버퍼층은 상기 그래파이트 기판의 c축 방향과 평행한 방향으로 결정 배향성을 가지는, 반도체 기판의 제조 방법.A thickness of 10 mu m or more and 100 mu m or less,
(0001) plane on the surface,
Sintered polymer, and further comprises
A buffer layer of at least one of HfN and ZrN is grown on a (0001) plane of a graphite substrate having heat resistance and flexibility with respect to an external force,
Growing a semiconductor layer made of silicon on the buffer layer,
Wherein the graphite substrate has crystal orientation in the c-axis direction and the buffer layer has crystal orientation in a direction parallel to the c-axis direction of the graphite substrate. 삭제delete 삭제delete 삭제delete 삭제delete 제7항에 있어서,
상기 그래파이트 기판의 (0001)면 상에, AlN을 포함하는 제2 버퍼층을 형성하고,
상기 제2 버퍼층 상에, 상기 반도체층을 성장시키는, 반도체 기판의 제조 방법.8. The method of claim 7,
A second buffer layer containing AlN is formed on the (0001) plane of the graphite substrate,
And the semiconductor layer is grown on the second buffer layer. 제7항 또는 제12항에 있어서,
상기 반도체층을 성장시킨 후, 상기 반도체층을 포함하는 층과 상기 그래파이트 기판의 적어도 일부를 포함하는 층을 분리하고,
분리된 상기 반도체층을 포함하는 층을 상기 그래파이트 기판과는 상이한 제2 기판 상에 배치하는, 반도체 기판의 제조 방법.13. The method according to claim 7 or 12,
After the semiconductor layer is grown, a layer including the semiconductor layer and a layer including at least a part of the graphite substrate are separated,
And a layer including the separated semiconductor layer is disposed on a second substrate different from the graphite substrate. 제13항에 있어서,
상기 그래파이트 기판은, 소정의 층간 결합력을 가지는 층상(層狀) 화합물을 포함하고,
상기 그래파이트 기판의 층간 결합력보다 큰 힘을 상기 층상 화합물의 층 사이에 작용시켜 상기 그래파이트 기판의 층간 결합을 해제함으로써, 상기 반도체층을 포함하는 층과 상기 그래파이트 중 적어도 일부를 포함하는 층을 분리하는, 반도체 기판의 제조 방법.14. The method of claim 13,
The graphite substrate includes a layered compound having a predetermined interlayer bonding force,
Separating the layer including the semiconductor layer and the layer including at least a part of the graphite by applying a force larger than the interlayer coupling force of the graphite substrate between the layers of the layered compound to release interlayer bonding of the graphite substrate, A method of manufacturing a semiconductor substrate. 제13항에 있어서,
상기 반도체층을 포함하는 층을 분리할 때는, 소정의 구조재(構造材)를 사용하여 상기 반도체층을 포함하는 층을 유지하고 상기 구조재와 함께 상기 반도체층을 포함하는 층을 분리하는, 반도체 기판의 제조 방법.14. The method of claim 13,
Wherein when separating the layer including the semiconductor layer, a layer containing the semiconductor layer is separated by using a predetermined structural material (structural material) to hold the layer containing the semiconductor layer and the structural material together with the semiconductor layer Gt; 제15항에 있어서,
분리된 상기 반도체층을 포함하는 층을 상기 제2 기판 상에 배치할 때는, 상기 구조재와 함께 상기 반도체층을 포함하는 층을 배치하는, 반도체 기판의 제조 방법.16. The method of claim 15,
Wherein when the layer including the separated semiconductor layer is disposed on the second substrate, the layer including the semiconductor layer is disposed together with the structural material. 두께 10㎛ 이상 100㎛ 이하이며,
(0001)면을 배면에 가지고,
소결된 폴리머를 포함하고, 또한
내열성을 가지는 동시에 외력에 대한 가요성을 가지는 그래파이트 기판의 (0001)면 상에, HfN, ZrN 중 적어도 어느 하나의 버퍼층을 성장시키고, 상기 버퍼층 상에 실리콘으로 이루어지는 반도체층을 성장시킨 후,
상기 반도체층을 포함하는 층과 상기 그래파이트 기판 중 적어도 일부를 포함하는 층을 분리하여, 상기 반도체층을 포함하는 층을 얻고,
상기 그래파이트 기판은 c축 방향으로 결정 배향성을 가지고, 또한 상기 버퍼층은 상기 그래파이트 기판의 c축 방향과 평행한 방향으로 결정 배향성을 가지는, 반도체층의 제조 방법.A thickness of 10 mu m or more and 100 mu m or less,
(0001) plane on the back,
Sintered polymer, and further comprises
Growing a buffer layer of at least one of HfN and ZrN on a (0001) plane of a graphite substrate having heat resistance and flexibility to an external force, growing a semiconductor layer made of silicon on the buffer layer,
Separating a layer including the semiconductor layer and a layer including at least a part of the graphite substrate to obtain a layer including the semiconductor layer,
Wherein the graphite substrate has crystal orientation in the c-axis direction and the buffer layer has crystal orientation in a direction parallel to the c-axis direction of the graphite substrate. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항 또는 제5항에 기재된 반도체 기판을 포함하는, 반도체 소자.A semiconductor device comprising the semiconductor substrate according to any one of claims 1 to 5. 제28항에 기재된 반도체 소자를 포함하는 발광 소자.29. A light emitting device comprising the semiconductor device according to claim 28. 제29항에 기재된 발광 소자를 포함하는 표시 패널.29. A display panel comprising the light-emitting element according to claim 29. 제30항에 기재된 표시 패널을 포함하는 전자 소자.An electronic device comprising the display panel according to claim 30. 제1항 또는 제5항에 기재된 반도체 기판을 포함하는, 태양 전지 소자.A solar cell element comprising the semiconductor substrate according to any one of claims 1 to 5. 제28항에 기재된 반도체 소자를 포함하는 전자 기기.29. An electronic device comprising the semiconductor device according to claim 28. 제17항에 있어서,
상기 그래파이트 기판의 (0001)면 상에, AlN을 포함하는 제2 버퍼층을 형성하고, 또한 상기 제2 버퍼층 상에, 상기 반도체층을 성장시키는, 반도체 기판의 제조 방법.18. The method of claim 17,
A second buffer layer including AlN is formed on the (0001) plane of the graphite substrate, and the semiconductor layer is grown on the second buffer layer. 제14항에 있어서,
상기 반도체층을 포함하는 층을 분리할 때는, 소정의 구조재(構造材)를 사용하여 상기 반도체층을 포함하는 층을 유지하고 상기 구조재와 함께 상기 반도체층을 포함하는 층을 분리하는, 반도체 기판의 제조 방법.15. The method of claim 14,
Wherein when separating the layer including the semiconductor layer, a layer containing the semiconductor layer is separated by using a predetermined structural material (structural material) to hold the layer containing the semiconductor layer and the structural material together with the semiconductor layer Gt; 제29항에 기재된 발광 소자를 포함하는 전자 기기.29. An electronic device comprising the light-emitting element according to claim 29. 제30항에 기재된 표시 패널을 포함하는 전자 기기.32. An electronic device comprising the display panel according to claim 30. 제31항에 기재된 전자 소자를 포함하는 전자 기기.32. An electronic device comprising the electronic device according to claim 31. 제32항에 기재된 태양 전지 소자를 포함하는 전자 기기.
32. An electronic device comprising the solar cell element according to claim 32.
KR1020127004218A 2009-08-20 2009-08-20 Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device KR101441991B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/004002 WO2011021248A1 (en) 2009-08-20 2009-08-20 Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device

Publications (2)

Publication Number Publication Date
KR20120038500A KR20120038500A (en) 2012-04-23
KR101441991B1 true KR101441991B1 (en) 2014-09-18

Family

ID=43606717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004218A KR101441991B1 (en) 2009-08-20 2009-08-20 Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device

Country Status (4)

Country Link
JP (1) JP5545576B2 (en)
KR (1) KR101441991B1 (en)
CN (1) CN102576653B (en)
WO (1) WO2011021248A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
JP6432004B2 (en) 2016-08-31 2018-11-28 国立研究開発法人科学技術振興機構 Nitride semiconductor and manufacturing method thereof
WO2018221711A1 (en) 2017-06-01 2018-12-06 国立研究開発法人科学技術振興機構 Compound semiconductor and method for producing same
CN114134563A (en) * 2021-09-30 2022-03-04 华灿光电（浙江）有限公司 Graphite substrate for improving wavelength uniformity of epitaxial wafer
WO2023176760A1 (en) * 2022-03-14 2023-09-21 株式会社Gaianixx Laminate structure, semiconductor device, and production methods therefor
TW202348818A (en) * 2022-03-14 2023-12-16 日商蓋亞尼克斯股份有限公司 Laminated structure, semiconductor device and method for producing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113532A (en) * 1976-08-25 1978-09-12 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for producing large-size substrate-based semiconductor material utilizing vapor-phase deposition and subsequent resolidification
US4915984A (en) * 1985-05-30 1990-04-10 Reserach Development Corp. Process for producing graphite films and fibers
JP2008243873A (en) * 2007-03-26 2008-10-09 Kanagawa Acad Of Sci & Technol Semiconductor element, manufacturing method thereof, light-emitting element, and electron device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61275116A (en) * 1985-05-30 1986-12-05 Res Dev Corp Of Japan Production of graphite film and fiber
JPH05235391A (en) * 1991-03-07 1993-09-10 Mitsubishi Electric Corp Thin film solar cell and its manufacture and manufacture of semiconductor device
JPH0553511A (en) * 1991-08-28 1993-03-05 Toyoda Gosei Co Ltd Color display device
JP3242452B2 (en) * 1992-06-19 2001-12-25 三菱電機株式会社 Manufacturing method of thin film solar cell
JP5094232B2 (en) * 2006-06-26 2012-12-12 株式会社半導体エネルギー研究所 Paper containing semiconductor device and method for manufacturing the same
KR101350207B1 (en) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Paper including semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113532A (en) * 1976-08-25 1978-09-12 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for producing large-size substrate-based semiconductor material utilizing vapor-phase deposition and subsequent resolidification
US4915984A (en) * 1985-05-30 1990-04-10 Reserach Development Corp. Process for producing graphite films and fibers
JP2008243873A (en) * 2007-03-26 2008-10-09 Kanagawa Acad Of Sci & Technol Semiconductor element, manufacturing method thereof, light-emitting element, and electron device

Also Published As

Publication number Publication date
KR20120038500A (en) 2012-04-23
JP5545576B2 (en) 2014-07-09
CN102576653A (en) 2012-07-11
JPWO2011021248A1 (en) 2013-01-17
WO2011021248A1 (en) 2011-02-24
CN102576653B (en) 2015-04-29

Similar Documents

Publication Publication Date Title
US8212335B2 (en) Semiconductor substrate having a flexible, heat resistant, graphite substrate
KR101441991B1 (en) Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device
JP4670877B2 (en) Zinc oxide based transparent conductive film laminate, transparent conductive substrate and device
US9252322B2 (en) Epitaxial film forming method, vacuum processing apparatus, semiconductor light emitting element manufacturing method, semiconductor light emitting element, and illuminating device
US9000449B2 (en) Semiconductor substrate, method for producing semiconductor substrate, substrate for semiconductor growth, method for producing substrate for semiconductor growth, semiconductor element, light-emitting element, display panel, electronic element, solar cell element, and electronic device
WO2014002465A1 (en) Epitaxial film-forming method, sputtering device, method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
KR101564251B1 (en) Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
CN102299265A (en) Illuminating device of organic light-emitting diode and heat radiation encapsulation layer thereof, and preparation methods thereof
JP5296995B2 (en) Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device
KR20120071100A (en) Method for fabricating transparent conductive film and transparent conductive film by thereof
JP5058642B2 (en) Manufacturing method of semiconductor substrate
US20140083840A1 (en) Film Deposition Apparatus and Film Deposition Method
Chen et al. Room-temperature fabrication of highly transparent conductive aluminum-doped zinc oxide films
KR101924070B1 (en) Highly conductive flexible transparent electrodes based lanthanoid doping and method for manufacturing thereof
Choi et al. The PL characteristics of ZnO thin film on flexible polymer by pulse laser deposition
JP2010045065A (en) Method of manufacturing light-emitting device, and light-emitting device
KR20180088624A (en) Highly conductive flexible transparent electrodes based lanthanoid doping and method for manufacturing thereof
JP2011060447A (en) Conductor substrate, manufacturing method of conductor substrate, device, and electronic equipment
Kim et al. Increase in the luminescence efficiency of R· G· B LED via the controlling texture of AZO thin films
WO2016111612A1 (en) Method of fabricating zinc oxide as transparent conductive oxide layer
CN107974665A (en) Hydrogeneous amorphous carbon film and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180723

Year of fee payment: 5