KR101413337B1 - 구리 전극을 갖는 박막 트랜지스터 - Google Patents

구리 전극을 갖는 박막 트랜지스터 Download PDF

Info

Publication number
KR101413337B1
KR101413337B1 KR1020127003237A KR20127003237A KR101413337B1 KR 101413337 B1 KR101413337 B1 KR 101413337B1 KR 1020127003237 A KR1020127003237 A KR 1020127003237A KR 20127003237 A KR20127003237 A KR 20127003237A KR 101413337 B1 KR101413337 B1 KR 101413337B1
Authority
KR
South Korea
Prior art keywords
oxide
alloy
electrode
layer
tft
Prior art date
Application number
KR1020127003237A
Other languages
English (en)
Other versions
KR20120046237A (ko
Inventor
자비네 슈나이더-베츠
마틴 슐로트
Original Assignee
헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게 filed Critical 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게
Publication of KR20120046237A publication Critical patent/KR20120046237A/ko
Application granted granted Critical
Publication of KR101413337B1 publication Critical patent/KR101413337B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화 반도체가 Cu 합금을 기반으로 하는 전극 물질과의 조합으로 사용되는 TFT 구조에 관한 것이다.

Description

구리 전극을 갖는 박막 트랜지스터{THIN FILM TRANSISTOR(TFT) HAVING COPPER ELECTRODES}
본 발명은 박막 트랜지스터/TFT 트랜지스터에 관한 것이고, 특히 TFT 구조가 반도체 물질 및 거기에 전기 도전 방식으로 접속된 전극을 포함하는 박막 트랜지스터에 관한 것이다.
박막 트랜지스터는 평판 스크린 디스플레이(LCD, OLED, E-페이퍼 등)에서 주로 사용된다. 특히, 대형 표면을 갖는 LCD-TV 및 OLED 응용에 대하여 고속 전기 회로 및/또는 고전류가 필요하게 된다. 이러한 관점에서 구리(Cu)는 현재 가장 흔히 채용되는 Al 전극 및/또는 Al 합금 전극과 비교하여 분명히 이롭다.
지금까지 사용된 표준 방식인 a-Si(아몰퍼스 실리콘) 기술은 Cu가 층들의 스택의 패시베이션을 위한 마지막 CVD 단계에서 및/또는 게이트 산화물의 증착 동안에 400℃까지의 온도에 노출되고, 예를 들면 소스/드레인 접점이 이 공정에서 Si과 함께 확산 반응을 일으키기 때문에 Cu 기술과 결합하기 어렵다. 게다가, 구리는 빈약한 접착력을 나타낸다. 이러한 이유로, 추가적으로 Cu와 함께 잘 에칭될 필요가 있는 적합한 배리어/접착층을 현재 찾고 있다. 배리어층을 사용하기 위한 옵션을 제외하면, Mg, Mo, W 또는 Mn과 같은 합금 성분이 첨가되는 Cu 합금을 사용하도록 시도되었고, 이것은 층 성장 또는 하류 템퍼링 단계 동안에 층 경계에서 침전됨으로써 본질적으로 배리어 및 접착층을 형성하였다. 그러나, 이러한 노력으로부터 생상 목적에 적합한 솔루션은 유래되지 않았다. 하나의 주요 문제는 a-Si층 자체가 표면에서 순수 Si만 가지므로 양호한 접착 및 배리어 기능을 나타내기 위해 침전되는 성분에 위해 산소가 항상 필요하다는 것이다. 그들은 예를 들면, 시행될 a-Si 트랜지스터의 표면의 초기 원위치 산화(in-situ oxidation)를 필요로 하므로 이 문제를 극복하기 위한 시도는 매우 어렵다. 게다가, 이 절차는 Cu 전극과의 소망의 옴 접촉(ohmic contact)을 방지하는 절연 경계층을 얻는 위험과 연관된다.
a-Si층과 연관된 다른 문제는 전류 증폭이 변하고 너무 낮다는 것이다. 이것은 주로 OLED의 경우에 문제가 된다.
그러므로, 본 발명의 목적은 Cu-기반의 인쇄 도체와 결합하여 향상된 TFT 트랜지스터/향상된 TFT 구조를 위한 층들의 조합을 찾는 것이다.
상기 목적은 본 발명에 따라 주요 청구항의 특징들로 충족된다. 이로운 실시형태가 종속 청구항에 기재된다.
본 발명에 의한 TFT 구조는 반도체 물질 및 전극을 포함하는 TFT 구조로서, 상기 반도체 물질은 산화 반도체 물질이며, 적어도 하나의 전극이 Cu 합금을 기반으로 한 전극 물질로 이루어지는 것을 특징으로 한다. 바람직하게는, 적어도 소스 및 드레인 소자는 상기 Cu 합금으로 이루어진다. 특히, Cu-기반의 전극의 적어도 하나의 합금 성분은 상기 TFT 구조의 전극과 산화 반도체 물질 사이의 경계면에서 산화 중간층을 형성한다. 상기 TFT 구조는 하부 또는 상부에 배치된 게이트를 갖는 구조로서 제공될 수 있다. 상기 산화 반도체 물질은 인듐 산화물, 아연 산화물, 구리 산화물의 그룹으로부터의 적어도 하나의 산화물을 기반으로 하거나, 인듐, 아연, 구리의 그룹으로부터의 적어도 하나의 금속을 바탕으로 이루어진 혼합 산화물을 기반으로 하여 이루어지는 것이 이롭다. 특히, In-Ga-Zn 산화물 또는 Cu-Cr 산화물 또는 Cu-Al 산화물이 사용될 수 있다.
상기 Cu 합금의 적어도 하나의 합금 성분은 구리보다 높은 산소 친화성을 갖는 TFT 구조가 편리하다. 또한, 상기 Cu 합금의 적어도 하나의 합금 성분은 상기 TFT 구조의 산화 반도체 물질의 화학 성분 중 적어도 하나보다 높은 산소 친화성을 갖는 것이 이롭다. 특히, 본 발명에 의한 TFT 구조는 상기 Cu 합금이 성분 Mg, Mn, Ga, Li, Mo, W 중 적어도 하나 이상을 0.1~10at%의 농도로 함유하도록 제공될 수 있다. 적어도 99.9%의 순도를 갖는 Cu 합금을 추가의 전극 물질로서 사용하여 상기 Cu 합금이 상기 순수 Cu층 위 및/또는 아래에 중간층으로서 도포되고, 상기 중간층은 상기 Cu층보다 얇은 것이 바람직하다.
따라서, 본 발명은, 다른 특징들 중에서도, 산화 반도체, 및 구리보다 높은 산소 친화성을 갖고 바람직하게는 구리보다 높은 자체 확산 계수를 갖는 합금 성분을 갖는 전극용 Cu 합금을 함유하는 층들의 스택에 의해 특징지어진다. 또한, TFT 구조는 Cu-기반의 전극(주로, 소스/드레인 접점을 위함)에 접촉된 산화 반도체를 바탕으로 이루어짐으로써, 전극은 Cu 합금으로 구성되고, Cu 매트릭스의 합금 첨가물은 구리보다 높은 산소 친화성을 갖고 구리보다 높은 자체 확산 계수를 가지며, 상기 합금은 산화 트랜지스터의 산소와 함께 접착력이 좋은 도전성 중간층을 형성하고, 이것은 적용가능하다면 배리어 기능으로도 이용할 수 있다. 예를 들면, In-Ga-Zn 산화물과 같은 산화 반도체가 비결정질(amorphous)이 되도록 성장하기 때문에 a-Si에 대한 흥미로운 대체물이다. 그 결과로서, 그들은 매우 균질의 에칭력(etchability), 대단히 양호한 전자 이동성, 및 균등한 전류 증폭을 특징으로 한다.
산화 반도체로서 다음이 고려될 수 있고,
- 인듐(In)-기반의 산화 반도체
- 아연-기반의 산화 반도체
- 추가의 산화 첨가물을 함유한 In-Zn을 기반으로 하는 산화 반도체
- In-Ga-Zn 산화물을 기반으로 하는 반도체
- Cu-Cr 산화물 또는 Cu-Al 산화물을 기반으로 하는 반도체
뿐만 아니라, 전극 물질로서는 합금 성분이 표면에서 반응함으로써 접착력이 좋은 도전성층을 형성하도록 산화 반도체의 표면의 산소 원자보다 높은 산소 친화도를 갖는 0.1~10at% 농도의 적어도 하나의 합금 성분을 갖는 Cu 합금이 고려될 수 있다. 구체적으로는, 다음과 같다.
- Cu:Mo
- Cu:W
- Cu:Mn
- Cu:Mg
- Cu:Ga
- Cu:Li
이러한 맥락에서, 산화 TFT 트랜지스터는 하부 게이트를 갖는 트랜지스터로서, 또는 단지 그뿐만 아니라 상부 게이트를 갖는 구조로서 제공될 수 있다.
예시적인 실시형태:
먼저, Cu:Mn 1at%로 이루어진 전극이 스퍼터링에 의해 증착되어 유리 기판 상에 구성되었다. 그 후에, Si3N4로 이루어진 게이트 산화물이 CVD에 의해 이 층위에 도포되었다. 그 다음에, In-Ga-Zn 산화물로 이루어진 층이 반도체로서 증착되었고, 금속은 50:37:13at%.의 원자율로 선택되었다. 소스/드레인 전극에 의해 접촉이 효과가 있었고, 이것은 Cu:Mn 1at%로 이루어졌다. 따라서 생성된 층들의 스택은 CVD에 의한 Si3N4층에 의해 패시베이트되었다. CVD 단계에서는 300~450℃ 범위의 온도가 사용되었다.
따라서 생성된 층들의 스택은 적어도 10㎠/V*s의 높은 전자 이동성을 갖는다. Cu 전극은 접착에 대한 테이프 테스트를 실패없이 통과하였고(DIN EN ISO 2409), 소스 및 드레인 영역에 양호한 옴 접촉을 가지며, 온도 처리 이후에 <3.5μOhm*㎝의 저항을 갖는다.

Claims (10)

  1. 반도체 물질 및 적어도 하나의 전극을 포함하는 TFT 구조로서, 상기 반도체 물질은 산화 반도체 물질이며, 적어도 하나의 전극은 Cu 합금을 기반으로 한 전극 물질을 포함하고, 상기 Cu 합금은 0.1 내지 10 at%의 농도로 적어도 하나의 합금 성분을 포함하고, 상기 적어도 하나의 합금 성분은 상기 전극 물질과 산화 반도체 물질 사이의 경계면에서 산화 중간층을 형성하고, 상기 TFT 구조는 적어도 Cu 합금을 포함하는 소스 전극 및 드레인 전극을 포함하는 것인 TFT 구조.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    하부 게이트 또는 상부 게이트를 갖는 구조로서 제공되는 것인 TFT 구조.
  5. 제1항에 있어서,
    상기 산화 반도체 물질은 인듐 산화물, 아연 산화물, 구리 산화물의 그룹으로부터의 적어도 하나의 산화물을 기반으로 하거나, 인듐, 아연, 구리의 그룹으로부터의 적어도 하나의 금속을 바탕으로 이루어진 혼합 산화물을 기반으로 하여 이루어지는 것인 TFT 구조.
  6. 제5항에 있어서,
    In-Ga-Zn 산화물 또는 Cu-Cr 산화물 또는 Cu-Al 산화물이 사용되는 것인 TFT 구조.
  7. 제1항에 있어서,
    상기 Cu 합금의 적어도 하나의 합금 성분은 구리보다 높은 산소 친화성을 갖는 것인 TFT 구조.
  8. 제1항에 있어서,
    상기 Cu 합금의 적어도 하나의 합금 성분은 상기 TFT 구조의 산화 반도체 물질의 화학 성분 중 적어도 하나보다 높은 산소 친화성을 갖는 것인 TFT 구조.
  9. 제1항에 있어서,
    상기 Cu 합금은 성분 Mg, Mn, Ga, Li, Mo, W 중 적어도 하나 이상을 0.1~10at%의 농도로 함유하는 것인 TFT 구조.
  10. 제7항에 있어서,
    적어도 99.9%의 순도를 갖는 순수 Cu층이 추가의 전극 물질로서 사용되어 상기 Cu 합금이 상기 순수 Cu층 위 및/또는 아래에 중간층으로서 도포되고, 상기 중간층은 상기 순수 Cu층보다 얇은 것인 TFT 구조.
KR1020127003237A 2009-08-26 2010-08-25 구리 전극을 갖는 박막 트랜지스터 KR101413337B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009038589.4A DE102009038589B4 (de) 2009-08-26 2009-08-26 TFT-Struktur mit Cu-Elektroden
DE102009038589.4 2009-08-26
PCT/EP2010/005191 WO2011023369A1 (de) 2009-08-26 2010-08-25 Dünnschichttransistor (tft ) mit kupferelektroden

Publications (2)

Publication Number Publication Date
KR20120046237A KR20120046237A (ko) 2012-05-09
KR101413337B1 true KR101413337B1 (ko) 2014-06-27

Family

ID=43088070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127003237A KR101413337B1 (ko) 2009-08-26 2010-08-25 구리 전극을 갖는 박막 트랜지스터

Country Status (7)

Country Link
US (1) US8581248B2 (ko)
JP (1) JP5774005B2 (ko)
KR (1) KR101413337B1 (ko)
CN (1) CN102696111A (ko)
DE (1) DE102009038589B4 (ko)
TW (1) TWI424570B (ko)
WO (1) WO2011023369A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130048703A (ko) * 2011-11-02 2013-05-10 히타치 덴센 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과, 박막 트랜지스터를 구비한 표시 장치, 스퍼터링 타깃재
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN105047568B (zh) 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR101219047B1 (ko) * 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100651602B1 (ko) * 2005-12-14 2006-11-30 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 형성 방법
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5017282B2 (ja) * 2006-12-28 2012-09-05 株式会社アルバック 配線膜の形成方法
JP2009010089A (ja) * 2007-06-27 2009-01-15 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102133478B1 (ko) * 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
WO2010137838A2 (ko) * 2009-05-26 2010-12-02 연세대학교 산학협력단 액상 공정용 조성물 그리고 이를 이용한 전자 소자 및 그 제조 방법
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101361303B1 (ko) * 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ

Also Published As

Publication number Publication date
JP5774005B2 (ja) 2015-09-02
US8581248B2 (en) 2013-11-12
WO2011023369A1 (de) 2011-03-03
CN102696111A (zh) 2012-09-26
JP2013503459A (ja) 2013-01-31
TW201117384A (en) 2011-05-16
KR20120046237A (ko) 2012-05-09
DE102009038589B4 (de) 2014-11-20
US20120146018A1 (en) 2012-06-14
DE102009038589A1 (de) 2011-03-24
TWI424570B (zh) 2014-01-21

Similar Documents

Publication Publication Date Title
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
KR101413337B1 (ko) 구리 전극을 갖는 박막 트랜지스터
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
CN104620365B (zh) 薄膜晶体管和显示装置
WO2012002574A1 (ja) 薄膜トランジスタ
US9024322B2 (en) Wiring structure and display device
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20150038352A (ko) 박막 트랜지스터 및 표시 장치
CN106489209B (zh) 薄膜晶体管
KR20130139438A (ko) 박막 트랜지스터 기판
KR100720087B1 (ko) 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
Lu et al. High-performance and flexible neodymium-doped oxide semiconductor thin-film transistors with copper alloy bottom-gate electrode
JP2011049542A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
CN109755136A (zh) 薄膜晶体管的制造方法和薄膜晶体管
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
KR102151557B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
KR20180125100A (ko) 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터
WO2016035503A1 (ja) 薄膜トランジスタ
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20180033060A (ko) 박막 트랜지스터 및 그 제조 방법
KR101677176B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN110854131A (zh) 一种阵列基板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee