TWI834014B - 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 - Google Patents

氧化物半導體薄膜、薄膜電晶體及濺鍍靶 Download PDF

Info

Publication number
TWI834014B
TWI834014B TW109143989A TW109143989A TWI834014B TW I834014 B TWI834014 B TW I834014B TW 109143989 A TW109143989 A TW 109143989A TW 109143989 A TW109143989 A TW 109143989A TW I834014 B TWI834014 B TW I834014B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
atomic number
number ratio
Prior art date
Application number
TW109143989A
Other languages
English (en)
Other versions
TW202124741A (zh
Inventor
越智元𨺓
西山功兵
寺前裕美
湖山貴之
Original Assignee
日商神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商神戶製鋼所股份有限公司 filed Critical 日商神戶製鋼所股份有限公司
Publication of TW202124741A publication Critical patent/TW202124741A/zh
Application granted granted Critical
Publication of TWI834014B publication Critical patent/TWI834014B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明獲得一種薄膜電晶體，其場效應遷移率與應力耐受性優異，並且相對於在對氧化物半導體層進行加工時所使用的濕式蝕刻液而具有優異的濕式蝕刻加工性，且相對於在對源極/汲極電極進行圖案化時所使用的濕式蝕刻液而氧化物半導體層具有優異的耐濕式蝕刻性。氧化物半導體薄膜包含In、Ga、Zn及Sn、以及O，且相對於In、Ga、Zn及Sn的原子數比的合計，各金屬元素的原子數比滿足0.070≦In/（In+Ga+Zn+Sn）≦0.200、0.250≦Ga/（In+Ga+Zn+Sn）≦0.600、0.180≦Zn/（In+Ga+Zn+Sn）≦0.550、0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且滿足0.10≦Sn/Zn≦0.25及（Sn×In）/Ga≧0.009。

Description

氧化物半導體薄膜、薄膜電晶體及濺鍍靶
本發明是有關於一種可適宜地用於例如液晶顯示器或有機電致發光（Electroluminescence，EL）顯示器等顯示裝置的氧化物半導體薄膜、及包括包含該氧化物半導體薄膜的氧化物半導體層的薄膜電晶體（Thin Film Transistor，TFT）。另外，本發明是有關於一種用以形成包含該氧化物半導體薄膜的氧化物半導體層的濺鍍靶（sputtering target）。
作為非晶（amorphous）氧化物半導體，如專利文獻1所示，已知有一種包含銦（In）、鎵（Ga）、鋅（Zn）及氧（O）的In-Ga-Zn系氧化物半導體（Indium Gallium Zinc Oxide，IGZO）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-219538號公報
[發明所欲解決之課題] 氧化物半導體可應用於構成要求高解析度及高速驅動的顯示裝置等的電子電路的薄膜電晶體的通道層。 對使用了氧化物半導體薄膜的薄膜電晶體要求相對於光照射或電壓施加等應力的耐受性（應力耐受性）優異。若應力耐受性低，則電晶體的臨限值電壓偏移（shift），或者產生偏差而導致顯示裝置自身的可靠性降低。
進而，於製作在氧化物半導體薄膜上包括源極/汲極電極的薄膜電晶體時，亦要求所述氧化物半導體薄膜相對於濕式蝕刻（wet etching）液等藥液而具有高的特性（耐濕式蝕刻性）。具體而言，要求以下兩種特性。
（i）氧化物半導體薄膜相對於氧化物半導體加工用濕式蝕刻液而具有優異的可溶性（濕式蝕刻加工性優異） 即，要求：藉由在對氧化物半導體薄膜進行加工時所使用的草酸等有機酸系或無機酸系的濕式蝕刻液，所述氧化物半導體薄膜以適當的速度被蝕刻，可無殘渣地進行圖案化。 （ii）氧化物半導體薄膜相對於源極/汲極電極用濕式蝕刻液而為不溶性（耐濕式蝕刻性優異）
本發明的目的在於提供一種可獲得於氧化物半導體電晶體中，場效應遷移率與應力耐受性優異，並且相對於在對氧化物半導體層進行加工時所使用的濕式蝕刻液而具有優異的濕式蝕刻加工性，且相對於在對源極/汲極電極進行圖案化時所使用的濕式蝕刻液而氧化物半導體層具有優異的耐濕式蝕刻性的薄膜電晶體的氧化物半導體薄膜、包含該氧化物半導體層的薄膜電晶體及用以形成該氧化物半導體層的濺鍍靶。
[解決課題之手段] 本發明者等人反覆進行了努力研究，結果發現：藉由採用包含作為金屬元素的In、Ga、Zn及Sn、以及O的氧化物半導體薄膜，並對各金屬元素的組成進行適當控制，可解決所述課題，從而完成了本發明。
即，本發明的所述目的可藉由與氧化物半導體薄膜相關的下述[1]的結構來達成。 [1] 一種氧化物半導體薄膜，包含作為金屬元素的In、Ga、Zn及Sn、以及O，且 相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足 0.070≦In/（In+Ga+Zn+Sn）≦0.200 0.250≦Ga/（In+Ga+Zn+Sn）≦0.600 0.180≦Zn/（In+Ga+Zn+Sn）≦0.550 0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且 相對於所述Zn的原子數比，所述Sn的原子數比滿足 0.10≦Sn/Zn≦0.25，並且 所述Sn、In及Ga的原子數比滿足 （Sn×In）/Ga≧0.009。
另外，本發明的所述目的可藉由與薄膜電晶體相關的下述[2]的結構來達成。 [2] 一種薄膜電晶體，其於基板上依序具有閘極電極、閘極絕緣膜、第二氧化物半導體層、第一氧化物半導體層、源極/汲極電極及保護膜，且所述薄膜電晶體中， 所述第一氧化物半導體層包含作為金屬元素的In、Ga、Zn及Sn、以及O，且 相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足 0.070≦In/（In+Ga+Zn+Sn）≦0.200 0.250≦Ga/（In+Ga+Zn+Sn）≦0.600 0.180≦Zn/（In+Ga+Zn+Sn）≦0.550 0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且 相對於所述Zn的原子數比，所述Sn的原子數比滿足 0.10≦Sn/Zn≦0.25，並且 所述Sn、In及Ga的原子數比滿足 （Sn×In）/Ga≧0.009。
另外，與薄膜電晶體相關的本發明的較佳實施形態是有關於以下的[3]。 [3] 如所述[2]所記載的薄膜電晶體，其中，所述源極/汲極電極與所述第一氧化物半導體層直接接合，所述源極/汲極電極包含Cu或Cu合金。
另外，本發明的所述目的可藉由與濺鍍靶相關的下述[4]的結構來達成。 [4] 一種濺鍍靶，其用以形成如所述[2]或[3]所記載的薄膜電晶體中的所述第一氧化物半導體層，且 所述濺鍍靶包含作為金屬元素的In、Ga、Zn及Sn、以及O，且 相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足 0.070≦In/（In+Ga+Zn+Sn）≦0.200 0.250≦Ga/（In+Ga+Zn+Sn）≦0.600 0.180≦Zn/（In+Ga+Zn+Sn）≦0.550 0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且 相對於所述Zn的原子數比，所述Sn的原子數比滿足 0.10≦Sn/Zn≦0.25，並且 所述Sn、In及Ga的原子數比滿足 （Sn×In）/Ga≧0.009。
[發明的效果] 根據本發明，可提供一種可獲得於氧化物半導體電晶體中，場效應遷移率與應力耐受性優異，並且相對於在對氧化物半導體層進行加工時所使用的濕式蝕刻液而具有優異的濕式蝕刻加工性，且相對於在對源極/汲極電極進行圖案化時所使用的濕式蝕刻液而氧化物半導體層具有優異的耐濕式蝕刻性的薄膜電晶體的氧化物半導體薄膜、薄膜電晶體及濺鍍靶。
以下，對本發明的實施形態的氧化物半導體薄膜及薄膜電晶體進行說明。
本實施形態的氧化物半導體薄膜包含作為金屬元素的In、Ga、Zn及Sn、以及O，且 相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足 0.070≦In/（In+Ga+Zn+Sn）≦0.200 0.250≦Ga/（In+Ga+Zn+Sn）≦0.600 0.180≦Zn/（In+Ga+Zn+Sn）≦0.550 0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且 相對於所述Zn的原子數比，所述Sn的原子數比滿足 0.10≦Sn/Zn≦0.25，並且 所述Sn、In及Ga的原子數比滿足 （Sn×In）/Ga≧0.009。
另外，本實施形態的薄膜電晶體於基板上依序具有閘極電極、閘極絕緣膜、第二氧化物半導體層、第一氧化物半導體層、源極/汲極電極及保護膜，且所述薄膜電晶體中， 所述第一氧化物半導體層包含作為金屬元素的In、Ga、Zn及Sn、以及O，且 相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足 0.070≦In/（In+Ga+Zn+Sn）≦0.200 0.250≦Ga/（In+Ga+Zn+Sn）≦0.600 0.180≦Zn/（In+Ga+Zn+Sn）≦0.550 0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且 相對於所述Zn的原子數比，所述Sn的原子數比滿足 0.10≦Sn/Zn≦0.25，並且 所述Sn、In及Ga的原子數比滿足 （Sn×In）/Ga≧0.009。
再者，於本實施形態中，有時將包含In、Ga、Zn、Sn及O的氧化物稱為「IGZTO」。另外，有時將相對於除O以外的所有金屬元素（In、Ga、Zn及Sn）的原子數的合計量的In、Ga、Zn及Sn的含量（原子數比）分別稱為「In原子數比」、「Ga原子數比」、「Zn原子數比」及「Sn原子數比」。
＜氧化物半導體薄膜＞ 以下，對本實施形態的氧化物半導體薄膜（或後述的薄膜電晶體中的第一氧化物半導體層）進行說明。
〔0.070≦In/（In+Ga+Zn+Sn）≦0.200〕 In為有助於提高電傳導性的元素。In原子數比越大，即In於所有金屬元素中所佔的量越多，則氧化物半導體層的導電性越提高，因此場效應遷移率增加。
為了有效地發揮所述作用，需要將所述In原子數比設為0.070以上。所述In原子數比較佳為0.080以上，更佳為0.100以上。但是，若In原子數比過大，則存在載子密度過度增加而臨限值電壓降低等問題，因此In原子數比設為0.200以下。所述In原子數比較佳為0.150以下，更佳為0.130以下。
〔0.250≦Ga/（In+Ga+Zn+Sn）≦0.600〕 Ga為有助於減少氧空缺及控制載子密度的元素。Ga原子數比越大，即Ga於所有金屬元素中所佔的量越多，則氧化物半導體層的電性穩定性越提高，且發揮抑制載子的過量產生的效果。另外，Ga亦為阻礙利用過氧化氫系的Cu蝕刻液進行的蝕刻的元素。因此，Ga原子數比越大，相對於作為源極/汲極電極的Cu電極的蝕刻加工中所使用的過氧化氫系蝕刻液而選擇比越大，越不易受損。
為了有效地發揮所述作用，需要將Ga原子數比設為0.250以上。所述Ga原子數比較佳為0.300以上，更佳為0.410以上。但是，若Ga原子數比過大，則氧化物半導體層的導電性降低而場效應遷移率容易降低。另外，用以形成氧化物半導體層的濺鍍靶材的電導度降低，且難以穩定地持續進行直流放電。因此，Ga原子數比設為0.600以下。所述Ga原子數比較佳為0.500以下，更佳為0.450以下。
〔0.180≦Zn/（In+Ga+Zn+Sn）≦0.550〕 Zn相對於薄膜電晶體特性並不如其他金屬元素般敏感，但Zn原子數比越大，即Zn於所有金屬元素中所佔的量越多，則越容易非晶化，因此容易被有機酸或無機酸的蝕刻液蝕刻。
為了有效地發揮所述作用，需要將Zn原子數比設為0.180以上。所述Zn原子數比較佳為0.300以上，更佳為0.350以上。但是，若Zn原子數比過大，則氧化物半導體層相對於源極/汲極電極用蝕刻液的溶解性變高，結果存在如下情況：耐濕式蝕刻性容易變差，或者因In相對減少而場效應遷移率降低，或者因Ga相對減少而氧化物半導體層的電性穩定性容易降低。因此，Zn原子數比設為0.550以下。所述Zn原子數比較佳為0.500以下，更佳為0.400以下。
〔0.030≦Sn/（In+Ga+Zn+Sn）≦0.150〕 Sn為阻礙利用酸系的藥液進行的蝕刻的元素。因此，Sn原子數比越大，即Sn於所有金屬元素中所佔的量越多，則氧化物半導體層的利用圖案化中所使用的有機酸或無機酸的蝕刻液進行的蝕刻加工越困難。另一方面，添加有Sn的氧化物半導體藉由氫擴散而表現出載子密度的增加，從而場效應遷移率增加，另外，若Sn添加量適度，則薄膜電晶體的相對於光應力的可靠性提高。
為了有效地發揮所述作用，所述Sn原子數比需設為0.030以上。Sn原子數比較佳為0.060以上，更佳為0.070以上。另一方面，若Sn原子數比過大，則氧化物半導體層的相對於有機酸或無機酸的蝕刻液的耐受性提高至必要程度以上，氧化物半導體層自身的加工變得困難。另外，有因強烈受到氫擴散的影響而相對於光應力的可靠性降低之虞。因此，所述Sn原子數比設為0.150以下。Sn原子數比較佳為0.110以下，更佳為0.080以下。
〔0.10≦Sn/Zn≦0.25〕 關於所述氧化物半導體層的相對於圖案化中所使用的有機酸或無機酸的蝕刻液的耐蝕刻性，雖根據In/Ga原子數比而發生變化，但即便In/Ga原子數比為任意值，亦可藉由增加Sn添加量來提高耐蝕刻性。另外，藉由增加Sn添加量，於製造薄膜電晶體時，於使對於氧化物半導體層的熱處理高溫化的情況下，可防止Zn自氧化物半導體層脫離。
Zn的脫離是因藉由熱處理的高溫化而氧化物半導體層中的氫脫離，伴隨於此，Zn與O的鍵結力變弱而產生的。如上所述，若氧化物半導體層的表面的金屬原子（Zn）脫離，則氧化物半導體層中及層表面的組成發生變化，特別是氧化物半導體層的表面成為Zn空缺的狀態。因此，可容易設想Zn空缺的部位成為來自形成於氧化物半導體層上的Cu電極的Cu擴散源。
藉由氧化物半導體薄膜的Zn量發生變化，伴隨Sn的添加量的、相對於有機酸或無機酸的蝕刻液的氧化物半導體層的耐蝕刻性及相對於金屬原子（Zn）的脫離的影響不同。所述Cu的擴散是因頂蓋層（cap layer）的所述耐蝕刻性與金屬原子脫離這兩者而產生的，因此藉由對氧化物半導體薄膜的Zn量及Sn/Zn原子數比進行適當調整，可獲得優異的TFT特性。
為了防止如上所述的Cu的擴散，需要滿足Sn/Zn≧0.10。另外，較佳為滿足Sn/Zn≧0.18。 另一方面，若Sn/Zn的值超過0.25，則氧化物半導體薄膜自身的蝕刻（使用混合酸：磷酸、硝酸、乙酸、水的混合）的速率降低。因此，需要滿足Sn/Zn≦0.25，較佳為滿足Sn/Zn≦0.22。
若增加Ga的添加量，則載子密度降低而導電率降低，並且容易使薄膜電晶體的場效應遷移率降低，但另一方面，相對於過氧化氫水系蝕刻液的耐濕式蝕刻性提高。另外，若過度增加Sn的添加量，則有來自保護膜的氫擴散的影響變得顯著，因氫擴散而載子密度或導電率降低的傾向。 另外，於為了抑制作為增加Ga添加量的弊端的場效應遷移率的降低、或濺鍍靶材的導電性的降低而欲增加In添加量的情況下，有引起薄膜電晶體的相對於光應力的可靠性的降低、或臨限值電壓偏移至負電壓側等問題之虞。
相對於此，於代替In而增加Sn添加量的情況下，場效應遷移率的降低得到抑制，濺鍍靶材的導電性可得到改善。另外，於增加Sn添加量的情況下，亦有臨限值電壓於0 V附近穩定的傾向。因此，認為於增加Ga添加量的情況下，有效的是增加Sn的添加量來代替增加In的添加量。 但是，Sn的添加量具有適度的添加範圍，若超過該添加範圍，則薄膜電晶體的光應力耐受性的劣化可變得顯著。因此，藉由以滿足所述Ga及Sn的添加量的關係的方式平衡性良好地添加Ga，可獲得可靠性高的氧化物半導體。
〔（Sn×In）/Ga≧0.009〕 IGZTO系氧化物半導體中，根據構成元素的均衡而表現出被原子間的化學鍵結力影響的電傳導性或熱激發脫離性等特徵，但藉由將具有抑制Zn的脫離/空缺的效果的Sn的原子數比乘以影響電傳導性的In與Ga的原子數比（In/Ga），可實現所期望的遷移率與應力耐受性。再者，為了獲得所述效果，需要滿足（Sn×In）/Ga≧0.009，為了獲得更高的效果，較佳為滿足（Sn×In）/Ga≧0.018，更佳為滿足（Sn×In）/Ga≧0.028。
再者，氧化物半導體層的厚度並無特別限定，但若為10 nm以上，則源極/汲極電極的蝕刻加工時的選擇性優異，因此較佳，更佳為15 nm以上。另外，就維持高場效應遷移率的方面而言，例如較佳為40 nm以下。
＜薄膜電晶體＞ 繼而，對本實施形態的薄膜電晶體進一步進行詳細說明。但是，該些僅示出較佳實施形態的例子，本發明並不限定於該些實施形態。
如圖1所示，於基板1上形成有閘極電極2及閘極絕緣膜3，且於其上依序形成有第二氧化物半導體層（通道形成層）4B及第一氧化物半導體層（背後通道層）4A。另外，於第一氧化物半導體層4A上形成有源極/汲極電極5，於其上形成有保護膜（絕緣膜）6。進而，形成有經由形成於保護膜6中的接觸孔（contact hole）7而與源極/汲極電極5電性連接的透明導電膜8。
再者，第一氧化物半導體層4A表示所述氧化物半導體薄膜，因此第一氧化物半導體層4A中的金屬元素的原子數比如在所述氧化物半導體薄膜中所說明般。
關於以所述方式構成的薄膜電晶體的製造方法，除第一氧化物半導體層4A及第二氧化物半導體層4B的組成以外，例如與日本專利特開2020-136302號公報的圖2所示的薄膜電晶體的製造方法相同，因此，此處省略說明。
於本實施形態的薄膜電晶體中，第二氧化物半導體層4B的組成並無特別限定，例如，可與第一氧化物半導體層4A同樣地使用IGZTO。於該情況下，第二氧化物半導體層4B中，金屬元素比可與第一氧化物半導體層4A中所使用的IGZTO不同。 更具體而言，於將第一氧化物半導體層4A中的In、Ga、Sn相對於Sn、In、Ga及Zn的合計的原子數比分別設為[In1]、[Ga1]、[Sn1]，將第二氧化物半導體層4B中的In、Ga、Sn相對於Sn、In、Ga及Zn的合計的原子數比分別設為[In2]、[Ga2]、[Sn2]時，較佳為滿足 [In1]≦[In2]、 [Ga1]≧[Ga2]、 [Sn1]≦[Sn2]。
另外，本實施形態的薄膜電晶體中，源極/汲極電極5與第一氧化物半導體層4A直接接合，第一氧化物半導體層4A直接暴露於源極/汲極電極加工用蝕刻液中。但是，本實施形態的氧化物半導體層的耐濕式蝕刻性優異，於源極/汲極電極的加工時對於氧化物半導體層表面的損傷少，因此可獲得良好的薄膜電晶體特性。另外，具有所述組成的第一氧化物半導體層4A可獲得相對於光應力的高可靠性。
進而，於本實施形態中，即便是適當地調整了Sn/Zn的值且實施了高溫的熱處理的情況，亦可防止第一氧化物半導體層4A的表面中的Zn的脫離（空缺）。因此，即便是包含Cu或Cu合金的源極/汲極電極5與第一氧化物半導體層4A直接接合的結構，亦可防止Cu的擴散，可獲得優異的TFT特性。
再者，若第二氧化物半導體層4B中的In、Ga、Sn的原子數比相對於第一氧化物半導體層4A的原子數比而滿足所述關係，則可獲得高場效應遷移率。另外，藉由將第二氧化物半導體層4B形成於第一氧化物半導體層4A之下，可將作為氧化物半導體層整體的場效應遷移率維持得高，且獲得優異的耐濕式蝕刻性。
進而，若於第二氧化物半導體層4B中，相對於In、Ga、Zn及Sn的合計，各金屬元素的原子數比滿足例如 0.20≦In/（In+Ga+Zn+Sn）≦0.60 0.05≦Ga/（In+Ga+Zn+Sn）≦0.25 0.15≦Zn/（In+Ga+Zn+Sn）≦0.60 0.01≦Sn/（In+Ga+Zn+Sn）≦0.20， 則作為氧化物半導體層整體，可實現更高的場效應遷移率，因此較佳。
通常而言，若將氧化物半導體層設為積層結構，則於形成配線圖案時，因金屬的種類或含量的不同而可產生第一層與第二層中側蝕（side etching）量不同等無法圖案化為所期望的形狀等問題。但是，如所述本實施形態所示，若第二氧化物半導體層4B與第一氧化物半導體層4A同樣地含有Sn、In、Ga及Zn，則即便是各金屬元素的比率不同的情況，亦可將第一氧化物半導體層4A及第二氧化物半導體層4B的蝕刻速率設為同等程度。其結果，相對於氧化物加工用濕式蝕刻液而可溶，從而可一體地對所述積層結構進行蝕刻。
另外，若將第一氧化物半導體層4A與第二氧化物半導體層4B設為相同的組成體系，則積層界面中的組成的雜亂變少，可防止各金屬元素的深度分佈的急劇變化，因此亦可防止於製造步驟中經受熱歷程時的膜的剝落或偏析、異常粒成長等。
＜濺鍍靶＞ 本實施形態亦是有關於一種用以形成所述薄膜電晶體中的第一氧化物半導體層4A的濺鍍靶。作為濺鍍靶，較佳為使用包含所述元素且與所期望的氧化物半導體層為相同組成的濺鍍靶，藉此，組成差異少，可形成所期望的成分組成的氧化物半導體層。
具體而言，本實施形態的濺鍍靶包含作為金屬元素的In、Ga、Zn及Sn、以及O， 相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足 0.070≦In/（In+Ga+Zn+Sn）≦0.200 0.250≦Ga/（In+Ga+Zn+Sn）≦0.600 0.180≦Zn/（In+Ga+Zn+Sn）≦0.550 0.030≦Sn/（In+Ga+Zn+Sn）≦0.150，並且 相對於所述Zn的原子數比，所述Sn的原子數比滿足 0.10≦Sn/Zn≦0.25，並且 所述Sn、In及Ga的原子數比滿足 （Sn×In）/Ga≧0.009。
再者，本實施形態的濺鍍靶中的In、Ga、Zn及Sn的較佳數值範圍及其限定理由與所述氧化物半導體層中所說明者相同。 [實施例]
以下，關於本實施形態的薄膜電晶體，列舉實施例及比較例對本發明進一步進行具體說明，但本發明並不限定於該些實施例。
[薄膜電晶體的製造] 藉由下述程序來製作具有第一氧化物半導體層4A與第二氧化物半導體層4B的薄膜電晶體。 如圖1所示，首先，於直徑為100 nm、厚度為0.7 mm的玻璃基板1（伊戈爾（Eagle）XG：康寧（Corning）公司製造）上，藉由使用Mo濺鍍靶的濺鍍法而形成膜厚為100 nm的Mo薄膜。繼而，藉由光微影來對Mo薄膜進行圖案化，藉此形成閘極電極2。然後，於玻璃基板1及閘極電極2的整個表面上，使用電漿化學氣相沈積（Chemical Vapor Deposition，CVD）法以250 nm的膜厚形成作為閘極絕緣膜3的SiOx膜。以下示出閘極電極2及閘極絕緣膜3的成膜條件。
（Mo薄膜的成膜條件） 成膜溫度：室溫 成膜功率：300 W 載氣：Ar 氣體壓力：2 mTorr （SiOx膜的成膜條件） 載氣：SiH4 與N2 O的混合氣體 成膜功率：300 W 成膜溫度：320℃
繼而，於閘極絕緣膜3上以40 nm的膜厚形成具有In：Ga：Zn：Sn=4：1：4：1這一組成的第二氧化物半導體層4B。然後，於第二氧化物半導體層4B上以40 nm的膜厚形成具有下述表1中記載的各種組成的第一氧化物半導體層4A。所述第一氧化物半導體層4A及第二氧化物半導體層4B均是使用具有與目標氧化物半導體層的組成相同的金屬元素比率的濺鍍靶並藉由濺鍍法而形成。濺鍍中所使用的裝置為愛發科（ULVAC）（股）製造的「CS-200」，用以形成第一氧化物半導體層4A及第二氧化物半導體層4B的濺鍍條件如下所述。
（用以形成第一氧化物半導體層及第二氧化物半導體層的濺鍍條件） 基板溫度：室溫 成膜功率：直流（direct current，DC）200 W 氣體壓力：1 mTorr 氧氣分壓：100×O2 /（Ar+O2 ）=4%
以所述方式形成第二氧化物半導體層4B及第一氧化物半導體層4A後，藉由光微影及濕式蝕刻來進行圖案化。作為濕式蝕刻液，使用包含草酸的蝕刻液（ITO-07N：關東化學（股）製造），並將液溫設為室溫。
然後，為了提高第二氧化物半導體層4B及第一氧化物半導體層4A的膜質，而實施預退火處理。預退火處理是於大氣環境下且於400℃下進行1小時。
繼而，形成源極/汲極電極5。具體而言，連續地形成膜厚為35 nm的MoNb膜、膜厚為300 nm的Cu膜，並藉由光微影及濕式蝕刻來進行圖案化，從而形成積層結構的源極/汲極電極5。於圖案化時，使用包含過氧化氫水（H2 O2 ）的無機系蝕刻液，將TFT的通道長度設為10 μm，將通道寬度設為200 μm。
以所述方式形成源極/汲極電極5後，藉由使用薩姆肯（SAMCO）（股）製造的「PD-220NL」的電漿CVD法而以膜厚200 nm形成SiOx膜，進而，以膜厚150 nm形成SiN膜，藉此形成包含SiOx膜及SiN膜的保護膜6。以下示出SiOx膜及SiN膜的成膜條件。
（SiOx膜的成膜條件） 載氣：SiH4 及N2 O的混合氣體 成膜功率：100 W 成膜溫度：230℃ （SiN膜的成膜條件） 載氣：NH3 、N2 及N2 O的混合氣體 成膜功率：100 W 成膜溫度：150℃
進而，針對保護膜6，於大氣中且於300℃下實施1小時的退火處理，使用旋塗機將光硬化樹脂（鐘淵（KANEKA）（股）製造：樹脂膜TypeA2）以600 nm的膜厚成膜於保護膜6上，然後藉由光微影來形成通孔圖案，並使用反應離子蝕刻（Reactive Ion Etching，RIE）電漿蝕刻裝置而於保護膜6中形成接觸孔7。 然後，於氮氣環境下且於250℃下實施30分鐘的後退火處理。
然後，於保護膜6及接觸孔7的內部形成氧化銦錫膜（ITO膜），藉由光微影及蝕刻而對所得膜進行圖案化，藉此形成經由接觸孔7而與源極/汲極電極5電性連接的透明導電膜8。 藉由以上的程序來製造實施例的薄膜電晶體。
[薄膜電晶體的評價] 針對各薄膜電晶體，於以下的條件下對成為薄膜電晶體特性的指標的場效應遷移率、應力耐受性及濕式蝕刻特性進行評價。
〔電晶體特性的測定〕 電晶體特性（汲極電流（Id）-閘極電壓（Vg）特性）的測定中使用安捷倫科技（Agilent Technologies）公司製造的「HP4156C」的半導體參數分析儀（semiconductor parameter analyzer）。 詳細的測定條件如下所述。
（Id-Vg特性的測定條件） 源極電壓：0 V 汲極電壓：10 V 閘極電壓：-30 V～30 V（測定間隔：0.25 V） 基板溫度：室溫
＜場效應遷移率μFE ＞ 場效應遷移率μFE 是根據所述電晶體特性而於Vg＞Vd-Vth的飽和區域中導出。場效應遷移率μFE 可根據以下的式而導出。再者，於下述式中，Vg表示閘極電壓，Vd表示汲極電壓，Id表示汲極電流，L、W分別表示TFT元件的通道長度、通道寬度，Ci表示閘極絕緣膜的靜電電容。
[數式1]
Figure 109143989-A0305-02-0023-1
再者，場效應遷移率μFE是根據滿足線形區域的閘極電壓附近的汲極電流-閘極電壓特性(Id-Vg特性)的傾斜率而導出的。本實施例中，將場效應遷移率為18.0cm2/Vs以上者判斷為高場效應遷移率。
<臨限值電壓>
所謂臨限值電壓(Vth)是電晶體自斷開狀態(汲極電流低的狀態)移行至接通狀態(汲極電流高的狀態)時的閘極電壓的值。本實施例中，將薄膜電晶體的汲極電流成為10-9A時的閘極電壓定義為臨限值電壓，並測定各薄膜電晶體的臨限值電壓(V)。
<S值(次臨限擺動)>
S值是使汲極電流上昇1位所需的閘極電壓的變化量的最小值，且可藉由測定S值來評價TFT的開關斷開的尺度。本實施例中，將S值為0.5(V/decade)以下者判斷為良好的電晶體特性。
[應力耐受性的評價]
<負偏壓溫度光照應力(Negative Bias Temperature Illumination Stress，NBTIS)試驗>
於各電晶體中，對實際的液晶面板驅動時的環境(應力)進行模擬，實施一邊對電晶體照射光(白色光)，一邊對閘極電極持續施加負偏壓的應力施加試驗（NBTIS試驗），將應力施加試驗前後的臨限值電壓（Vth）的變動值（臨限值電壓偏移量：△Vth）設為TFT特性中的光應力耐受性的指標。光應力耐受性於驅動液晶顯示器的方面為重要特性。 NBTIS試驗的測定條件如下所述。
（NBTIS試驗的測定條件） 閘極電壓：-20 V 源極/汲極電壓：10 V 基板溫度：60℃ 應力施加時間：2小時 光應力時的光強度：25000 nit 光應力時的光源：白色發光二極體（Light Emitting Diode，LED）
本實施例中，將NBTIS試驗前後的臨限值電壓（Vth）的偏移量（△Vth）為3.30 V以下者判斷為應力耐受性優異。
＜正偏壓溫度應力（Positive Bias Temperature Stress，PBTS）試驗＞ 於各電晶體中，實施對閘極電極持續施加正偏壓的應力施加試驗（PBTS試驗），將應力施加試驗前後的臨限值電壓（Vth）的變動值（臨限值電壓偏移量：△Vth）設為TFT特性中的應力耐受性的指標。 PBTS試驗的測定條件如下所述。
（PBTS試驗的測定條件） 閘極電壓：+20 V 源極/汲極電壓：0.1 V 基板溫度：60℃ 應力施加時間：2小時 光應力：無
本實施例中，將PBTS試驗前後的臨限值電壓（Vth）的偏移量（△Vth）為3.30 V以下者判斷為應力耐受性優異。 將實施例1～實施例5及比較例1～比較例4的薄膜電晶體中的第一氧化物半導體層的組成示於下述表1中，將各評價結果示於下述表2中。再者，氧化物半導體層的組成是藉由感應耦合電漿（Inductively Coupled Plasma，ICP）發光分光分析法來測定的。
[表1] 表1
試驗材No. 第一氧化物半導體層
各元素的組成（ICP）： 各元素相對於所有金屬元素的合計的原子數比 Sn/Zn （Sn×In）/Ga
In Ga Zn Sn
實施例1 0.086 0.270 0.544 0.100 0.184 0.032
實施例2 0.125 0.419 0.377 0.078 0.207 0.023
實施例3 0.151 0.532 0.284 0.034 0.120 0.010
實施例4 0.196 0.569 0.192 0.043 0.224 0.015
實施例5 0.188 0.428 0.342 0.042 0.121 0.018
比較例1 0.133 0.405 0.433 0.029 0.066 0.009
比較例2 0.138 0.435 0.427 0 0 0
比較例3 0.101 0.306 0.542 0.051 0.094 0.017
比較例4 0.417 0.125 0.373 0.085 0.229 0.284
[表2] 表2
試驗材No. 電晶體特性 應力耐受性
場效應遷移率μFE （cm2 /Vs） 臨限值電壓Vth （V） S值 （V/decade） 臨限值電壓的偏移量 △Vth （V）
NBTIS試驗 PBTS試驗
實施例1 27.8 -0.5 0.27 0.75 1.00
實施例2 20.6 1.5 0.22 1.50 1.75
實施例3 24.7 3.0 0.17 2.25 3.25
實施例4 22.3 2.8 0.14 1.75 2.00
實施例5 18.6 2.8 0.16 1.75 1.50
比較例1 22.4 3.0 0.16 2.25 4.25
比較例2 20.5 3.5 1.18 2.50 4.50
比較例3 26.7 -6.8 1.47 N/D* N/D*
比較例4 24.2 2.8 0.92 1.50 2.00
*N/D：無法測定
如表1及表2所示，實施例1～實施例5中，薄膜電晶體中所使用的氧化物半導體層中的各金屬元素的組成、（Sn/Zn）及（Sn×In）/Ga為本發明規定的範圍內，因此場效應遷移率滿足18.0 cm2 /Vs以上，S值為0.5（V/decade）以下，且NBTIS試驗及PBTS試驗中的應力施加試驗前後的臨限值電壓（Vth）的偏移量（△Vth）均滿足3.30 V以下，並且電晶體特性及應力耐受性均優異。
另一方面，比較例1中，In、Ga及Zn的原子數比為本發明的範圍內，但由於Sn原子數比及（Sn/Zn）的值不滿足本發明範圍，因此應力耐受性的評價結果差。 比較例2中，In、Ga及Zn的原子數比為本發明的範圍內，但由於不含有Sn，因此S值及應力耐受性的評價結果差。 比較例3中，金屬元素的原子數比均為本發明的範圍內，但由於（Sn/Zn）的值未滿本發明範圍，因此S值及應力耐受性差，特別是，關於應力耐受性，於任一試驗中，於60℃下均不進行開關而無法測定（N/D）。 比較例4中，Zn的原子數比、Sn的原子數比、（Sn/Zn）的值及（Sn×In）/Ga的值為本發明的範圍內，但由於In原子數比及Ga原子數比不滿足本發明範圍，因此S值的評價結果差。
繼而，關於本發明的氧化物半導體薄膜，列舉實施例及比較例對本發明進一步進行具體說明。
[氧化物半導體薄膜的形成] 於玻璃基板上，藉由濺鍍而形成在所述表1中作為第一氧化物半導體層而示出的各種組成的氧化物半導體薄膜，並設為以下所示的各評價的試樣。再者，玻璃基板使用與製造所述薄膜電晶體時所使用的玻璃基板相同的玻璃基板，氧化物半導體薄膜是利用與所述第一氧化物半導體層4A相同的方法及條件來形成的。
[氧化物半導體薄膜的評價] 針對各氧化物半導體薄膜，利用以下的方法來測定耐濕式蝕刻性、濕式蝕刻性，並且藉由昇溫脫離氣體分析法（熱脫附譜法（Thermal Desorption Spectroscopy，TDS））來測定伴隨溫度上昇的Zn脫離量。
〔耐濕式蝕刻性的測定〕 將所述各試樣浸漬於源極/汲極電極加工用濕式蝕刻液（包含過氧化氫水（H2 O2 ）的無機系蝕刻液）中來進行蝕刻。然後，測定蝕刻前後的氧化物半導體薄膜的膜厚變化（削減量），並基於與蝕刻時間的關係來算出蝕刻速度（nm/min）。於本實施例中，將蝕刻速度為16 nm/min以下者判斷為耐濕式蝕刻性優異。
〔濕式蝕刻性的測定〕 將所述各試樣浸漬於氧化物半導體薄膜加工用濕式蝕刻液（草酸濕式蝕刻液「ITO-07N」：關東化學（股）製造）中來進行蝕刻。然後，測定蝕刻前後的氧化物半導體薄膜的膜厚變化（削減量），並基於與蝕刻時間的關係來算出蝕刻速度（nm/min）。於本實施例中，將蝕刻速度為5 nm/min以上、130 nm/min以下者判斷為濕式蝕刻性優異。
另外，為了評價相對於其他濕式蝕刻液的濕式蝕刻性，而使用「PAN蝕刻液」（磷酸、硝酸、乙酸的混合液）作為所述氧化物半導體薄膜加工用濕式蝕刻液，與所述濕式蝕刻性的測定同樣地算出蝕刻速度（nm/min）。
〔藉由TDS分析進行的Zn脫離量的測定〕 針對所述氧化物半導體薄膜評價用的各試樣（實施例1～實施例2及比較例1～比較例3），藉由昇溫脫離氣體分析法（TDS）來進行分析。於TDS分析中，測定相當於Zn的質量電荷比（M/z）為64的成分的脫離量。再者，作為用於TDS分析的試樣，另行準備如下試樣：與上文所述同樣地藉由濺鍍法而於玻璃基板上形成膜厚40 nm的各氧化物半導體薄膜的試樣。
將與實施例1～實施例5及比較例1～比較例4的第二氧化物半導體層相關的耐濕式蝕刻性及濕式蝕刻性的評價結果示於下述表3中，將與實施例1～實施例2及比較例1～比較例3的第二氧化物半導體層相關的TDS分析結果示於圖2中。
[表3] 表3
試驗材No. 耐濕式蝕刻性 濕式蝕刻性
相對於包含過氧化氫水（H2 O2 ）的無機系蝕刻液的蝕刻速度 （nm/min） 相對於ITO-07N的蝕刻速度 （nm/min） 相對於PAN蝕刻液的蝕刻速度 （nm/min）
實施例1 15.03 66.48 32.73
實施例2 3.68 25.60 35.04
實施例3 0.88 12.51 66.46
實施例4 0.85 9.01 42.43
實施例5 1.65 23.04 128.51
比較例1 5.15 31.17 150.00
比較例2 9.31 95.13 545.00
比較例3 19.80 123.50 384.80
比較例4 5.24 37.87 7.89
如所述表3所示，實施例1～實施例5中，由於氧化物半導體層中的各金屬元素的組成及Sn/Zn為本發明規定的範圍內，因此耐濕式蝕刻性及濕式蝕刻性優異。 另一方面，比較例1～比較例3中，氧化物半導體層的Sn原子數比及Sn/Zn比的任一者或兩者脫離本發明範圍，因此根據濕式蝕刻液的種類而脫離評價為良好的蝕刻速度的範圍。 再者，比較例4與實施例1～實施例5同樣地，氧化物半導體層中的各金屬元素的組成及Sn/Zn為本發明規定的範圍內，因此耐濕式蝕刻性及濕式蝕刻性優異。
繼而，於圖2中，橫軸是基板的加熱溫度（℃），縱軸是與質量電荷比M/z=64的脫離量成比例的電流強度（A）。如圖2所示，讀取到：於在製造薄膜電晶體時通常進行的熱處理溫度（300℃～400℃）的範圍內，藉由增加Sn原子數比而使Zn的脫離量減少。據此，可認為基於Sn的添加量的增加的ΔVth的改善受到Zn自氧化物半導體膜脫離的量的減少的影響。 再者，由於在製造薄膜電晶體時，將膜減少量設定為5 nm左右，因此若蝕刻速度大，則膜減少量的控制變得困難。另外，如所述表1～表3及圖2所示，比較例1及比較例2中，由於相對於ITO-07N的蝕刻速度良好，因此可將膜減少量控制得少，但由於在通常的熱處理溫度下Zn的脫離量增加，因此Zn的空缺部位成為來自Cu電極的Cu擴散源，電晶體特性降低。
以上，一邊參照圖式一邊對各種實施形態進行了說明，但本發明當然不限定於所述例子。對本領域技術人員而言明確的是，於申請專利範圍記載的範圍內，可想到各種變更例或修正例，應了解該些當然亦屬於本發明的技術範圍內。另外，於不脫離發明的主旨的範圍內，可對所述實施形態的各構成要素進行任意組合。
再者，本申請案基於2019年12月16日提出申請的日本專利申請（日本專利特願2019-226091）及2020年11月9日提出申請的日本專利申請（日本專利特願2020-186821），將其內容作為參照而引用至本申請案中。
1:基板 2:閘極電極 3:閘極絕緣膜 4A:第一氧化物半導體層 4B:第二氧化物半導體層 5:源極/汲極電極 6:保護膜 7:接觸孔 8:透明導電膜
圖1是本發明的一實施形態的薄膜電晶體的概略剖面圖。 圖2是表示將橫軸設為溫度（℃）、將縱軸設為檢測離子的電流強度（A）時的、氧化物半導體薄膜中的伴隨溫度上昇的Zn脫離量的圖表。
1:基板
2:閘極電極
3:閘極絕緣膜
4A:第一氧化物半導體層
4B:第二氧化物半導體層
5:源極/汲極電極
6:保護膜
7:接觸孔
8:透明導電膜

Claims (4)

  1. 一種氧化物半導體薄膜，包含作為金屬元素的In、Ga、Zn及Sn、以及O，且相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足0.070≦In/(In+Ga+Zn+Sn)≦0.200 0.410≦Ga/(In+Ga+Zn+Sn)≦0.600 0.180≦Zn/(In+Ga+Zn+Sn)≦0.550 0.030≦Sn/(In+Ga+Zn+Sn)≦0.150，並且相對於所述Zn的原子數比，所述Sn的原子數比滿足0.10≦Sn/Zn≦0.25，並且所述Sn、In及Ga的原子數比滿足(Sn×In)/Ga≧0.009。
  2. 一種薄膜電晶體，其於基板上依序具有閘極電極、閘極絕緣膜、第二氧化物半導體層、第一氧化物半導體層、源極/汲極電極及保護膜，且所述薄膜電晶體中，所述第一氧化物半導體層包含作為金屬元素的In、Ga、Zn及Sn、以及O，且相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足0.070≦In/(In+Ga+Zn+Sn)≦0.200 0.410≦Ga/(In+Ga+Zn+Sn)≦0.600 0.180≦Zn/(In+Ga+Zn+Sn)≦0.550 0.030≦Sn/(In+Ga+Zn+Sn)≦0.150，並且相對於所述Zn的原子數比，所述Sn的原子數比滿足0.10≦Sn/Zn≦0.25，並且所述Sn、In及Ga的原子數比滿足(Sn×In)/Ga≧0.009。
  3. 如請求項2所述的薄膜電晶體，其中，所述源極/汲極電極與所述第一氧化物半導體層直接接合，所述源極/汲極電極包含Cu或Cu合金。
  4. 一種濺鍍靶，其用以形成如請求項2或請求項3所述的薄膜電晶體中的所述第一氧化物半導體層，且所述濺鍍靶包含作為金屬元素的In、Ga、Zn及Sn、以及O，且相對於所述In、Ga、Zn及Sn的原子數的合計，各金屬元素的原子數比滿足0.070≦In/(In+Ga+Zn+Sn)≦0.200 0.410≦Ga/(In+Ga+Zn+Sn)≦0.600 0.180≦Zn/(In+Ga+Zn+Sn)≦0.550 0.030≦Sn/(In+Ga+Zn+Sn)≦0.150，並且相對於所述Zn的原子數比，所述Sn的原子數比滿足0.10≦Sn/Zn≦0.25，並且所述Sn、In及Ga的原子數比滿足 (Sn×In)/Ga≧0.009。
TW109143989A 2019-12-16 2020-12-14 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 TWI834014B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-226091 2019-12-16
JP2019226091 2019-12-16
JP2020-186821 2020-11-09
JP2020186821A JP7384777B2 (ja) 2019-12-16 2020-11-09 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット

Publications (2)

Publication Number Publication Date
TW202124741A TW202124741A (zh) 2021-07-01
TWI834014B true TWI834014B (zh) 2024-03-01

Family

ID=76431618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143989A TWI834014B (zh) 2019-12-16 2020-12-14 氧化物半導體薄膜、薄膜電晶體及濺鍍靶

Country Status (4)

Country Link
JP (1) JP7384777B2 (zh)
KR (1) KR20220099559A (zh)
TW (1) TWI834014B (zh)
WO (1) WO2021124963A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037621A1 (ja) * 2021-09-10 2023-03-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8858844B2 (en) * 2009-11-18 2014-10-14 Idemitsu Kosan Co., Ltd. In—Ga—Zn—O type sputtering target
CN104335354A (zh) * 2012-05-30 2015-02-04 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
CN105917450A (zh) * 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6753969B2 (ja) * 2019-02-13 2020-09-09 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8858844B2 (en) * 2009-11-18 2014-10-14 Idemitsu Kosan Co., Ltd. In—Ga—Zn—O type sputtering target
CN104335354A (zh) * 2012-05-30 2015-02-04 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
CN105917450A (zh) * 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管

Also Published As

Publication number Publication date
JP2021097219A (ja) 2021-06-24
JP7384777B2 (ja) 2023-11-21
KR20220099559A (ko) 2022-07-13
WO2021124963A1 (ja) 2021-06-24
CN114761607A (zh) 2022-07-15
TW202124741A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2015108110A1 (ja) 薄膜トランジスタ
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
WO2014034872A1 (ja) 薄膜トランジスタおよび表示装置
JP6659255B2 (ja) 薄膜トランジスタ
TW201735359A (zh) 含有氧化物半導體層的薄膜電晶體
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP7080842B2 (ja) 薄膜トランジスタ
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
TWI718952B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
CN114761607B (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶