KR101412720B1 - 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치 - Google Patents

배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치 Download PDF

Info

Publication number
KR101412720B1
KR101412720B1 KR1020080080333A KR20080080333A KR101412720B1 KR 101412720 B1 KR101412720 B1 KR 101412720B1 KR 1020080080333 A KR1020080080333 A KR 1020080080333A KR 20080080333 A KR20080080333 A KR 20080080333A KR 101412720 B1 KR101412720 B1 KR 101412720B1
Authority
KR
South Korea
Prior art keywords
external connection
insulating layer
molding resin
pad
layer
Prior art date
Application number
KR1020080080333A
Other languages
English (en)
Other versions
KR20090021076A (ko
Inventor
도시오 고바야시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090021076A publication Critical patent/KR20090021076A/ko
Application granted granted Critical
Publication of KR101412720B1 publication Critical patent/KR101412720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명에 따른 배선 기판이 제공된다. 이 배선 기판은 최상층 또는 최하층 중 어느 하나인 제 1 절연층을 포함하는 적층된 복수의 절연층, 복수의 절연층에 형성된 배선 패턴, 제 1 절연층에 설치된 외부 접속용 패드, 외부 접속용 패드에 설치된 외부 접속 단자, 및 외부 접속용 패드가 설치되는 제 1 절연층의 면에 설치되고 외부 접속용 패드가 노출되는 개구부를 가지는 몰딩 수지를 포함한다. 몰딩 수지의 두께는 몰딩 수지가 외부 접속 단자를 넘어 돌출하지 않도록 설정된다.
절연층, 배선 패턴, 외부 접속 단자, 외부 접속용 패드

Description

배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치{WIRING BOARD, METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE HAVING WIRING BOARD}
본 발명은 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치에 관한 것으로, 특히 코어리스 구조(코어 기판이 없는 구조)로 형성된 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치에 관한 것이다.
종래의 배선 기판에는, 코어 기판을 제거함으로써 두께를 줄일 수 있는 코어리스 기판이 공지되어 있다. 코어리스 기판에 전자 부품을 실장하는 반도체 장치로서는, 예를 들면 도 1에 나타낸 반도체 장치(200)가 공지되어 있다.
도 1은 종래의 반도체 장치의 단면도이다.
도 1을 참조하면, 종래의 반도체 장치(200)는 코어리스 기판으로 역할하는 배선 기판(201), 전자 부품(202, 203), 및 외부 접속 단자(204)를 가진다.
배선 기판(201)은 적층된 절연층(211, 217, 221), 패드(212, 213), 배선 패턴(215, 216, 218, 219), 비아(222, 226), 외부 접속용 패드(223, 227), 및 솔더레지스트(231, 232)를 가진다.
절연층(211)은 전자 부품(202, 203)이 접속되는 패드(212, 213)를 형성하기 위한 층이다. 패드(212)는 각각의 패드(212)의 측면이 절연층(211)으로 덮이도록, 절연층(211)의 면(211A)(전자 부품(202, 203)이 탑재되는 절연층(211)의 면)에 설치된다. 각각의 패드(212)는 Au층(241) 및 Ni층(242)으로 구성되는 다층 구조를 가진다. 패드(212)는 Au층(241)의 면(241A)이 절연층(211)의 면(211A)과 실질적으로 동일 평면이 되도록 형성된다. 각각의 패드(212)의 Au층(241) 상에는 범프(206)가 배치된다. 패드(212)는 범프(206)를 통해, 전자 부품(202)에 전기적으로 접속된다.
패드(213)는 패드(213)의 측면이 절연층(211)으로 덮이도록, 절연층(211)의 면(211A)에 설치된다. 각각의 패드(213)는 Au층(241) 및 Ni층(242)으로 구성되는 다층 구조를 가진다. 패드(213)는 Au층(241)의 면(241A)이 절연층(211)의 면(211A)과 실질적으로 동일 평면이 되도록 형성된다. 각각의 패드(213)의 Au층(241)에는 전자 부품(203)이 접속된다.
각각의 배선 패턴(215)은 비아(244) 및 배선(245)을 가진다. 비아(244)는 패드(212)에 대향하는 부분의 절연층(211)을 관통하도록 설치된다. 비아(244)는 패드(212)에 접속된다. 배선(245)은 비아(244)와 일체로 형성되고 절연층(211)의 면(211B)(면(211A)에 반대측인 절연층(211)의 면)에 설치된다. 배선(245)은 비아(244)를 통해 패드(212)에 전기적으로 접속된다.
각각의 배선 패턴(216)은 비아(246) 및 배선(247)을 가진다. 비아(246)는 패드(213)에 대향하는 부분의 절연층(211)을 관통하도록 설치된다. 비아(246)는 패드(213)에 접속된다. 배선(247)은 비아(246)와 일체로 구성되고, 절연층(211)의 면(211B)에 설치된다. 배선(247)은 비아(246)를 통해 패드(213)에 전기적으로 접속된다.
절연층(217)은 배선(245, 247)의 일부를 덮도록, 절연층(211)의 면(211B)에 설치된다. 각각의 배선 패턴(218)은 비아(251) 및 배선(252)을 가진다. 비아(251)는 배선(245)에 대향하는 부분의 절연층(217)을 관통하도록 설치된다. 비아(251)는 배선(245)에 전기적으로 접속된다. 배선(252)은 비아(251)와 일체로 형성되고 절연층(217)의 면(217B)(절연층(221)이 설치되는 절연층(217)의 면)에 설치된다. 상기와 같이 구성된 배선 패턴(218)은 배선 패턴(215)을 통해 패드(212)에 전기적으로 접속된다.
각각의 배선 패턴(219)은 비아(253) 및 배선(254)을 가진다. 비아(253)는 배선(247)에 대향하는 부분의 절연층(217)을 관통하도록 설치된다. 비아(253)는 배선(247)에 접속된다. 배선(254)은 비아(253)와 일체로 형성되고, 절연층(217)의 면(217B)에 설치된다. 상기와 같이 구성된 배선 패턴(219)은 배선 패턴(216)을 통해 패드(213)에 전기적으로 접속된다.
절연층(221)은 배선(252, 254)의 일부를 덮도록, 절연층(217)의 면(217B)에 설치된다. 비아(222)는 배선(252)에 대향하는 부분의 절연층(221)을 관통하도록 설치된다. 비아(222)는 배선(252)에 접속된다. 외부 접속용 패드(223)는 비아(222)와 일체로 형성되고 절연층(221)의 면(221B)(솔더레지스트(232)가 설치되는 절연층(221)의 면)에 설치된다.
비아(226)는 배선(254)에 대향하는 부분의 절연층(221)을 관통하도록 설치된다. 비아(226)는 배선(254)에 접속된다. 외부 접속용 패드(227)는 비아(226)와 일체로 형성되고 절연층(221)의 면(221B)에 설치된다.
솔더레지스트(231)는 절연층(211)의 면(211A)을 덮도록 설치된다. 각각의 솔더레지스트(231)는 패드(212)를 노출하는 개구부(231A)와 패드(213)를 노출하는 개구부(231B)를 가진다.
솔더레지스트(232)는 절연층(221)의 면(221B)을 덮도록 설치된다. 각각의 솔더레지스트(232)는 외부 접속용 패드(223)를 노출하는 개구부(232A)와 외부 접속용 패드(227)를 노출하는 개구부(232B)를 가진다.
전자 부품(202)은 범프(206)를 통해 패드(212)에 접속된다. 이로써, 전자 부품(202)은 패드(212)에 전기적으로 접속된다. 전자 부품(202)과 배선 기판(201) 사이에는 언더필 수지(207)가 충전된다.
전자 부품(203)은 솔더(208)에 의해 패드(213) 상에 고정된다. 전자 부품(203)은 패드(213)에 전기적으로 접속된다. 외부 접속 단자(204)는 개구부(232A, 232B)로부터 노출된 외부 접속용 패드(223, 227)에 설치된다.
외부 접속 단자(204)는 외부 접속용 패드(223, 227)에 설치된다. 외부 접속 단자(204)는 마더보드 등의 실장 기판(도시 생략)에 설치된 패드에 접속된 단자이다.
솔더레지스트(231) 및 절연층(211, 217, 221)을 포함하는 부분의 두께(M1')를 200 ㎛ 내지 300 ㎛로 할 경우, 솔더레지스트(232)의 두께(M2')는, 예를 들면 20 ㎛ 내지 50 ㎛로 될 수 있다.
상술한 바와 같이, 코어리스 기판으로 역할하는 배선 기판(201)에 전자 부품(202, 203)을 실장하여서, 반도체 장치(200)의 두께 방향으로의 크기를 소형화할 수 있다(예를 들면, 일본국 특허 공개 제2000-323613호 공보 참조).
종래의 배선 기판(201)에서는, 배선 기판(201)의 두께 방향의 크기를 소형화할 수 있다. 그러나, 적층된 절연층(211, 217, 221)을 지지하는 지지 기판으로 역할하는 코어 기판이 없기 때문에, 휨이 발생하기 쉽다는 문제가 있다.
구체적으로, 배선 기판(201)의 휨이 큰 경우, 전자 부품(202, 203)을 배선 기판(201)의 패드(212, 213)에 고정밀도로 접속(실장)하는 것이 매우 곤란하므로, 전자 부품(202, 203)과 배선 기판(201) 사이에 접속 불량이 발생한다. 또한, 배선 기판(201)의 외부 접속 단자(204)를 마더보드 등의 실장 기판(도시 생략)의 패드에 고정밀도로 접속(실장)하는 것이 매우 곤란하므로, 배선 기판(201)과 실장 기판 사이에 접속 불량이 발생한다.
본 발명의 예시적인 실시예는 상술한 단점 및 상술하지 않은 다른 단점을 다룬다. 그러나, 본 발명은 반드시 상술한 단점들을 극복하는 것은 아니며, 이로 인해 본 발명의 예시적인 실시예는 어느 측면에 있어서 상술한 문제를 극복할 수 없을 수 있다.
본 발명의 일 양태는 배선 기판의 크기를 대형화할 필요없이 휨을 줄일 수 있는 배선 기판, 배선 기판의 제조 방법, 및 배선 기판을 가지는 반도체 장치를 제공하는 것이다.
본 발명의 하나 이상의 양태에 따르면, 최상층 또는 최하층 중 어느 하나인 제 1 절연층을 포함하는 적층된 복수의 절연층, 상기 복수의 절연층에 형성된 배선 패턴, 상기 제 1 절연층에 설치된 외부 접속용 패드, 상기 외부 접속용 패드에 설치된 외부 접속 단자, 및 상기 외부 접속용 패드가 설치되는 상기 제 1 절연층의 면에 설치되고 상기 외부 접속용 패드가 노출되는 개구부를 가지는 몰딩 수지를 포함하고, 상기 몰딩 수지의 두께를 상기 몰딩 수지가 상기 외부 접속 단자를 넘어 돌출되지 않도록 설정하는 배선 기판이 제공된다.
본 발명의 하나 이상의 양태에 따르면, 상기 복수의 절연층은 상기 최상층 또는 상기 최하층 중 다른 하나인 다른 제 2 절연층을 포함하고, 상기 배선 기판은, 상기 제 2 절연층에 설치되고 상기 배선 패턴을 통해 상기 외부 접속용 패드와 전기적으로 접속되는 전자 부품 탑재용 패드를 더 포함한다.
본 발명의 하나 이상의 양태에 따르면, 배선 기판, 및 전자 부품 탑재용 패드에 전기적으로 접속된 전자 부품을 포함하는 반도체 장치가 제공된다.
본 발명의 하나 이상의 양태에 따르면, 최상층 또는 최하층 중 어느 하나인 제 1 절연층을 포함하는 적층된 복수의 절연층, 및 상기 복수의 절연층에 형성된 배선 패턴을 포함하는 배선 기판의 제조 방법에 있어서, 상기 제조 방법은 (a) 상기 제 1 절연층에, 외부 접속용 패드를 설치하는 공정과, (b) 상기 제 1 절연층에, 상기 외부 접속용 패드를 노출하고 상기 외부 접속용 패드에 설치된 외부 접속 단자를 넘어 돌출되지 않도록 몰딩 수지를 설치하는 공정을 포함한다.
본 발명의 하나 이상의 양태에 따르면, 상기 공정 (b)는 상기 외부 접속용 패드에 금형의 돌출부의 전체 단부면이 접촉된 상태로 상기 몰딩 수지를 금형에 주 입하는 공정을 포함한다.
본 발명에 의하면, 배선 기판의 크기를 대형화할 필요없이 휨을 줄일 수 있는 배선 기판, 배선 기판의 제조 방법, 및 배선 기판을 가지는 반도체 장치를 제공할 수 있다.
본 발명의 다른 양태 및 이점은 다음의 설명, 도면, 및 특허청구범위에서 분명해진다.
본 발명의 상술한 양태 및 다른 양태, 특징 및 이점은 다음의 도면과 함께 설명한 상세한 설명에서 분명해진다.
이하에서는, 도면을 참조하여 본 발명의 예시적인 실시예를 설명한다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도이다.
도 2를 참조하면, 제 1 실시예의 반도체 장치(10)는 코어리스 기판으로 역할하는 배선 기판(11), 전자 부품(12, 13), 및 외부 접속 단자(14)를 포함한다.
배선 기판(11)은 적층된 절연층(21, 27, 31), 전자 부품이 탑재되는 패드로 역할하는 패드(22, 23), 배선 패턴(25, 26, 28, 29), 비아(32, 36), 외부 접속용 패드(33, 37), 솔더레지스트(41), 및 몰딩 수지(42)를 포함한다.
절연층(21)(제 2 절연층)은 전자 부품(12, 13)이 접속되는 패드(22, 23)가 형성되는 층이다. 절연층(21)으로는, 예를 들면 에폭시 수지를 이용할 수 있다.
패드(22)는 각각의 패드(22)의 측면이 절연층(21)으로 덮이도록, 절연층(21)의 면(21A)(전자 부품(12, 13)이 탑재되는 절연층(21)의 면)에 설치된다. 각각의 패드(22)는 Au층(51) 및 Ni층(52)으로 구성되는 다층 구조를 가진다. 패드(22)는 Au층(51)의 면(51A)(전자 부품(12)이 실장되는 측의 Au층(51)의 면)이 절연층(21)의 면(21A)과 실질적으로 동일 평면이 되도록 형성된다. 각각의 패드(22)의 Au층(51) 상에는 범프(16)가 배치된다. 패드(22)는 범프(16)를 통해 전자 부품(12)에 전기적으로 접속된다. Au층(51)의 두께는, 예를 들면 0.5 ㎛로 될 수 있다. Ni층(52)의 두께는, 예를 들면 5 ㎛로 될 수 있다.
패드(23)는 패드(23)의 측면이 절연층(21)으로 덮이도록, 절연층(21)의 면(21A)에 설치된다. 각각의 패드(23)는 Au층(51) 및 Ni층(52)으로 구성되는 다층 구조이다. 패드(23)는 Au층(51)의 면(51A)이 절연층(21)의 면(21A)과 실질적으로 동일 평면이 되도록 형성된다. 각각의 패드(23)의 Au층(51) 상에는 전자 부품(13)이 실장된다.
각각의 배선 패턴(25)은 비아(54) 및 배선(55)을 가진다. 비아(54)는 패드(22)에 대향하는 부분의 절연층(21)을 관통하도록 설치된다. 비아(54)는 각각의 패드(22)의 Ni층(52)에 접속된다. 배선(55)은 비아(54)와 일체로 형성되고, 절연층(21)의 면(21B)(절연층(27)이 설치되는 절연층(21)의 면)에 설치된다. 배선(55)은 비아(54)를 통해 패드(22)에 전기적으로 접속된다. 배선 패턴(25)의 재료로서는, 예를 들면 Cu를 사용할 수 있다.
각각의 배선 패턴(26)은 비아(56) 및 배선(57)을 가진다. 비아(56)는 패 드(23)에 대향하는 부분의 절연층(21)을 관통하도록 설치된다. 비아(56)는 패드(23)에 접속된다. 배선(57)은 비아(56)와 일체로 형성되고 절연층(21)의 면(21B)에 설치된다. 배선(57)은 비아(56)를 통해 패드(23)에 전기적으로 접속된다. 배선 패턴(26)의 재료로서는, 예를 들면 Cu를 사용할 수 있다.
절연층(27)은 배선(55, 57)의 일부를 덮도록 절연층(21)의 면(21B)에 설치된다. 절연층(27)으로서는, 예를 들면 에폭시 수지를 사용할 수 있다.
각각의 배선 패턴(28)은 비아(61) 및 배선(62)을 가진다. 비아(61)는 배선(55)에 대향하는 부분의 절연층(27)을 관통하도록 설치된다. 비아(61)는 배선(55)에 접속된다. 배선(62)은 비아(61)와 일체로 형성되고 절연층(27)의 면(27B)(절연층(31)이 설치되는 절연층(27)의 면)에 설치된다. 상기와 같이 구성된 배선 패턴(28)은 배선 패턴(25)을 통해 패드(22)에 전기적으로 접속된다. 배선 패턴(28)의 재료로서는, 예를 들면 Cu를 사용할 수 있다.
각각의 배선 패턴(29)은 비아(63) 및 배선(64)을 가진다. 비아(63)는 배선(57)에 대향하는 부분의 절연층(27)을 관통하도록 설치된다. 비아(63)는 배선(57)에 접속된다. 배선(64)은 비아(63)와 일체로 형성되고, 절연층(27)의 면(27B)에 설치된다. 상기와 같이 구성된 배선 패턴(29)은 배선 패턴(26)을 통해 패드(23)에 전기적으로 접속된다. 배선 패턴(29)의 재료로서는, 예를 들면 Cu를 사용할 수 있다.
절연층(31)(최하층 또는 최상층으로서 설치된 제 1 절연층)은 배선(62, 64) 일부를 덮도록 절연층(27)의 면(27B)에 설치된다. 절연층(31)으로서는, 예를 들면 에폭시 수지를 사용할 수 있다.
비아(32)는 배선(62)에 대향하는 부분의 절연층(31)의 일부를 관통하도록 설치된다. 비아(32)는 배선(62)에 접속된다. 외부 접속용 패드(33)는 비아(32)와 일체로 형성되고 절연층(31)의 면(31B)(절연층(27)이 설치되는 면에 반대 측인 절연층(31)의 면)에 설치된다. 외부 접속용 패드(33)의 두께(M1)는, 예를 들면 20 ㎛로 할 수 있다. 비아(32) 및 외부 접속용 패드(33)를 위한 재료로서는, 예를 들면 Cu를 사용할 수 있다.
비아(36)는 배선(64)에 대향하는 부분의 절연층(31)을 관통하도록 설치된다. 비아(36)는 배선(64)에 접속된다. 외부 접속용 패드(37)는 비아(36)와 일체로 형성되고 절연층(31)의 면(31B)에 설치된다. 외부 접속용 패드(37)의 두께(M2)는, 예를 들면 20 ㎛로 할 수 있다. 비아(36) 및 외부 접속용 패드(37)의 재료로서는, 예를 들면 Cu를 사용할 수 있다.
솔더레지스트(41)는 절연층(21)의 면(21A)을 덮도록 설치된다. 각각의 솔더레지스트(41)는 패드(22)를 노출하는 개구부(41A), 및 패드(23)를 노출하는 개구부(41B)를 가진다.
몰딩 수지(42)는 외부 접속용 패드(33, 37)가 설치되는 절연층(31)의 면(31B)에 층을 이룬 형상으로 설치된다. 몰딩 수지(42)는 외부 접속 단자(14)가 배치되는 각각의 외부 접속용 패드(33)의 면(33A)을 노출하는 개구부(66)를 가진다. 또한, 몰딩 수지(42)는 외부 접속 단자(14)가 배치되는 각각의 외부 접속용 패드(37)의 면(37A)을 노출하는 개구부(67)를 가진다. 몰딩 수지(42)의 두께 (M3)(절연층(31)의 면(31B)에 설치된 몰딩 수지(42)의 두께)는 몰딩 수지가 외부 접속용 패드(33, 37)에 설치된 외부 접속 단자(14)를 넘어 돌출되지 않는 두께로 설정된다. 구체적으로, 외부 접속용 패드(33, 37)의 두께(M1, M2)가 20 ㎛이고 외부 접속 단자(14)의 높이(H1)가 0.5 ㎜ 내지 0.6 ㎜의 범위인 경우에, 몰딩 수지(42)의 두께(M3)를 0.2 ㎜ 내지 0.3 ㎜로 할 수 있다. 이 경우에, 솔더레지스트(41) 및 절연층(21, 27, 31)을 포함하는 부분의 두께(M4)를, 예를 들면 200 ㎛ 내지 300 ㎛로 할 수 있다. 몰딩 수지(42)로서는, 예를 들면 강성이 20 GPa 이상인 몰딩 수지를 사용하는 것이 유리하다. 또한, 구체적인 몰딩 수지(42)로서는, 예를 들면 열경화성을 가지는 에폭시 수지를 사용할 수 있다.
상술한 바와 같이, 외부 접속용 패드(33, 37)가 설치되는 절연층(31)의 면(31B)에는 외부 접속용 패드(33, 37)를 노출하는 몰딩 수지(42)를 설치한다. 이로써, 몰딩 수지(42)는 적층된 복수의 절연층(21, 27, 31)을 지지하는 지지판으로서 역할하므로, 배선 기판(11)의 휨을 저감할 수 있다.
몰딩 수지(42)의 두께(M3)를 몰딩 수지가 외부 접속용 패드(33, 37)에 설치된 외부 접속 단자(14)를 넘어 돌출되는 않는 두께로 설정함으로써, 배선 기판(11)의 크기(두께)를 대형화할 필요없이, 배선 기판(11)의 휨을 저감할 수 있다.
전자 부품(12)은 범프(16)에 의해, 패드(22)에 플립 칩(flip-chip) 접속된다. 이로써, 전자 부품(12)은 패드(22)에 전기적으로 접속된다. 전자 부품(12)과 배선 기판(11) 사이에는 언더필 수지(17)가 충전된다. 전자 부품(12)으로서는, 예를 들면 반도체 칩을 사용할 수 있다.
전자 부품(13)은 솔더(18)에 의해 패드(23) 상에 고정된다. 전자 부품(13)은 패드(23)에 전기적으로 접속된다. 전자 부품(13)으로서는, 예를 들면 칩 커패시터, 칩 저항을 이용할 수 있다.
외부 접속 단자(14)는 몰딩 수지(42)에 형성된 개구부(66, 67)로부터 노출되는 영역의 외부 접속용 패드(33, 37)에 설치된다. 외부 접속 단자(14)는 마더보드 등의 실장 기판(도시 생략)에 접속되는 단자이다. 외부 접속 단자(14)의 높이(외부 접속용 패드(33, 37)의 면(33A, 37A)을 기준으로 할 때의 높이)를, 예를 들면 500 ㎛ 내지 600 ㎛로 할 수 있다. 외부 접속 단자(14)로서는, 예를 들면 솔더 볼을 사용할 수 있다.
본 실시예의 배선 기판에 따르면, 외부 접속용 패드(33, 37)가 설치되는 절연층(31)의 면(31B)에는 외부 접속용 패드(33, 37)를 노출하는 몰딩 수지(42)를 설치한다. 이로써, 몰딩 수지는 적층된 복수의 수지층(21, 27, 31)을 지지하는 지지판으로서 기능하므로, 배선 기판(11)의 휨을 저감할 수 있다.
또한, 몰딩 수지(42)의 두께(M3)를 몰딩 수지가 외부 접속용 패드(33, 37)에 설치된 외부 접속 단자(14)를 넘어 돌출하지 않는 두께로 함으로써, 배선 기판(11)의 크기(두께)를 대형화할 필요없이, 배선 기판(11)의 휨을 저감할 수 있다.
또한, 반도체 장치(10)는 상술한 몰딩 수지(42)를 가지는 배선 기판(11)을 포함하므로, 반도체 장치(10)의 크기를 대형화할 필요 없이, 배선 기판(11)의 휨을 저감할 수 있다.
도 3 내지 도 13은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정 을 나타내는 도면이다. 도 3 내지 도 13에서, 제 1 실시예의 반도체 장치(10)와 동일한 구성 부분에는 동일한 참조 부호를 부가한다.
우선, 도 3에 나타낸 공정에서는, 지지판으로 역할하는 금속판(71) 상에 Au층(51) 및 Ni층(52)을 순차적으로 형성함으로써, 패드(22, 23)를 형성한다. 구체적으로, 예를 들면 금속판(71) 상에, 패드(22, 23)가 형성되는 영역에 대응하는 개구부를 가지는 레지스트막(도시 생략)을 형성한다. 이어서, 금속판(71)을 급전층으로 사용하는 전해 도금법에 의해, 금속판(17) 상에 Au층(51) 및 Ni층(52)을 석출을 통해 순차적으로 성장시킴으로써, 패드(22, 23)를 형성한다. 금속판(71)으로서는, 예를 들면 Cu 판 및 Cu 박을 사용할 수 있다. Au층(51)의 두께를, 예를 들면 0.5 ㎛로 할 수 있다. Ni층(52)의 두께를, 예를 들면 5 ㎛로 할 수 있다.
이어서, 도 4에 나타낸 공정에서는, 금속판(71) 상에 패드(22, 23)의 일부를 덮는 절연층(21)(최하층 또는 최상층으로서 형성된 절연층)을 형성한다. 이어서, 비아(54) 및 배선(55)을 가지는 배선 패턴(25)과 비아(56) 및 배선(57)을 가진 배선 패턴(26)을 동시에 형성한다. 구체적으로, 예를 들면 패드(22, 23)를 덮도록, 시트(sheet) 형상의 절연층(예를 들면, 에폭시 수지로 형성된 절연층)을 형성한다. 이어서, 레이저에 의해 패드(22, 23)의 일부를 노출하는 개구부를 형성한다. 이어서, 세미애디티브법(semi-additive technique)에 의해 배선 패턴(25, 26)을 형성한다. 배선 패턴(25, 26)의 재료로서는, 예를 들면 Cu를 사용할 수 있다.
도 5에 나타낸 공정에서는, 도 4에 나타낸 공정을 위해 채용한 것과 동일한 기술을 이용함으로써, 절연층(27), 비아(61) 및 배선(62)을 가지는 배선 패턴(28), 비아(63) 및 배선(64)을 가지는 배선 패턴(29), 절연층(31), 비아(32, 36), 및 외부 접속용 패드(33, 37)를 형성한다. 절연층(27, 31)으로서는, 예를 들면 에폭시 수지를 사용할 수 있다. 배선 패턴(28, 29), 비아(32, 36), 및 외부 접속용 패드(33, 37)의 재료로서는, 예를 들면 Cu를 사용할 수 있다. 외부 접속용 패드(33)의 두께(M1)를, 예를 들면 20 ㎛로 할 수 있다. 외부 접속용 패드(37)의 두께(M2)를, 예를 들면 20 ㎛로 할 수 있다.
또한, 도 5에 나타낸 공정에서는, 외부 접속용 패드(33, 37)에 Ni층 및 Au층의 순차 형성에 의해 형성된 Ni/Au 도금층을 설치할 수 있다. 또한, 절연층(31)의 면(31A)에는 외부 접속용 패드(33, 37)가 노출되는 개구부를 가지는 솔더레지스트를 설치할 수 있다.
이어서, 도 6에 나타낸 공정에서, 도 5에 나타낸 금속판(71)을 제거한다. 구체적으로, 예를 들면 금속판(71)을 위한 에칭액에 의해 외부 접속용 패드(33, 37)가 에칭되는 것을 방지하기 위한 보호막(도시 생략)을 도 5에 나타낸 구조체의 상면에 페이스트한다. 이어서, 보호막(도시 생략)이 설치된 구조체를 에칭액에 침지시켜서, 금속판(71)을 제거한다. 그 후, 보호막(도시 생략)을 도 5에 나타낸 구조체로부터 제거한다.
도 7에 나타낸 공정에서, 도 6에 나타낸 구조체의 하면(패드(22, 23) 및 절연층(21)이 설치되는 면)과 접촉하는 하부 금형(73)과, 외부 접속용 패드(33)와 접촉하는 돌출부(75) 및 외부 접속용 패드(37)와 접촉하는 돌출부(76)를 가지는 상부 금형(74)을 설치한다. 이어서, 하부 금형(73)과 상부 금형(74) 사이에, 도 6에 나 타낸 구조체를 수용한다. 이때, 돌출부(75)가 외부 접속용 패드(33)에 접촉되고, 돌출부(76)가 외부 접속용 패드(37)에 접촉됨으로써, 상부 금형(74)과 도 6에 나타낸 구조체 사이에 공간(A)이 형성된다. 이 공간(A)은, 후술하는 도 8에 나타낸 공정에서, 몰딩 수지(42)로 충전되는 공간에 해당한다.
돌출부(75)의 돌출량(B)은 외부 접속용 패드(33)의 두께(M1)의 수치와 돌출부(75)의 돌출량(B)의 수치를 가산하여 결정된 수치가 외부 접속 단자(14)의 높이(H1)의 수치보다 작아지도록 설정된다. 외부 접속용 패드(33)의 두께(M1)가 20 ㎛이고 외부 접속 단자(14)의 높이(H1)가 500 ㎛ 내지 600 ㎛인 경우에, 돌출부(75)의 돌출량(B)은, 예를 들면 200 ㎛로 될 수 있다.
돌출부(76)의 돌출량(C)은 외부 접속용 패드(37)의 두께(M2)의 수치와 돌출부(76)의 돌출량(C)의 수치를 가산하여 결정된 수치가 외부 접속 단자(14)의 높이(H1)의 수치보다도 작아지도록 설정된다. 외부 접속용 패드(37)의 두께(M2)가 20 ㎛이고, 외부 접속 단자(14)의 높이(H1)가 500 ㎛ 내지 600 ㎛인 경우에, 돌출부(76)의 돌출량(C)은, 예를 들면 200 ㎛로 될 수 있다.
상술한 바와 같이, 돌출부(75)의 돌출량(B) 및 돌출부(76)의 돌출량(C)을 설정함으로써, 절연층(31)에 설치된 몰딩 수지(42)가 외부 접속용 패드(33, 37)에 설치된 외부 접속 단자(14)를 넘어 돌출하지 않게 된다. 그러므로, 외부 접속 단자(14)를 통해, 반도체 장치(10)와 마더보드 등의 실장 기판(도시 생략)을 서로 전기적으로 접속할 수 있다.
도 8에 나타낸 공정에서, 상부 금형(74)과 도 6에 나타낸 구조체 사이에 형 성된 공간(A)에 몰딩 수지(42)를 주입함으로써, 공간(A)을 몰딩 수지(42)로 충전한다. 공간(A) 내로의 몰딩 수지(42)의 주입 방법은, 예를 들면 트랜스퍼 몰딩법(transfer molding technique)을 이용할 수 있다. 상술한 바와 같이, 트랜스 몰딩법을 이용함으로써, 고정밀도로 몰딩 수지(42)를 형성할 수 있다. 몰딩 수지(42)는, 후술하는 도 9에 나타낸 공정에서, 가열 처리되어 경화된다. 몰딩 수지(42)로서는, 예를 들면 열경화성 에폭시 수지를 이용할 수 있다.
이어서, 도 9에 나타낸 공정에서, 몰딩 수지(42)가 형성되는 도 6에 나타낸 구조체를 하부 금형(73) 및 상부 금형(74)에서 취출하고, 이어서 몰딩 수지(42)를 가열하여 경화한다. 몰딩 수지(42)로서 열경화성 에폭시 수지를 이용한 경우, 몰딩 수지(42)의 가열 온도는 180℃로 설정될 수 있다. 또한, 도 8 및 도 9에 나타낸 공정은 몰딩 수지 형성 공정에 상당하는 공정이다.
상술한 바와 같이, 적층된 복수의 절연층(21, 27, 31) 중에서, 외부 접속용 패드(33, 37)가 설치된 최상부 절연층(31)(도 9에 나타낸 적층된 복수의 절연층(21, 27, 31) 중에서 최상부 절연층)의 면(31B)에, 외부 접속용 패드(33, 37)를 노출하도록 몰딩 수지(42)를 형성하는 몰딩 수지 형성 공정이 제공된다. 몰딩 수지 형성 공정에서, 몰딩 수지(42)가 외부 접속용 패드(33, 37)에 배치된 외부 접속 단자(14)를 넘어 돌출되지 않도록 몰딩 수지(42)를 형성함으로써, 배선 기판(11)의 크기를 대형화할 필요없이, 배선 기판(11)의 휨을 저감할 수 있다.
이어서, 도 10에 나타낸 공정에서, 공지된 기술에 의해, 패드(22)를 노출하는 개구부(41A), 및 패드(23)를 노출하는 개구부(41B)를 가지는 솔더레지스트(41) 를 형성한다. 결과적으로, 배선 기판(11)에 상당하는 각각의 구조체가 복수로 제조된다. 도 3 내지 도 10에 나타낸 공정은 배선 기판(11)의 제조 공정에 상당한다. 솔더레지스트(41)는 도 6에 나타낸 공정에서 금속판(71)을 제거한 직후에 형성될 수도 있다. 도 10에서, 참조 부호 D는 복수의 배선 기판(11)을 개별 조각으로 절단하는 절단 위치(이하, "절단 위치 D"라 함)를 나타내고, 참조 부호 E는 배선 기판(11)이 형성되는 배선 기판 형성 영역을 나타낸다.
도 11에 나타낸 공정에서, 몰딩 수지(42)로부터 노출된 외부 접속용 패드(33, 37)에 외부 접속 단자(14)를 형성한다. 외부 접속 단자(14)로서는, 예를 들면 솔더 볼을 사용할 수 있다.
도 12에 나타낸 공정에서, 도 11에 나타낸 구조체를 절단 위치 D를 따라서 절단함으로써, 외부 접속 단자(14)를 가지는 복수의 배선 기판(11)을 개별 조각으로 분리한다.
도 13에 나타낸 공정에서, 전자 부품(12)을 복수의 배선 기판(11)의 패드(22)에 실장하고, 전자 부품(13)을 복수의 배선 기판(11)의 패드(23)에 실장한다. 구체적으로, 전자 부품(12)은, 예를 들면 범프(16)를 통해 패드(22) 상에 고정된다. 이어서, 전자 부품(12)과 배선 기판(11) 사이에 언더필 수지(17)를 충전함으로써, 전자 부품(12)을 실장한다. 전자 부품(13)의 경우에, 예를 들면 패드(23) 상에 용융된 솔더(18)를 설치하고, 용융된 솔더(18)가 형성된 패드(23) 상에 전자 부품(13)을 실장함으로써, 전자 부품을 실장한다. 이로써, 반도체 장치(10)가 제조된다.
상술한 바와 같이, 본 실시예의 배선 기판의 제조 방법에 따르면, 적층된 복수의 절연층(21, 27, 31) 중에서, 외부 접속용 패드(33, 37)가 설치되는 최상부 절연층(31)(도 9에 나타낸 바와 같이, 적층된 복수의 절연층(21, 27, 31)의 최상부 절연층)의 면(31B)에, 외부 접속용 패드(33, 37)를 노출하도록 몰딩 수지(42)를 층을 이룬 형상으로 형성하는 몰딩 수지 형성 공정을 제공한다. 몰딩 수지 형성 공정에서, 몰딩 수지가 외부 접속용 패드(33, 37)에 배치된 외부 접속 단자(14)를 넘어 돌출하지 않도록, 몰딩 수지(42)를 형성함으로써, 배선 기판(11)의 크기(두께)를 대형화할 필요없이, 배선 기판(11)의 휨을 저감할 수 있다.
제 2 실시예
도 14는 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도이다. 도 14에서, 제 1 실시예의 반도체 장치(10)와 동일한 구성 부분에는 동일한 참조 부호를 부가한다.
도 14를 참조하면, 제 2 실시예의 반도체 장치(80)는 제 1 실시예의 반도체 장치(10)에 설치된 외부 접속 단자(14)를 대신해서 외부 접속 단자(81)를 설치한 것을 제외하면 반도체 장치(10)와 동일하게 구성된다.
외부 접속 단자(81)는 핀 형상으로 형성되고, 각각의 외부 접속 단자(81)는 지지체(84)(못대가리(nail head)) 및 핀 본체(85)를 가진다. 지지체(84)는 평평한 형상으로 형성되고, 솔더(82)에 의해 몰딩 수지(42)로부터 노출된 외부 접속용 패드(33, 37)에 고정된다. 지지체(84)는 핀 본체(85)를 지지하는 부재이다. 각각의 지지체(84) 상에는 핀 본체(85)가 설치된다. 핀 본체(85) 및 지지체(84)는 단일 부품으로 구성된다.
상기와 같이 구성된 외부 접속 단자(81)의 높이(H2)는, 예를 들면 2 ㎜로 될 수 있다. 몰딩 수지(42)의 두께(M3)를 외부 접속용 패드(33, 37)에 설치된 외부 접속 단자(81)를 넘어 돌출하지 않는 두께로 설정한다. 구체적으로, 외부 접속 단자(81)의 높이(H2)가 2 ㎜인 경우, 몰딩 수지(42)의 두께(M3)를, 예를 들면 200 ㎛ 내지 500 ㎛로 할 수 있다. 외부 접속 단자(81)의 재료로서는, 예를 들면 Cu 합금을 사용할 수 있다.
상기와 같이 구성된 반도체 장치(80)는 제 1 실시예에서 설명한 도 10에 나타낸 구조체를 절단 위치 D를 따라 절단하고, 외부 접속용 패드(33, 37)에 외부 접속 단자(81)를 고정하고, 패드(22, 23)에 전자 부품(12, 13)을 실장함으로써 제조될 수 있다.
본 실시예의 배선 기판에 따르면, 외부 접속용 패드(33, 37)가 설치되는 절연층(31)의 면(31B)에 외부 접속용 패드(33, 37)를 노출하는 몰딩 수지(42)를 설치한다. 이로써, 몰딩 수지(42)는 적층된 복수의 절연층(21, 27, 31)을 지지하는 지지판으로서 기능하므로, 배선 기판(11)의 휨을 저감할 수 있다.
몰딩 수지(42)의 두께(M3)를 몰딩 수지가 외부 접속용 패드(33, 37)에 설치된 외부 접속 단자(81)를 넘어 돌출되지 않는 두께로 함으로써, 배선 기판(11)의 두께 방향으로의 크기를 대형화할 필요없이, 배선 기판(11)의 휨을 저감할 수 있다.
또한, 제 1 실시예에서 설명한 배선 기판(11)을 반도체 장치(80)에 설치함으 로써, 반도체 장치(80)의 크기를 대형화할 필요없이, 배선 기판(11)의 휨을 저감할 수 있다.
제 3 실시예
도 15는 본 발명의 제 3 실시예에 따른 반도체 장치의 단면도이다. 도 15에서, 제 1 실시예의 반도체 장치(10)와 동일한 구성 부분에는 동일한 참조 부호를 부가한다.
도 15를 참조하면, 제 3 실시예의 반도체 장치(90)는 코어리스 기판으로 역할하는 배선 기판(91), 전자 부품(92), 및 외부 접속 단자(14)를 포함한다.
배선 기판(91)은 제 1 실시예의 배선 기판(11)에 설치된 솔더레지스트(41) 및 몰딩 수지(42)를 대신해서, 솔더레지스트(94) 및 몰딩 수지(95)를 설치하는 것을 제외하면 배선 기판(11)과 동일하게 구성된다.
솔더레지스트(94)는 외부 접속용 패드(33, 37)의 일부를 덮도록, 절연층(31)의 면(31B)에 설치된다. 솔더레지스트(94)는 외부 접속용 패드(33, 37)의 일부를 노출하는 개구부(94A)를 가진다.
몰딩 수지(95)는 패드(22, 23)가 형성되는 절연층(21)의 면(21A)을 덮도록 층을 이룬 형상으로 설치된다. 몰딩 수지(95)는 패드(22)를 노출하는 개구부(95A) 및 패드(23)를 노출하는 개구부(95B)를 가진다. 몰딩 수지(95)의 두께는 몰딩 수지가 패드(22, 23)에 설치된 외부 접속 단자(14)를 넘어 돌출하지 않도록 설정된다. 몰딩 수지(95)로서는, 예를 들면 강성이 20GPa 이상인 몰딩 수지를 사용하는 것이 유리하다. 또한, 구체적인 몰딩 수지(95)로서는, 예를 들면 열경화성을 가지 는 에폭시 수지를 이용할 수 있다.
상술한 바와 같이, 패드(22, 23)가 형성되는 절연층(21)의 면(21A)에 패드(22, 23)를 노출하는 몰딩 수지(95)를 형성함으로써, 몰딩 수지(95)는 적층된 복수의 절연층(21, 27, 31)을 지지하는 지지판으로서 역할한다. 그러므로, 배선 기판(91)의 휨을 저감할 수 있다.
몰딩 수지(95)의 두께를 몰딩 수지가 패드(22, 23)에 설치된 외부 접속 단자(14)를 넘어 돌출하지 않는 두께로 함으로써, 배선 기판(91)의 크기(두께)를 대형화할 필요없이, 배선 기판(91)의 휨을 저감할 수 있다.
전자 부품(92)은 범프(16)에 의해, 외부 접속용 패드(33, 37)에 플립 칩 접속된다. 이로써, 전자 부품(92)은 외부 접속용 패드(33, 37)에 전기적으로 접속된다. 전자 부품(92)과 배선 기판(91) 사이 공간에는 언더필 수지(17)가 충전된다. 전자 부품(92)으로서는, 예를 들면 반도체 칩을 이용할 수 있다. 외부 접속 단자(14)는 개구부(95A, 95B)로부터 노출된 패드(22, 23)에 설치된다.
본 실시예의 반도체 장치에 따르면, 패드(22, 23)가 형성되는 절연층(21)의 면(21A)에 패드(22, 23)를 노출하는 몰딩 수지(95)를 설치함으로써, 몰딩 수지(95)는 적층된 복수의 절연층(21, 27, 31)을 지지하는 지지판으로서 기능하므로, 배선 기판(91)의 휨을 저감할 수 있다. 즉, 제 1 실시예에서 설명한 금속판(71)과 접촉한 절연층(21)의 면(21A)에 몰딩 수지(95)를 설치할 수도 있다.
제 4 실시예
도 16은 본 발명의 제 4 실시예에 따른 반도체 장치의 단면도이다. 도 16에 서는, 제 2 실시예의 반도체 장치(80)와 동일한 구성 부분에는 동일한 참조 부호를 부가한다.
도 16을 참조하면, 제 4 실시예의 반도체 장치(100)는 코어리스 기판으로 역할하는 배선 기판(101), 전자 부품(92), 및 외부 접속 단자(81)를 포함한다.
배선 기판(101)은 제 1 실시예의 배선 기판(11)에 전자 부품(105)을 내재한 것을 제외하면 배선 기판(11)과 동일하게 구성된다. 전자 부품(105)은 몰딩 수지(42)로 밀봉된다. 전자 부품(105)은 한 쌍의 단자를 가진다. 전자 부품(105)의 한 쪽 단자는 솔더(106)에 의해 외부 접속 단자용 패드(33)에 전기적으로 접속되고, 다른 쪽 단자는 솔더(106)에 의해 외부 접속용 패드(37)에 전기적으로 접속된다. 전자 부품(105)으로서는, 예를 들면 칩 커패시터 및 칩 저항을 사용할 수 있다.
본 실시예의 반도체 장치에 따르면, 전자 부품(105)은 외부 접속용 패드(33, 37)에 전기적으로 접속되고 몰딩 수지(42)에 의해 밀봉됨으로써, 전자 부품(105)의 한 쌍의 단자는 몰딩 수지(42)에 의해 서로 절연된다. 따라서, 전자 부품(105)의 한 쌍의 단자 사이의 절연성을 향상시킬 수 있다. 또한, 전자 부품(105)의 크기가 미소한 경우, 배선 기판(11)으로부터 전자 부품(105)이 탈락되는 것을 방지할 수 있다.
또한, 본 실시예를 핀 형상으로 형성된 외부 접속 단자(81)를 설치한 경우와 함께 설명하였지만, 외부 접속 단자(81)를 대신해서, 제 1 실시예에 따른 볼 형상의 외부 접속 단자(14)를 설치할 수도 있다.
이상, 본 발명을 예시적인 특정 실시예를 참조하여 도시 및 기술하였지만, 당업자라면, 첨부된 특허청구범위에 의해 규정된 본 발명의 사상 및 범주로부터 일탈하지 않고 형태 및 그 세부에서 다양하게 변경될 수 있음을 이해할 것이다. 따라서, 본 발명은 그 본래의 사상 및 범주 내에 포함되는 모든 변경 및 변형이 첨부된 특허청구범위에 포함됨을 목적으로 한다.
도 1은 종래의 반도체 장치의 단면도.
도 2는 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도.
도 3은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#1).
도 4는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#2).
도 5는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#3).
도 6은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#4).
도 7은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#5).
도 8은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#6).
도 9는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#7).
도 10은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#8).
도 11은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#9).
도 12는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#10).
도 13은 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면(#11).
도 14는 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도.
도 15는 본 발명의 제 3 실시예에 따른 반도체 장치의 단면도.
도 16은 본 발명의 제 4 실시예에 따른 반도체 장치의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 80, 90, 100 : 반도체 장치 11, 91, 101 : 배선 기판
12, 13, 92, 105 : 전자 부품 14, 81 : 외부 접속 단자
16 : 범프 17 : 언더필 수지
18, 82, 106 : 솔더 21, 27, 31 : 수지층
21A, 21B, 27B, 31B, 33A, 51A : 면 22, 23 : 패드
25, 26, 28, 29 : 배선 패턴 32, 36, 54, 56, 61, 63 : 비아
33, 37 : 외부 접속용 패드 41 : 솔더레지스트
41A, 41B, 66, 67, 94A, 95A, 95B : 개구부 42 : 몰딩 수지
51 : Au층 52 : Ni층
55, 57, 62, 64 : 배선 71 : 금속판
73 : 하부 금형 74 : 상부 금형
75, 76 : 돌출부 84 : 지지체
85 : 핀 본체 A : 공간
B, C : 돌출량 D : 절단 위치
H1, H2 : 높이 M1 ~ M3 : 두께

Claims (14)

  1. 최상층 또는 최하층 중 어느 하나인 제 1 절연층을 포함하는 적층된 복수의 절연층,
    상기 복수의 절연층에 형성된 배선 패턴,
    상기 제 1 절연층에 설치된 외부 접속용 패드,
    상기 외부 접속용 패드에 설치된 외부 접속 단자, 및
    상기 외부 접속용 패드가 설치되는 상기 제 1 절연층의 면에 설치되서 상기 복수의 절연층을 지지함으로써 상기 복수의 절연층의 휨을 저감시키고, 상기 외부 접속용 패드가 노출되는 개구부를 가지는 몰딩 수지를 포함하고,
    상기 몰딩 수지의 두께는, 상기 외부 접속용 패드 및 상기 외부 접속 단자의 두께보다 작게 설정하는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 복수의 절연층은 상기 최상층 또는 상기 최하층 중 다른 하나인 제 2 절연층을 포함하고,
    상기 배선 기판은,
    상기 제 2 절연층에 설치되고 상기 배선 패턴을 통해 상기 외부 접속용 패드와 전기적으로 접속되는 전자 부품 탑재용 패드를 더 포함하는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 외부 접속 단자가, 솔더 볼, 또는, 못대가리와 핀 본체를 갖는 핀 형상의 단자인 것을 특징으로 하는 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 몰딩 수지의 두께가 0.2㎜ 내지 0.5㎜인 것을 특징으로 하는 배선 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 몰딩 수지 내에 전자 부품이 내장되어 있는 것을 특징으로 하는 배선 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 배선 기판이 코어리스 기판인 것을 특징으로 하는 배선 기판.
  7. 제 2 항에 따른 배선 기판, 및
    상기 전자 부품 탑재용 패드에 전기적으로 접속된 전자 부품을 포함하는 것을 특징으로 하는 반도체 장치.
  8. 최상층 또는 최하층 중 어느 하나인 제 1 절연층을 포함하는 적층된 복수의 절연층, 및 상기 복수의 절연층에 형성된 배선 패턴을 포함하는 배선 기판의 제조 방법에 있어서,
    (a) 상기 제 1 절연층에, 외부 접속용 패드를 설치하는 공정과,
    (b) 상기 제 1 절연층에서 상기 복수의 절연층을 지지함으로써 상기 복수의 절연층의 휨을 저감시키도록 설치되며, 상기 외부 접속용 패드를 노출하는 개구부를 구비하고, 상기 외부 접속용 패드 및 상기 외부 접속용 패드에 설치된 외부 접속 단자의 두께보다 작은 두께를 갖는 몰딩 수지를 설치하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 공정 (b)는 트랜스퍼 몰딩법(transfer molding method)에 의해 상기 몰딩 수지를 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 공정 (b)는 상기 외부 접속용 패드에 금형의 돌출부의 전체 단부면이 접촉된 상태로, 상기 몰딩 수지를 금형에 주입하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 제 8 항에 있어서,
    상기 외부 접속 단자가, 솔더 볼, 또는, 못대가리와 핀 본체를 갖는 핀 형상의 단자인 것을 특징으로 하는 배선 기판의 제조 방법.
  12. 제 8 항에 있어서,
    상기 몰딩 수지의 두께가 0.2㎜ 내지 0.5㎜인 것을 특징으로 하는 배선 기판의 제조 방법.
  13. 제 8 항에 있어서,
    상기 몰딩 수지 내에 전자 부품이 내장되어 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  14. 제 8 항에 있어서,
    상기 배선 기판이 코어리스 기판인 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020080080333A 2007-08-24 2008-08-18 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치 KR101412720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00218146 2007-08-24
JP2007218146A JP5114130B2 (ja) 2007-08-24 2007-08-24 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
KR20090021076A KR20090021076A (ko) 2009-02-27
KR101412720B1 true KR101412720B1 (ko) 2014-06-26

Family

ID=40381945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080333A KR101412720B1 (ko) 2007-08-24 2008-08-18 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치

Country Status (4)

Country Link
US (1) US8379401B2 (ko)
JP (1) JP5114130B2 (ko)
KR (1) KR101412720B1 (ko)
TW (1) TWI479971B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP5306879B2 (ja) * 2009-03-30 2013-10-02 日本特殊陶業株式会社 補強材付き配線基板
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
EP2645828B1 (en) * 2010-12-24 2019-11-13 LG Innotek Co., Ltd. Printed circuit board
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP6319013B2 (ja) 2014-09-24 2018-05-09 富士通株式会社 電子装置及び電子装置の製造方法
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043399A1 (en) 1999-12-17 2002-04-18 Masayuki Sasaki Multilayered wiring board, a production process for, and semiconductor device using, the same
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646399A (en) * 1970-03-04 1972-02-29 Gen Electric Printed circuit board construction
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
JP2837355B2 (ja) * 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2005335464A (ja) * 2004-05-25 2005-12-08 Honda Motor Co Ltd 車両の燃料供給構造
JP2006041401A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置及びその製造方法
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP4473141B2 (ja) * 2005-01-04 2010-06-02 日立オートモティブシステムズ株式会社 電子制御装置
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
CN102654409A (zh) * 2006-04-28 2012-09-05 松下电器产业株式会社 电容式传感器
JP4961848B2 (ja) * 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043399A1 (en) 1999-12-17 2002-04-18 Masayuki Sasaki Multilayered wiring board, a production process for, and semiconductor device using, the same
JP2007096260A (ja) * 2005-08-29 2007-04-12 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
JP5114130B2 (ja) 2013-01-09
US8379401B2 (en) 2013-02-19
TWI479971B (zh) 2015-04-01
US20090052150A1 (en) 2009-02-26
KR20090021076A (ko) 2009-02-27
JP2009054686A (ja) 2009-03-12
TW200913844A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
KR101412720B1 (ko) 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치
KR101709629B1 (ko) 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
US9653323B2 (en) Manufacturing method of substrate structure having embedded interconnection layers
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
EP2798675B1 (en) Method for a substrate core layer
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US8785255B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
KR20060053087A (ko) 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법
US9941232B2 (en) Electronic component device
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
KR20090048337A (ko) 반도체 패키지용 부품 및 반도체 패키지용 부품의 제조 방법
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
KR20200074718A (ko) 인쇄회로기판
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP2017201674A (ja) プリント配線板およびその製造方法
JP2013135085A (ja) 半導体装置、配線板、及び配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6