KR101384395B1 - 결정성 코발트 실리사이드막의 형성 방법 - Google Patents

결정성 코발트 실리사이드막의 형성 방법 Download PDF

Info

Publication number
KR101384395B1
KR101384395B1 KR1020127016356A KR20127016356A KR101384395B1 KR 101384395 B1 KR101384395 B1 KR 101384395B1 KR 1020127016356 A KR1020127016356 A KR 1020127016356A KR 20127016356 A KR20127016356 A KR 20127016356A KR 101384395 B1 KR101384395 B1 KR 101384395B1
Authority
KR
South Korea
Prior art keywords
layer
film
silicon
cobalt silicide
formula
Prior art date
Application number
KR1020127016356A
Other languages
English (en)
Other versions
KR20120112484A (ko
Inventor
다쯔야 시모다
야스오 마쯔끼
료 가와지리
Original Assignee
제이에스알 가부시끼가이샤
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤, 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20120112484A publication Critical patent/KR20120112484A/ko
Application granted granted Critical
Publication of KR101384395B1 publication Critical patent/KR101384395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

본 발명은, 실리콘으로 이루어지는 표면 위에, 하기 [식 1A] 또는 [식 1B]
SinX2n +2 (1A)
SimX2m (1B)
{[식 1A] 및 [식 1B] 중, X는, 각각 수소 원자 또는 할로겐 원자이고, n은 1-10의 정수이고, m은 3-10의 정수임}
로 나타내어지는 화합물 또는 그 중합체와, 0가 코발트 착체를 혼합하여 얻어지는 조성물을 도포하여 도막을 형성하고, 상기 도막을 550-900℃에서 가열하는 공정을 거침으로써, 실리콘으로 이루어지는 표면 위의 결정성 코발트 실리사이드로 이루어지는 제1층과, 상기 제1층 상의 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층으로 이루어지는 2층막을 형성하고, 그리고 상기 2층막의 상기 제2층을 제거하는 것을 특징으로 하는, 결정성 코발트 실리사이드막의 형성 방법에 관한 것이다.

Description

결정성 코발트 실리사이드막의 형성 방법{METHOD FOR FORMING CRYSTALLINE COBALT SILICIDE FILM}
본 발명은, 주위적으로는 결정성 코발트 실리사이드막의 형성 방법에 관한 것이고, 부위적으로는 상기 결정성 코발트 실리사이드막을 형성하는 과정에서 발생하는 2층막의 형성 방법에 관한 것이다.
반도체 장치가 고집적화되고, 패턴이 미세화되는 것에 수반하여, 게이트 전극의 저항을 보다 낮게 하는 것이 요구되고 있다. 게이트 전극의 저항을 보다 낮게 하는 방법으로서는, SALICIDE(Self-Aligned Silicide) 기법에 의해 게이트 전극을 실리사이드화하는 방법이 알려져 있다.
실리콘 반도체 업계에 있어서는, 배선용 금속 재료와 실리콘과의 계면의 일 함수에 의해 오믹 접합을 형성하기 위해, 실리콘층 표면을 Co, Ni, Au, Ag, Ti, Pd, Al 등의 다른 종류의 금속의 실리사이드에 의해 변성하는 방법이 많이 채용되고 있다. 이 실리사이드로서는, 실리사이드 자체의 비저항 및 실리콘과의 격자 상수의 매칭점으로부터, 결정성 코발트 실리사이드가 적합한 것이 알려져 있다(일본 특허 출원 공개 평8-116054호 공보).
코발트 실리사이드를 형성하는 프로세스는, 그 프로세스 중 어느 하나의 공정에 있어서 진공 프로세스를 사용하는 방법에 의한 것이 일반적이다. 진공 프로세스를 사용하여 코발트 실리사이드를 형성하는 방법으로서는, 예를 들어 고상 성장법[S. Saitoh et al., Appl. Phys. Lett. 37, 203(1980)], 분자선 에피택시법(J. C. Bean et al., Appl. Phys. Lett. 37, 643(1980)], 이온 주입법(A. E. White et al., Appl. Phys. Lett. 50, 95(1987)] 등이 알려져 있다. 그러나 이들은 모두 기상 중에 실리콘 및 코발트 중 적어도 한쪽을 퇴적시키기 위한 대규모의 장치가 필요하여 제조 비용이 높다는 문제가 있다. 또한, 입자나 산화물이 발생하기 쉬우므로, 대면적 기판에의 도막(塗膜;coating film))이 곤란하다. 또한, 원료로서, 진공 하에서 기체 상태로 되는 화합물의 사용이 필수이므로, 원료 화합물의 종류가 제약되고, 또한 밀폐성이 높은 진공 장치를 필요로 하여, 이것이 또한 제조 비용을 높이는 요인으로 되고 있었다.
최근, 기판 위에 액체 상태의 조성물을 도포하여 도막을 형성하고, 이어서 상기 도막을 가열함으로써 코발트-실리콘 합금막을 형성하는 기술이 보고되었다(일본 특허 출원 공개 제2003-313299호 공보). 이 기술은, 코발트-실리콘 합금막을, 진공 프로세스를 사용하지 않는 간이한 방법에 의해 형성할 수 있는 우수한 기술이다. 그러나, 이 기술에 의해 형성된 코발트-실리콘 합금막은, 주로 임의의 저항을 갖는 배선 재료로서의 사용이 상정되어 있고, 막의 결정화에 대해서는 고려되어 있지 않다.
반도체 장치에 있어서의 전극 재료 등에 이용할 수 있는 결정성 코발트 실리사이드를 간이한 방법에 의해 형성하는 방법은 아직 알려져 있지 않다.
본 발명은, 상기한 사정에 비추어 이루어진 것이며, 그 목적은, 결정성 코발트 실리사이드로 이루어지는 막을 간이한 방법에 의해 형성하는 방법을 제공하는 것에 있다.
본 발명의 또 다른 목적 및 이점은, 이하의 설명으로부터 명백해질 것이다.
본 발명에 따르면, 본 발명의 상기 목적은,
실리콘으로 이루어지는 표면 위에, 하기 [식 1A] 또는 [식 1B]
SinX2n +2 (1A)
SimX2m (1B)
{[식 1A] 및 [식 1B] 중, X는 각각 수소 원자 또는 할로겐 원자이고, n은 1 내지 10의 정수이고, m은 3 내지 10의 정수임}
로 나타내어지는 화합물 또는 그 중합체와, 0가 코발트 착체를 혼합하여 얻어지는 조성물을 도포하여 도막을 형성하고, 상기 도막을 550 내지 900℃에서 가열하는 공정을 거침으로써,
실리콘으로 이루어지는 표면 위의 결정성 코발트 실리사이드로 이루어지는 제1층과,
상기 제1층 상의 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층으로 이루어지는 2층막을 형성하고, 그리고
상기 2층막의 상기 제2층을 제거하는 것을 특징으로 하는, 결정성 코발트 실리사이드막의 형성 방법에 의해 달성된다.
또한, 상기 2층막은 이것 자체가 도전성이 우수한 것이므로, 상기 제2층을 제거하지 않은 2층막의 상태에서도 각종 도전성막으로서 사용할 수 있어, 공업상 유용하다.
도 1은, 실시예 1에서 실리콘 기판 위에 형성된 2층막의 단면의 TEM상(像)이다. 도 1a는 배율 50,000배이고, 도 1b는 배율 500,000배이다.
도 2는, 실시예 1에서 실리콘 기판 위에 형성된 2층막의 EDX 스펙트럼이다. 도 2a는 제1층의 EDX 스펙트럼이고, 도 2b는 제2층의 EDX 스펙트럼이다.
도 3은, 실시예 1에서 실리콘 기판 위에 형성된 2층막의 전자선 회절상이다. 도 3a는 제1층의 전자선 회절상이고, 도 3b는, 제2층 중의 TEM상에 있어서 검게 보이는 부분의 전자선 회절상이다.
도 4는, 실시예 4에서, 다른 가열 온도에 있어서 실리콘 기판 위에 형성된 2층막 중 제1층의 XRD 챠트이다. 도 4a는 2θ＝32 내지 35°의 범위의 챠트이고, 도 4b는 2θ＝67 내지 73°의 범위의 챠트이다.
도 5는, 실시예 5에 있어서의, 화학 기계 연마 전후의 단면 SEM상이다. 도 5a는 화학 기계 연마 전의 단면 SEM상이고, 도 5b는 화학 기계 연마 후의 단면 SEM상이다.
도 6은, 참고예 1에 있어서 형성한 막의 단면 TEM상이다.
도 7은, 실시예 6에 있어서 실리콘 기판 위에 형성한 레지스트 패턴을 도시하는 설명도이다. 도 7a는 레지스트 패턴의 전체 영역을 도시하는 모식도이고, 도 7b는 도 7a에 있어서 파선으로 둘러싸인 영역의 부분 확대도이다.
도 8은, 실시예 6에 있어서 형성한 패턴 형상막의 광학 현미경 사진이다.
이하, 본 발명에 대해 상세하게 설명한다.
<실리콘으로 이루어지는 표면>
본 발명이 있어서, 후술하는 조성물이 도포되는 실리콘으로 이루어지는 표면이란, 예를 들어 실리콘 기판의 표면을 들 수 있는 것 외에, 다른 재질로 이루어지는 기체 위에 형성된 실리콘막의 표면이어도 된다. 후자의 경우, 기체를 구성하는 재질로서는, 예를 들어 글래스, 금속, 플라스틱, 세라믹스 등을 들 수 있고, 이들의 구체예로서는, 글래스로서 예를 들어 석영 글래스, 붕규산 글래스, 소다 글래스, 납 글래스 등을 ;
금속으로서, 예를 들어 금, 은, 구리, 니켈, 알루미늄, 철 등 외에, 이들을 포함하는 합금 등을 ;
플라스틱으로서, 예를 들어 폴리이미드, 폴리에테르술폰 등을, 각각 들 수 있다. 이들 기체 위에 실리콘막을 형성하기 위해서는 공지의 방법을 채용할 수 있고, 예를 들어 열 CVD법, 플라즈마 CVD법 등의 진공 프로세스에 따를 수 있는 것 외에, 예를 들어 일본 특허 출원 공개 제2003-313299호 공보에 기재되어 있는 바와 같은, 액체 상태의 실리콘 전구체 조성물을 사용하는 방법에 따라도 된다. 기체 위에 형성된 실리콘막의 두께는 5㎚ 이상인 것이 바람직하다.
후술하는 바와 같이, 본 발명의 방법에 의해 실리콘으로 이루어지는 표면 위에 형성되는 제1층 중의 코발트 실리사이드는, 하층의 실리콘이 결정성인 경우, 그 결정 방향에 추종하여 결정 성장한다. 따라서, 고도로 결정화된 코발트 실리사이드막을 형성하기 위해서는 하층의 실리콘으로서 결정성이 높은 실리콘을 사용하면 된다. 이러한 관점에서, 상기 실리콘으로 이루어지는 표면은, 단결정 실리콘의 표면인 것이 바람직하고, 특히 단결정의 실리콘 기판의 표면인 것이 바람직하다.
<조성물>
본 발명이 있어서, 상기한 바와 같이 실리콘으로 이루어지는 표면 위에 도포되는 조성물은, 상기 [식 1A] 혹은 [식 1B]로 나타내어지는 화합물 또는 그 중합체와, 0가 코발트 착체를 혼합하여 얻어지는 조성물이다.
본 명세서에 있어서, 이하, 상기 [식 1A]로 나타내어지는 화합물(쇄상 실란 화합물) 및 상기 [식 1B]로 나타내어지는 화합물(환상 실란 화합물) 및 이들 중 1종 이상을 중합하여 이루어지는 중합체(고차 실란 화합물)를 총칭하여, 「실란 화합물」이라 한다.
또한, 본 명세서에 있어서의 「혼합하여 얻어지는 조성물」이라는 문구는, 상기 조성물이,
실란 화합물과 0가 코발트 착체를 각각 함유하는 경우 외에,
실란 화합물과 0가 코발트 착체가 반응하여 발생되는 화학종을 함유하는 경우도 포함하는 것을 의미한다. 실란 화합물과 코발트 착체가 접촉하면, 양자의 반응이 서서히 진행되어, Si-Co 결합을 갖는 화학종이 생성되는 것이 알려져 있다. 본 발명에 있어서는, 조성물의 조제 후에 이러한 반응이 일어났다고 해도, 본 발명의 효과는 전혀 감쇄되는 것은 아니며, 이러한 화학종을 함유하는 조성물을 그대로 사용해도, 양질의 결정성 코발트 실리사이드막을 얻을 수 있다.
[실란 화합물]
상기 [식 1A] 및 [식 1B]에 있어서의 X의 할로겐 원자로서는, 각각 예를 들어 염소 원자, 취소 원자 등을 들 수 있다. X로서는 수소 원자인 것이 바람직하다.
상기 [식 1A]로 나타내어지는 쇄상 실란 화합물의 구체예로서는, 예를 들어 모노실란, 디실란, 트리실란, n-부타실란, n-펜타실란, 이소-펜타실란, 네오-펜타실란, n-헥사실란, n-헵타실란, n-옥타실란, n-노나실란, 옥타클로로트리실란, 옥타브로모트리실란 등을 들 수 있다. 상기 [식 1A]에 있어서의 n으로서는, 3 내지 9의 정수인 것이 바람직하다.
상기 [식 1B]로 나타내어지는 환상 실란 화합물의 구체예로서는, 예를 들어 시클로트리실란, 시클로테트라실란, 시클로펜타실란, 실릴시클로트리실란, 실릴 시클로테트라실란, 실릴시클로펜타실란, 시클로헥사실란, 시클로헵타실란, 시클로옥타실란 등을 들 수 있다. 상기 [식 1B]에 있어서의 m으로서는, 3 내지 8의 정수인 것이 바람직하다.
본 발명에 있어서의 고차 실란 화합물은, 상기 [식 1A]로 나타내어지는 쇄상 실란 화합물 및 상기 [식 1B]로 나타내어지는 환상 실란 화합물 중 1종 이상을 중합하여 이루어지는 중합체이다. 이 중합 방법으로서는, 광 중합, 열 중합 등을 들 수 있지만, 광 중합에 의한 것이 바람직하다. 광 중합은, 상기 쇄상 실란 화합물 및 환상 실란 화합물 중 1종 이상으로 광을 조사함으로써 행할 수 있다. 여기서 조사하는 광으로서는, 가시광선, 자외선, 원자외선 ; 저압 또는 고압의 수은 램프로부터의 광 ; 중수소 램프 또는 아르곤, 크립톤, 크세논 등의 희가스의 방전광 ; YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은, 파장 200 내지 500㎚의 광을 포함하는 것인 것이 바람직하고, 파장 254 내지 420㎚의 광을 포함하는 것인 것이 보다 바람직하다. 이들 광원의 출력으로서는, 바람직하게는 10 내지 5,000W이며, 보다 바람직하게는 100 내지 1,000W이다. 이 광 조사는, 바람직하게는 실온 내지 300℃의 온도에 있어서, 바람직하게는 0.1 내지 30분 정도 행해진다. 이 광 조사는, 비산화성 분위기 하에서 행하는 것이 바람직하다.
고차 실란 화합물에 대해, 겔 침투 크로마토그래피로 측정한 폴리스티렌 환산의 중합 평균 분자량은, 바람직하게는 500 내지 500,000이며, 보다 바람직하게는 2,000 내지 100,000이다.
본 발명에 있어서의 실란 화합물로서는, 상기 중, 상기 [식 1B]로 나타내어지는 환상 실란 화합물인 것이 바람직하고, 상기 [식 1B]에 있어서 n이 5 또는 6인 화합물인 것이 보다 바람직하고, 시클로펜타실란, 실릴시클로펜타실란 및 시클로헥사실란으로 이루어지는 군으로부터 선택되는 적어도 1종을 사용하는 것이 더욱 바람직하고, 특히 시클로펜타실란을 사용하는 것이 바람직하다.
[0가 코발트 착체]
실리콘으로 이루어지는 표면 위에 도포되는 조성물에 함유되는 0가 코발트 착체로서는, 예를 들어 하기 [식 2-1] 내지 [식 2-4]
L1 aCo(CO)b (2-1)
{[식 2-1] 중, L1은 1,3-시클로옥타디엔, 1,4-시클로옥타디엔, 1,5-시클로옥타디엔, 1,3-부타디엔, 노르보르나디엔 및 알릴로 이루어지는 군으로부터 선택되는 배위자이고, a는 1 또는 2이고, b는 0, 1, 2 또는 4이고, a＋b는 2, 3, 4 또는 5이고, 단 a가 2일 때는, 2개의 L1은 동일해도 서로 달라도 됨}
L2 cCo2(CO)dRe (2-2)
{[식 2-2] 중, L2는 1,3-시클로헥사디엔, 1,4-시클로헥사디엔, 알릴, 노르보르나디엔 및 시클로옥텐으로 이루어지는 군으로부터 선택되는 배위자이고, R은 PhC:::CPh(:::은 삼중 결합을 의미함)이고, c는 0, 1, 2 또는 4이고, d는 1, 2, 4, 6 또는 8이고, e는 0, 1 또는 2이고, c＋d＋e는 4, 6, 7 또는 8임}
Co3(CO)12 (2-3)
Co4(CO)12 (2-4)
의 각각으로 나타내어지는 착체 등을 들 수 있다. 이러한 0가 코발트 착체의 구체예로서는, 상기 [식 2-1]로 나타내어지는 착체로서, 예를 들어 1,5-시클로옥타디엔디카르보닐코발트, 비스(1,5-시클로옥타디엔)코발트, 비스(1,5-시클로옥타디엔)카르보닐코발트, 1,3-시클로옥타디엔디카르보닐코발트, 비스(1,3-시클로옥타디엔)코발트, 비스(1,3-시클로옥타디엔)카르보닐코발트, η3-알릴트리카르보닐코발트, 비스(η3-알릴)카르보닐코발트 등을 ;
상기 [식 2-2]로 나타내어지는 화합물로서, 예를 들어 옥타카르보닐디코발트, (노르보르나디엔)헥사카르보닐디코발트, 시클로옥텐헥사카르보닐디코발트, 비스(노르보르나디엔)테트라카르보닐디코발트 등을, 각각 들 수 있다.
본 발명에 있어서의 0가 코발트 착체로서는, 이들 중, 비스(1,3-시클로옥타디엔)코발트, 비스(1,5-시클로옥타디엔)코발트, (1,3-시클로옥타디엔)디카르보닐코발트, (1,5-시클로옥타디엔)디카르보닐코발트, η3알릴트리카르보닐코발트 및 옥타카르보닐디코발트로 이루어지는 군으로부터 선택되는 적어도 1종을 사용하는 것이 바람직하고, 특히 옥타카르보닐디코발트를 사용하는 것이 바람직하다.
[실란 화합물과 0가 코발트 착체의 비]
실리콘으로 이루어지는 표면 위에 도포되는 조성물에 함유되는 실란 화합물과 0가 코발트 착체의 비로서는, 실란 화합물에 포함되는 규소 원자의 수(nSi)와 0가 코발트 착체에 포함되는 코발트 원자의 수(nCo)의 비(nSi/nCo)로서, 0.5 내지 4로 하는 것이 바람직하고, 0.6 내지 2.5로 하는 것이 보다 바람직하고, 특히 0.8 내지 1.25로 하는 것이 바람직하다.
[조성물]
실리콘으로 이루어지는 표면 위에 도포되는 조성물은, 상기한 바와 같이 실란 화합물 및 0가 코발트 착체를 적당한 유기 용매 중에서 혼합하여 얻어지는 용액 상태의 조성물로서 조제되는 것이 바람직하다.
여기서 사용할 수 있는 유기 용매로서는, 예를 들어 탄화수소 화합물, 에테르 등을 들 수 있다. 상기 탄화수소 화합물로서는, 예를 들어 지방족 탄화수소 화합물, 지환족 탄화수소 화합물, 방향족 탄화수소 화합물 등을 들 수 있다. 이들의 구체예로서는, 지방족 탄화수소 화합물로서 예를 들어 n-펜탄, 시클로펜탄, n-헥산, 시클로헥산, n-헵탄, n-옥탄, 데칸, 스쿠알렌 등을 ;
지환족 탄화수소 화합물로서, 예를 들어 시클로헵탄, 시클로옥탄, 시클로데칸, 디시클로펜타디엔의 수소 화물, 데카히드로나프탈렌 등을 ;
방향족 탄화수소 화합물로서, 예를 들어 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라히드로나프탈렌 등을, 각각 들 수 있다. 에테르로서는, 예를 들어 디에틸에테르, 디프로필에테르, 디부틸에테르, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 테트라히드로푸란, 테트라히드로피란, p-디옥산 등을 들 수 있다. 이들 중, 탄화수소 화합물을 사용하는 것이 바람직하고, 방향족 탄화수소 화합물을 사용하는 것이 보다 바람직하다.
실리콘으로 이루어지는 표면 위에 도포되는 조성물의 고형분 농도(조성물 중의 용매 이외의 성분의 합계 중량이 조성물의 전체 중량에서 차지하는 비율)는, 1 내지 50중량％로 하는 것이 바람직하고, 10 내지 30중량％로 하는 것이 보다 바람직하다.
이와 같이 조제된 조성물은, 이것을 그대로 결정성 코발트 실리사이드막의 형성에 제공해도 되고, 혹은 조제 후의 조성물에 광 조사한 후에 결정성 코발트 실리사이드막의 형성에 제공해도 된다. 조성물에 광 조사함으로써, 조성물의 도포성이 보다 향상된다. 이 광 조사는, 사용하는 광원으로서 파장 170 내지 600㎚의 광을 포함하는 것을 바람직하게 사용할 수 있는 것 외에는, 고차 실란 화합물을 합성할 때의 광 중합에 있어서의 광 조사와 마찬가지의 조건을 채용할 수 있다.
<결정성 코발트 실리사이드막의 형성>
본 발명의 결정성 코발트 실리사이드막의 형성 방법에 있어서는, 우선, 실리콘으로 이루어지는 표면 위에 상기한 바와 같이 조성물을 도포하여 도막을 형성한다.
여기서 본 발명자들은, 상기 조성물에 의한 결정성 코발트 실리사이드의 형성이, 조성물이 도포되는 실리콘 표면의 화학 조성에 의존하는 것인 것을 발견하였다.
상기 조성물을 청정한 실리콘 표면 위에 도포하여 형성된 도막을 후술하는 바와 같이 가열한 경우에는, 견고한 접착성을 갖는 결정성 코발트 실리사이드막으로 이루어지는 층을 포함하는 2층막이 형성되는 것에 대해,
상기 조성물을 실리콘 산화물의 박막이 형성된 표면 위에 도포하여 형성된 도막을 후술하는 바와 같이 가열한 경우에는, 2층막은 형성되지 않는 것이다. 본 발명자들은, 이 현상에 대해, 상기 조성물로부터 결정성 코발트 실리사이드가 형성되는 기구에 기인하는 것이라고 추찰하고 있다. 즉, 청정한 실리콘 표면 위에 형성된 도막 중의 코발트 원자는 실리콘 표면의 깊이 방향으로 확산되고, 상기 심부 영역에 존재하는 실리콘 원자와 함께 코발트 실리사이드를 형성하는(따라서, 결정성 코발트 실리사이드막은, 실리콘 표면을 말하자면 「침식」하여 형성되고, 당초의 실리콘 표면보다 깊은 곳에까지 형성되는 것으로 됨) 것에 대해,
실리콘 산화물의 박막이 형성된 표면 위에 형성된 도막에 있어서는, 코발트 원자의 확산이 실리콘 산화물 박막에 의해 차단되므로, 상기 조성물이 그 코발트 원자와 실리콘 원자의 존재비(Co:Si)를 유지하여 이루어지는 단층막이 형성되고, 코발트 실리사이드막은 형성되지 않는 것이다(따라서, 이 경우의 단층막은, 당초의 실리콘 표면보다 윗부분에만 형성됨). 또한, 이 단층막은, 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 포함하는 것이라고 생각된다.
그리고 놀랍게도, 상기한 청정한 실리콘 표면 위에 형성된 도막 중의 코발트 원자의 실리콘 중으로의 확산은, 조성물 중의 Co:Si의 존재비가 코발트 실리사이드의 화학 조성과 일치하는 경우에도 보이는 것이다.
따라서, 실리콘 표면의 전체면에 결정성 코발트 실리사이드막을 형성하는 경우에는, 상기 실리콘 표면으로부터 미리 자연 산화막을 제거하여 청정화해 두는 것이 바람직하다. 이 자연 산화막의 제거는, 예를 들어 실리콘 표면을 불화 수소산 수용액에 접촉시킴으로써 행할 수 있다.
또한, 상기한 바와 같이 표면의 화학 조성에 대한 의존성을 이용함으로써, 실리콘으로 이루어지는 표면 위에 원하는 패턴을 갖는 패턴 형상 결정성 코발트 실리사이드막으로 이루어지는 층을 포함하는 2층막을 용이하게 형성할 수 있다. 즉, 조성물을 도포하는 실리콘으로 이루어지는 표면을, 그 일부 영역에 실리콘 산화물의 박막을 갖는 것으로 함으로써, 상기 영역에는 단층막이 형성되고, 상기 영역 이외의 영역에만 선택적으로 결정성 코발트 실리사이드막으로 이루어지는 층을 포함하는 2층막을 형성할 수 있다. 그리고 상기한 바와 같이, 결정성 코발트 실리사이드막은 당초의 실리콘 표면보다 깊은 곳에까지 형성되어 있으므로, 당초의 실리콘 표면보다 윗부분에만 형성되어 있는 단층막의 두께에 상당하는 표면을 제거함으로써, 실리콘과 결정성 코발트 실리사이드로 이루어지는 패턴을 갖는 표면을 용이하게 형성할 수 있는 것이다. 또한, 사용하는 도포용 조성물 중의 Co:Si비에 따라서는, 실리콘 산화물의 박막 위에 형성되는 단층막 중에 코발트 실리사이드 미결정 입자가 포함되는 것이 있지만, 이것은 상기한 패턴 형성성에는 영향을 미치지 않는다.
실리콘으로 이루어지는 표면의 일부 영역에 실리콘 산화물의 박막을 갖는 것으로 하기 위해서는, 예를 들어 실리콘 표면에 생성된 자연 산화막 중의 일부 영역만을 제거하는 방법, 실리콘 표면의 전체면을 일단 청정하게 한 후, 상기 청정 표면의 일부 영역에만 실리콘 산화물의 박막을 형성하는 방법 등에 따를 수 있다.
자연 산화막 중 일부 영역만을 제거하기 위해서는, 예를 들어 전체면에 자연 산화막이 형성된 실리콘 표면에 대해 포토리소그래피를 적용하여, 적당한 레지스트 재료의 도막을 표면의 일부 영역에 형성한 후, 상기 표면을 불화수소산 수용액에 접촉시킨 후, 레지스트 재료를 박리하는 방법 등에 따를 수 있다.
청정한 실리콘 표면의 일부 영역에만 실리콘 산화물의 박막을 형성하기 위해서는, 예를 들어 실리콘 산화물 전구체를 함유하는 조성물을 준비하고 ;
상기 조성물을 청정 표면 위에 패턴 도포한 후, 공기 중에서 가열 또는 광 조사하는 방법,
상기 조성물을 청정 표면의 전체면에 도포한 후, 공기 중에서 패턴 형상으로 광 조사하는 방법 등에 따를 수 있다. 상기 실리콘 산화물 전구체로서는, 예를 들어 상기 [식 1A] 또는 [식 1B]로 나타내어지는 화합물을 들 수 있고, 이것을 적당한 유기 용매에 용해한 용액을, 상기 실리콘 산화물 전구체를 함유하는 조성물로서 사용할 수 있다. 이러한 조성물을 패턴 도포하기 위해서는, 예를 들어 잉크젯법에 따를 수 있는 것 외에, 원하는 패턴에 상당하는 볼록면을 갖는 스탬프를 사용하여 상기 조성물을 패턴 형상으로 날인하는 방법 등을 사용할 수 있다. 상기 가열은, 예를 들어 300 내지 500℃에서, 예를 들어 0.5 내지 30분 정도로 할 수 있다. 상기 광 조사에 있어서는 파장 170 내지 600㎚의 광을 사용할 수 있다.
이렇게 하여 얻어진, 청정화된 실리콘 표면 위 또는 일부 영역에만 실리콘 산화물의 박막을 갖는 실리콘 표면 위에, 실란 화합물 및 0가 코발트 착체를 혼합하여 얻어지는 조성물이 바람직하게 도포된다.
조성물의 도포 방법으로서는, 특별히 한정되지 않으며, 예를 들어 스핀 코트법, 딥 코트법, 커튼 코트법, 롤 코트법, 스프레이 코트법, 잉크젯법, 인쇄법 등에 따를 수 있다. 도포는 1회 행해도 되고, 또는 복수회 겹쳐 도포해도 된다.
도포 후에 도포막으로부터 용매를 제거함으로써, 실리콘으로 이루어지는 표면 위에 도막이 형성된다. 용매의 제거는 적당한 방법에 따를 수 있다. 여기서, 도포 방법으로서 스핀 코트법을 채용한 경우에는, 도포 공정 중에 조성물에 함유되는 용매의 대부분이 증산되므로, 조성물의 도포 후에 각별한 용매 제거 공정을 거치지 않더라도 얻어진 도포막을 그대로 도막으로서 다음의 가열 공정에 제공할 수 있지만, 또한 용매를 제거하는 공정을 행해도 된다. 그 밖의 도포 방법을 채용한 경우에는, 용매의 제거 공정을 행하는 것이 바람직하다. 도포 후의 용매의 제거는, 도포 후의 도포막을, 바람직하게는 50 내지 180℃의 온도에 있어서, 바람직하게는 5 내지 60분간 유지함으로써 행할 수 있다.
상기 도포 공정 및 용매 제거 공정은, 모두 비산화성 분위기 하에서 행하는 것이 바람직하다.
여기서 형성되는 도막의 막 두께는, 형성되는 결정성 코발트 실리사이드막의 막질의 관점에서, 5 내지 1,000㎚로 하는 것이 바람직하고, 10 내지 200㎚로 하는 것이 보다 바람직하다.
이와 같이 하여 형성된 도막을, 이어서 550 내지 900℃에서 가열하는 공정에 제공한다. 가열 온도는 600 내지 850℃로 하는 것이 바람직하다. 이 가열 공정으로서는, 550 내지 900℃에서 가열하는 공정만을 행하는 1단계의 가열 공정이어도 되고, 도막을 550℃가 되지 않은 온도에서 가열하는 공정을 거친 후에 다시 550 내지 900℃에서 가열하는, 2단계 이상의 가열 공정을 행해도 된다. 가열은, 1단계 또는 2단계로 행하는 것이 바람직하다.
가열을 1단계로 행하는 경우, 550 내지 900℃에서 가열하는 시간으로서는, 1 내지 120분으로 하는 것이 바람직하고, 10 내지 60분으로 하는 것이 보다 바람직하다. 가열시의 압력으로서는, 1×106 내지 1×10-5Pa로 하는 것이 바람직하고, 1×105 내지 1×10-2Pa로 하는 것이 보다 바람직하다.
한편, 가열을 2단계로 행하는 경우, 1단계째의 가열 공정에 있어서의 가열 온도로서는, 200 내지 500℃로 하는 것이 바람직하고, 300 내지 400℃로 하는 것이 보다 바람직하다. 1단계째의 가열 시간으로서는, 1 내지 120분으로 하는 것이 바람직하고, 5 내지 30분으로 하는 것이 보다 바람직하다. 1단계째의 가열시의 압력으로서는, 1×105 내지 1×10-2Pa로 하는 것이 바람직하다. 1단계째 가열 후의 도막은, 이어서 550 내지 900℃, 바람직하게는 600 내지 850℃에서 가열된다. 이 2단계째의 가열 시간으로서는, 1 내지 120분으로 하는 것이 바람직하고, 5 내지 60분으로 하는 것이 보다 바람직하다. 2단계째의 가열시의 압력으로서는, 1×106 내지 1×10-5Pa로 하는 것이 바람직하고, 1×105 내지 1×10-2Pa로 하는 것이 보다 바람직하다.
상기 가열 공정은, 모두 비산화성 분위기 하에서 행하는 것이 바람직하다. 이 비산화성 분위기는, 상기 각 조작을 예를 들어 불활성 기체 또는 불활성 기체와 환원성 기체의 혼합 기체 중에서 행함으로써 실현할 수 있다. 상기 불활성 기체로서는, 예를 들어 질소, 헬륨, 아르곤 등을 들 수 있고, 상기 환원성 기체로서는, 예를 들어 수소, 일산화탄소 등을 들 수 있다. 이들 중, 불활성 기체 중이 바람직하고, 특히 질소 중 또는 아르곤 중이 바람직하다. 여기서 사용되는 질소 또는 아르곤은, 산소 농도가 10체적ppm 이하로 제어되어 있는 것이 바람직하다.
[2층막]
이상과 같이 하여, 실리콘으로 이루어지는 표면 위의 결정성 코발트 실리사이드로 이루어지는 제1층과,
상기 제1층 상의 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층으로 이루어지는 2층막이 형성된다.
제1층의 코발트 실리사이드층은, 화학 양론적으로 CoSi2의 조성을 갖고, 또한 결정성이 높은 것이다. 이 제1층은, 하층의 실리콘이 결정성인 경우, 그 결정 방향에 추종하여 결정 성장한 코발트 실리사이드층이다. 하층의 실리콘으로서 결정성이 높은 실리콘을 사용한 경우에는, 고도로 결정화된 코발트 실리사이드막을 얻을 수 있다. 특히 상기 실리콘으로 이루어지는 표면으로서 단결정 실리콘의 표면을 사용한 경우에는, 상기 단결정 실리콘의 결정 방향에 추종하여 에피택셜로 성장한 단결정 코발트 실리사이드의 막을 얻을 수 있다. 이 제1층의 두께는, 1 내지 500㎚로 할 수 있고, 특히 5 내지 200㎚로 할 수 있다.
제2층은, 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 층이다. 더욱 상세하게는, 탄소를 포함하는 산화 실리콘으로 이루어지는 매트릭스 중에, 입자상의 코발트 실리사이드를 포함하는 특이한 층인 것이, 본 발명자들에 의한 상세한 분석에 의해 명백해졌다. 이 입자상 코발트 실리사이드도 또한 결정성을 갖는 것이다. 이 제2층의 두께는, 1 내지 500㎚로 할 수 있고, 특히 5 내지 200㎚로 할 수 있다.
그리고, 더욱 놀랍게도, 2층막의 단면을 현미경에 의해 관찰한 경우, 실리콘으로 이루어지는 표면과 결정성 코발트 실리사이드로 이루어지는 제1층과의 계면, 및 상기 제1층과 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층과의 계면은, 모두 직선성이 높은 명확한 경계를 나타내고, 각 층이 균일한 막 두께의 평탄성이 높은 층인 것이 명백해졌다. 특히, 실리콘으로 이루어지는 표면과 제1층과의 계면이 평탄하다는 것은, 종래 알려져 있는 고상 성장법에 의한 코발트 실리사이드의 형성 방법에 대한 큰 이점이다.
상기한 바와 같이 2층막으로부터 제2층을 제거함으로써, 실리콘으로 이루어지는 표면 위에 형성된 결정성 코발트 실리사이드로 이루어지는 단층막을 얻을 수 있지만, 이 2층막 자체도 유니크한 성질을 갖고 있어, 공업적으로 유리하게 적용할 수 있는 것이다. 즉, 상기 2층막은, 그 전기 저항이 극히 낮고, 이 2층막 자체가 높은 도전성을 나타내는 것이므로, 반도체 장치 등에 사용되는 각종 전극 재료 등의 용도에 적용할 수 있다.
또한, 조성물을 도포하는 실리콘으로 이루어지는 표면이 그 일부 영역에 실리콘 산화물의 박막을 갖는 것인 경우에는, 단층막의 영역과 2층막의 영역이 패턴을 형성하는, 패턴 형상의 막을 얻을 수 있다. 이러한 패턴 형상의 막도 고도의 공업적 유용성을 갖는 것인 것은, 당업자에게는 용이하게 이해될 것이다.
[제2층의 제거]
상기한 바와 같이 2층막으로부터 제2층을 제거하여, 실리콘으로 이루어지는 표면 위에 형성된 결정성 코발트 실리사이드로 이루어지는 단층막을 얻기 위해서는, 예를 들어 기계 연마, 화학 기계 연마, 화학 에칭 등의 방법에 따를 수 있지만, 얻어지는 피연마면의 평탄성 등의 관점에서, 화학 기계 연마에 따르는 것이 바람직하다. 이 화학 기계 연마는, 산화 실리콘 입자, 산화세륨 입자 등의 적당한 지립을 함유하는 적절한 화학 기계 연마용 슬러리를 사용하여, 공지의 방법에 준하여 행할 수 있다.
<결정성 코발트 실리사이드막>
이상과 같이 하여 실리콘으로 이루어지는 표면 위에 형성된 결정성 코발트 실리사이드로 이루어지는 단층막을 얻을 수 있다. 이 코발트 실리사이드막은, 화학 양론적으로 CoSi2의 조성을 갖고, 결정성이 높은 것이므로, 예를 들어 반도체 장치의 전극 재료, 각종 전기적 콘택트 재료[예를 들어 MOS-FET(Metal-Oxide-Semiconductor Field-Effect Transistor)의 소스 드레인 콘택트 등] 등에 적절하게 적용할 수 있다.
실시예
조제예 1(도포용 조성물의 조제)
본 조제예의 조작은, 모두 산소 농도 1체적ppm 이하의 질소 분위기 하에서 행하였다.
일본 특허 출원 공개 제2001-262058호 공보에 기재된 방법에 준거하여 합성한 시클로펜타실란 0.186g 및 옥타카르보닐디코발트[간또가가꾸(間東化學)(주)제, 상품명 「코발트옥타카르보닐」) 1.058g을 톨루엔 3.325g에 용해시킴으로써, 도포용 조성물을 조제하였다.
실시예 1
Si(100) 기판을, 농도 1중량％의 불화 수소산 수용액에 1분간 침지시켜, 초순수(超純水)로 세정한 후, 건조시킴으로써 표면을 청정화하였다.
산소 농도 1체적ppm 이하의 질소 환경의 글로브 박스 중에서, 상기 청정화 후의 실리콘 기판 위에, 상기 조제예 1에서 조제한 도포용 조성물을 스핀 코터에 의해 회전수 2,000rpm, 회전 시간 30초의 조건에서 도포한 후, 1기압 하, 400℃에서 60분간 가열하였다. 이어서 도포 및 400℃ 가열 후의 실리콘 기판을 글로브 박스로부터 취출하여, 1Pa의 압력 하에서, 시판중인 RTA(Rapid Thermal Annealing) 장치를 사용하여 800℃에서 60분간 가열함으로써, 실리콘 기판 위에 2층막을 형성하였다.
상기에서 형성한 2층막에 대해, 이하의 방법에 의해, 단면의 투과형 전자 현미경(TEM) 관찰, 상기 TEM상의 초고감도 미소부 원소 분포 해석(EDX), 전자선 회절 분석, 및 비저항 및 시트 저항의 측정을 행하였다.
(1) TEM 관찰 및 EDX 분석
상기에서 형성한 2층막을 사용하여 이하의 조작에 의해 시료를 조제하여, 하기하는 장치 및 조건에 의해, TEM 관찰 및 EDX 분석을 행하였다.
우선, 상기에서 형성한 2층막의 표면에, 최표면 보호를 위해, 카본 증착막과 FIB(Focused Ion Beam) 어시스트의 텅스텐 막을 코팅한 후, 마이크로 샘플링에 의해 시료 소편을 적출하였다. 이 시료 소편에 대해, FIB 가공에 의해 박편화를 행한 후, Ar 이온 밀링에 의해 FIB 데미지의 경감 및 추가 박편화를 행하고, 이것을 시료로서 TEM 관찰 및 EDX 분석을 행하였다.
[이온 빔 가공]
장치 : (주)히타치세이사꾸쇼(日立製作所)제, 집속 이온 빔 가공 장치, 형식 「FB-2000A」
가속 전압 : 30kV
[이온 밀링]
장치 : GATAN사제, 이온 밀링 장치, 형식 「PIPS Model-691」
가속 전압 : 2kV
[TEM 관찰 및 EDX 분석]
장치 : 닛폰덴시(日本電子)(주)제, 전계 방사형 투과 전자 현미경, 형식 「JEM-2100F」 및 닛폰덴시(주)제, 에너지 분산형 X선 분석 장치, 형식 「ED-2300T」
가속 전압 : 200kV
관찰 방향 : Si 기판(110) 방향
빔 직경 : φ 약 1㎚
상기에서 얻은 배율 50,000배의 TEM상을 도 1a에, 배율 500,000배의 TEM상을 도 1b에, 각각 나타내었다.
이들 도면를 보면, 실리콘 기판의 표면과 제1층과의 계면 및 상기 제1층과 제2층과의 계면은, 모두 직선성이 높은 명확한 경계를 나타내고, 각 층이 균일한 막 두께의 평탄성이 높은 층인 것을 알 수 있었다.
또한, 상기에서 얻은 제1층의 EDX 스펙트럼을 도 2a에, 제2층의 EDX 스펙트럼을 도 2b에, 각각 나타내었다.
도 2a를 보면, 제1층의 조성은 거의 화학 양론적으로 CoSi2로 되어 있고, 한편, 제2층의 조성은, 실리콘 원자, 탄소 원자, 산소 원자 및 코발트 원자를, Si:C:O:Co＝0.362:0.284:0.281:0.074의 원자비로 함유하고 있는 것을 알 수 있었다.
(2) 전자선 회절 분석
상기에서 형성한 2층막 중, 제1층, 및 제2층 중 검게 보이는 부분에 대해, 하기하는 장치 및 조건에 의해, 전자선 회절 분석을 행하였다.
장치 : 닛폰덴시(주)제, 전계 방사형 투과 전자 현미경, 형식 「JEM-2100F」 및 Gatan사제, CCD 카메라, 형식 「ES500W」
가속 전압 : 200kV
빔 직경 : φ 수＋㎚
상기에서 얻은 제1층의 전자선 회절상을 도 3a에, 제2층 중의, TEM상에 있어서 검게 보이는 부분의 전자선 회절상을 도 3b에, 각각 나타내었다. 또한, 이들 각 부분의 전자선 회절상으로부터 계산한 면 간격 및 면 각도를, 이론값과 함께 표 1에 나타내었다.
Figure 112012049969576-pct00001
도 3a 및 3b는, 각각 CoSi2 단결정의 이론대로의 패턴을 나타내고 있고, 표 1에 있어서의 면 간격 및 면 각도는, 모두 CoSi2 단결정의 이론값과 각각 좋은 일치를 나타내고 있으므로, 제1층, 및 제2층 중 검게 보이는 부분은, 모두 CoSi2 단결정으로 이루어지는 것인 것을 알 수 있었다. 이 결과로부터, 제2층은, 탄소를 포함하는 산화 실리콘으로 이루어지는 매트릭스 중에 코발트 실리사이드를 포함하는 것이라고 추찰된다.
(3) 비저항 및 시트 저항의 측정
상기에서 형성한 2층막에 대해, 하기하는 장치 및 조건에 의해 비저항 및 시트 저항을 측정하였다.
장치 : 미츠비시가가꾸(三菱化學)(주)제, 저저항율계, 형식 「Loresta-EP MCP-T360」
저항률 보정 계수 RCF : 4.532
시료 사이즈 : 2cm×2cm
그 결과, 상기 2층막의 비저항은 29.5μΩ·cm이고, 시트 저항은 1.31Ω/□(ohm/square)이었다.
실시예 2
상기 실시예 1에 있어서, 압력 1Pa에 있어서의 가열 온도를 700℃로 한 것 외에는 실시예 1과 마찬가지로 하여, 실리콘 기판 위에 2층막을 형성하였다.
여기서 형성한 2층막에 대해, 실시예 1과 마찬가지로 하여 측정한 비저항은 33.5μΩ·cm이고, 시트 저항은 2.91Ω/□이었다.
실시예 3
상기 실시예 1에 있어서, 압력 1Pa에 있어서의 가열 온도를 900℃로 한 것 외에는 실시예 1과 마찬가지로 하여, 실리콘 기판 위에 2층막을 형성하였다.
여기서 형성한 2층막에 대해, 실시예 1과 마찬가지로 하여 측정한 비저항은 56.5μΩ·cm이고, 시트 저항은 3.53Ω/□이었다.
실시예 4(가열 온도의 영향)
Si(100) 기판에 대해, 이것을 농도 1중량％의 불화 수소산 수용액에 1분간 침지시켜, 초순수로 세정한 후, 건조시킴으로써, 표면을 청정화하였다. 마찬가지로 하여 불화 수소산 처리 Si(100) 기판을 6매 얻었다.
이들 기판의 각각에 대해, 실시예 1과 마찬가지로 하여, 글로브 박스 중에서 상기 조제예 1에서 조제한 도포용 조성물을 도포한 후, 400℃에서 60분간 가열하였다. 그 다음에 도포 및 400℃ 가열 후의 각 기판을 글로브 박스로부터 취출하였다. 이들 기판 중 5매에 대해서는, 1Pa의 압력 하에서, 시판중인 RTA 장치를 사용하여 가열 온도를 각각 500℃, 600℃, 700℃, 800℃ 및 900℃로 하여 60분간 가열함으로써, 5매의 기판 위에 가열 온도가 다른 2층막을 각각 형성하였다. 나머지 1매에 대해서는, 압력 1Pa에 있어서의 가열을 행하지 않고, 그대로 다음 X선 회절 분석에 제공하였다.
이들 2층막 중의 제1층에 대해, 이하의 장치 및 조건에 의해, X선 회절 분석을 행하였다.
장치 : 맥·사이언스사제, X선 회절 장치, 형식 「M18XHF-SRA」
선원 : Copper
시료 사이즈 : 2cm×2cm
전압 및 전류 : 40kV, 60mA
측정 범위 : 20 내지 80°
스캔 속도 : 5˚/분
도 4a에 2θ＝32 내지 35°의 범위의 챠트를, 도 4b에 2θ＝67 내지 73°의 범위의 챠트를, 각각 도시하였다.
도 4a 및 4b를 보면, 제1층은 1Pa의 압력 하 500℃ 가열에서는 결정성이 거의 보이지 않지만, 가열 온도가 500℃를 초과하면 결정성을 나타내는 것을 알 수 있었다. 또한, 제1층은, 하층의 실리콘 기판의 결정 방향에 추종하여 에피택셜로 결정 성장한 것인 것을 알 수 있었다.
실시예 5(2층막으로부터의 제2층의 제거)
상기 실시예 1에 있어서의 것과 마찬가지로 하여, 실리콘 기판 위에 2층막을 형성하였다.
이 실리콘 기판 위의 2층막 중 제2층을, 이하의 조건에 있어서의 화학 기계 연마(CMP)에 의해 제거하여, 실리콘 기판 위의 코발트 실리사이드 단층막을 얻었다.
연마 장치 : 무사시노전자(주)제, 형식 「MA-200D」
연마 패드 : (주) 후지미 인코포레이티드제, 품명 「SURFINXXX-5」
화학 기계 연마 용수계 분산체 : JSR(주)제, 품명 「옥사이드 연마용 슬러리 "S31-D08"」
정반 회전수 : 60rpm
연마 시간 : 3분
상기에서 얻은 실리콘 기판 위의 코발트 실리사이드 단층막에 대해, 이하와 같이 하여 평가를 행하였다.
(1) 단면의 주사형 전자 현미경(SEM) 관찰
본 실시예에 있어서, CMP전후의 시료에 대해서, 각각 이하의 장치 및 조건에 의해, 단면의 SEM 관찰을 행하였다.
장치 : (주) 히타치 하이테크놀러지즈제, 주사형 전자 현미경, 형식 「S4800형」
가속 전압 : 1.5kV
CMP 전의 단면 SEM상을 도 5a에, CMP 후의 단면 SEM상을 도 5b에, 각각 도시하였다. 이들 단면 SEM상에 의해, 상기한 CMP에 의해 2층막 중 제2층(상층)만을 제거한 것이 확인되었다.
(2) 비저항 측정 및 시트 저항 측정
상기 CMP 후의 막(결정성 코발트 실리사이드 단층막)에 대해, 실시예 1과 마찬가지로 하여 측정한 비저항은 18.1μΩ·cm이고, 시트 저항은 4.22Ω/□이었다.
참고예 1(자연 산화막 위에의 막 형성)
기판으로서 Si(111) 기판을 사용하여, 불화 수소산 수용액에 의한 기판 상면의 청정화를 행하지 않은 것 외에는, 실시예 1과 마찬가지로 하여, 실리콘 기판 위에 막을 형성하였다. 여기서 사용한 기판은, 그 전체면에 자연 산화막을 갖는 실리콘 기판이다.
상기에서 형성한 막에 대해, 실시예 1과 마찬가지로 하여 촬영한 단면 TEM상(배율 500,000배)을 도 6에 도시하였다. 이 사진을 보면, 본 참고예에 있어서는, 단층막이, 자연 산화막(도 6에 있어서 「SiO2」로 표기)보다 윗부분에만 형성되어 있는 것을 알 수 있었다.
실시예 6(패턴 형상의 막의 형성)
전체면에 자연 산화막을 갖는 Si(100) 기판 위에, 포토리소그래피에 의해 도 7에 도시한 바와 같은 레지스트 패턴을 형성하였다. 도 7에 있어서, 회색으로 착색된 부분이 레지스트막을 갖는 영역이다. 도 7a는 레지스트 패턴의 전 영역을 도시하는 모식도이고, 도 7b는 도 7a 중의 파선으로 둘러싸인 영역의 부분 확대도이다. 이 레지스트 패턴의 라인 앤드 스페이스 패턴 영역[도 7a에 있어서 「스트립 라인」으로 표시]의 선 폭 H는 30㎛이고, 갭 폭 G는 3㎛이고, 길이 W, L 및D는, 각각 459㎛, 490㎛ 및 10㎛이다. 이 레지스트 패턴을 갖는 기판을, 농도 1중량％의 불화 수소산 수용액에 1분간 침지시켜, 초순수로 세정하여 건조한 후, 리무버에 의해 레지스트를 박리하여, 초순수로 세정하여 건조시킴으로써, Si 기판 위에 자연 산화막을 갖는 영역과 자연 산화막을 갖지 않는 영역으로 이루어지는 패턴을 형성하였다.
이 기판에 대해, 산소 농도 1체적ppm 이하의 질소 환경의 글로브 박스 중에서, 상기 조제예 1에서 조제한 도포용 조성물을 스핀 코터를 사용하여 회전수 2,000rpm, 회전 시간 30초의 조건에서 도포한 후, 1기압 하, 400℃에서 60분간 가열하였다. 이어서 도포 및 400℃ 가열 후의 실리콘 기판을 글로브 박스로부터 취출하여, 1Pa의 감압 하, 시판중인 RTA 장치를 사용하여 800℃에서 60분간 가열함으로써, 실리콘 기판 위에 막을 형성하였다.
여기에서 형성된 막의 광학 현미경 사진을 도 8에 도시하였다. 도 8의 촬영 영역은, 도 7b에 있어서 1점쇄선으로 둘러싸인 영역에 상당한다.
도 8을 보면, Si 기판 위의 자연 산화막을 갖지 않는 영역 위의 막과, 자연 산화막을 갖는 영역 위의 막이 패턴을 형성하고 있는 것이 이해된다. 이 도 7의 사진과, 실시예 1 내지 5 및 참고예 1의 결과를 맞춰 고찰하면, 본 실시예에서 형성된 막은, Si 기판 위의 자연 산화막을 갖지 않는 영역 위의 2층막과, 자연 산화막을 갖는 영역 위의 단층막으로 이루어지는 패턴 형상의 막이라고 생각된다.
그리고, 상기 「발명을 실시하기 위한 형태」에 있어서 설명한 바와 같이, 2층막 중의 제1층인 결정성 코발트 실리사이드막은 당초의 실리콘 표면보다 깊은 곳에까지 형성되어 있으므로, 본 실시예에서 형성된 패턴 형상의 막에 대해, 당초의 실리콘 표면보다 윗부분에만 형성되어 있는 막의 두께에 상당하는 표면을 제거함으로써, 실리콘과 결정성 코발트 실리사이드로 이루어지는 미세 패턴을 갖는 표면을 형성할 수 있는 것이다.
본 발명의 방법에 따르면, 실리콘으로 이루어지는 표면 위에 결정성 코발트 실리사이드막을 간이한 방법에 의해 용이하고 신속하며 또한 저렴하게 형성할 수 있다.
본 발명의 방법에 의해 형성되는 결정성 코발트 실리사이드막은, 결정성이 우수하고, 도전성이 우수한 것이므로, 반도체 장치의 전극 재료로서 최적인 것 외에, 각종 전기적 콘택트 재료로서 적절하게 사용할 수 있다.
또한, 본 발명의 방법에 의해 결정성 코발트 실리사이드막을 형성하는 과정에서 발생하는 2층막은, 이것 자체가 도전성이 우수한 것이므로, 반도체 장치 등에 사용되는 각종 전극 재료 등의 용도에 적절하게 사용할 수 있다.

Claims (9)

  1. 실리콘으로 이루어지는 표면 위에 하기 [식 1A] 또는 [식 1B]
    SinX2n +2 (1A)
    SimX2m (1B)
    {[식 1A] 및 [식 1B] 중, X는 각각 수소 원자 또는 할로겐 원자이고, n은 1 내지 10의 정수이고, m은 3 내지 10의 정수임}
    로 나타내어지는 화합물 또는 그 중합체와, 0가 코발트 착체를 혼합하여 얻어지는 조성물을 도포하여 도막을 형성하고, 상기 도막을 550 내지 900℃에서 가열하는 공정을 거침으로써,
    실리콘으로 이루어지는 표면 위의 결정성 코발트 실리사이드로 이루어지는 제1층과,
    상기 제1층 상의 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층으로 이루어지는 2층막을 형성하고, 그리고
    상기 2층막의 상기 제2층을 제거하는 것을 특징으로 하는, 결정성 코발트 실리사이드막의 형성 방법.
  2. 제1항에 있어서,
    상기 결정성 코발트 실리사이드가, 코발트 실리사이드의 단결정인, 결정성 코발트 실리사이드막의 형성 방법.
  3. 제1항에 있어서,
    상기 실리콘으로 이루어지는 표면이, 실리콘 기판의 표면인, 결정성 코발트 실리사이드막의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘으로 이루어지는 표면이 그 일부 영역에 실리콘 산화물의 박막을 갖는 것이며, 형성되는 결정성 코발트 실리사이드막이 패턴 형상의 결정성 코발트 실리사이드막인, 결정성 코발트 실리사이드막의 형성 방법.
  5. 실리콘으로 이루어지는 표면 위에 하기 [식 1A] 또는 [식 1B]
    SinX2n+2 (1A)
    SimX2m (1B)
    {[식 1A] 및 [식 1B] 중, X는 각각 수소 원자 또는 할로겐 원자이고, n은 1 내지 10의 정수이고, m은 3 내지 10의 정수임}
    로 나타내어지는 화합물 및 0가 코발트 착체를 혼합하여 얻어지는 조성물을 도포하여 도막을 형성하고, 상기 도막을 550 내지 900℃에서 가열하는 공정을 거치는 것을 특징으로 하는,
    실리콘으로 이루어지는 표면 위의 결정성 코발트 실리사이드로 이루어지는 제1층과, 상기 제1층 상의 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층으로 이루어지는 2층막을 형성하는 방법.
  6. 제5항에 있어서,
    상기 결정성 코발트 실리사이드로 이루어지는 제1층이, 코발트 실리사이드의 단결정으로 이루어지는 층인, 방법.
  7. 제5항에 있어서,
    상기 실리콘으로 이루어지는 표면이, 실리콘 기판의 표면인, 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 실리콘으로 이루어지는 표면이 그 일부 영역에 실리콘 산화물의 박막을 갖는 것이며, 형성되는 2층막이 패턴 형상의 2층막인, 방법.
  9. 제5항 내지 제7항 중 어느 한 항에 기재된 방법에 의해 형성된 것을 특징으로 하는, 결정성 코발트 실리사이드로 이루어지는 제1층과, 상기 제1층 상의 실리콘 원자, 산소 원자, 탄소 원자 및 코발트 원자를 함유하는 제2층으로 이루어지는 2층막.
KR1020127016356A 2009-12-25 2010-12-22 결정성 코발트 실리사이드막의 형성 방법 KR101384395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009295450 2009-12-25
JPJP-P-2009-295450 2009-12-25
PCT/JP2010/073847 WO2011078399A1 (ja) 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法

Publications (2)

Publication Number Publication Date
KR20120112484A KR20120112484A (ko) 2012-10-11
KR101384395B1 true KR101384395B1 (ko) 2014-04-10

Family

ID=44195917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016356A KR101384395B1 (ko) 2009-12-25 2010-12-22 결정성 코발트 실리사이드막의 형성 방법

Country Status (6)

Country Link
US (1) US9653306B2 (ko)
JP (1) JP5445795B2 (ko)
KR (1) KR101384395B1 (ko)
CN (1) CN102656667B (ko)
TW (1) TWI500073B (ko)
WO (1) WO2011078399A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10718901B2 (en) * 2013-06-26 2020-07-21 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate
CN106571287A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 外延层的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361532B1 (ko) 2000-06-23 2002-11-18 주식회사 하이닉스반도체 반도체소자의 게이트전극 제조방법
KR20090115197A (ko) * 2007-03-12 2009-11-04 쇼와 덴코 가부시키가이샤 코발트 함유막 형성 재료, 및 상기 재료를 이용한 코발트 실리사이드막의 제조 방법
KR101172311B1 (ko) 2010-10-29 2012-08-14 에스케이하이닉스 주식회사 반도체 장치 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4324854A (en) * 1980-03-03 1982-04-13 California Institute Of Technology Deposition of metal films and clusters by reactions of compounds with low energy electrons on surfaces
JPS59169127A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US5700400A (en) * 1993-06-15 1997-12-23 Nippon Oil Co., Ltd. Method for producing a semiconducting material
JP2586345B2 (ja) 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US6251777B1 (en) * 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
JP3424232B2 (ja) 2000-03-13 2003-07-07 ジェイエスアール株式会社 シリコン膜の形成方法
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6777565B2 (en) * 2000-06-29 2004-08-17 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
JP3756736B2 (ja) * 2000-07-24 2006-03-15 矢崎総業株式会社 ワイパ制御装置
JP3745959B2 (ja) * 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
US6797602B1 (en) * 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
JP2003313299A (ja) 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
WO2005038891A1 (ja) * 2003-10-16 2005-04-28 Jsr Corporation シリコン・コバルト膜形成用組成物、シリコン・コバルト膜およびその形成方法
JP4636236B2 (ja) * 2003-10-16 2011-02-23 Ｊｓｒ株式会社 シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
TW200734482A (en) 2005-03-18 2007-09-16 Applied Materials Inc Electroless deposition process on a contact containing silicon or silicide
US8772214B2 (en) * 2005-10-14 2014-07-08 Air Products And Chemicals, Inc. Aqueous cleaning composition for removing residues and method using same
US20070099806A1 (en) 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器
US20080254218A1 (en) * 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361532B1 (ko) 2000-06-23 2002-11-18 주식회사 하이닉스반도체 반도체소자의 게이트전극 제조방법
KR20090115197A (ko) * 2007-03-12 2009-11-04 쇼와 덴코 가부시키가이샤 코발트 함유막 형성 재료, 및 상기 재료를 이용한 코발트 실리사이드막의 제조 방법
KR101172311B1 (ko) 2010-10-29 2012-08-14 에스케이하이닉스 주식회사 반도체 장치 제조방법

Also Published As

Publication number Publication date
CN102656667B (zh) 2015-08-26
TWI500073B (zh) 2015-09-11
CN102656667A (zh) 2012-09-05
WO2011078399A1 (ja) 2011-06-30
JP5445795B2 (ja) 2014-03-19
US20120301731A1 (en) 2012-11-29
US9653306B2 (en) 2017-05-16
KR20120112484A (ko) 2012-10-11
TW201125023A (en) 2011-07-16
JPWO2011078399A1 (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
Shi et al. A general synthetic route to III–V compound semiconductor nanowires
JP7066127B2 (ja) シリコン系誘電体上の六方晶窒化ホウ素の直接形成
KR102579500B1 (ko) 반도체 금속 디칼코제나이드의 단층 막, 그것을 만드는 방법, 및 그것의 사용
US20160031711A1 (en) Growth of graphene films from non-gaseous carbon sources
KR101381008B1 (ko) 그래핀의 제조방법
JP2011529126A (ja) アルミニウムインク及びその製造方法、アルミニウムインクを堆積する方法、並びにアルミニウムインクの印刷及び／又は堆積により形成されたフィルム
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
TWI661080B (zh) 金屬矽化物的選擇性形成
Ma et al. Clean transfer of graphene on Pt foils mediated by a carbon monoxide intercalation process
Wang et al. Toward wafer‐scale production of 2D transition metal chalcogenides
KR101384395B1 (ko) 결정성 코발트 실리사이드막의 형성 방법
EP3662505B1 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
US9865461B2 (en) Process for producing structured coatings
JP4462394B2 (ja) シリコン膜のパターン形成方法
CN107973280A (zh) 一种多层六方氮化硼的制备方法
KR101064799B1 (ko) 규소-코발트 막 형성용 조성물, 규소-코발트 막 및 상기막의 형성 방법
Iriarte Growth of nickel disilicide nanowires by CVD
WO2004065659A1 (ja) シリコン・アルミニウム膜形成用組成物、シリコン・アルミニウム膜およびその形成方法
JP4636236B2 (ja) シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
Shimoda et al. Liquid Silicon Family Materials (1): SiO 2, CoSi 2, and Al
CN114381806A (zh) 二维氮化铝晶体的制备方法
KR101630070B1 (ko) 그래핀 및 자발적 패턴 전사를 이용한 그래핀 성장 방법
Thant et al. Synthesis of Graphene Layers by Inductive Coupled Plasma Enhanced Chemical Vapor Deposition (ICP-CVD) for Application in Optoelectronics
김민식 Electrical Properties of Single and Multiple Layer Graphene: Carrier Concentration vs. Mobility
KR20230163180A (ko) 다층 단결정 육방정계 질화붕소 박막 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4