KR101364741B1 - Method for Manufacturing the Vertical Structure Light Emitting Diode - Google Patents
Method for Manufacturing the Vertical Structure Light Emitting Diode Download PDFInfo
- Publication number
- KR101364741B1 KR101364741B1 KR1020120076379A KR20120076379A KR101364741B1 KR 101364741 B1 KR101364741 B1 KR 101364741B1 KR 1020120076379 A KR1020120076379 A KR 1020120076379A KR 20120076379 A KR20120076379 A KR 20120076379A KR 101364741 B1 KR101364741 B1 KR 101364741B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor layer
- light emitting
- wet etching
- emitting diode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 238000001039 wet etching Methods 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000004381 surface treatment Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 125000001153 fluoro group Chemical class F* 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims 1
- 238000000605 extraction Methods 0.000 abstract description 10
- 238000001312 dry etching Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 수직형 발광다이오드 소자 제조방법에 관한 것으로, 본 발명의 수직형 발광다이오드 소자 제조방법은 기판 위에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 발광 구조물을 성장시키는 단계와, 상기 발광 구조물 상에 도전성 지지층을 형성하는 단계와, 상기 발광 구조물에서 상기 기판을 분리하는 단계와, 상기 도전성 지지층에서부터 상부에 위치한 n형 반도체층 상에 선택적으로 n형 반도체층이 노출되도록 마스크층을 형성하고 패터닝하는 단계와, 상기 선택적으로 노출된 n형 반도체층 영역에 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계와, 상기 마스크층을 제거하는 단계와, 상기 n형 반도체층을 습식 식각 방식으로 식각하여 요철 구조를 형성함과 동시에 상기 선택적으로 노출된 n형 반도체층 영역에 부가적인 구조가 패터닝된 표면 처리에 의해 형성되는 단계를 포함함으로써, 습식 식각 시 식각속도를 줄여서 통상적인 습식 식각 공정에서 형성되는 요철 구조에 부가적인 구조가 습식 식각 공정에서 형성되도록 하여 광추출 효율을 향상시킬 수 있다. The present invention relates to a method of manufacturing a vertical light emitting diode device, the method of manufacturing a vertical light emitting diode device of the present invention comprises the steps of growing a light emitting structure comprising an n-type semiconductor layer, an active layer and a p-type semiconductor layer on the substrate, Forming a conductive support layer on the light emitting structure, separating the substrate from the light emitting structure, and forming a mask layer to selectively expose the n-type semiconductor layer on the n-type semiconductor layer located above the conductive support layer And patterning, surface treating the etch rate to be relatively low during wet etching of the selectively exposed n-type semiconductor layer region, removing the mask layer, and wet etching the n-type semiconductor layer. Etching to form an uneven structure and at the same time added to the selectively exposed n-type semiconductor layer region By including the step of forming the structure by the patterned surface treatment, by reducing the etching rate during the wet etching to ensure that the structure additional to the uneven structure formed in the conventional wet etching process in the wet etching process to improve the light extraction efficiency You can.
Description
본 발명은 수직형 발광다이오드 소자 제조방법에 관한 것으로, 보다 상세하게는 기판 분리 후 노출된 N-face GaN 표면을 선택적으로 마스크한 후 노출된 면의 표면 처리를 통해 습식 식각 시 식각속도를 줄여서 통상적인 습식 식각 공정에서 형성되는 요철 구조에 부가적인 구조가 습식 식각 공정에서 형성되도록 하여 광추출 효율을 향상시키는 질화물 화합물 수직형 발광다이오드 소자 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a vertical light emitting diode device, and more particularly, by selectively masking the exposed N-face GaN surface after substrate separation and then reducing the etching rate during wet etching through surface treatment of the exposed surface. The present invention relates to a method of manufacturing a nitride compound vertical light emitting diode device, in which an additional structure is formed in a wet etching process to improve light extraction efficiency.
최근, 질화물계 반도체 발광소자는 청색 또는 녹색 등의 단파장광을 포함한 넓은 파장대역의 광을 생성할 수 있는 발광소자로서, 기존의 단순한 디스플레이나 휴대용 액정 디스플레이용 시장에서 벗어나 점점 LCD BLU(Back Light Unit), 전장용, 조명용 등으로 관련 기술분야에서 크게 각광받고 있다.Recently, a nitride-based semiconductor light emitting device is a light emitting device capable of generating light of a wide wavelength band including short wavelength light such as blue or green, and is gradually moving away from the market for conventional simple displays or portable liquid crystal displays. ), Electric field, lighting, etc., has gained much attention in the related technical field.
이러한 질화물계 반도체 발광소자는 일반적으로 수평 구조 및 수직 구조로 제조될 수 있다. 수평 구조의 LED는 p 및 n 전극이 수직 구조가 아닌 평행한 수평 구조로 되어 있기 때문에 발광면적이 감소되어 휘도가 감소되고, 전류 퍼짐이 원활하지 못해 정전 방전(Electrostatic discharge : ESD)에 취약한 신뢰성 문제를 유발시킬 뿐만 아니라, 동일 웨이퍼 상에서 칩의 개수가 감소하여 수율이 저하되는 문제점이 있다.Such nitride semiconductor light emitting devices may be generally manufactured in a horizontal structure and a vertical structure. Since the p- and n-electrodes have a parallel horizontal structure instead of a vertical structure, a horizontal structure LED has a reduced light emitting area, and thus luminance is reduced, and reliability problems vulnerable to electrostatic discharge (ESD) due to poor current spreading. In addition to causing a problem, there is a problem that the yield is reduced by reducing the number of chips on the same wafer.
이러한 수평 구조의 LED의 문제점을 해결하기 위한 하나의 접근법으로 수직 구조 LED가 제안되었으며, 수직 구조 LED의 경우, 동일한 면적에서 얼마나 광추출 효율(Light Extraction Efficiency)을 높이는가가 중요하다.In order to solve the problem of the LED having a horizontal structure, a vertical structure LED has been proposed, and in the case of the vertical structure LED, it is important to increase the light extraction efficiency in the same area.
수직형 LED 소자의 경우 광추출 효율을 향상시키기 위해 기판을 제거하고 노출된 n형 GaN의 표면에 요철 구조를 형성한다. 통상적으로 N-face n형 GaN는 KOH, NaOH 등을 이용한 습식 식각 방식으로 요철 구조를 형성하거나 N-face GaN 표면을 선택적으로 마스크한 후 건식 식각 방식으로 광추출 효율을 향상시키는 구조를 형성한다.In the case of the vertical LED device, to improve light extraction efficiency, the substrate is removed and an uneven structure is formed on the exposed n-type GaN surface. In general, the N-face n-type GaN forms a concave-convex structure by wet etching using KOH, NaOH, or the like, and selectively masks the N-face GaN surface to form a structure that improves light extraction efficiency by dry etching.
광추출 효율을 향상시키기 위해서 통상적인 습식 식각을 이용하는 경우, 습식 식각 방식에 의해 표면 요철 구조가 결정되어 광추출 효율을 향상시키는데 한계가 있다. 또한, N-face GaN 표면을 선택적으로 마스크한 후 건식 식각 방식으로 구조를 형성하는 경우 건식 식각 공정에서 반도체층의 손상 영역이 발생할 수 있으며 건식 식각 공정을 견디는 마스크 층 형성 공정 및 선택적인 마스크 층 형성을 위한 패터닝 공정과 식각 공정 후 마스크 층을 제거하는 공정이 필요하다. 또한 고정세한 구조체를 형성하기 위한 리소그라피 공정의 사용이 건식 식각 공정을 사용하는 경우 식각비에 따른 두꺼운 마스크 층의 형성이 필요하여 제한을 받을 수 있다.In the case of using conventional wet etching to improve the light extraction efficiency, the surface uneven structure is determined by the wet etching method, and thus there is a limit in improving the light extraction efficiency. In addition, in the case of forming a structure by dry etching after selectively masking the N-face GaN surface, a damaged region of the semiconductor layer may occur in the dry etching process, and a mask layer forming process and a selective mask layer formation that withstand the dry etching process may be formed. A patterning process and a process of removing the mask layer after the etching process are required. In addition, the use of a lithography process to form a high-definition structure may be limited because it requires the formation of a thick mask layer according to the etching ratio when using a dry etching process.
한국등록특허 제10-1018179호는 N face 질화물 반도체의 극성을 레이저 조사를 통해 Ga face로 전환하여, Ga face로 전환된 영역은 식각용액과 반응하지 않아 습식 식각 공정에서 마스크로 이용됨으로써, 식각 저지층으로 작용하여 패턴을 형성하는 방법이 개시되어 있다. Korean Patent No. 10-1018179 discloses that the polarity of an N face nitride semiconductor is converted into a Ga face through laser irradiation, and thus the region converted to the Ga face does not react with the etching solution and is used as a mask in a wet etching process, thereby preventing etching. A method of forming a pattern by acting as a layer is disclosed.
이와 같은 등록특허는 레이저 조사라는 특수한 장비 및 공정이 수반되어 있으며, 선택적인 영역에 레이저를 조사하기 위해 얼라인(align)이나 마스크(mask)를 형성하는 등의 추가적인 공정이 필요한 단점이 있다.Such registered patents involve special equipment and processes, such as laser irradiation, and have a disadvantage in that an additional process such as forming an alignment or a mask is required to irradiate a laser in a selective area.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 기판 분리 후 노출된 N-face GaN 표면을 선택적으로 마스크한 후 노출된 면의 표면 처리를 통해 습식 식각 시 식각속도를 줄여서 통상적인 습식 식각 공정에서 형성되는 요철 구조에 부가적인 구조가 습식 식각 공정에서 형성되도록 하는 수직형 발광다이오드 소자 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been made in order to solve the above problems, the conventional wet etching by reducing the etching rate during wet etching through the surface treatment of the exposed surface after selectively masking the exposed N-face GaN surface after substrate separation It is an object of the present invention to provide a vertical light emitting diode device and a method of manufacturing the same, in which a structure additional to the uneven structure formed in the process is formed in the wet etching process.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에서는 기판 위에 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 발광 구조물을 성장시키는 단계와, 상기 발광 구조물 상에 도전성 지지층을 형성하는 단계와, 상기 발광 구조물에서 상기 기판을 분리하는 단계와, 상기 도전성 지지층에서부터 상부에 위치한 n형 반도체층 상에 선택적으로 n형 반도체층이 노출되도록 마스크층을 형성하고 패터닝하는 단계와, 상기 선택적으로 노출된 n형 반도체층 영역에 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계와, 상기 마스크층을 제거하는 단계와, 상기 n형 반도체층을 습식 식각 방식으로 식각하여 요철 구조를 형성함과 동시에 상기 선택적으로 노출된 n형 반도체층 영역에 부가적인 구조가 패터닝된 표면 처리에 의해 형성되는 단계를 포함하는 수직형 발광다이오드 소자 제조방법이 제공된다.In order to achieve the object of the present invention as described above, the present invention comprises the steps of growing a light emitting structure including an n-type semiconductor layer, an active layer and a p-type semiconductor layer on the substrate, and forming a conductive support layer on the light emitting structure And separating the substrate from the light emitting structure, forming and patterning a mask layer to selectively expose an n-type semiconductor layer on an n-type semiconductor layer located above the conductive support layer. Performing a surface treatment such that the etching rate is relatively low during wet etching on the n-type semiconductor layer region, removing the mask layer, and etching the n-type semiconductor layer by wet etching to form an uneven structure. At the same time, additional structures are formed by patterned surface treatment on the selectively exposed n-type semiconductor layer region. The vertical-type light emitting diode device manufacturing method comprising the steps is provided.
본 발명에서, 순차적으로 형성된 p형 반도체층, 활성층 및 n형 반도체층은 InXAlYGa1-X-YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 것을 특징으로 한다.In the present invention, the p-type semiconductor layer, the active layer and the n-type semiconductor layer formed sequentially have In X Al Y Ga 1-XY N composition formula (where 0≤x, 0≤y, x + y≤1) It is done.
본 발명에서, 상기 n형 반도체층을 습식 식각 방식으로 식각하여 요철 구조를 형성함과 동시에 상기 선택적으로 노출된 n형 반도체층 영역에 부가적인 구조가 패터닝된 표면 처리에 의해 형성되는 단계는, KOH, NaOH, H2SO4 및 H2PO4중 어느 하나의 물질을 이용한 습식 식각으로 수행될 수 있다. In the present invention, the n-type semiconductor layer is etched by a wet etching method to form an uneven structure and at the same time an additional structure is formed by the surface treatment patterned on the selectively exposed n-type semiconductor layer region, KOH , NaOH, H 2 SO 4 And H 2 PO 4 It can be carried out by wet etching using a material of any one.
또한, 상기 선택적으로 노출된 n형 반도체층 영역에 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, Fluorine 계열을 포함하는 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 F ion implant 방식을 사용하여 진행될 수 있다. In addition, the step of surface treatment such that the etching rate is relatively low during the wet etching on the selectively exposed n-type semiconductor layer region, the plasma treatment method or the F ion implant method using a gas containing a fluorine series Can be used.
이뿐 아니라, 상기 선택적으로 노출된 n형 반도체층 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, 전자빔 조사 방식을 사용할 수 있으며, 진공 또는 비활성 분위기에서 열처리 공정, IR 조사, UV 조사 중 적어도 하나를 포함해서 사용할 수 있다. In addition, the step of surface treatment of the selectively exposed n-type semiconductor layer region so that the etching rate is relatively low during the wet etching, may be an electron beam irradiation method, heat treatment process, IR irradiation, UV in a vacuum or inert atmosphere At least one of the surveys may be included and used.
본 발명에 있어서, 상기 부가적인 구조는 표면 처리 되지 않은 n형 반도체층에 형성되는 요철구조보다 미세하게 형성되는 미세 요철구조로 이루어질 수 있으며, 상기 부가적인 구조 상에 n형 전극이 형성될 수 있다. In the present invention, the additional structure may be formed of a fine concavo-convex structure formed finer than the concave-convex structure formed on the n-type semiconductor layer that is not surface-treated, the n-type electrode may be formed on the additional structure. .
이상에서 살펴본 바와 같이, 본 발명의 수직형 발광다이오드 소자 제조방법은 습식 식각 방식에 의해 결정되는 요철 구조에 부가적인 구조를 형성하여 광추출 효율을 향상시킬 수 있는 효과가 있다. As described above, the manufacturing method of the vertical light emitting diode device of the present invention has an effect of improving the light extraction efficiency by forming an additional structure in the concavo-convex structure determined by the wet etching method.
또한, 건식 식각 공정을 사용하지 않음으로 공정의 단순화와 고정세한 구조체를 형성하기 위한 리소그라피 공정의 사용이 건식 식각 공정을 사용하는 경우 식각비에 따른 두꺼운 마스크 층의 형성이 필요한 제한을 받지 않는 효과가 있다.In addition, the use of a lithography process to simplify the process and form a highly detailed structure by not using a dry etching process does not limit the need for the formation of a thick mask layer according to the etching ratio when the dry etching process is used. There is.
도 1은 본 발명에 따른 수직형 발광다이오드 소자의 일실시예를 도시한 단면도이다.
도 2a 내지 도 2h는 본 발명의 수직형 발광다이오드 소자 제조방법을 도시한 공정별 단면도이다. 1 is a cross-sectional view showing an embodiment of a vertical light emitting diode device according to the present invention.
2A to 2H are cross-sectional views of processes illustrating a method of manufacturing a vertical light emitting diode device of the present invention.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 수직형 발광다이오드 소자 및 그 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of a vertical LED device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
도 1은 본 발명에 따른 수직형 발광다이오드 소자의 일실시예를 도시한 단면도이고, 도 2a 내지 도 2h는 본 발명의 수직형 발광다이오드 소자 제조방법을 도시한 공정별 단면도이다. 1 is a cross-sectional view showing an embodiment of a vertical light emitting diode device according to the present invention, Figures 2a to 2h is a cross-sectional view for each process showing a manufacturing method of the vertical light emitting diode device of the present invention.
도 1에서 보는 바와 같이, 본 발명의 일실시예에 따른 수직형 발광다이오드 소자는 도전성 지지층(140)과, 상기 도전성 지지층(140) 상에 순차적으로 형성된 p형 반도체층(123), 활성층(122) 및 n형 반도체층(121)을 구비하는 발광구조물(120)을 포함한다. As shown in FIG. 1, a vertical light emitting diode device according to an exemplary embodiment of the present invention includes a
상기 도전성 지지층(140)은 열전도성 및 전기전도성이 우수한 기판으로서, p형 전극의 역할과 함께 발광구조물(120)을 지지하는 지지체의 역할을 수행하고, Si, Cu, Ni, Au, W 및 Ti으로 구성된 그룹으로부터 선택된 물질을 포함하여 이루어질 수 있다. The
또한, 상기 도전성 지지층(140)과 상기 p형 반도체층(123) 사이에 상기 p형 반도체층과 전기적으로 연결되는 p형 전극(도시안함)이 더 형성될 수 있고, 상기 n형 반도체층(121) 상에는 n형 전극(도시안함)이 형성되어 수직형 발광다이오드 소자를 구성할 수 있다. In addition, a p-type electrode (not shown) electrically connected to the p-type semiconductor layer may be further formed between the
이와 같은 본 발명의 일실시예에 따른 수직형 발광다이오드 소자는 광방출면인 n형 반도체층(121)의 상면에 요철구조(124)가 형성되어 광추출 효율을 향상시키는 구조로 이루어지는데, 상기 n형 반도체층(121)은 습식 식각 방식으로 식각하여 요철 구조(124)를 형성함과 동시에 일부 영역에서 부가적인 구조(126)가 형성되는 것을 특징으로 한다. Such a vertical light emitting diode device according to an embodiment of the present invention has a structure in which an
상기 부가적인 구조는 상기 n형 반도체층(121)에 형성되는 요철구조(124)보다 미세하게 형성되는 미세 요철구조(126)로 이루어질 수 있다. The additional structure may include a fine concave-
이와 같은 미세 요철구조(126)는 광추출 효율을 향상시킬 수 있으며, 미세 요철구조의 상기 부가적인 구조(126) 상에 n형 전극을 형성하게 되면, n형 전극의 형성 영역의 두께가 증가하게 되어, n형 전극에서 주입된 전류 확산의 개선과 누설 전류의 감소 효과가 있다. The fine concave-
본 발명의 일 실시예에서, 상기 발광구조물(120)을 이루는 p형 반도체층(123), 활성층(122) 및 n형 반도체층(121)은 InXAlYGa1 -X- YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 도전형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN 이 있다. In one embodiment of the present invention, the p-
또한, 상기 활성층(122)은 전자와 정공의 재결합에 의해 빛이 발생하는 층으로서, 단일 또는 다중 양자 우물 구조를 갖는 질화물 반도체층으로 구성될 수 있다. 본 실시 형태에서는 질화물 반도체를 사용하였으나, 이에 제한되지 않으며, 당 기술 분야에서 공지된 다른 종류의 반도체 물질도 얼마든지 사용 가능하다.In addition, the
도 2a 내지 도 2h는 본 발명의 수직형 발광다이오드 소자 제조방법을 도시한 공정별 단면도이다. 2A to 2H are cross-sectional views of processes illustrating a method of manufacturing a vertical light emitting diode device according to the present invention.
여기서, 수직형 발광다이오드 소자 제조방법은 소정의 웨이퍼를 이용하여 복수 개로 제조되나, 도 2a 내지 도 2h에서는 설명의 편의를 위해 한 개의 발광소자만을 제조하는 방법을 도시하고 있다.Here, a plurality of vertical light emitting diode device manufacturing methods are manufactured using a predetermined wafer, but FIGS. 2A to 2H illustrate a method of manufacturing only one light emitting device for convenience of description.
본 발명의 수직형 발광다이오드 소자 제조방법은 먼저, 성장용 기판(110) 위에 n형 반도체층(121), 활성층(122) 및 p형 반도체층(123)을 포함하는 발광 구조물(120)을 성장시킨다(도 2a). In the method of manufacturing a vertical light emitting diode device of the present invention, first, a
이후, 상기 발광 구조물(120) 상에 도전성 지지층(140)을 형성한다(도 2b). Thereafter, the
상기 발광 구조물(120)에서 상기 기판(110)을 분리한다(도 2c). The
상기 성장용 기판(110)은 레이저 리프트 오프(laser lift off) 공정 또는 화학적 리프트 오프(chemical lift off) 공정에 의해 상기 발광구조물(120)로부터 분리할 수 있다. 예컨대, 레이저 리프트 오프 공정을 이용할 경우, 성장용 기판(110) 전면에 레이저 빔을 조사하여 성장용 기판(110)을 분리한다. 한편, 화학적 리프트 오프 공정을 이용할 경우, 성장용 기판(110)과 발광구조물(120) 사이에 습식 식각에 의해 제거될 수 있는 희생층을 더 구비하고, 이를 선택적으로 제거할 수 있는 식각액을 이용하여 성장용 기판(110)을 분리한다.The
이러한 리프트 오프 공정에 의해 성장용 기판(110)과 접촉하고 있던 n형 반도체층(121)의 면이 외부로 노출된다.By this lift-off process, the surface of the n-
이후, 상기 도전성 지지층(140)에서부터 상부에 위치한 n형 반도체층(121) 상에 마스크층(150)을 형성하고, 선택적으로 n형 반도체층(121)이 노출되도록 마스크층(150)을 패터닝한다(도 2e). Subsequently, the
이후, 상기 선택적으로 노출된 n형 반도체층 영역(121a)에 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리를 한다(도 2f). Subsequently, the surface of the selectively exposed n-
즉, 도 2f에서 보는 바와 같이, 상기 선택적으로 노출된 n형 반도체층 영역(121a)을 표면처리하여 습식 식각 시 식각속도가 상대적으로 낮아지도록 하는 것이다. That is, as shown in FIG. 2F, the selectively exposed n-type
상기 노출된 n형 반도체층 영역(121a)을 표면 처리하는 방법으로, 본 발명에서는 Fluorine 계열을 포함하는 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 F ion implant 방식을 사용하여 진행될 수 있다. As a method of surface treating the exposed n-
이뿐 아니라, 상기 선택적으로 노출된 n형 반도체층 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는, 전자빔 조사 방식을 사용할 수 있으며, 진공 또는 비활성 분위기에서 열처리 공정, IR 조사, UV 조사 중 적어도 하나를 포함해서 사용할 수 있다. In addition, the step of surface treatment of the selectively exposed n-type semiconductor layer region so that the etching rate is relatively low during the wet etching, may be an electron beam irradiation method, heat treatment process, IR irradiation, UV in a vacuum or inert atmosphere At least one of the surveys may be included and used.
이후, 상기 마스크층(150)을 제거한다(도 2g).Thereafter, the
상기 n형 반도체층(121)을 습식 식각 방식으로 요철구조를 형성한다. The n-
구체적으로는, KOH, NaOH, H2SO4 및 H2PO4중 어느 하나의 물질을 이용한 화학적 식각 공정을 통해 습식 식각한다. Specifically, wet etching is performed through a chemical etching process using any one of materials of KOH, NaOH, H 2 SO 4 and H 2 PO 4 .
이때, 선택적으로 노출되어 표면처리된 영역(121a)은 습식 식각 시 식각속도가 느리게 되어 표면처리가 되지 않은 n형 반도체층(121)의 영역에 형성된 요철구조에 부가적인 구조가 형성된다. At this time, the selectively exposed and surface-treated
상기 부가적인 구조는 표면처리가 되지 않은 n형 반도체층(121)의 영역에 형성된 요철구조에 비해 미세한 미세 요철구조(126)이다. The additional structure is a fine concavo-
여기서, 미세 요철구조(126)를 형성하기 위한 표면 처리 조건, 습식 식각 조건 등을 조절하여, 발광 영역의 요철보다 작은 미세 요철구조를 형성한다. Here, surface treatment conditions, wet etching conditions, and the like for forming the fine concave-
이후, n형 반도체층(121) 상에 n형 전극을 형성하여 수직형 발광다이오드 소자가 완성된다. 이 경우, 표면 처리를 통해 습식 식각 시 식각속도가 상대적으로 낮아진 미세 요철구조(126) 상에 n형 전극을 형성할 수 있다.
Thereafter, an n-type electrode is formed on the n-
<실시예 1>≪ Example 1 >
성장용 기판(110) 위에 성장된 n형 반도체층(121), 활성층(122) 및 p형 반도체층(123)을 포함하는 발광구조물(120)의 p형 반도체층(123) 상에 도전성 지지층(140)을 형성한 후 기판(110)을 분리한다. A conductive support layer (p) is formed on the p-
기판(110) 분리 후 노출된 n형 반도체층(121) 상에 마스크층(150)을 형성하고, 선택적으로 n형 반도체층(121)이 노출되도록 마스크층(150)을 패터닝한다.After the
노출된 n형 반도체층 영역(121a)을 습식 식각 시 식각속도가 상대적으로 낮아지도록 CF4 plasma로 표면 처리를 한다. The exposed n-type
마스크층(150)을 제거한 후 KOH를 이용하여 n형 반도체층(121)에 요철 구조를 형성한다. After removing the
이때, 노출되어 표면처리된 영역(121a)은 습식 식각 시 식각속도가 느리게 되어 표면처리가 되지 않은 n형 반도체층(121)의 영역에 비해 미세한 미세 요철구조(126)가 형성된다. In this case, the exposed and surface-treated
이때, 표면 처리 조건, 습식 식각 조건 등을 조절하여 통상적인 습식 식각 공정에서 형성되는 요철 구조에 부가적인 구조가 습식 식각 공정에서 형성된다.At this time, the surface treatment conditions, wet etching conditions, etc. by adjusting the structure in addition to the uneven structure formed in the conventional wet etching process is formed in the wet etching process.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation in the embodiment in which said invention is directed. It will be understood by those skilled in the art that various changes in form and detail may be made therein without departing from the scope of the appended claims.
10 : 성장용 기판 120 : 발광구조물
121 : n형 반도체층 121a : n형 반도체층의 표면 처리 영역
122 : 활성층 123 : p형 반도체층
124 : 요철구조 126 : 미세 요철구조
140 : 도전성 지지층 150 : 마스크층10: growth substrate 120: light emitting structure
121: n-
122: active layer 123: p-type semiconductor layer
124: uneven structure 126: fine uneven structure
140: conductive support layer 150: mask layer
Claims (8)
상기 발광 구조물 상에 도전성 지지층을 형성하는 단계;
상기 발광 구조물에서 상기 기판을 분리하는 단계;
상기 도전성 지지층에서부터 상부에 위치한 n형 반도체층 상에 선택적으로 n형 반도체층이 노출되도록 마스크층을 형성하고 패터닝하는 단계;
상기 선택적으로 노출된 n형 반도체층 영역에 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계;
상기 마스크층을 제거하는 단계; 및
상기 n형 반도체층을 습식 식각 방식으로 식각하여 요철 구조를 형성함과 동시에 상기 선택적으로 노출된 n형 반도체층 영역에 미세 요철구조가 패터닝된 표면 처리에 의해 형성되는 단계;
를 포함하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. Growing a light emitting structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on the substrate;
Forming a conductive support layer on the light emitting structure;
Separating the substrate from the light emitting structure;
Forming and patterning a mask layer to selectively expose an n-type semiconductor layer on an n-type semiconductor layer located above the conductive support layer;
Surface treatment of the selectively exposed n-type semiconductor layer so that an etching rate is relatively low during wet etching;
Removing the mask layer; And
Etching the n-type semiconductor layer by a wet etching method to form an uneven structure and simultaneously forming a surface by patterning a fine uneven structure in the selectively exposed n-type semiconductor layer region;
Vertical light emitting diode device manufacturing method comprising a.
순차적으로 형성된 p형 반도체층, 활성층 및 n형 반도체층은 InXAlYGa1 -X- YN 조성식(여기서, 0≤x, 0≤y, x+y≤1)을 가지는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
The p-type semiconductor layer, the active layer, and the n-type semiconductor layer formed sequentially have In X Al Y Ga 1 -X- Y N composition formulas, wherein 0≤x, 0≤y, and x + y≤1. Method of manufacturing a vertical light emitting diode device.
상기 n형 반도체층을 습식 식각 방식으로 식각하여 요철 구조를 형성함과 동시에 상기 선택적으로 노출된 n형 반도체층 영역에 미세 요철구조가 패터닝된 표면 처리에 의해 형성되는 단계는,
KOH, NaOH, H2SO4 및 H2PO4중 어느 하나의 물질을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 1,
The n-type semiconductor layer is etched by a wet etching method to form an uneven structure, and at the same time, the step of forming the surface by patterning a fine uneven structure in the selectively exposed n-type semiconductor layer region,
Method of manufacturing a vertical light emitting diode device, characterized in that it is performed by wet etching using any one of KOH, NaOH, H 2 SO 4 and H 2 PO 4 material.
상기 선택적으로 노출된 n형 반도체층 영역에 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는,
Fluorine 계열을 포함하는 가스를 사용하는 플라즈마(Plasma) 처리 방식이나 F ion implant 방식을 사용하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법.The method of claim 1,
The surface treatment may be performed such that an etching rate is relatively low during wet etching on the selectively exposed n-type semiconductor layer region.
A method of manufacturing a vertical light emitting diode device, comprising using a plasma processing method or a F ion implant method using a gas containing a fluorine series.
상기 선택적으로 노출된 n형 반도체층 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는,
전자빔 조사 방식을 사용하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 1,
Surface treatment of the selectively exposed n-type semiconductor layer region so that the etching rate is relatively low during the wet etching,
A method of manufacturing a vertical light emitting diode device, comprising using an electron beam irradiation method.
상기 선택적으로 노출된 n형 반도체층 영역을 습식 식각 시 식각속도가 상대적으로 낮아지도록 표면 처리하는 단계는,
진공 또는 비활성 분위기에서 열처리 공정, IR 조사, UV 조사 중 적어도 하나를 포함해서 사용하는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 1,
Surface treatment of the selectively exposed n-type semiconductor layer region so that the etching rate is relatively low during the wet etching,
A method of manufacturing a vertical light emitting diode device, the method comprising using at least one of a heat treatment process, IR irradiation, and UV irradiation in a vacuum or inert atmosphere.
상기 미세 요철구조 상에 n형 전극이 형성되는 것을 특징으로 하는 수직형 발광다이오드 소자 제조방법. The method of claim 1,
The manufacturing method of the vertical type light emitting diode device, characterized in that the n-type electrode is formed on the fine uneven structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076379A KR101364741B1 (en) | 2012-07-13 | 2012-07-13 | Method for Manufacturing the Vertical Structure Light Emitting Diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076379A KR101364741B1 (en) | 2012-07-13 | 2012-07-13 | Method for Manufacturing the Vertical Structure Light Emitting Diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140010535A KR20140010535A (en) | 2014-01-27 |
| KR101364741B1 true KR101364741B1 (en) | 2014-02-20 |
Family
ID=50143104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120076379A KR101364741B1 (en) | 2012-07-13 | 2012-07-13 | Method for Manufacturing the Vertical Structure Light Emitting Diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101364741B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100061132A (en) * | 2008-11-28 | 2010-06-07 | 삼성엘이디 주식회사 | Method of manufacturing nitride-based semiconductor light emitting device |
| KR20120055958A (en) * | 2010-11-24 | 2012-06-01 | 엘지이노텍 주식회사 | Light emitting diode and method for fabricating the light emitting device |
| KR20120065704A (en) * | 2010-12-13 | 2012-06-21 | 엘지이노텍 주식회사 | Light emitting diode and method for fabricating the light emitting device |
-
2012
- 2012-07-13 KR KR1020120076379A patent/KR101364741B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100061132A (en) * | 2008-11-28 | 2010-06-07 | 삼성엘이디 주식회사 | Method of manufacturing nitride-based semiconductor light emitting device |
| KR20120055958A (en) * | 2010-11-24 | 2012-06-01 | 엘지이노텍 주식회사 | Light emitting diode and method for fabricating the light emitting device |
| KR20120065704A (en) * | 2010-12-13 | 2012-06-21 | 엘지이노텍 주식회사 | Light emitting diode and method for fabricating the light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140010535A (en) | 2014-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101025980B1 (en) | Method of manufacturing nitride-based semiconductor light emitting device | |
| JP2008118139A (en) | Vertical light emitting device and method of manufacturing the same | |
| TW201203603A (en) | Bond pad isolation and current confinement in an LED using ion implantation | |
| KR101490174B1 (en) | Light Emitting Diode of having Multi-Junction Structure and Method of forming the same | |
| KR101525913B1 (en) | Verticle light emitting diodes and its fabricating method | |
| KR20070047058A (en) | Luminous element having arrayed cells and method of manufacturing the same | |
| KR101394565B1 (en) | Method for Manufacturing Substrate and Template of Nitride Semiconductor Epitaxial Structure Based on Improved Light-Extraction Technology | |
| KR20120121951A (en) | Vertical Structure Light Emitting Diode and Method for Manufacturing the Same | |
| WO2015027654A1 (en) | Method for preparing gallium nitride-based high-voltage light-emitting diode | |
| US8679877B2 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
| KR101364741B1 (en) | Method for Manufacturing the Vertical Structure Light Emitting Diode | |
| WO2017008539A1 (en) | Manufacturing method of led epitaxial structure | |
| US8603847B2 (en) | Integration of current blocking layer and n-GaN contact doping by implantation | |
| TW202228194A (en) | Method of separating plurality of led structures from wafer | |
| KR20230110528A (en) | Voltage Controllable Monolithic Native RGB Array | |
| US20120161175A1 (en) | Vertical structure light emitting diode and method of manufacturing the same | |
| KR101335614B1 (en) | Vertical structured light emitting diodes and method for manufacturing the same | |
| CN102683533B (en) | Light emitting diode and manufacturing method thereof | |
| WO2021248415A1 (en) | Semiconductor structure and manufacturing method therefor | |
| KR20130092829A (en) | Fabrication method of nitride semiconductor light emitting device | |
| TW201349564A (en) | Method for forming a light emitting device | |
| KR101126961B1 (en) | Light emitting diode and method for manufacturing the same | |
| KR20140008012A (en) | Method for separating nitride-based semiconductor layer from growth substrate | |
| KR101067296B1 (en) | Manufacturing method of nitride light emitting device | |
| KR20130007028A (en) | Light emitting device having improved light extraction efficiedncy and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |