KR101352990B1 - 디지털 피드백 증폭기 - Google Patents

디지털 피드백 증폭기 Download PDF

Info

Publication number
KR101352990B1
KR101352990B1 KR1020120039773A KR20120039773A KR101352990B1 KR 101352990 B1 KR101352990 B1 KR 101352990B1 KR 1020120039773 A KR1020120039773 A KR 1020120039773A KR 20120039773 A KR20120039773 A KR 20120039773A KR 101352990 B1 KR101352990 B1 KR 101352990B1
Authority
KR
South Korea
Prior art keywords
signal
pwm input
amplifier
input signal
feedback
Prior art date
Application number
KR1020120039773A
Other languages
English (en)
Other versions
KR20130117071A (ko
Inventor
이은석
최영하
Original Assignee
네오피델리티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오피델리티 주식회사 filed Critical 네오피델리티 주식회사
Priority to KR1020120039773A priority Critical patent/KR101352990B1/ko
Publication of KR20130117071A publication Critical patent/KR20130117071A/ko
Application granted granted Critical
Publication of KR101352990B1 publication Critical patent/KR101352990B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/10—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only
    • H03K4/12—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/66—Clipping circuitry being present in an amplifier, i.e. the shape of the signal being modified

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 피드백 증폭기에 관한 것이다. 본 발명에 따르면, 피드백 신호를 기초로 생성된 오차 신호 및 PWM 입력 신호를 기초로 생성된 기준 톱니파를 이용하여 보정 신호를 생성하고, 보정 신호를 증폭하여 출력 신호를 생성하는 디지털 피드백 증폭기를 제공할 수 있다.

Description

디지털 피드백 증폭기{DIGITAL FEEDBACK AMPLIFIER}
본 발명은 디지털 피드백 증폭기에 관한 것으로, 특히 피드백 신호를 기초로 생성된 오차 신호 및 PWM 입력 신호를 기초로 생성된 기준 톱니파를 이용하여 보정 신호를 생성하고, 보정 신호를 증폭하여 출력 신호를 생성하는 디지털 피드백 증폭기를 제공하는 것을 그 목적으로 한다.
디지털 기술이 발달함에 따라, 디지털 오디오 파일을 이용하여 오디오를 재생하는 음향 재생 장치가 보편화되었다. 일반적으로 음향 재생 장치는 디지털 오디오 파일을 아날로그 신호로 변조한 후, 아날로그 증폭기를 이용하여 음향 신호를 생성한다. 하지만 클래스 A, 클래스 B, 클래스 AB 등의 아날로그 증폭기는 증폭 소자의 비선형성으로 인해 신호의 왜곡이 발생하며, 효율이 낮고, 많은 열이 발생한다.
따라서 디지털 상태에서 신호의 증폭을 할 수 있는 디지털 증폭기(class-D amplifier)의 사용이 증가하고 있다. 디지털 증폭기는 PCM(pulse code modulation) 디지털 신호 또는 아날로그 음향 신호를 PWM(pulse width modulation) 디지털 신호로 변환하고, 변환된 PWM 디지털 신호를 증폭한다. 디지털 증폭기는 트랜지스터의 스위칭을 통하여 PWM 디지털 신호를 증폭하므로, 트랜지스터의 비선형성으로부터 영향을 받지 않는다. 증폭된 PWM 디지털 신호는 저대역 통과 필터(LPF, low pass filter)를 통하여 아날로그 음향 신호로 변환될 수 있다. 디지털 증폭기를 이용하면, 고효율, 소형, 경량의 음향 재생 장치를 구현할 수 있다.
하지만 디지털 증폭기는 스위칭 증폭 과정에서 공급받는 전원의 리플 및 노이즈 등에 취약하고, 스위칭 딜레이 등으로 인해 오차가 발생하는 문제점이 있다.
상기 문제점을 해결하기 위하여, 본 발명은 피드백 신호를 기초로 생성된 오차 신호 및 PWM 입력 신호를 기초로 생성된 기준 톱니파를 이용하여 보정 신호를 생성하고, 보정 신호를 증폭하여 출력 신호를 생성하는 디지털 피드백 증폭기를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 디지털 피드백 회로는 PWM 입력 신호의 반전 신호를 적분하되, 상기 PWM 입력 신호의 펄스 에지에서 초기화하여 기준 톱니파를 생성하는 기준 톱니파 생성부; 피드백 신호와 상기 PWM 입력 신호의 차이를 기초로 오차 신호를 생성하는 오차 신호 생성부; 상기 오차 신호와 상기 기준 톱니파를 비교하여 보정 신호를 생성하는 보정 신호 생성부; 상기 보정 신호를 스위칭 증폭하여 출력 신호를 생성하는 스위칭 증폭부; 및 상기 출력 신호를 상기 PWM 입력 신호의 레벨과 일치하도록 노멀라이즈하여 상기 피드백 신호를 생성하는 피드백 회로부를 포함하는 것을 특징으로 한다.
상기 오차 신호 생성부는 상기 PWM 입력 신호에서 상기 피드백 신호를 감산하여 차감신호를 생성하고, 상기 차감 신호를 기초로 상기 오차 신호를 생성할 수 있다.
상기 오차 신호 생성부는 상기 차감 신호를 한 프레임에 대하여 평균하여 상기 오차 신호를 생성할 수 있다.
상기 오차 신호 생성부는 상기 피드백 신호의 타이밍을 상기 PWM 입력 신호의 타이밍과 동기화할 수 있다.
상기 기준 톱니파는 상기 펄스 에지에서 0에 위치하고, 상기 PWM 입력 신호가 하이 레벨인 경우 음의 기울기를 가지고, 상기 PWM 입력 신호가 로우 레벨인 경우 양의 기울기를 가질 수 있다.
상기 기준 톱니파 생성부는 차동 증폭기; 상기 차동 증폭기의 비반전 입력단에 연결되며, 상기 PWM 입력 신호가 로우 레벨인 경우 램프파를 출력하고, 상기 PWM 입력 신호가 하이 레벨인 경우 0을 출력하는 제1 적분부; 및 상기 차동 증폭기의 반전 입력단에 연결되며, 상기 PWM 입력 신호가 로우 레벨인 경우 0을 출력하고, 상기 PWM 입력 신호가 하이 레벨인 경우 램프파를 출력하는 제2 적분부를 포함할 수 있다.
상기 보정 신호 생성부는 상기 오차 신호가 상기 기준 톱니파보다 작은 경우 하이 레벨을 출력하고, 상기 오차 신호가 상기 기준 톱니파보다 큰 경우 로우 레벨을 출력하여 상기 보정 신호를 생성할 수 있다.
상기 보정 신호 생성부는 상기 출력 신호가 과소 증폭된 경우 상기 PWM 입력 신호보다 듀티비가 증가된 상기 보정 신호를 생성할 수 있다.
상기 보정 신호 생성부는 상기 출력 신호가 과대 증폭된 경우 상기 PWM 입력 신호보다 듀티비가 감소된 상기 보정 신호를 생성할 수 있다.
상기 스위칭 증폭부는 상기 보정 신호를 증폭하여 구동 신호를 생성하는 게이트 드라이버; 및 상기 구동 신호에 따라 스위칭되어 상기 출력 신호를 생성하는 스위칭부를 포함할 수 있다.
상기 피드백 회로부는 상기 스위칭 증폭부와 상기 오차 신호 생성부 사이에 연결된 고정 임피던스부; 상기 오차 신호 생성부와 그라운드 사이에 연결된 가변 임피던스부; 상기 출력 신호로부터 직류 전압을 생성하는 저대역 필터부; 및 상기 출력 신호가 노멀라이즈되도록 기준 전압 및 상기 직류 전압을 기초로 상기 가변 임피던스부의 임피던스를 적응적으로 제어하는 제어부를 포함할 수 있다.
상기 제어부는 반전 입력단 및 비반전 입력단에 상기 직류 전압 및 상기 기준 전압이 각각 인가되며, 출력이 상기 가변 임피던스부에 인가되는 연산 증폭기(OP-AMP)를 포함할 수 있다.
상기 가변 임피던스부는 상기 오차 신호 생성부 및 그라운드 사이에 연결된 제1 저항; 및 상기 연산 증폭기, 상기 오차 신호 생성부 및 그라운드에 연결된 제3 트랜지스터를 포함할 수 있다.
상기 제어부는 선형 영역에서 동작하도록 상기 제3 트랜지스터를 제어할 수 있다.
상기 제3 트랜지스터는 게이트가 상기 연산 증폭기에 연결되고, 드레인이 상기 오차 신호 생성부에 연결되며, 소스가 그라운드에 연결되는 모스펫(MOSFET)을 포함할 수 있다.
상기 고정 임피던스부는 제2 저항을 포함할 수 있다.
상기 저대역 필터부는 상기 오차 신호 생성부와 상기 반전 입력단 사이에 연결된 제3 저항; 및 상기 반전 입력단과 그라운드 사이에 연결된 제3 커패시터를 포함할 수 있다.
본 발명에 따른 디지털 피드백 증폭기는 상기 스위칭 증폭부의 공급 전압과 모니터 신호를 비교하고, 상기 공급 전압이 상기 모니터 신호보다 작으면 상기 PWM 입력 신호를 상기 스위칭 증폭부로 전송하는 클리핑 방지 회로부를 더 포함할 수 있다.
본 발명에 따른 디지털 피드백 증폭기는 다음과 같은 장점이 있다.
본 발명에 따른 디지털 피드백 증폭기는 디지털 상태에서 피드백하여 출력 신호의 왜곡을 최소화 할 수 있다. 특히, 스위칭 증폭부에서 발생하는 스위칭 딜레이뿐만 아니라 공급받는 전원의 리플 및 노이즈 등으로 인해 발생하는 오차를 최소화 할 수 있다.
또한, 피드백 과정이 모두 디지털 신호에 기반하여 이루어지므로 디지털-아날로그 변조기 또는 아날로그-디지털 변조기를 이용할 필요가 없다. 따라서 변조 과정에서 발생하는 오차를 방지할 수 있고, 구조의 단순화, 소형화, 비용의 절감을 이룰 수 있다.
또한, 본 발명에 따른 디지털 피드백 증폭기는 피드백 회로의 변경 없이 증폭률을 조절할 수 있다. 종래의 피드백 회로는 출력 신호를 전압분배하여 PWM 입력 신호의 레벨과 일치시키므로, 증폭기의 증폭률이 변경되면 피드백 회로의 구성을 변경하여야 한다. 하지만, 본 발명에 따른 피드백 회로부는 출력 신호 레벨의 변화에 적응하여 출력 신호를 PWM 입력 신호의 레벨로 노멀라이즈하여 피드백 신호를 생성한다. 따라서 피드백 회로부의 구성을 변경하지 않고 피드백 증폭기의 증폭률을 용이하게 조절할 수 있다.
도 1은 본 발명에 따른 디지털 피드백 증폭기를 도시한 블록도.
도 2는 본 발명에 따른 PWM 입력 신호(Vp1)의 한 프레임에서 과소 증폭된 출력 신호(Vo1)를 보정하기 위한 보정 신호(Vc1)가 생성되는 과정의 일례를 도시한 그래프.
도 3은 본 발명에 따른 PWM 입력 신호(Vp2)의 한 프레임에서 과대 증폭된 출력 신호(Vo2)를 보정하기 위한 보정 신호(Vc2)가 생성되는 과정의 일례를 도시한 그래프.
도 4는 본 발명에 따른 디지털 피드백 증폭기의 기준 톱니파 생성부의 일례를 도시한 회로도.
도 5는 본 발명에 따른 스위칭 증폭부의 일례를 도시한 개략도.
도 6은 본 발명에 따른 피드백 회로부를 도시한 블록도.
도 7은 본 발명에 따른 피드백 회로부의 일례를 도시한 회로도.
도 8은 모스펫의 게이트 전압(Vgs)에 따른 드레인 전류(Ids) 및 드레인-소스 전압(Vds)을 도시한 그래프.
도 9는 본 발명에 따른 클리핑 방지 회로부를 더 포함하는 디지털 피드백 증폭기를 도시한 블록도.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 디지털 피드백 증폭기의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 디지털 피드백 증폭기를 도시한 블록도이다.
도 1을 참조하면, 본 발명에 따른 디지털 피드백 증폭기는 기준 톱니파 생성부(100), 오차 신호 생성부(200), 보정 신호 생성부(300), 스위칭 증폭부(400) 및 피드백 회로부(500)를 포함한다. 또한, 본 발명에 따른 디지털 피드백 증폭기는 클리핑 방지 회로부(600)를 더 포함할 수 있다.
기준 톱니파 생성부(100)는 PWM 입력 신호의 반전 신호를 적분하되, PWM 입력 신호의 펄스 에지에서 초기화하여 기준 톱니파를 생성한다.
PWM 입력 신호는 펄스 폭 변조(PWM, pulse width modulation)된 디지털 신호이다. PWM 신호는 한 프레임(frame) 내에서 펄스 폭의 듀티비(duty ratio)를 제어하여 신호를 전달한다. 듀티비란 한 프레임에 대한 하이 레벨 펄스의 비율을 말한다.
도 2는 본 발명에 따른 PWM 입력 신호(Vp)의 한 프레임에서 과소 증폭된 출력 신호(Vo1)를 보정하기 위한 보정 신호(Vc1)가 생성되는 과정의 일례를 도시한 그래프로서, 도 2의 (ⅰ)은 PWM 입력 신호(Vp1)를 도시한 그래프이며, 도 2의 (ⅱ)는 PWM 입력 신호(Vp1)를 기초로 생성된 기준 톱니파(Vr1)를 도시한 그래프이고, 도 2의 (ⅲ)은 출력 신호(Vo1)를 PWM 입력 신호(Vp1)의 레벨과 일치하도록 노멀라이즈하여 생성된 피드백 신호(Vf1)를 도시한 그래프이고, 도 2의 (ⅳ)는 PWM 입력 신호(Vp1)에서 피드백 신호(Vf1)를 감산하여 생성된 차감 신호(Vd1)를 도시한 그래프이고, 도 2의 (ⅴ)는 차감 신호(Vd1)를 평균한 오차 신호(Ve1)와 기준 톱니파(Vr1)를 비교하여 도시한 그래프이고, 도 2의 (ⅵ)은 오차 신호(Ve1)와 기준 톱니파(Vr1)를 비교하여 생성된 보정 신호(Vc1)를 도시한 그래프이다. 이상적인 디지털 피드백 증폭기는 파형(듀티비)이 PWM 입력 신호(Vp)와 동일하고, 진폭은 소정의 비율로 증폭된 출력 신호(Vo)를 생성한다.하지만, 실제 회로로 구현된 디지털 피드백 증폭기는 스위칭 증폭부의 전원에 포함된 리플 등에 의해서 과소 증폭된 출력 신호(Vo)를 생성할 수 있다.
도 2의 (ⅰ)에 도시된 PWM 입력 신호(Vp1)는 50%의 듀티비를 가지는 PWM 입력 신호(Vp)의 예를 도시한다.
도 2의 (ⅰ)을 참조하면, PWM 입력 신호(Vp1)는 프레임1(F1)에서 50%의 하이 레벨을 가지고, 50%의 로우 레벨을 가진다.
다시 도 1을 참조하면, 기준 톱니파는 PWM 입력 신호를 반전한 반전 신호를 적분하되, PWM 입력 신호의 펄스 에지에서 초기화하여 생성된다.
도 2의 (ⅱ)는 PWM 입력 신호(Vp1)를 기초로 생성된 기준 톱니파(Vr1)를 도시한 그래프이다.
도 2의 (ⅱ)를 참조하면, 기준 톱니파(Vr1)는 PWM 입력 신호(Vp1)의 펄스 에지에서 0의 값을 가지고, PWM 입력 신호(Vp1)가 하이 레벨인 경우 음의 기울기를 가지며, PWM 입력 신호(Vp1)가 로우 레벨인 경우 양의 기울기를 가진다.
도 4는 본 발명에 따른 기준 톱니파 생성부(100)의 일례를 도시한 회로도이다.
도 4를 참조하면, 기준 톱니파 생성부(100)는 차동 증폭기(110), 제1 적분부(120) 및 제2 적분부(130)를 포함할 수 있다.
차동 증폭기(110)는 비반전 입력단에 인가되는 값과 반전 입력단에 인가되는 값의 차이를 증폭하여 출력한다. 차동 증폭기(110)는 본 발명에 속하는 기술 분야에서 통상의 지식을 가지는 자라면 용이하게 이해할 수 있으므로, 상세한 설명은 생략한다.
제1 적분부(120)는 차동 증폭기(110)의 비반전 입력단에 연결되며, PWM 입력 신호(Vp)가 로우 레벨일 때 램프파를 출력하고, PWM 입력 신호(Vp)가 하이 레벨일 때 0을 출력한다.
예를 들면, 제1 적분부(120)는 도 4의 회로도와 같이 구성될 수 있다. 제1 트랜지스터(121)의 게이트에는 PWM 입력 신호(Vp)가 입력되고, 드레인은 제1 전류원(122) 및 제1 커패시터(123)에 연결되고, 소스는 그라운드에 연결된다. PWM 입력 신호(Vp)가 로우 레벨일 때, 제1 트랜지스터(121)는 턴오프되고, 제1 전류원(122)에 의해서 제1 커패시터(123)의 전압이 상승한다. PWM 입력 신호(Vp)가 하이 레벨이 되면, 제1 트랜지스터(121)가 턴온되고, 제1 커패시터(123)에 축적된 전하는 그라운드로 방출된다.
제2 적분부(130)는 차동 증폭기(110)의 반전 입력단에 연결되며, PWM 입력 신호(Vp)가 로우 레벨일 때 0을 출력하고, PWM 입력 신호(Vp)가 하이 레벨일 때 램프파를 출력한다.
예를 들면, 제2 적분부(130)는 도 4의 회로도와 같이 구성될 수 있다. 제2 트랜지스터(131)의 게이트에는 PWM 입력 신호(Vp)를 반전한 반전 신호가 입력되고, 드레인은 제2 전류원(132) 및 제2 커패시터(133)에 연결되며, 소스는 그라운드에 연결된다. PWM 입력 신호(Vp)가 로우 레벨일 때, 제2 트랜지스터(131)는 턴온되고, 커패시터에 축적된 전하는 그라운드로 방출된다. PWM 입력 신호(Vp)가 하이 레벨이 되면, 제2 트랜지스터(131)는 턴오프되고, 제2 전류원(132)에 의해서 제2 커패시터(133)의 전압이 상승한다.
따라서 도 4의 기준 톱니파 생성부(100)는 PWM 입력 신호(Vp)의 하이 레벨 구간에서 음의 톱니파를 생성하고, PWM 입력 신호(Vp)의 로우 레벨 구간에서 양의 톱니파를 생성할 수 있다.
다시 도 1을 참조하면, 오차 신호 생성부(200)는 PWM 입력 신호(Vp)와 피드백 신호(Vf)의 차이를 기초로 오차 신호(Vc)를 생성한다.
피드백 신호(Vf)는 본 발명에 따른 디지털 피드백 증폭기의 출력 신호(Vo)를 PWM 입력 신호(Vp)의 레벨과 일치하도록 노멀라이즈하여 생성된 신호이다. 따라서 피드백 신호(Vf)는 출력 신호(Vo)의 오차 성분을 포함하고 있으며, 피드백 신호(Vf)를 PWM 입력 신호(Vp)와 비교하여 PWM 입력 신호(Vp)의 증폭 과정에서 발생된 오차를 검출할 수 있다. 출력 신호(Vo)를 노멀라이즈하여 피드백 신호(Vf)를 생성하는 과정에 대한 상세한 설명은 피드백 회로부(500)에서 설명한다.
도 2의 (ⅲ)은 출력 신호(Vo1)를 노멀라이즈하여 생성된 피드백 신호(Vf1)를 도시한 그래프이다.
도 2의 (ⅲ)을 참조하면, 피드백 신호(Vf1)는 입력 신호(Vp1)의 레벨과 일치하도록 노멀라이즈되었으며, 출력 신호(Vo1)의 오차 성분을 포함하고 있다. 도 2의 (ⅲ)에 도시된 빗금친 영역은 출력 신호(Vo1)의 오차 성분을 나타낸다. PWM 입력 신호(Vp1)가 이상적으로 증폭된 경우, 출력 신호(Vo1)를 노멀라이즈한 피드백 신호(Vf1)의 파형은 입력 신호(Vp1)과 같아야 한다. 하지만, 피드백 신호(Vf1)의 경우 PWM 입력 신호(Vp1)의 하이 레벨 구간에서 PWM 입력 신호(Vp1)보다 작은 값을 가지며, 예를 들어 스위칭 증폭부(400)의 양전원에 포함된 리플에 의해서 오차가 발생된 것일 수 있다. 따라서 빗금친 영역의 넓이를 보상하도록 펄스 폭이 증가된 보상 신호(Vc1)를 이용하면, 오차가 감소된 출력 신호(Vo)를 생성할 수 있다.
다시 도 1을 참조하면, 오차 신호(Vc)는 보정 신호(Vp)를 생성하기 위하여 기준 톱니파(Vr)와 비교되는 신호이다.
오차 신호 생성부(200)는 PWM 입력 신호(Vp)에서 피드백 신호(Vf)를 감산한 차감 신호(Vd)를 기초로 오차 신호(Ve)를 생성할 수 있다.
차감 신호(Vd)는 PWM 입력 신호(Vp)에서 피드백 신호(Vf)를 감산하여 생성된다. 따라서 출력 신호(Vo)가 과소 증폭된 경우, 피드백 신호(Vf)는 PWM 입력 신호(Vp)보다 작으므로 차감 신호(Vd)는 양의 값을 가지며, 그 크기는 과소 증폭량에 대응한다. 반대로, 출력 신호(Vo)가 과대 증폭된 경우 차감 신호(Vd)는 음의 값을 가지며, 그 크기는 과대 증폭량에 대응한다.
오차 신호 생성부(200)는 차감 신호(Vd)를 한 프레임에 대하여 평균하여 오차 신호(Ve)를 생성할 수 있다. 따라서 출력 신호(Vo)가 과소 증폭된 경우, 오차 신호(Ve)는 한 프레임 내에서 일정한 양의 값을 가진다. 반대로, 출력 신호(Vo)가 과대 증폭된 경우 오차 신호(Ve)는 한 프레임 내에서 일정한 음의 값을 가진다.
도 2의 (ⅳ)는 PWM 입력 신호(Vp1)에서 피드백 신호(Vf1)를 감산하여 생성된 차감 신호(Vd1)를 도시한 그래프이다.
도 2의 (ⅳ)를 참조하면, PWM 입력 신호(Vp1)의 하이 레벨 구간에서, 피드백 신호(Vf1)는 PWM 입력 신호(Vp1)보다 작은 값을 가지므로 차감 신호(Vd1)는 양의 값을 가진다. 따라서 도 2의 (ⅴ)에 도시된 바와 같이, 차감 신호(Vd1)를 평균한 오차 신호(Ve1)는 일정한 양의 값을 가진다.
또한, 오차 신호 생성부(200)는 피드백 신호(Vf)의 타이밍을 PWM 입력 신호(Vp)의 타이밍과 동기화시킬 수 있다. 오차 신호(Vc)는 PWM 입력 신호(Vp)와 피드백 신호(Vf)의 차이를 기초로 생성되므로, PWM 입력 신호(Vp)의 타이밍과 피드백 신호(Vf)의 타이밍이 동기화되지 않으면 정확한 오차 신호(Vc)를 생성할 수 없다. 따라서, 오차 신호 생성부(200)는 피드백 신호(Vf)의 타이밍을 PWM 입력 신호(Vp)의 타이밍과 동기화시켜 정확한 오차 신호(Vc)를 생성할 수 있다.
다시 도 1을 참조하면, 보정 신호 생성부(300)는 오차 신호(Ve)와 기준 톱니파(Vr)를 비교하여 보정 신호(Vc)를 생성한다.
구체적으로, 보정 신호 생성부(300)는 오차 신호(Ve)가 기준 톱니파(Vr)보다 작은 경우 하이 레벨을 출력하고, 오차 신호(Ve)가 기준 톱니파(Vr)보다 큰 경우 로우 레벨을 출력하여 보정 신호(Vc)를 생성할 수 있다.
도 2의 (ⅴ)는 차감 신호(Vd1)를 평균한 오차 신호(Ve1)와 기준 톱니파(Vr1)를 비교하여 도시한 그래프이다.
도 2의 (ⅴ)를 참조하면, 기준 톱니파(Vr1)는 듀티비가 50%보다 큰 지점 t1을 기준으로, t1보다 작은 구간에서 오차 신호(Ve1)보다 작고, t1보다 큰 구간에서 오차 신호(Ve1)보다 크다.
따라서 도 2의 (ⅵ)에 도시된 바와 같이, 보정 신호 생성부(300)는 PWM 입력 신호(Vp1)보다 듀티비가 큰 보정 신호(Vc1)를 생성할 수 있다.
도 2의 (ⅴ) 내지 (ⅵ)을 참조하면, 출력 신호(Vo1)의 과소 증폭 오차가 커질수록 오차 신호(Ve1)는 큰 값을 가지고, 따라서 보정 신호(Vc1)의 듀티비도 커진다. 즉, PWM 신호의 출력은 한 프레임에서 펄스의 넓이에 비례하므로, 과소 증폭되는 경우 이를 보상하도록 듀티비를 증가시키는 것이다.
따라서 본 발명에 따른 디지털 피드백 증폭기는 스위칭 증폭부(400)의 스위칭 딜레이뿐만 아니라 공급 전원의 리플 및 노이즈 등으로 인해 발생하는 오차도 최소화 할 수 있다.
이하에서는, 도 3을 참조하여 PWM 입력 신호(Vp)의 한 프레임에서 과대 증폭된 출력 신호(Vo2)를 보정하는 보정 신호(Vc2)가 생성되는 과정을 설명한다.
도 3은 본 발명에 따른 PWM 입력 신호의 한 프레임에서 과대 증폭된 출력 신호(Vo2)를 보정하기 위한 보정 신호(Vc2)가 생성되는 과정의 일례를 도시한 그래프이다.
즉, 도 3의 PWM 입력 신호(Vp2)는 도 2의 PWM 입력 신호(Vp1)와 같지만, 도 3은 과대 증폭된 출력 신호(Vo2)가 생성된 경우로서 과소 증폭된 경우인 도 2와 차이점이 있다.
먼저, 도 3의 (ⅰ) 및 (ⅱ)의 PWM 입력 신호(Vp2)와 기준 톱니파(Vr2)는 도 2의 (ⅰ) 및 (ⅱ)와 동일하므로 상세한 설명은 생략한다.
다음으로, 도 3의 (ⅲ)은 출력 신호(Vo2)를 PWM 입력 신호(Vp2)의 레벨과 일치하도록 노멀라이즈하여 생성된 피드백 신호(Vf2)를 도시한 그래프이다.
도 3의 (ⅲ)을 참조하면, 피드백 신호(Vf2)는 PWM 입력 신호(Vp2)의 하이 레벨 구간에서 PWM 입력 신호(Vp2)보다 큰 값을 가지며, 예를 들어 스위칭 증폭부(400)의 양전원에 포함된 리플에 의해서 오차가 발생된 것일 수 있다. 도 3의 (ⅲ)의 빗금친 영역의 넓이는 출력 신호(Vo2)가 과대 증폭된 정도를 나타낸다.
도 3의 (ⅳ)는 PWM 입력 신호(Vp2)에서 피드백 신호(Vf2)를 감산하여 생성된 차감 신호(Vd2)를 도시한 그래프이다.
도 3의 (ⅳ)를 참조하면, PWM 입력 신호(Vp2)의 하이 레벨 구간에서, 피드백 신호(Vf2)는 PWM 입력 신호(Vp2)보다 큰 값을 가지므로 차감 신호(Vd2)는 음의 값을 가진다. 따라서 도 3의 (ⅴ)에 도시된 바와 같이, 차감 신호(Vd2)를 평균한 오차 신호(Ve2)는 일정한 음의 값을 가진다.
도 3의 (ⅴ)는 차감 신호(Vd2)를 평균한 오차 신호(Ve2)와 기준 톱니파(Vr2)를 비교하여 도시한 그래프이다.
도 3의 (ⅴ)를 참조하면, 기준 톱니파(Vr2)는 듀티비가 0%보다 큰 지점 t2로부터 듀티비가 50%인 지점까지 오차 신호(Ve2)보다 작은 값을 가진다.
따라서 도 3의 (ⅵ)에 도시된 바와 같이, 보정 신호 생성부(300)는 PWM 입력 신호(Vp1)보다 듀티비가 감소된 보정 신호(Vc2)를 생성할 수 있다.
도 2의 (ⅴ) 내지 (ⅵ)을 참조하면, 출력 신호(Vo2)의 과대 증폭 오차가 커질수록 오차 신호(Ve2)는 기준선 아래에 위치하고, 따라서 보정 신호(Vc2)의 듀티비도 작아진다. 즉, PWM 신호의 출력은 한 프레임에서 펄스의 넓이에 비례하므로, 과대 증폭되는 경우 이를 보상하도록 듀티비를 감소시키는 것이다.
또한, 본 발명에 따른 디지털 피드백 증폭기는 기준 톱니파(Vr)의 기울기를 조절하거나, 오차 신호(Vc)의 레벨을 조절하여 보정의 정도를 조절할 수 있다.
다시 도 1을 참조하면, 스위칭 증폭부(400)는 보정 신호(Vc)를 스위칭 증폭하여 출력 신호(Vo)를 생성한다. 구체적으로, 스위칭 증폭부(400)는 보정 신호(Vc)에 따라 스위칭 소자를 스위칭하며, 스위칭 증폭부(400)의 공급 전압의 크기에 따라 증폭된 출력 신호(Vo)를 생성한다.
도 5는 본 발명에 따른 스위칭 증폭부(400)의 일례를 도시한 개략도이다.
도 5를 참조하면, 본 발명에 따른 스위칭 증폭부(400)는 게이트 드라이버 및 스위칭부(420)를 포함할 수 있다.
게이트 드라이버(410)는 보정 신호(Vc)를 증폭하여 스위칭부(420)를 구동하는 구동 신호를 생성한다. 보정 신호(Vc)의 전력은 스위칭부(420)를 구동하기에 부족할 수 있으므로, 게이트 드라이버(410)는 보정 신호(Vc)를 증폭하여 스위칭부(420)를 구동할 수 있는 구동 신호를 생성한다.
스위칭부(420)는 구동 신호에 따라 스위칭되어 출력 신호(Vo)를 생성한다. 구체적으로, 스위칭부(420)는 게이트 드라이버(410)가 생성한 구동 신호에 따라서 스위칭되어 보정 신호(Vc)를 증폭한 출력 신호(Vo)를 생성한다. 스위칭부(420)는 브릿지 회로를 이루고 있으며, 스위칭 브릿지 회로의 동작은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 용이하게 이해할 수 있으므로, 상세한 설명은 생략한다.
스위칭 증폭부(400)의 증폭률은 스위칭 증폭부(400)의 공급 전압에 따라 결정된다.
일반적으로 디지털 증폭기의 오차는 스위칭 소자의 스위칭 딜레이 및 스위칭부(420)의 공급 전압에 포함된 리플 및 노이즈 등에 의해 발생되며, 본 발명에 따른 디지털 피드백 증폭기는 피드백 과정을 통하여 스위칭 증폭부에서 발생되는 오차를 최소화할 수 있다.
예를 들면, 도 2의 예는 스위칭부(420)의 양전원(+Vdd)에 음의 리플이 포함되어 오차가 발생되는 경우일 수 있다. 즉, 도 2의 예에서 스위칭부(420)의 양전원(+Vdd)에 음의 리플이 포함되면 진폭이 감소된 출력 신호(Vo1)가 생성되므로, 이를 보상하도록 듀티비가 증가된 보정 신호(Vc1)를 생성하는 것이다.
반대로, 도 3의 예는 스위칭부(420)의 양전원(+Vdd)에 양의 리플이 포함되어 오차가 발생되는 경우를 나타낼 수 있다. 즉, 도 3의 예에서 스위칭부(420)의 양전원(+Vdd)에 양의 리플이 포함되어 진폭이 증가된 출력 신호(Vo2)가 생성되므로, 이를 보상하도록 듀티비가 감소된 보정 신호(Vc2)를 생성하는 것이다.
다시 도 1을 참조하면, 피드백 회로부(500)는 출력 신호(Vo)를 PWM 입력 신호(Vp)의 레벨과 일치하도록 노멀라이즈하여 피드백 신호(Vf)를 생성한다.
출력 신호(Vo)는 PWM 입력 신호(Vp)를 증폭한 신호이므로, 출력 신호(Vo)를 PWM 입력 신호(Vp)와 비교하기 위해서는 출력 신호(Vo)의 레벨을 PWM 입력 신호(Vp)의 레벨과 일치시켜야 한다. 따라서 피드백 회로부(500)는 출력 신호(Vo)를 PWM 입력 신호(Vp)의 레벨과 일치하도록 전압 분배하여 피드백 신호(Vf)를 생성한다.
또한, 출력 신호(Vo)의 레벨은 스위칭 증폭부(400)의 증폭률에 따라 변화되므로, 출력 신호(Vo)의 레벨에 따라 전압 분배 비율은 변화되어야 한다. 본 발명에 따른 피드백 회로부(500)는 출력 신호(Vo)의 레벨에 적응하여 전압 분배 비율을 조절함으로써 출력 신호(Vo)를 노멀라이즈한다. 따라서, 피드백 회로부(500)의 구성을 변경하지 않고 디지털 피드백 증폭기의 증폭률을 조절할 수 있다.
도 6는 본 발명에 따른 피드백 회로부(500)를 도시한 블록도이다.
도 6을 참조하면, 본 발명에 따른 피드백 회로부(500)는 고정 임피던스부(510), 가변 임피던스부(520), 저대역 필터부(530) 및 제어부(540)를 포함한다.
고정 임피던스부(510)는 스위칭 증폭부(400)와 오차 신호 생성부(200) 사이에 연결되며, 일정한 임피던스를 가진다.
출력 신호(Vo)는 스위칭 증폭부(400)의 증폭률에 따라 레벨이 결정되며, 예를 들면, 출력 신호(Vo)의 레벨은 7.5~26 [V] 범위에서 결정될 수 있다.
피드백 회로부(500)는 출력 신호(Vo)를 적응적으로 분배하여 노멀라이즈된 피드백 신호(Vf)를 출력한다. 구체적으로, 전압 분배의 비율은 고정 임피던스부(510)의 임피던스와 가변 임피던스부(520)의 임피던스의 비율에 따라 결정된다. 출력 신호(Vo)를 적응적으로 분배하여 노멀라이즈된 피드백 신호(Vf)를 출력하는 구체적인 과정은 제어부(540)에서 상세히 설명한다.
가변 임피던스부(520)는 오차 신호 생성부(200)와 그라운드에 사이에 연결되며, 가변 임피던스부(520)의 임피던스는 제어부(540)에 의하여 결정된다. 가변 임피던스부(520)는 고정 임피던스부(510)와 함께 전압 분배 회로를 이루며, 가변 임피던스부(520)의 임피던스에 따라 피드백 신호(Vf)의 레벨이 결정된다.
저대역 필터부(530)는 오차 신호 생성부(200)와 제어부(540) 사이에 연결되며, 전압 분배된 출력 신호(Vo)로부터 직류 전압을 생성한다. 저대역 필터부(530)가 생성한 직류 전압은 가변 임피던스부(520)의 임피던스를 제어하는 제어부(540)에 인가된다.
제어부(540)는 기준 전압 및 저대역 필터부(530)가 생성한 직류 전압을 기초로 가변 임피던스부(520)의 임피던스를 제어하여 피드백 신호(Vf)를 생성한다.
제어부(540)는 출력 신호(Vo)에 포함된 직류 성분의 크기에 따라 가변 임피던스부(520)의 임피던스를 적응적으로 제어하여 출력 신호(Vo)를 PWM 입력 신호(Vp)의 레벨과 일치하도록 노멀라이즈할 수 있다.
도 7은 본 발명에 따른 피드백 회로부(500)의 일례를 도시한 회로도이다.
도 7을 참조하면, 제어부(540)는 반전 입력단 및 비반전 입력단에 직류 전압 및 기준 전압이 각각 인가되며, 출력이 가변 임피던스부(520)에 인가되는 연산 증폭기(541)(OP-AMP, operational amplifier)인 것이 바람직하다.
반전 입력단에 인가되는 직류 전압은 저대역 필터부(530)가 전압 분배된 출력 신호(Vo)를 이용하여 생성한 것으로서, 출력 신호(Vo)의 직류 성분에 대한 대응한다.
연산 증폭기(541)는 기준 전압 및 직류 전압을 기초로 생성된 출력을 가변 임피던스부(520)에 인가한다.
가변 임피던스부(520)는 제1 저항(521) 및 제3 트랜지스터(522)를 포함하는 것이 바람직하다.
제1 저항(521)은 오차 신호 생성부(200)와 그라운드에 연결되는 것이 바람직하다.
제3 트랜지스터(522)는 오차 신호 생성부(200), 연산 증폭기(541) 및 그라운드에 연결되는 것이 바람직하다.
즉, 제1 저항(521)과 제3 트랜지스터(522)는 병렬로 연결될 수 있다. 제1 저항(521)의 값은 고정되어 있으며, 제3 트랜지스터(522)는 연산 증폭기(541)의 출력에 따라 임피던스가 결정된다. 제1 저항(521)의 값을 a라 하고, 제3 트랜지스터(522)의 임피던스를 x라 하면, 가변 임피던스부(520)의 임피던스는 1/(1/a+1/x)의 값을 가지며, 제1 저항(521)의 값을 최고값으로 제3 트랜지스터(522)의 임피던스에 따라 임피던스가 결정된다.
또한, 제3 트랜지스터(522)는 모스펫(MOSFET, metal oxide semiconductor field-effect transistor)을 포함할 수 있다. 제3 트랜지스터(522)가 모스펫인 경우, 게이트는 연산 증폭기(541)의 입력단에 연결되고, 드레인은 오차 신호 생성부(200)에 연결되며, 소스는 그라운드에 연결될 수 있다.
도 8은 모스펫의 게이트 전압(Vgs)에 따른 드레인 전류(Ids) 및 드레인-소스 전압(Vds)을 도시한 그래프이다.
도 8을 참조하면, 게이트 전압(Vgs)이 증가함에 따라 모스펫이 포화 영역(saturation region)에서 동작하기 위하여 더 큰 드레인-소스 전압(Vds)이 필요하다. 즉, 모스펫이 선형 영역에서 동작할 때, 동일한 드레인-소스 전압(Vds)에서 게이트 전압(Vgs)이 증가함에 따라 그래프의 기울기가 변화한다. 예를 들면, 드레인-소스 전압(Vds)이 Vds1일 때, 게이트 전압(Vgs)이 Vgs3에서 Vgs6으로 증가함에 따라 접선의 기울기가 증가한다. 그래프의 X축 및 Y축은 각각 전압 및 전류의 차원이므로, 접선의 기울기가 증가하는 것은 임피던스의 감소를 의미한다.
예를 들어, 고정 임피던스부(510)의 임피던스가 9 [ohm], 제1 저항(521)이 2 [ohm], 출력 신호(Vo)의 직류 성분이 20 [V], 기준 전압이 1 [V], PWM 입력 신호(Vp)의 직류 성분이 1 [V]인 경우, 연산 증폭기(541)는 19 [V]에 대응하는 값을 모스펫에 인가한다. 19 [V]에 대응하는 값을 Vgs6, 모스펫의 임피던스는 18/29 [ohm] 이라 하면, 가변 임피던스부(520)의 임피던스는 9/19 [ohm]이 된다. 20 [V]의 출력 신호(Vo)를 9 : 9/19 비율로 고정 임피던스부(510)와 가변 임피던스부(520)가 분배하므로, 피드백 신호(Vf)의 직류 성분은 1 [V]로 변환된다. 즉, 피드백 신호(Vf)의 직류 성분은 1 [V]로 PWM 입력 신호(Vp)의 직류 성분과 동일하게 노멀라이즈되었다.
상기 조건의 회로에서 출력 신호(Vo)의 직류 성분이 10 [V]로 변화될 수 있다. 연산 증폭기(541)는 출력 신호(Vo)의 직류성분과 기준 전압의 차이인 9 [V]에 대응하는 값을 모스펫에 인가한다. 9 [V]에 대응하는 값을 Vgs5, 모스펫의 임피던스는 2 [ohm]이라 하면, 가변 임피던스부(520)의 임피던스는 1 [ohm]이 된다. 10 [V]의 출력 신호(Vo)를 9 : 1 비율로 고정 임피던스부(510)와 가변 임피던스부(520)가 분배하므로, 피드백 신호(Vf)의 직류 성분은 1 [V]로 변환된다.
즉, 출력 신호(Vo)의 레벨이 변화하여도, 피드백 회로는 PWM 입력 신호(Vp)의 레벨과 동일하게 노멀라이즈된 피드백 신호(Vf)를 생성할 수 있다.
저대역 필터부(530)는 제3 저항(531) 및 제3 커패시터(532)를 포함하는 것이 바람직하다.
제3 저항(531)은 오차 신호 생성부(200)와 연산 증폭기(541)의 반전 입력단에 연결될 수 있다.
제3 커패시터(532)는 연산 증폭기(541)의 반전 입력단과 그라운드에 연결될 수 있다. 교류 성분은 그라운드에 연결된 제3 커패시터(532)를 통해 단락되므로, 연산 증폭기(541)의 반전 입력단에는 직류 성분만 인가된다.
고정 임피던스부(510)는 제2 저항(511)을 포함하는 것이 바람직하다.
본 발명에 따른 디지털 피드백 증폭기는 클리핑 방지 회로부(600)를 더 포함할 수 있다.
도 9는 본 발명에 따른 클리핑 방지 회로부(600)를 더 포함하는 디지털 피드백 증폭기를 도시한 블록도이다.
도 9를 참조하면, 클리핑 방지 회로부(600)는 PWM 입력 신호(Vp)를 입력받으며, 스위칭 증폭부(400)에 연결된다. 클리핑 방지 회로부(600)는 스위칭 증폭부(400)의 공급 전압과 모니터 신호를 비교하고, 공급 전압이 모니터 신호보다 작으면 PWM 입력 신호(Vp)를 스위칭 증폭부(400)로 전송한다. 즉, 공급 전압이 모니터 신호보다 작으면 피드백 과정에서 클리핑이 발생할 수 있으므로, PWM 입력 신호(Vp)를 스위칭 증폭부(400)로 전송하여 PWM 입력 신호(Vp)를 기초로 출력 신호(Vo)를 생성할 수 있도록 한다.
예를 들면, 본 발명에 따른 디지털 피드백 증폭기는 출력 신호(Vo)를 피드백하여 출력 신호(Vo)가 PWM 입력 신호(Vp)를 따르도록 한다. 즉, 이상적인 출력 신호(Vo)는 듀티비가 PWM 입력 신호(Vp)의 듀티비와 일치하되, 진폭은 PWM 입력 신호(Vp)를 증폭한 것이다. 도 2에 도시된 바와 같이 출력 신호(Vo1)가 과소 증폭된 경우, 본 발명에 따른 디지털 피드백 회로는 듀티비가 증가된 보정 신호(Vc1)를 기초로 출력 신호(Vo)를 생성한다
이 때, 출력 신호(Vo)에 대응하는 아날로그 음향 신호가 스위칭 증폭부(400)의 최대 공급 전압을 넘어서면, 클리핑(Clipping)이 발생되어 신호의 왜곡이 발생할 수 있다. 따라서 클리핑이 발생될 수 있는 경우 PWM 입력 신호(Vp)를 스위칭 증폭부(400)로 전송하여 피드백 과정을 거치지 않은 PWM 입력 신호(Vp)를 기초로 출력 신호(Vo)를 생성할 수 있도록 한다.
비록 본 발명의 실시예가 구체적으로 설명되었지만, 이는 단지 본 발명을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 변형이 가능할 것이다.
따라서 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 발명의 범위는 아래의 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
기준 톱니파 생성부: 100 차동 증폭기: 110
제1 적분부: 120 제1 트랜지스터: 121
제1 전류원: 122 제1 커패시터: 123
제2 적분부: 130 제2 트랜지스터: 131
제2 전류원: 132 제2 커패시터: 133
오차 신호 생성부: 200 보정 신호 생성부: 300
스위칭 증폭부: 400 게이트 드라이버: 410
스위칭부: 420 피드백 회로부: 500
고정 임피던스부: 510 제2 저항: 511
가변 임피던스부: 520 제1 저항: 521
제3 트랜지스터: 522 저대역 필터부: 530
제3 저항: 531 제3 커패시터: 532
제어부: 540 연산 증폭기: 541
클리핑 방지 회로부: 600

Claims (18)

  1. PWM 입력 신호의 반전 신호를 적분하되, 상기 PWM 입력 신호의 펄스 에지에서 초기화하여 기준 톱니파를 생성하는 기준 톱니파 생성부;
    피드백 신호와 상기 PWM 입력 신호의 차이를 기초로 오차 신호를 생성하는 오차 신호 생성부;
    상기 오차 신호와 상기 기준 톱니파를 비교하여 보정 신호를 생성하는 보정 신호 생성부;
    상기 보정 신호에 따라 스위칭하여 출력 신호를 생성하는 스위칭 증폭부; 및
    상기 출력 신호를 상기 PWM 입력 신호의 레벨과 일치하도록 노멀라이즈하여 상기 피드백 신호를 생성하는 피드백 회로부
    를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  2. 제1항에 있어서,
    상기 오차 신호 생성부는 상기 PWM 입력 신호에서 상기 피드백 신호를 감산하여 차감신호를 생성하고, 상기 차감 신호를 기초로 상기 오차 신호를 생성하는 것을 특징으로 하는 디지털 피드백 증폭기.
  3. 제2항에 있어서,
    상기 오차 신호 생성부는 상기 차감 신호를 한 프레임에 대하여 평균하여 상기 오차 신호를 생성하는 것을 특징으로 하는 디지털 피드백 증폭기.
  4. 제1항에 있어서,
    상기 오차 신호 생성부는 상기 피드백 신호의 타이밍을 상기 PWM 입력 신호의 타이밍과 동기화하는 것을 특징으로 하는 디지털 피드백 증폭기.
  5. 제1항에 있어서,
    상기 기준 톱니파는 상기 펄스 에지에서 0에 위치하고, 상기 PWM 입력 신호가 하이 레벨인 경우 음의 기울기를 가지고, 상기 PWM 입력 신호가 로우 레벨인 경우 양의 기울기를 가지는 것을 특징으로 하는 디지털 피드백 증폭기.
  6. 제1항에 있어서,
    상기 기준 톱니파 생성부는
    차동 증폭기;
    상기 차동 증폭기의 비반전 입력단에 연결되며, 상기 PWM 입력 신호가 로우 레벨인 경우 램프파를 출력하고, 상기 PWM 입력 신호가 하이 레벨인 경우 0을 출력하는 제1 적분부; 및
    상기 차동 증폭기의 반전 입력단에 연결되며, 상기 PWM 입력 신호가 로우 레벨인 경우 0을 출력하고, 상기 PWM 입력 신호가 하이 레벨인 경우 램프파를 출력하는 제2 적분부
    를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  7. 제1항에 있어서,
    상기 보정 신호 생성부는 상기 오차 신호가 상기 기준 톱니파보다 작은 경우 하이 레벨을 출력하고, 상기 오차 신호가 상기 기준 톱니파보다 큰 경우 로우 레벨을 출력하여 상기 보정 신호를 생성하는 것을 특징으로 하는 디지털 피드백 증폭기.
  8. 제1항에 있어서,
    상기 보정 신호 생성부는 상기 출력 신호가 과소 증폭된 경우 상기 PWM 입력 신호보다 듀티비가 증가된 상기 보정 신호를 생성하는 것을 특징으로 하는 디지털 피드백 증폭기.
  9. 제1항에 있어서,
    상기 보정 신호 생성부는 상기 출력 신호가 과대 증폭된 경우 상기 PWM 입력 신호보다 듀티비가 감소된 상기 보정 신호를 생성하는 것을 특징으로 하는 디지털 피드백 증폭기.
  10. 제1항에 있어서,
    상기 스위칭 증폭부는
    상기 보정 신호를 증폭하여 구동 신호를 생성하는 게이트 드라이버; 및
    상기 구동 신호에 따라 스위칭되어 상기 출력 신호를 생성하는 스위칭부
    를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  11. 제1항에 있어서,
    상기 피드백 회로부는
    상기 스위칭 증폭부와 상기 오차 신호 생성부 사이에 연결된 고정 임피던스부;
    상기 오차 신호 생성부와 그라운드 사이에 연결된 가변 임피던스부;
    상기 출력 신호로부터 직류 전압을 생성하는 저대역 필터부; 및
    상기 출력 신호가 노멀라이즈되도록 기준 전압 및 상기 직류 전압을 기초로 상기 가변 임피던스부의 임피던스를 적응적으로 제어하는 제어부
    를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  12. 제11항에 있어서,
    상기 제어부는 반전 입력단 및 비반전 입력단에 상기 직류 전압 및 상기 기준 전압이 각각 인가되며, 출력이 상기 가변 임피던스부에 인가되는 연산 증폭기(OP-AMP)를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  13. 제12항에 있어서,
    상기 가변 임피던스부는
    상기 오차 신호 생성부 및 그라운드 사이에 연결된 제1 저항; 및
    상기 연산 증폭기, 상기 오차 신호 생성부 및 그라운드에 연결된 제3 트랜지스터
    를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  14. 제13항에 있어서,
    상기 제어부는 선형 영역에서 동작하도록 상기 제3 트랜지스터를 제어하는 것을 특징으로 하는 디지털 피드백 증폭기.
  15. 제13항에 있어서,
    상기 제3 트랜지스터는 게이트가 상기 연산 증폭기에 연결되고, 드레인이 상기 오차 신호 생성부에 연결되며, 소스가 그라운드에 연결되는 모스펫(MOSFET)을 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  16. 제11항에 있어서,
    상기 고정 임피던스부는 제2 저항을 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  17. 제12항에 있어서,
    상기 저대역 필터부는
    상기 오차 신호 생성부와 상기 반전 입력단 사이에 연결된 제3 저항; 및
    상기 반전 입력단과 그라운드 사이에 연결된 제3 커패시터
    를 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
  18. 제1항에 있어서,
    상기 스위칭 증폭부의 공급 전압과 모니터 신호를 비교하고, 상기 공급 전압이 상기 모니터 신호보다 작으면 상기 PWM 입력 신호를 상기 스위칭 증폭부로 전송하는 클리핑 방지 회로부를 더 포함하는 것을 특징으로 하는 디지털 피드백 증폭기.
KR1020120039773A 2012-04-17 2012-04-17 디지털 피드백 증폭기 KR101352990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120039773A KR101352990B1 (ko) 2012-04-17 2012-04-17 디지털 피드백 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120039773A KR101352990B1 (ko) 2012-04-17 2012-04-17 디지털 피드백 증폭기

Publications (2)

Publication Number Publication Date
KR20130117071A KR20130117071A (ko) 2013-10-25
KR101352990B1 true KR101352990B1 (ko) 2014-01-22

Family

ID=49635912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120039773A KR101352990B1 (ko) 2012-04-17 2012-04-17 디지털 피드백 증폭기

Country Status (1)

Country Link
KR (1) KR101352990B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072901A (ko) * 1998-02-25 1999-09-27 클라크 3세 존 엠. 저역통과필터피드백없이위상지연이없는ｄ급증폭기
JP2009089289A (ja) 2007-10-03 2009-04-23 Yamaha Corp Ｄ級増幅器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990072901A (ko) * 1998-02-25 1999-09-27 클라크 3세 존 엠. 저역통과필터피드백없이위상지연이없는ｄ급증폭기
JP2009089289A (ja) 2007-10-03 2009-04-23 Yamaha Corp Ｄ級増幅器

Also Published As

Publication number Publication date
KR20130117071A (ko) 2013-10-25

Similar Documents

Publication Publication Date Title
US7482870B2 (en) Class D amplifier
US6414614B1 (en) Power output stage compensation for digital output amplifiers
US7312654B2 (en) Quiet power up and power down of a digital audio amplifier
WO2004047287A1 (ja) 電力増幅装置
CN102959858B (zh) 放大装置
US8289075B2 (en) Class-D amplifier
EP2056451A2 (en) Efficient power amplifier
US9484860B2 (en) Tracking power supply with increased boost capability
US20200169234A1 (en) Audio amplifier with embedded buck controller for class-g application
US7777562B2 (en) Distortion suppression circuit for digital class-D audio amplifier
US6771121B2 (en) Linearization of a PDM Class-D amplifier
GB2490930A (en) A switching amplifier arrangement providing both signal drive and a high bias voltage for an electrostatic loudspeaker
US7518450B2 (en) Digital amplifier
WO2008105592A1 (en) Switching amplification driver for reducing starting noise and audio amplifier including the same
JPH0681054B2 (ja) 線形性制御機能を有するデジタル・アナログ変換器
KR101352990B1 (ko) 디지털 피드백 증폭기
JPS6139708A (ja) パルス幅変調アンプにおける電源電圧変動補正方法
KR100424359B1 (ko) Ｄ급 증폭기
JPWO2003021769A1 (ja) スイッチング増幅装置
KR100215394B1 (ko) 3중 부궤환 d급 음향증폭기
JP2004180294A (ja) 電力増幅装置
JP4169124B2 (ja) Ｄ級増幅器
US20220224293A1 (en) Class-d amplifier, a method of controlling a gain of an input audio signal in a class-d amplifier
KR100993788B1 (ko) 디지털 오디오 증폭회로
US10673392B2 (en) Digital amplifier and output device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 7