KR101350408B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101350408B1 KR101350408B1 KR1020060129223A KR20060129223A KR101350408B1 KR 101350408 B1 KR101350408 B1 KR 101350408B1 KR 1020060129223 A KR1020060129223 A KR 1020060129223A KR 20060129223 A KR20060129223 A KR 20060129223A KR 101350408 B1 KR101350408 B1 KR 101350408B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- protective layer
- layer
- pixel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims abstract description 128
- 239000011241 protective layer Substances 0.000 claims abstract description 118
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 16
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 15
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 7
- 239000004811 fluoropolymer Substances 0.000 claims description 7
- 229920002313 fluoropolymer Polymers 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 26
- 239000010408 film Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229940068984 polyvinyl alcohol Drugs 0.000 description 13
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 13
- 238000003860 storage Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 239000011368 organic material Substances 0.000 description 9
- -1 for example Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과; 상기 데이터 배선에서 분기하여 형성된 소스 전극 및 상기 소스 전극과 이격하며 형성된 드레인 전극과; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 형성된 유기 반도체층과; 상기 드레인 전극의 타끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과; 상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 절연막과 동일한 패턴 형태를 가지며 형성된 게이트 전극과; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 제 1 게이트 콘택홀 및 상기 화소전극을 노출시키는 제 1 면적의 제 1 오픈부가 형성된 제 1 보호층과; 상기 제 1 보호층 상부로 상기 제 1 게이트 콘택홀과 연결되는 제 2 게이트 콘택홀과, 상기 제 1 오픈부와 연결되며 상기 제 1 면적보다 큰 제 2 면적을 가져 상기 화소전극과 상기 제 1 오픈부 주변의 제 1 보호층을 노출시키는 제 2 오픈부가 형성된 제 2 보호층과; 상기 제 2 보호층 상부로 상기 제 1, 2 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 포함하는 액정표시장치용 어레이 기판을 제공한다.
Description
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 본 발명의 제 1 실시예에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도.
도 4a 내지 4g는 본 발명의 제 1 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5는 본 발명의 제 2 실시예에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 단면도.
도 6a 내지 6f는 본 발명의 제 2 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
201 : 기판 213 : 소스 전극
215 : 드레인 전극 218 : 화소전극
221 : 유기 반도체층 225 : 게이트 절연막
230 : 게이트 전극 235 : 제 1 보호층
244(237, 2420 : 게이트 콘택홀(제 1, 2 게이트 콘택홀)
244 : 게이트 콘택홀 246 : 게이트 배선
op(op1,op2) : 오픈부(제 1, 2 오픈부)
P : 화소영역 s1 : 제 1 오픈부의 면적
s2 : 제 2 오픈부의 면적 StgC : 스토리지 커패시터
t1 : 제 1 보호층의 두께 t2 : 제 2 보호층의 두께
t3 : 제 1, 2 보호층의 전체 두께
Tr : 유기 박막트랜지스터 TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적 으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있다. 따라서 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 주로 코팅 장치를 이용하므로 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 초기 설비 투자 비용이 매우 저렴하여 결과적으로 제조 비용의 절감을 달성할 수 있는 장점이 있다. 이러한 유기 반도체 물질을 이용한 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유기 기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 간단히 설명한다.
200℃ 이하의 저온 공정으로 배선 및 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 캐리어의 이동 통로가 되는 채널을 그 내부에 형성하게 되는 반도체층의 경우, 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 이를 200℃ 이하의 저온 공정에서 증착하여 형성하면 내부 구조가 치밀하지 못하여 이동도 등의 중요 특성이 급격히 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있다.
하지만 이러한 유기 반도체층을 이루는 유기 반도체 물질은 특히 코팅 타입으로 형성할 수 있는 특성을 갖는 유기 반도체 물질은 패터닝을 위해 주요 사용되는 포토레지스트의 현상액이나 금속물질을 식각하기 위한 식각액에 매우 취약하며, 이에 노출될 시 심각한 소자 특성 저하가 발생하는 문제가 있다.
즉, 소정 형태를 갖는 유기 반도체층을 형성할 경우, 유기 반도체 물질은 감광성 특징을 갖지 않는 바, 이를 패터닝하기 위해서는 감광성 물질을 이용하여 노광, 현상 및 식각 공정을 진행하여야 하는데 일반적으로 패터닝 공정에 주로 이용되는 포토레지스트의 현상액에 상기 유기 반도체 물질이 노출될 경우 내부 구조가 손상되어 반도체 특성이 저하되며, 열화속도를 증가시켜 소자를 구동할 수 있는 시간이 매우 짧아지게 되는 문제가 있다.
본 발명은 유기 반도체층을 이용한 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판에 있어서, 탑 게이트 구조를 갖는 형태로 유기 반도체층과 게이트 절연막과 게이트 전극을 동시에 패터닝하는 제조 방법에 의해 유기 반도체층의 손상없이 그 특성을 향상시키며, 우수한 표시품질을 갖는 것을 특징으로 하는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과; 상기 데이터 배선에서 분기하여 형성된 소스 전극 및 상기 소스 전극과 이격하며 형성된 드레인 전극과; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 형성된 유기 반도체층 과; 상기 드레인 전극의 타끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과; 상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 절연막과 동일한 패턴 형태를 가지며 형성된 게이트 전극과; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 제 1 게이트 콘택홀 및 상기 화소전극을 노출시키는 제 1 면적의 제 1 오픈부가 형성된 제 1 보호층과; 상기 제 1 보호층 상부로 상기 제 1 게이트 콘택홀과 연결되는 제 2 게이트 콘택홀과, 상기 제 1 오픈부와 연결되며 상기 제 1 면적보다 큰 제 2 면적을 가져 상기 화소전극과 상기 제 1 오픈부 주변의 제 1 보호층을 노출시키는 제 2 오픈부가 형성된 제 2 보호층과; 상기 제 2 보호층 상부로 상기 제 1, 2 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 포함한다.
이때, 상기 제 1 보호층은 상기 게이트 절연막과 동일한 물질로 이루어진 것이 특징이며, 상기 제 2 보호층은 감광성 특성을 갖는 유기 절연물질로 이루어지며, 이때 상기 유기절연물질은 포토아크릴 또는 PVA(polyvinyl alcohol)인 것이 특징이다.
본 발명의 제 2 특징에 따른 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판은, 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과; 상기 데이터 배선에서 분기하여 형성된 소스 전극 및 상기 소스 전극과 이격하며 형성된 드레인 전극과; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 형성된 유기 반도체층과; 상기 드레인 전극의 타끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과; 상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 절연막과 동일한 패턴 형태를 가지며 형성된 게이트 전극과; 상기 게이트 전극 위로 평탄한 표면을 가지며, 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며, 상기 오픈부의 내측면은 상기 화소전극의 표면에 대해 40° 내지 60°의 각도를 이루는 것을 특징으로 하는 보호층과; 상기 보호층 상부로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 포함한다.
이러한 제 1, 2 특징에 따른 액정표시장치용 어레이 기판에 있어서, 상기 게이트 절연막을 이루는 유기 절연물질은 플루오루폴리머(fluoropolymer)인 것이 바람직하며, 상기 소스 및 드레인 전극 하부로 상기 기판 전면에 산화실리콘(SiO2)으로 이루어진 버퍼층을 더욱 포함한다.
본 발명의 제 1 특징에 따른 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판의 제조 방법은, 기판상에 일방향으로 연장하는 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극 및 상기 소스 전극과 이격하는 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 순차적으로 동일한 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 유기 절연물질을 코팅하여 그 표면이 평탄한 상태의 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 감광성의 유기 절연물질을 코팅하여 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층을 1차 패터닝함으로써 상기 게이트 전극에 대응하여 제 1 홀과, 상기 화소전극에 대응하여 제 1 면적의 제 2 홀을 형성하는 단계와; 상기 제 1,2 홀을 통해 노출된 제 1 보호층을 제거하여 상기 제 1 보호층 내에 제 1 게이트 콘택홀 및 제 1 면적의 제 1 오픈부를 형성하는 단계와; 상기 제 2 보호층을 2차 패터닝함으로써 상기 제 1 게이트 콘택홀과 연결되는 제 2 게이트 콘택홀과, 상기 제 1 오픈부와 연결되며 상기 제 1 면적보다 더 넓은 제 2 면적을 가지는 제 2 오픈부를 형성하는 단계와; 상기 제 2 보호층 위로 상기 제 1, 2 게이트 콘택홀을 통해 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 제 2 오픈부는 제 1 오픈부 이외에 상기 제 1 오픈부 주변의 제 1 보호층까지 노출시키도록 형성되는 것이 특징이며,상기 제 2 보호층을 1차 패터닝함으로써 상기 게이트 전극에 대응하여 제 1 홀과, 상기 화소전극에 대응하여 제 1 면적의 제 2 홀을 형성하는 단계는, 상기 제 2 보호층 위로 상기 제 1, 2 홀이 형성되어야 할 부분에 대응해서는 투과영역을 그 외의 영역에 대응해서는 차단영역을 갖는 제 1 노광마스크를 위치시킨 후, 이를 통해 노광을 실시하는 단계와; 상기 노광된 제 2 보호층을 1차 현상하는 단계를 더욱 포함한다.
또한, 상기 제 2 보호층을 2차 패터닝함으로써 제 2 게이트 콘택홀과, 제 2 오픈부를 형성하는 단계는, 상기 제 2 보호층 위로 상기 제 2 게이트 콘택홀 및 제 2 오픈부에 대응하는 영역에 대응해서는 투과영역을, 그 외의 영역에 대응해서는 차단영역을 갖는 제 2 노광마스크를 위치시킨 후, 이를 통해 노광을 실시하는 단계와; 상기 노광된 제 2 보호층을 2차 현상하는 단계를 더욱 포함하며, 상기 제 2 오픈부는 그 측면이 상기 제 1 보호층의 표면에 대해 40° 내지 60°의 각도를 갖도록 형성하는 것이 특징이다.
본 발명의 제 2 특징에 따른 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판의 제조 방법은, 기판상에 일방향으로 연장하는 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극 및 상기 소스 전극과 이격하는 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 순차적으로 동일한 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 감광성의 유기 절연물질을 코팅하여 그 표면이 평탄한 상태의 보호층을 형성하는 단계와; 상기 보호층의 상기 화소전극에 대응하는 부분에 대해 투과영역과 상기 투과영역을 둘러싸는 반투과영역을 갖는 노광 마스크를 이용하여 노광을 실시하고 현상함으로써 오픈부를 형성하고 동시에 상기 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계와; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 오픈부는 그 측면이 상기 화소전극의 표면에 대해 40° 내지 60°의 각도를 가지며 상기 화소전극을 노출시키도록 형성되는 것이 특징이다.
또한, 상기 노광 마스크의 반투과영역은 상기 투과영역의 빛의 투과량의 40% 내지 60%의 투과량을 갖는 것이 특징이며, 이때,상기 반투과영역의 폭은 실질적으로 상기 보호층의 두께와 동일한 것이 특징이다.
이러한 제 1, 2 특징에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 동일한 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는, 상기 소스 및 드레인 전극 위로 전면에 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층 위로 순차적으로 게이트 절연 물질층과 금속층을 형성하는 단계와; 상기 금속층을 패터닝하여 게이트 전극을 형성하는 단계와; 드라이 에칭을 실시함으로써 상기 게이트 전극 외부로 노출된 게이트 절연물질층과 그 하부의 유기 반도체 물질층을 제거하는 단계를 더욱 포함한다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
도 2는 본 발명의 제 1 실시예 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도이다. 이때, 설명의 편의상 상기 화소영역(P)내의 상기 유기 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 상기 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
우선, 도 2를 참조하면, 도시한 바와 같이, 기판(101)상에 일방향으로 게이트 배선(146)이 연장 형성되어 있으며, 상기 게이트 배선(146)과 교차하여 화소영 역(P)을 정의하는 데이터 배선(110)이 형성되어 있다.
또한 이들 두 배선(146, 110)의 교차지점에는 상기 데이터 배선(110)에서 분기한 형태로 소스 전극(113)이 형성되어 있으며, 상기 소스 전극(113)과 이격하며 드레인 전극(115)이 형성되어 있으며, 상기 소스 전극(113)과 드레인 전극(115)을 포함하여 상기 두 전극(113, 115)의 이격영역을 덮으며 상기 게이트 배선(146)에서 분기한 형태로 게이트 전극(130)이 형성되어 있다.
이때, 상기 게이트 전극(130) 하부에는 게이트 절연막(미도시) 유기 반도체물질로 이루어진 반도체층(미도시)이 형성되어 있으며, 또한 상기 드레인 전극(115)의 일끝단과 접촉하며 각 화소영역(P)별로 독립된 화소전극(118)이 형성되어 있다.
이때, 상기 화소전극(118)은 그 끝단 일부가 전단의 게이트 배선(146) 일부와 중첩 형성됨으로써 상기 중첩된 화소전극 및 게이트 배선이 각각 제 1, 2 스토리지 전극을 이루며, 이들 두 전극 사이에 형성된 보호층(미도시)과 더불어 스토리지 커패시터(StgC)를 형성하고 있다.
이후에는 도 3을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도시한 바와 같이, 투명한 절연기판(101) 상에 유기 반도체층(121)과의 접합력을 향상시키기 위해 버퍼층(103)이 전면에 형성되어 있으며, 상기 버퍼층(103) 위로 일방향으로 연장하는 데이터 배선(110)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(110)에서 분기한 형태로 소스 전극(113)과, 이와 이격하며 드레인 전극(115)이 형성되어 있다. 이때 상기 버퍼층(103)은 상기 기판(101)의 재질에 따라 생략할 수도 있다.
또한, 상기 화소영역(P)에 있어서는 상기 기판(101) 위로 상기 드레인 전극(115)의 일 끝단과 접촉하며 투명 도전성 물질로써 화소전극(118)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어서는 상기 서로 이격한 소스 및 드레인 전극(113, 115)의 서로 마주한 일끝단과 접촉하며, 이들 두 전극(113, 115)의 이격한 영역 대응하여 유기 반도체 물질로 이루어진 유기 반도체층(121)이 형성되어 있으며, 상기 유기 반도체층(121) 위로 이와 동일한 형태를 가지며, 상기 유기 반도체층(121)에 대해 이와 접촉 시 서로 영향을 주지않는 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)로써 게이트 절연막(125)이 형성되어 있다.
또한, 상기 게이트 절연막(125) 위로는 이와 동일한 패턴 형태를 가지며 게이트 전극(130)이 형성되어 있으며, 상기 게이트 전극(130) 위로는 감광성 특성을 갖는 유기절연물질 예를들면 포토아크릴 또는 PVA로써 보호층(135)이 형성되어 있다. 이때 상기 보호층(135)은 스위칭 영역(TrA)에 있어서는 상기 게이트 전극(130)을 노출시키는 게이트 콘택홀(137)이 구비되고 있으며, 화소영역(P)에 대응해서는 상기 화소전극(118) 대부분을 노출시키는 오픈부(op)가 구비되고 있다.
또한, 상기 게이트 콘택홀(137) 및 오픈부(op)를 갖는 보호층(135) 상부로는 상기 게이트 콘택홀(137)을 통해 상기 게이트 전극(130)과 접촉하며, 동시에 상기 데이터 배선(미도시)과 교차하는 게이트 배선(146)이 형성됨으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)이 완성되고 있 다.
이때 상기 게이트 배선(146) 위로는 상기 게이트 배선(146)의 부식 등을 방지하기 위해 제 2 보호층(미도시)이 더욱 형성될 수도 있다.
한편, 이러한 구조를 갖는 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)에 있어서 상기 화소전극(118)을 노출시키는 오픈부(op)를 살펴보면, 즉 상기 화소전극(118)을 노출시키는 보호층(135)의 측면을 구조를 살펴보면 본 발명에 따른 제 1 실시예의 가장 특징적인 부분으로써 상기 기판(101)에 대해 수직한 구조를 갖는 것이 아니라 상기 기판(101)면에 대해 어느 정도의 완만한 기울기를 가져 하부에서 상부로 갈수록 상기 오픈부(op)가 점점 넓어지는 구조가 됨을 알 수 있다. 즉 오픈부(op)의 측면이 완만한 경사(40°≤θ≤60°)를 갖도록 형성하고 있음을 알 수 있다.
이러한 구조를 갖는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)에 있어서 상기 기판(101)면에 대해 완만한 경사(40°≤θ≤60°)의 측면부를 갖는 오픈부(op)를 포함하는 상기 보호층(135)은 감광성 특성을 가져 포토레지스트 등의 감광성 물질을 사용하지 않고 직접 노광하여 현상함으로써 특히 상기 오픈부(op)의 가장자리부(bd)에 대해서는 회절노광을 실시함으로써 전술한 형태의 오픈부(op)의 패터닝이 가능하다.
이러한 구조를 갖는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.
도 4a 내지 4g는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판 의 제조 단계별 공정 단면도이다.
우선, 도 4a에 도시한 바와 같이, 투명한 절연기판(101) 상부로 친수성 특징을 갖는 무기절연물질 예를들면 산화실리콘(SiO2)을 전면에 증착함으로써 버퍼층(103)을 형성한다. 이후 상기 버퍼층(103) 위로 저저항 금속물질 예를들면 금(Au)을 증착함으로서 금속층(미도시)을 형성하고, 이를 포토레지스트의 도포, 노광 마스크를 이용한 노광, 포토레지스트의 현상, 상기 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등 소정의 단계를 포함하는 마스크 공정을 실시함으로써 일방향으로 연장하는 데이터 배선(110)과, 화소영역(P) 별로 서로 이격하는 소스 전극(113) 및 드레인 전극(115)을 형성한다. 이때 상기 소스 전극(113)과 데이터 배선(110)은 서로 연결되도록 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 서로 이격하는 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(115)과 접촉하는 화소전극(118)을 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 소스 및 드레인 전극(113, 115)과 화소전극(118) 위로 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(120)을 형성하고, 연속하여 상기 유기 반도체 물질층(120) 위로 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 전술한 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 게이트 절연 물질층(124)을 형성한다.
이후, 상기 게이트 절연 물질층(124) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(129)을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 제 2 금속층(도 4c의 129) 위로 포토레지스트를 도포하여 포토레지스트층을 형성하고 이를 노광, 현상함으로써 포토레지스트 패턴(미도시)을 형성한다.
이후, 상기 포토레지스트 패턴(미도시)을 식각 마스크로 하여 건식식각을 진행함으로써 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 2 금속층(도 4c의 129)과 그 하부의 게이트 절연물질층(도 4c의 124)과 유기 반도체 물질층(도 4c의 120)을 동시에 제거함으로써 상기 스위칭 영역(TrA)에 아일랜드 형상의 게이트 전극(130)을 형성함과 동시에 그 하부로 동일한 패턴 형태를 갖는 게이트 절연막(125)과 유기 반도체층(121)을 형성한다.
다음, 도 4e에 도시한 바와 같이, 감광성 유기 물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 상기 게이트 전극(130) 위로 전면에 전술한 코팅장치 중 하나를 이용하여 두껍게 코팅함으로써 그 표면이 평탄한 상태의 보호층(135)을 형성한다. 이때 상기 포토아크릴과 PVA(poly vinyl alcohol)는 빛이 조사된 부분이 현상 시 제거되는 포지티브 타입(positive type)인 것이 바람직하다.
이후, 상기 평탄한 표면을 갖도록 충분히 두껍게 형성된 보호층(135) 위로 상기 게이트 전극(130) 일부와, 상기 화소전극(118)에 대응하여 오픈부를 형성해야 하는 영역 중 추후 가장자리부가 형성될 소정 폭(w1)을 제외한 영역에 대응해서는 투과영역(TA)이, 상기 오픈부가 형성되어야할 영역 중 상기 가장자리부의 소정폭(w1)에 대해서는 슬릿구조를 갖는 반투과영역(HTA)이 그리고 그 외의 영역에 대응해서는 차단영역(BA)이 대응하도록 회절노광이 가능한 노광 마스크(191)를 위치시킨 후, 상기 회절 노광 마스크(191)를 통해 상기 보호층(135)에 대해 노광을 실시 한 후, 도 4f에 도시한 바와 같이, 현상을 진행하면, 상기 보호층(135) 내에 게이트 콘택홀(137) 및 오픈부(op)가 형성된다. 이때, 상기 회절노광이 실시된 오픈부(op)의 가장자리부(bd)에 대응하는 소정폭(w1)은 상기 화소전극(118)의 표면으로부터 상기 보호층(135)의 두께(t)에 비례하여 그 크기를 증가시킴으로써 상기 가장자리부(bd)와 기판(101)면이 이루는 각도가 완만하게 형성되도록 할 수 있다. 예를들어 상기 반투과영역(HTA)이 상기 투과영역(TA)에 대해 40-60%의 빛 투과량을 갖는다 할 경우, 상기 보호층(135)의 두께(t)가 2㎛인 경우 상기 반투과영역(HTA)에 대응하는 폭(w1)을 2㎛가 되도록 한 후 노광을 실시한 후, 이를 현상하면, 상기 기판(101)면에 대해 θ=45˚ 정도의 각도를 가지며 상기 오픈부(op)의 측면이 형성되도록 할 수 있으며, 상기 보호층(135)의 두께(t>2㎛)가 증가할 경우 이에 비례하여 상기 반투과영역(HTA)과 대응하는 가장자리부(bd)의 소정폭(w1)을 증가시킴으로써 상기 가장자리부(bd)가 기판(101)면에 대해 전술한 범위내의 각도를 갖도록 할 수 있다.
따라서, 적절히 상기 회절 노광되는 폭(w1) 즉 상기 노광 마스크(191)의 반투과영역(HTA)의 폭(w1)과 상기 반투과영역(HTA)과 투과영역(TA)의 빛의 투과량을 조절함으로써 상기 오픈부(op)의 측면이 기판(101)에 대해 40도 내지 60도 정도의 각도(θ)를 갖도록 함으로써 디스클리네이션을 저감시킬 수 있다.
한편, 상기 노광 후의 현상 공정에 의해 기판(101)에 대해 완만한 경사를 갖는 측면을 포함하는 오픈부(op) 이외에 상기 게이트 전극(130)에 대해는 이를 노출시키는 게이트 콘택홀(137)을 형성하게 된다.
다음, 도 4g에 도시한 바와 같이, 상기 게이트 콘택홀(137)과 그 측면이 기판(101)에 완만한 각도(40°≤θ≤60°) 갖는 오픈부(op)를 구비한 보호층(135) 위로 저저항 금속물질 예를들면 금(Au)을 증착하여 제 3 금속층을 형성하고 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 콘택홀(137)을 통해 상기 게이트 전극(130)과 접촉하며 상기 데이터 배선(미도시)과 교차하는 게이트 배선(146)을 형성한다.
이때 상기 게이트 배선(146)은 상기 화소전극(118)과 그 일부가 중첩하도록 형성함으로써 상기 중첩된 게이트 배선(146)과 화소전극(118) 및 이들 사이에 형성된 상기 보호층(135)을 포함하여 스토리지 커패시터(StgC)를 이루도록 함으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)을 완성할 수 있다.
하지만 이러한 공정 단계에 의해 제조된 제 1 실시예에 따른 액정표시장치용 어레이 기판에 있어, 상기 보호층을 형성한 상기 PVA와 포토아크릴은 감광성 특성 을 갖는 바, 비교적 간단하게 패터닝을 간단하게 할 수 있는 장점이 있지만, 상기 유기 반도체층과 장시간 접촉(도 3을 참조하면 상기 유기 반도체층과 상기 보호층은 측면 접촉을 이루고 있음) 시 상기 유기 반도체층에 영향을 주어 이를 열화시키는 문제가 제기되고 있다.
따라서, 이러한 감광성의 유기 절연물질로 이루어진 보호층과 상기 유기 반도체층의 접촉 시 유기 반도체층의 열화의 문제를 해결한 제 2 실시예를 제안한다.
<제 2 실시예>
도 5는 본 발명의 제 2 실시예에 따른 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 있어 도 3과 같은 부분에 대한 단면도를 도시한 것이다. 이때 평면도는 제 1 실시예와 동일하므로 생략하며, 동일한 구성요소에 대해서는 제 1 실시예에 부여된 도면부호에 100을 더하여 부여하였다.
본 발명의 제 2 실시예의 경우, 기판으로부터 게이트 전극까지의 구성요소에 대해서는 전술한 제 1 실시예와 동일하고, 보호층에 있어 제 1 보호층과 제 2 보호층으로 구성된 것만이 차이가 있으므로 차별점이 있는 부분 위주로 설명한다.
아일랜드 구조의 게이트 전극(230) 위로는 상기 게이트 전극(230) 하부에 형성된 게이트 절연막(225)과 유기 반도체층(221)의 측면과 접촉하며 상기 게이트 절연막(225)을 이루는 동일한 유기물질 예를들어 플루오루폴리머(fluoropolymer)로써 제 1 보호층(235)이 화소전극(218)을 노출시키는 제 1 면적의 제 1 오픈부(op1)와 상기 게이트 전극(230)을 노출시키는 제 1 게이트 콘택홀(237)을 가지며 형성되어 있으며, 상기 제 1 보호층(235) 위로는 유기물질 예를들면 PVA 또는 포토아크릴로써 제 2 보호층(240)이 형성되어 있다. 이때 상기 제 2 보호층(240)은 상기 제 1 보호층(235) 내에 형성된 제 1 게이트 콘택홀(237) 및 제 1 오픈부(op1)와 연결되어 각각 게이트 전극(230)과 화소전극(218)을 노출시키는 제 2 게이트 콘택홀(242) 및 제 2 오픈부(op)를 구비하고 있다. 특히 제 1 오픈부(op1)에 대응하는 제 2 오픈부(op2)는 상기 제 1 오픈부(op1)의 제 1 면적(s1)보다 더 큰 제 2 면적(s2)을 가짐으로써 상기 제 1 오픈부(op1)로 노출된 상기 화소전극(218) 및 상기 제 1 오픈부(op1) 주위의 제 1 보호층(235)을 노출시키며 형성되고 있는 것이 특징이다.
또한, 상기 제 2 보호층(240) 위로는 상기 서로 연결된 제 1, 2 게이트 콘택홀(237, 242)을 통해 상기 게이트 전극(230)과 접촉하며 하부에 형성된 데이터 배선(미도시)과 교차하는 게이트 배선(246)이 형성되어 있다.
이러한 이중층 구조의 보호층(235, 240)을 구비한 제 2 실시예에 따른 액정표시장치용 어레이 기판(201)의 경우, 상기 제 1, 2 보호층(235, 240) 내에 형성된 상기 제 1, 2 게이트 콘택홀(237, 242)과 제 1, 2 오픈부(op1, op2)는 실질적으로 2개의 노광 마스크를 이용하여 형성됨을 특징으로 한다.
이때, 각각 서로 다른 면적(s1, s2)의 제 1, 2 오픈부(op1, op2)를 갖는 제 1, 2 보호층(235, 240)을 구비한 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판(201)은 상기 제 1, 2 오픈부(op1, op2)를 이루는 제 1, 2 보호층(235, 240)의 가장자리부(bd)가 마치 계단 형태로 형성되고 있는 것이 특징이다.
이러한 구조를 갖도록 상기 제 1, 2 오픈부(op1, op2)를 형성하는 것은, 이 중층 구조의 보호층(235, 240)을 갖는 액정표시장치용 어레이 기판(201)은 상기 화소전극(218)을 기준으로 매우 큰 단차를 갖는 제 1, 2 보호층(235, 240)이 형성되며, 이렇게 큰 단차를 가지며 서로 다른 유기물질로 이루어진 제 1, 2 보호층(235, 240)을 하나의 노광 마스크를 이용하여 패터닝함으로서 상기 화소전극(218)을 노출시키는 오픈부를 형성하게 되면, 이종의 유기 물질로 이루어지는 바, 제 1 실시예에서와 같이 회절노광을 실시한다 하여도 그 측면이 완만한 경사를 갖도록 진행하기 어렵고, 더욱이 식각비를 맞추기 힘들며 제 2 보호층(240)에 대해 제 1 보호층(235)이 언더컷 형태를 이루게 됨으로써 디스클리네이션(disclination) 현상이 심하게 발생하게 된다.
이러한 디스클리네이션(disclination)은 특히 오픈부(op(op1, op2))에 있어 제 1, 2 보호층(235, 240)의 측면이 더욱 큰 단차를 가질수록 나아가 상기 제 1, 2 보호층(235, 240)의 측면이 급한 경사를 가질수록, 더욱 심하게 발생하고 있는 실정이다.
이러한 큰 단차 및 급한 경사를 가질수록 디스클리네이션(disclination) 현상이 심하게 발생되는 이유는 액정의 초기 배열을 일관되도록 하기 위해 보호층 위로 배향막을 형성하고 이에 대해 러빙 공정을 진행하고 있으며, 이러한 러빙 공정은 특수한 재질의 천을 롤러 등에 감아 빠르게 회전시키며 직선운동을 시킴으로써 상기 배향막과 마찰하도록 진행되고 있는데, 기판상의 큰 단차를 갖는 부분에 대해서는 상기 러빙 천과의 마찰이 잘 이루어지지 않게 됨으로써 액정분자의 초기 배열이 틀려짐에 기인하는 것이다.
따라서 이러한 디스클리네이션(disclination)에 의한 표시품질의 문제를 해결하고자 전술한 바와 같이 화소전극(218)을 기준으로 그 상부로 더욱 넓어지며 계단 형태의 오픈부(op)를 갖는 제 1, 2 보호층(235, 240)을 형성함으로써 이렇게 형성된 이중층 구조의 보호층(235, 240) 위로 전면에 배향막(미도시)을 형성 후, 러빙 진행시 실질적으로 러빙 천이 느끼는 단차는 상기 제 1, 2 보호층(235, 240) 전체 두께(t3)만큼의 단차로 느끼는 것이 아니라 상기 제 1, 2 보호층(235, 240) 각각의 두께(t1, t2) 정도 단차로 느끼게 되며 따라서 러빙이 비교적 원활하게 이루어짐으로써 디스클리네이션(disclination)을 어느 정도 완화시키는 구조가 되는 것이다.
이후에는 이러한 구조를 갖는 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 이때, 게이트 전극을 형성하는 단계까지는 전술한 제 1 실시예와 동일하므로 그 이후의 단계에 대해서만 설명한다.
도 6a 내지 도 6g는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 6a에 도시한 바와 같이, 상기 게이트 전극(230) 위로 전면에 상기 게이트 절연막(225)을 이루는 동일한 제 1 유기물질 예를들어 플루오루폴리머(fluoropolymer)를 코팅하여 전면에 제 1 보호층(235)을 형성하고, 연속하여 그 상부로 제 2 유기물질 예를들어 PVA 또는 포토아크릴 또는 벤조사이클로부텐(BCB)을 도포하여 제 2 보호층(240)을 형성한다. 이때 상기 제 1 보호층(235)을 이루는 플루오루폴리머(fluoropolymer) 또한 특정 유기물 예를들면 포토레지스트의 현상액 등에 매우 취약한 구조가 되는 바, 그 현상액 등이 영향을 미치지 않는 것을 특징으로 하는 감광성(포지티브 타입)의 유기물질인 포토아크릴(현상액 KOH) 또는 PVA(현상액 DI)로써 제 2 보호층(240)을 형성한 것이다.
다음, 상기 제 2 보호층(240) 위로 상기 게이트 전극에 대응하여 게이트 콘택홀을 형성해야 하는 부분과, 화소전극(218)에 대응하여 오픈부를 형성해야 하는 부분에 대응해서는 제 1 폭(w1)을 갖는 투과영역(TA)을 그리고 그 외의 영역에 대응해서는 차단영역(BA)을 갖는 제 1 노광 마스크(293)를 위치시킨 후, 상기 제 1 노광 마스크(293)를 이용하여 상기 제 2 보호층(240)에 대해 1차 노광을 실시한다.
다음, 도 6b에 도시한 바와 같이, 상기 1 차 노광이 실시된 제 2 보호층(240)을 현상공정을 진행함으로써 상기 게이트 전극(230)에 대응하는 제 1 보호층(235)을 노출시키는 제 1 홀(h1) 및 상기 화소전극(218)에 대응하는 제 1 보호층(235)을 노출시키는 제 1 면적(s1)의 제 2 홀(h2)을 형성한다.
다음, 도 6c에 도시한 바와 같이, 드라이 에칭을 실시하여 상기 제 1, 2 홀(h1, h2)을 통해 노출된 제 1 보호층(235)을 제거함으로써 상기 게이트 전극(230)과 화소전극(218)을 각각 노출시키는 제 1 게이트 콘택홀(237) 및 제 1 오픈부(op1)를 형성한다.
이때, 본 발명의 제 2 실시예의 제조 방법상의 특성으로 인해 식각비에 의해 상기 제 1 보호층(235)이 상기 제 2 보호층(240)에 대해 언더 컷 형태(도면에 표시함)를 이루게 된다 하더라도 문제되지 않는다. 이는 추후 공정 진행으로 언더 컷 구조는 제거되기 때문이다.
다음, 도 6d에 도시한 바와 같이, 상기 제 1 게이트 콘택홀(237) 및 제 1 오픈부(op1)가 형성된 기판(201)상의 상기 제 2 보호층(240) 위로 특히 오픈부가 형성되어야 하는 영역에 대응하여서는 상기 제 1 노광 마스크의 각 투과영역의 제 1 폭(w1) 대비 더욱 큰 크기의 제 2 폭(w2)을 갖는 것을 특징으로 하는 제 2 노광 마스크(295)를 상기 투과영역(TA)의 중앙부가 각각 제 1 홀(h1)과 제 2 홀(h2)의 중앙부에 대응되도록 위치시킨 후, 상기 제 2 노광 마스크(295)를 통해 상기 제 2 보호층(240)에 대해 2차 노광을 실시한다.
다음, 2차 노광된 제 2 보호층(240)을 현상함으로써, 도 6e에 도시한 바와 같이, 상기 제 2 보호층(240) 내에 제 2 게이트 콘택홀(242) 및 제 2 오픈부(op2)를 형성한다. 이때 상기 제 2 게이트 콘택홀(242)과 제 2 오픈부(op2)는 각각 그 하부에 위치한 제 1 보호층(235) 내에 형성된 제 1 게이트 콘택홀(237)과 제 1 오픈부(op1)의 면적(미도시, S1)보다 각각 더 큰 면적(미도시, S2)을 가짐으로써 게이트 콘택홀(244)에 대응해서는 상기 게이트 전극(230) 뿐 아니라 상기 제 1 게이트 콘택홀(237)을 주변의 제 1 보호층(235)을 노출시키고 있으며, 오픈부(op)에 대응해서는 상기 화소전극(218) 뿐 아니라 그 상부에 위치한 제 1 오픈부(op1) 및 그 주변의 제 1 보호층(235)을 노출시키는 구조가 된다.
따라서, 하나의 노광 마스크를 이용하여 노광한 후, 드라이 에칭을 실시하여 제 1, 2 보호층을 동시에 패터닝하여 오픈부를 형성할 경우 발생하기 쉬운 언더컷(under cut)을 방지하며, 화소전극(218)을 기준으로 위상향의 계단형태의 가장자리부(bd)를 갖는 오픈부(op)가 형성됨으로써 높은 단차로 인한 러빙 불량에 따른 디스클리네이션(disclination) 현상을 방지할 수 있다.
한편 변형예로써 도면에 나타내지는 않았지만, 상기 제 2 노광마스크에 있어서도 제 1 실시예와 마찬가지로 상기 투과영역과 차단영역 경계에 반투과영역을 구비한 노광 마스크를 통해 회절노광을 실시하고 현상함으로써 상기 제 2 보호층 내의 제 2 오픈부에 대해서 그 측면의 상기 기판면 더욱 정확히는 제 1 보호층의 표면에 대해 완만한 각도 즉, 40° 내지 60°의 각도를 갖도록 형성할 수도 있다.
다음, 도 6f에 도시한 바와 같이, 상기 게이트 콘택홀(244)과 오픈부(op)를 갖는 제 1, 2 보호층(235, 240) 위로 저저항 금속물질 예를들면 금(Au)을 증착하여 제 3 금속층을 형성하고 이를 마스크 공정을 진행하여 패터닝함으로써 상기 서로 연결된 제 1, 2 게이트 콘택홀(237, 242)을 통해 상기 게이트 전극(230)과 접촉하며 상기 데이터 배선(미도시)과 교차하는 게이트 배선(246)을 형성함으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(201)을 완성한다. 이때 상기 게이트 배선(246)은 상기 화소전극(218)과 그 일부가 중첩하도록 형성함으로써 상기 중첩된 게이트 배선(246)과 화소전극(218) 및 이들 사이에 형성된 상기 제 1, 2 보호층(235, 240)을 포함하여 스토리지 커패시터(StgC)를 이루도록 한다.
한편, 도면에서는 나타나지 않았지만, 상기 게이트 배선(246) 위로 유기절연물질 예를들어 PVA(poly vinyl alcohol), 포토아크릴(photo acryl), 벤조사이클로부텐(BCB) 중 하나를 도포하여 제 3 보호층(미도시)을 더욱 형성할 수도 있다.
본 발명에 의한 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판은 오픈부에 대해 그 측면이 완만한 경사를 갖도록 함으로써 디스클리네이션(disclination)을 저감시키는 효과가 있다.
또한, 보호층을 게이트 절연막을 이루는 동일한 물질의 제 1 보호층과 그 위로 감광성의 특성을 갖는 유기물질로 제 2 보호층을 형성하는 구조를 제공함으로써 유기 반도체층의 수명을 연장시키는 효과를 가지며, 동시에 화소전극을 노출시키는 오픈부에 있어서 제 1 보호층 내의 제 1 오픈부보다 상기 제 2 보호층 내의 제 2 오픈부가 더 큰 면적을 갖는 계단구조를 제공함으로써 큰 단차에 의한 디스클리네이트 발생을 최소화하는 효과가 있다.
Claims (17)
- 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과;상기 데이터 배선에서 분기하여 형성된 소스 전극 및 상기 소스 전극과 이격하며 형성된 드레인 전극과;상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 형성된 유기 반도체층과;상기 드레인 전극의 타끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과;상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 절연막과;상기 게이트 절연막 위로 상기 게이트 절연막과 동일한 패턴 형태를 가지며 형성된 게이트 전극과;상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 제 1 게이트 콘택홀 및 상기 화소전극을 노출시키는 제 1 면적의 제 1 오픈부가 형성된 제 1 보호층과;상기 제 1 보호층 상부로 상기 제 1 게이트 콘택홀과 연결되는 제 2 게이트 콘택홀과, 상기 제 1 오픈부와 연결되며 상기 제 1 면적보다 큰 제 2 면적을 가져 상기 화소전극과 상기 제 1 오픈부 주변의 제 1 보호층을 노출시키는 제 2 오픈부가 형성된 제 2 보호층과;상기 제 2 보호층 상부로 상기 제 1, 2 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 제 1 보호층은 상기 게이트 절연막과 동일한 물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 제 2 보호층은 감광성 특성을 갖는 유기 절연물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 3 항에 있어서,상기 감광성 특성을 갖는 유기 절연물질은 포토아크릴 또는 PVA(polyvinyl alcohol)인 액정표시장치용 어레이 기판.
- 화소영역이 정의된 기판상에 일방향으로 연장하며 형성된 데이터 배선과;상기 데이터 배선에서 분기하여 형성된 소스 전극 및 상기 소스 전극과 이격하며 형성된 드레인 전극과;상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 형성된 유기 반도체층과;상기 드레인 전극의 타끝단부와 접촉하며 상기 화소영역에 형성된 화소전극과;상기 유기 반도체층 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 절연막과;상기 게이트 절연막 위로 상기 게이트 절연막과 동일한 패턴 형태를 가지며 형성된 게이트 전극과;상기 게이트 전극 위로 평탄한 표면을 가지며, 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며, 상기 오픈부의 내측면은 상기 화소전극의 표면에 대해 40° 내지 60°의 각도를 이루는 것을 특징으로 하는 보호층과;상기 보호층 상부로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 포함하는 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 5 항에 있어서,상기 게이트 절연막을 이루는 유기 절연물질은 플루오루폴리머(fluoropolymer)인 액정표시장치용 어레이 기판.
- 제 1 항 또는 제 5 항에 있어서,상기 소스 및 드레인 전극 하부로 상기 기판 전면에 산화실리콘(SiO2)으로 이루어진 버퍼층을 더욱 포함하는 액정표시장치용 어레이 기판.
- 기판상에 일방향으로 연장하는 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극 및 상기 소스 전극과 이격하는 드레인 전극을 형성하는 단계와;상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와;상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 순차적으로 동일한 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와;상기 게이트 전극 위로 유기 절연물질을 코팅하여 그 표면이 평탄한 상태의 제 1 보호층을 형성하는 단계와;상기 제 1 보호층 위로 감광성의 유기 절연물질을 코팅하여 제 2 보호층을 형성하는 단계와;상기 제 2 보호층을 1차 패터닝함으로써 상기 게이트 전극에 대응하여 제 1 홀과, 상기 화소전극에 대응하여 제 1 면적의 제 2 홀을 형성하는 단계와;상기 제 1,2 홀을 통해 노출된 제 1 보호층을 제거하여 상기 제 1 보호층 내에 제 1 게이트 콘택홀 및 제 1 면적의 제 1 오픈부를 형성하는 단계와;상기 제 2 보호층을 2차 패터닝함으로써 상기 제 1 게이트 콘택홀과 연결되는 제 2 게이트 콘택홀과, 상기 제 1 오픈부와 연결되며 상기 제 1 면적보다 더 넓은 제 2 면적을 가지는 제 2 오픈부를 형성하는 단계와;상기 제 2 보호층 위로 상기 제 1, 2 게이트 콘택홀을 통해 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 제 2 오픈부는 제 1 오픈부 이외에 상기 제 1 오픈부 주변의 제 1 보호층까지 노출시키도록 형성되는 것이 특징인 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 제 2 보호층을 1차 패터닝함으로써 상기 게이트 전극에 대응하여 제 1 홀과, 상기 화소전극에 대응하여 제 1 면적의 제 2 홀을 형성하는 단계는,상기 제 2 보호층 위로 상기 제 1, 2 홀이 형성되어야 할 부분에 대응해서는 투과영역을 그 외의 영역에 대응해서는 차단영역을 갖는 제 1 노광마스크를 위치시킨 후, 이를 통해 노광을 실시하는 단계와;상기 노광된 제 2 보호층을 1차 현상하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 제 2 보호층을 2차 패터닝함으로써 제 2 게이트 콘택홀과, 제 2 오픈부를 형성하는 단계는,상기 제 2 보호층 위로 상기 제 2 게이트 콘택홀 및 제 2 오픈부에 대응하는 영역에 대응해서는 투과영역을, 그 외의 영역에 대응해서는 차단영역을 갖는 제 2 노광마스크를 위치시킨 후, 이를 통해 노광을 실시하는 단계와;상기 노광된 제 2 보호층을 2차 현상하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 제 2 오픈부는 그 측면이 상기 제 1 보호층의 표면에 대해 40° 내지 60°의 각도를 갖도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 기판상에 일방향으로 연장하는 데이터 배선과, 상기 데이터 배선과 연결되는 소스 전극 및 상기 소스 전극과 이격하는 드레인 전극을 형성하는 단계와;상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와;상기 소스 및 드레인 전극의 서로 마주하는 각 끝단과 이들 끝단간 이격영역에 순차적으로 동일한 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와;상기 게이트 전극 위로 감광성의 유기 절연물질을 코팅하여 그 표면이 평탄한 상태의 보호층을 형성하는 단계와;상기 보호층의 상기 화소전극에 대응하는 부분에 대해 투과영역과 상기 투과영역을 둘러싸는 반투과영역을 갖는 노광 마스크를 이용하여 노광을 실시하고 현상함으로써 오픈부를 형성하고 동시에 상기 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계와;상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 13 항에 있어서,상기 오픈부는 그 측면이 상기 화소전극의 표면에 대해 40° 내지 60°의 각도를 가지며 상기 화소전극을 노출시키도록 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 13 항에 있어서,상기 노광 마스크의 반투과영역은 상기 투과영역의 빛의 투과량의 40% 내지 60%의 투과량을 갖는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 15 항에 있어서,상기 반투과영역의 폭은 실질적으로 상기 보호층의 두께와 동일한 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항 또는 제 12항에 있어서,상기 동일한 형태의 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는,상기 소스 및 드레인 전극 위로 전면에 유기 반도체 물질층을 형성하는 단계 와;상기 유기 반도체 물질층 위로 순차적으로 게이트 절연 물질층과 금속층을 형성하는 단계와;상기 금속층을 패터닝하여 게이트 전극을 형성하는 단계와;드라이 에칭을 실시함으로써 상기 게이트 전극 외부로 노출된 게이트 절연물질층과 그 하부의 유기 반도체 물질층을 제거하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060129223A KR101350408B1 (ko) | 2006-12-18 | 2006-12-18 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060129223A KR101350408B1 (ko) | 2006-12-18 | 2006-12-18 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080056387A KR20080056387A (ko) | 2008-06-23 |
| KR101350408B1 true KR101350408B1 (ko) | 2014-01-10 |
Family
ID=39802582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060129223A KR101350408B1 (ko) | 2006-12-18 | 2006-12-18 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101350408B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137771B (zh) * | 2021-12-08 | 2023-08-01 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07181515A (ja) * | 1993-12-22 | 1995-07-21 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| KR20040059088A (ko) * | 2002-12-27 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 |
| KR20050024947A (ko) * | 2003-09-05 | 2005-03-11 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
-
2006
- 2006-12-18 KR KR1020060129223A patent/KR101350408B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07181515A (ja) * | 1993-12-22 | 1995-07-21 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| KR20040059088A (ko) * | 2002-12-27 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 |
| KR20050024947A (ko) * | 2003-09-05 | 2005-03-11 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080056387A (ko) | 2008-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7477345B2 (en) | Liquid crystal display and method for manufacturing the same | |
| US7760309B2 (en) | Transflective liquid crystal display device and fabricating method thereof | |
| KR101279927B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101163576B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR101747391B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101198218B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| US20020050599A1 (en) | Array substrate for liquid crystal display device and method for manufacturing the same | |
| US7652738B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
| US7683371B2 (en) | Display panel and method for manufacturing the same | |
| US6649992B2 (en) | Array substrate for transflective liquid crystal display device and a fabricating method thereof | |
| US7787098B2 (en) | Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type | |
| KR20080080772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR101350408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR101325665B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| KR101381204B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101221950B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR101377673B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20110029921A (ko) | 반사투과형 액정표시장치 및 그 제조 방법 | |
| KR101236240B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101250317B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20080056388A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 7 |