KR101343289B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101343289B1
KR101343289B1 KR1020127005397A KR20127005397A KR101343289B1 KR 101343289 B1 KR101343289 B1 KR 101343289B1 KR 1020127005397 A KR1020127005397 A KR 1020127005397A KR 20127005397 A KR20127005397 A KR 20127005397A KR 101343289 B1 KR101343289 B1 KR 101343289B1
Authority
KR
South Korea
Prior art keywords
solder
layer
semiconductor device
substrate
semiconductor element
Prior art date
Application number
KR1020127005397A
Other languages
English (en)
Other versions
KR20120049319A (ko
Inventor
히로따까 오오노
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20120049319A publication Critical patent/KR20120049319A/ko
Application granted granted Critical
Publication of KR101343289B1 publication Critical patent/KR101343289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 반도체 장치(1)는 땜납 흐름을 방지하는 구조를 저렴하게 형성할 수 있는 것을 목적으로 한 것이며, 기판(12) 상에 땜납층(13)을 개재해서 반도체 소자(11)를 접합한 것이고, 땜납층(13)의 주위를 둘러싸는 것에 의해 납땜시의 땜납 흐름을 방지하는 유출 방지부(15)를 갖고, 그 유출 방지부(15)가 콜드 스프레이법에 의해 성막된 것이며, 표면이 산화된 상태인 것을 특징으로 한다.

Description

반도체 장치 및 그 제조 방법 {SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 기판에 대하여 땜납에 의해 반도체 소자를 접합시킨 반도체 장치에 관한 것으로, 특히 땜납층의 주변부에 콜드 스프레이법에 의해 땜납 흐름을 방지하는 유출 방지부를 형성한 반도체 장치 및 그 제조 방법에 관한 것이다.
도 10에 도시하는 반도체 장치(100)는 IGBT 등의 반도체 소자(101)를 탑재한 것이다. 반도체 소자(101)가 발하는 열이 크기 때문에, 기판(102)에는, 열전도성이나 전기 전도성이 좋은 알루미늄이나 구리 등의 금속 베이스 기판이나, 세라믹스판을 사용한 절연 기판이 사용된다. 기판(102)의 상면에 땜납에 의해 반도체 소자(101)를 접합할 경우, 땜납층(103)과의 접합성을 좋게 하기 위해서, 실리콘으로 이루어지는 반도체 소자(101)에는 이면에 니켈 합금 등의 메탈라이즈 처리가 실시되고, 금속으로 이루어지는 기판(102)에는 표면에 니켈 도금의 도금층(104)이 설치된다.
예를 들어 동판을 프레스 가공해서 만들어진 기판(102)에는, 땜납 흐름을 방지해서 땜납층(103)의 막 두께를 확보하기 위한 유출 방지층(105)이 형성되어 있다. 유출 방지층(105)은 기판(102)에 대하여 피막을 실시하지 않은 부분을 마스킹하고, 용사 장치에 의해 노출되고 있는 표면에 피복이 행해진다. 유출 방지층(105)의 피복 방법은 비교적 안정적으로 두꺼운 피막(50㎛ 이하)을 형성하는 용사법이 사용된다. 유출 방지층(105)으로서는 알루미늄, 실리콘, 티탄 등의 산화물이 사용된다. 기판(102) 상의 유출 방지층(105)은 반도체 소자(101)의 주위를 둘러싸도록 성형되고, 용융된 땜납이 유출 방지층(105)에 의해 막혀 땜납 흐름을 방지한다.
일본 공개 특허 평6-177290호 공보 일본 공개 특허 제2006-319146호 공보
종래의 반도체 장치(100)에서는, 유출 방지층(105)을 용사에 의해 형성하고 있지만, 용사법에서는, 금속 분말을 용융시켜, 용융된 금속을 기재에 분사하기 때문에, 기재가 받는 열영향이 커져 버려 바람직한 방법이라고는 말할 수 없다. 또한, 용사는, 예를 들어 감압도가 높은 챔버 내에서 행하는 등, 피막의 형성에 비용을 필요로 하고, 그것에 따라서 반도체 장치(100)의 가격이 상승되어 버린다. 또한, 용융시킨 재료 분말의 열에 의해 기판(102)이 가열되기 때문에, 성막 후의 냉각 처리가 필요하게 되는 등의 수고를 필요로 하고 있었다.
본 발명은 이러한 과제를 해결하기 위해, 땜납 흐름을 방지하는 구조를 저렴하게 형성하는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 있어서 반도체 장치는, 기판 상에 땜납층을 통해서 반도체 소자를 접합한 것으로, 상기 땜납층의 주위를 둘러싸는 것에 의해 납땜시의 땜납 흐름을 방지하는 유출 방지부를 갖고, 그 유출 방지부가 콜드 스프레이법에 의해 성막된 것이며, 표면이 산화된 상태인 것을 특징으로 한다.
상기 반도체 장치는, 상기 유출 방지부가 상기 땜납층의 주위에 콜드 스프레이법에 의해 성막된 유출 방지층인 것이 바람직하다.
상기 반도체 장치는, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며, 상기 유출 방지부는 상기 땜납 접합층의 주위를 따라 콜드 스프레이법에 의해 성막된 유출 방지층인 것이 바람직하다.
상기 반도체 장치는, 상기 유출 방지층이 상기 땜납층보다도 높게 되는 두께로 성막된 것인 것이 바람직하다.
상기 반도체 장치는, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며, 상기 유출 방지부는, 상기 땜납 접합층 상에 콜드 스프레이법에 의해 성막된 유출 방지층인 것이 바람직하다.
상기 반도체 장치는, 상기 유출 방지층이 상기 땜납층보다도 높게 되는 두께로 성막된 것인 것이 바람직하다.
상기 반도체 장치는, 상기 땜납 접합층이, 성막시에 산화된 금속이 환원 처리된 것이며, 상기 유출 방지층은 성막시에 산화된 채의 금속으로 형성된 것인 것이 바람직하다.
상기 반도체 장치는, 상기 땜납 접합층이 콜드 스프레이법에 의해 성막된 것인 것이 바람직하다.
상기 반도체 장치는, 상기 기판 상에는 콜드 스프레이법에 의해 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며, 상기 땜납 접합층은, 성막에 의해 산화된 표면 중, 상기 땜납층이 위치하는 영역이 환원 가스중에서의 가열에 의해 환원되고, 상기 유출 방지부는 환원된 영역의 주변에 산화된 채의 영역인 것이 바람직하다.
상기 반도체 장치는, 상기 기판 상에는 콜드 스프레이법에 의해 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며, 상기 유출 방지부는, 환원 처리된 상기 땜납 접합층의 표면에 대해서, 상기 땜납층이 위치하는 영역을 둘러싸도록 산화 가스중에서의 가열에 의해 산화된 영역인 것이 바람직하다.
본 발명의 다른 형태에 있어서 반도체 장치의 제조 방법은, 기판 상에 땜납층을 통해서 반도체 소자를 접합할 때, 용융된 땜납의 땜납 흐름을 방지하면서 상기 반도체 소자를 납땜하는 것이며, 상기 기판 상에 상기 땜납층의 주위를 둘러싸는 영역에, 표면이 산화된 상태의 유출 방지부를 콜드 스프레이법을 사용한 성막에 의해 형성하고, 상기 유출 방지부에 둘러싸인 내부에 땜납재가 배치되고, 열을 가해서 상기 땜납재를 용융시켜서 상기 반도체 소자를 납땜하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법은, 상기 땜납층의 영역에 대응하는 중앙 차폐부와, 상기 유출 방지부의 외주 영역에 대응하는 외주 차폐부 사이에, 상기 유출 방지부에 대응하는 개구부가 형성되고, 상기 개구부를 가로질러서 상기 중앙 차단부와 외주 차단부를 연결하는 연결부의 위치가 다른 2장의 마스크를 준비하고, 상기 2장의 마스크를 교대로 사용하면서 콜드 스프레이법에 의해 상기 유출 방지부를 성막하는 것이 바람직하다.
상기 반도체 장치의 제조 방법은, 상기 반도체 장치가, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에, 상기 땜납 접합층을 콜드 스프레이법에 의해 성막하고, 상기 땜납 접합층을 산화 환원 처리한 후에, 상기 유출 방지부를 콜드 스프레이법에 의해 성막하는 것이 바람직하다.
상기 반도체 장치의 제조 방법은, 상기 반도체 장치가, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에, 상기 땜납 접합층을 콜드 스프레이법에 의해 성막하고, 상기 유출 방지부를 환원되지 않은 금속을 사용해서 콜드 스프레이법에 의해 성막하고, 상기 유출 방지부를 성막한 후에 상기 땜납 접합층을 산화 환원 처리하는 것이 바람직하다.
상기 반도체 장치의 제조 방법은, 상기 반도체 장치가, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에, 상기 기판 상에는 콜드 스프레이법에 의해 상기 땜납 접합층을 성막하고, 상기 땜납 접합층의 산화한 표면 중, 상기 땜납층이 위치하는 영역을 환원 가스중에서 가열해서 환원하고, 그 환원된 영역의 주변에 산화된 채로 남긴 영역을 상기 유출 방지부로 하는 것이 바람직하다.
상기 반도체 장치의 제조 방법은, 상기 반도체 장치가, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에, 상기 기판 상에는 콜드 스프레이법에 의해 상기 땜납 접합층을 성막한 후에 환원 처리하고, 환원된 상기 땜납 접합층의 표면 중, 상기 땜납층이 위치하는 영역을 둘러싸는 영역을 산화 가스중에서 가열해서 산화하고, 당해 산화 영역을 상기 유출 방지부로 하는 것이 바람직하다.
본 발명에 따르면, 유출 방지부를 콜드 스프레이법을 사용해서 형성하는 것이지만, 그 콜드 스프레이법이 대기중에서 간편하게 성막할 수 있는 것이기 때문에, 땜납 흐름을 방지하는 구조를 저렴하게 형성한 반도체 장치를 제공할 수 있다.
도 1은 제1 실시 형태의 반도체 장치를 도시한 단면도이다.
도 2는 콜드 스프레이법을 실행하는 성막 장치의 구성을 개념적으로 도시한 도이다.
도 3은 유출 방지층을 성막하기 위한 제1 마스크를 도시한 도면이다.
도 4는 유출 방지층을 성막하기 위한 제2 마스크를 도시한 도면이다.
도 5는 단계적으로 성막하는 유출 방지층의 성막 상황을 도시한 평면도이다.
도 6은 제2 실시 형태의 반도체 장치를 도시한 단면도이다.
도 7은 제3 실시 형태의 반도체 장치를 도시한 단면도이다.
도 8은 제4 실시 형태의 반도체 장치를 도시한 단면도이다.
도 9는 부분 환원 방법을 도시한 이미지 도면이다.
도 10은 종래의 반도체 장치를 도시한 단면도이다.
다음에, 본 발명에 관한 반도체 장치 및 그 제조 방법에 대해서, 그 실시 형태를 도면을 참조하면서 이하에 설명한다. 도 1은 제1 실시 형태의 반도체 장치를 도시한 단면도이다. 반도체 장치(1)는, 예를 들어 IGBT 등의 반도체 소자(11)가, 열전도성이나 전기 전도성이 좋은 알루미늄이나 구리 등의 금속으로 이루어지는 기판(12)에 탑재되어 있다. 반도체 소자(11)와 기판(12)은 땜납에 의해 접합되어 있지만, 그 양자를 접합하는 땜납층(13)과 기판(12) 사이에는, 기판(12)에 대한 땜납의 접합성을 좋게 하기 위해서 땜납 접합층(14)이 설치되어 있다. 또한, 실리콘으로 이루어지는 반도체 소자의 이면에도, 땜납과의 접합성을 좋게 하기 위해서 니켈 합금 등의 메탈라이즈 처리가 실시되어 있다.
땜납 접합층(14)은, 니켈이나 구리, 주석 등이 콜드 스프레이법, 도금법, 진공 증착, 또는 스퍼터 등의 성막 처리에 의해 형성된다. 그러나, 도금법에 의해 성막할 경우에는, 땜납 접합층(14)만의 부분 성막을 하기 위해서, 그 이외의 표면전부를 마스킹하지 않으면 안되므로, 상당한 수고와 비용이 든다. 진공 증착이나 스퍼터도 고가의 진공 설비에서의 성막이 필요하고, 진공 배기 등에도 시간이 필요하기 때문에, 생산성이 나쁘고 비용이 든다. 따라서, 부분 성막이 용이하고, 비용이나 처리 시간, 설비 비용의 점에서 콜드 스프레이법을 사용하는 것이 유효하다.
도 2는 콜드 스프레이법을 실행하는 성막 장치의 구성을 개념적으로 도시한 도면이다. 성막 장치(80)는 압축 가스를 공급하는 콤프레서(81)를 갖고, 그 콤프레서(81)로부터 보내지는 압축 가스가 가열 수단(82)에 의해 가열되어, 압력 조정 밸브(83)를 통해서 노즐(84)로부터 분사되도록 되어 있다. 분말 탱크(85)에는 예를 들어 구리 분말이 충전되고, 그 분말 탱크(85)로부터 보내지는 구리 분말을 노즐(84)에서도 가열할 수 있도록 히터(86)가 설치되어 있다. 그리고, 구리 분말을 특정의 영역으로 분사해서 성막하기 위해서, 노즐(84)을 평행 이동시키는 구동 수단(87)이 설치되어 있다.
성막 장치(80)에 의해 땜납 접합층(14)을 성막할 경우, 기판(12) 상에 마스크(88)가 배치된다. 마스크(88)는 성막 영역에 상당하는 크기의 개구 프레임(881)이 형성되고, 기판(12)에 대하여 개구 프레임(881)의 위치가 정렬된다. 노즐(84)에는, 분말 탱크(85)로부터 평균 입경이 5 내지 60㎛의 구리 분말이 공급되고, 그 구리 분말이 히터(86)에 의해 가열된다. 또한, 노즐(84)에는 콤프레서(81)로부터 가열된 압축 가스가 보내진다.
노즐(84)로부터는 50℃ 내지 200℃로 가열된 고상 상태의 구리 분말이 압축 가스와 함께 기판(12)의 표면을 향해서 급격하게 분사된다. 노즐(84)로부터 분사된 구리 분말은 고체인 채로 음속으로부터 초음속 정도의 고속으로 기판(12)에 충돌하고, 소성 변형해서 부착함으로써 막을 형성한다. 구리 분말은 충돌했을 때에 운동 에너지가 열 에너지로 변하고, 재료에 따라서는 재료 표면이 융점을 초과해서 결합해 강고한 밀착력을 얻는다. 그리고, 구리 분말을 분사하는 노즐(84)이 성막 영역을 따라서 수평 이동을 반복하는 것에 의해, 기판(12)에 소정 두께의 땜납 접합층(14)이 성막된다.
콜드 스프레이법에 의해 땜납 접합층(14)이 성막된 후의 기판(12)은, 노 내에 투입되어서 환원성 가스 분위기하에서(예를 들어, 아르곤 가스, 헬륨 가스, 질소 가스 등에 수소를 3 내지 100％ 배합한 분위기하), 200℃ 내지 700℃의 온도 조건에서 열처리가 행해진다. 땜납 접합층(14)은, 수소가 있는 가스 분위기 중에서 열처리를 행함으로써, 피막으로서 부착되어서 퇴적한 구리 입자의 표면의 산화층이 환원되어, 무산화의 구리가 표면을 덮는다. 이렇게 해서 땜납 접합층(14)의 표면에 납땜이 가능하게 되지만, 반대로 환원 처리에 의해 땜납이 습윤 확산되기 쉬워져, 땜납 흐름의 문제가 발생한다.
반도체 소자(11)를 구성하는 실리콘과 땜납 접합층(14)을 구성하는 구리 등은 선팽창 계수에 차이가 있다. 그로 인해, 반도체 장치(1)가 반복해서 사용되면, 양자를 접합하는 땜납층(13)에 냉열 충격에 의한 전단 응력이 작용한다. 그 때문에 땜납층(13)은 응력의 분산이 가능하도록 일정 이상의 막 두께가 요구되고, 막 두께가 충분하지 않을 경우에는 피로 파괴를 야기해 버린다. 반도체 소자(11)를 납땜할 때, 본래 소정 영역에 머물러야 할 땜납이 흘러버리는 것이 원인으로, 땜납층(13)의 막 두께가 얇아져 버리면, 충분한 응력 분산을 할 수 있는 막 두께를 확보할 수 없게 될 가능성이 발생한다. 또한, 땜납이 넓은 영역에서 습윤 확산되면, 반도체 소자(11)의 주위에 위치하는 와이어 본드(도시하지 않음)의 접속 영역에 땜납이 부착되어 버려 제품 불량으로 된다.
따라서, 반도체 장치(1)에는, 땜납 접합층(14)의 주위를 둘러싸도록 하여, 땜납 흐름을 방지하는 유출 방지층(15)이 형성되어 있다. 유출 방지층(15)은 땜납 접합층(14)과 마찬가지로, 저비용의 형성이 가능한 콜드 스프레이법에 의해 성막된다. 유출 방지층(15)도 성막 장치(80)에 의해 성막되지만, 그 때 도 3 및 도 4에 도시하는 2장의 마스크가 사용된다. 제1 마스크(91)와 제2 마스크(92)는, 땜납 접합층(14)을 덮는 중앙 차폐부(911, 921)의 주위에, 각각 개구부(912, 922)가 형성되고, 개구부(912, 922)의 외측에 외주 차폐부(913, 923)가 존재한다.
개구부(912, 922)는 각각 2개소에 형성된 연결부(915, 925)에 의해 도중 절단되어 있고, 환형상으로는 되어 있지 않다. 이것은, 중앙 차폐부(911 또는 921)와 외주 차폐부(913 또는 923)를 연결시키기 위함이다. 따라서, 1장의 마스크만으로는, 환형상으로 형성해야 할 유출 방지층(15)이 연결부(915, 925)의 개소에서 도중 절단되어 버린다. 따라서, 제1 마스크(91)와 제2 마스크(92)는 양자를 겹쳤을 경우에, 서로의 연결부(915, 925)의 위치가 다른쪽의 개구부(922, 912)로 되도록, 각각의 위치가 어긋나게 형성되어 있다.
유출 방지층(15)의 성막에는, 우선 도 3에 도시하는 제1 마스크(91)가 기판(12) 상에 배치되고, 중앙 차폐부(911)가 땜납 접합층(14)에 겹쳐지도록 위치 정렬이 행해진다. 그리고, 도 2에 도시하는 성막 장치(80)를 사용한 콜드 스프레이법에 의한 성막이 행해진다. 즉, 노즐(84)로부터 급격하게 분사된 구리 분말이 개구부(912)를 통과해서 기판(12)의 표면에 충돌하고, 소성 변형해서 부착함으로써 막이 형성된다. 노즐(84)은, 구리 분말을 분사하면서 개구부(912)의 전체 영역에 걸쳐서 이동하고, 그것에 의해 기판(12)에는, 도 5에 도시하는 제1 막(151)이 형성된다. 도 5는 단계적으로 성막하는 유출 방지층(15)의 성막 상황을 도시한 평면도이다.
제1 막(151)은 개구부(912)에 대응한 평면 형상이며, 2개로 분할되어, 그 사이에 절단부(155)가 형성되어 있다. 제1 막(151)을 성막한 후, 제1 마스크(91) 대신에 제2 마스크(92)가 배치되고, 다시 노즐(84)로부터 구리 분말이 분사된다. 그로 인해, 제1 막(151)에 겹쳐서 제2 막(152)이 성막된다. 이때, 절단부(155)에는 구리 분말이 들어가, 그 오목부를 메울 수 있다. 한편, 제2 막(152)은, 2개로 분할된 개구부(922)에 대응한 평면 형상이며, 2개소에 절단부(156)가 형성된다. 따라서, 다시 제2 마스크(92) 대신에 제1 마스크(91)를 배치하고, 교대로 성막이 행해진다.
기판(12) 상에 땜납 접합층(14)과 유출 방지층(15)이 성막된 후, 땜납 접합층(14) 상에 반도체 소자(11)가 납땜된다. 즉, 박형상 또는 펠릿형상의 땜납재를 개재해서 반도체 소자(11)가 겹쳐지고, 가열해서 땜납재를 용융한 납땜이 행해진다. 이때, 땜납 접합층(14)의 주위의 유출 방지층(15)은 구리가 산화한 상태이기 때문에, 용융한 땜납이 접합하지 않아 그 이상 외측으로 습윤 확산되지 않는다. 따라서, 땜납 흐름이 방지된 땜납층(13)은 일정 이상의 막 두께를 유지할 수 있다.
본 실시 형태에 따르면, 콜드 스프레이법을 사용한 것에 의해 유출 방지층(15)을 저렴하게 형성한 반도체 장치(1)를 제공하는 것이 가능하게 되었다. 콜드 스프레이법에 따르면, 대기중에서 간편하게 성막할 수 있고, 제1 마스크(91)와 제2 마스크(92)를 사용함으로써 저가격으로 부분 성막이 가능하기 때문이다. 또한, 제1 마스크(91)와 제2 마스크(92)를 사용함으로써, 이음매가 없는 환형상의 유출 방지층(15)으로 할 수 있고, 땜납의 유출을 보다 방지 가능한 것으로 할 수 있었다. 그리고, 유출 방지층(15)이 땜납 흐름을 방지함으로써, 땜납의 습윤 확산되는 영역이 한정되어, 와이어 본딩의 접합 영역에 도달하지 않게 되고, 본딩 불량을 방지할 수 있다. 게다가, 접합되는 반도체 소자(11)의 위치 정밀도가 향상한다.
그런데, 전술한 제1 및 제2 마스크(91, 92)를 교대로 사용함으로써, 유출 방지층(15)의 절단부(155, 156)를 메울 수 있다. 그러나, 제1 마스크(91)를 부상시켜 배치함으로써, 분사된 구리 분말이 연결부(915)의 하측에도 돌아들어가, 성막 부분이 연결되는 것도 생각할 수 있다. 그러한 경우, 절단부(155)가 형성되지 않기 때문에, 제1 마스크(91)만으로 유출 방지층(15)을 성막하는 것도 가능하다. 또한, 절단부(155)는 국소적이며 폭도 좁다. 그로 인해, 절단부(155)에 땜납의 유출이 발생하지 않거나, 땜납의 습윤 확산이 제품으로서 지장이 없는 경우에도, 제1 마스크(91)만으로 성막하도록 해도 좋다.
반도체 장치(1)는 땜납 접합층(14)과 유출 방지층(15)을 함께 콜드 스프레이법을 사용하여, 구리 분말의 성막에 의해 형성한 것이다. 그로 인해, 처음에 땜납 접합층(14)을 성막해서 환원 처리하고, 그 후에 유출 방지층(15)을 성막하고, 환원 처리하는 일이 없이 산화막을 남긴 채로 했다. 한편으로, 유출 방지층(15)의 형성에, 알루미늄 등의 환원 처리에서 환원되지 않은 금속을 사용했을 경우에는, 땜납 접합층(14)과 유출 방지층(15)을 성막한 후에, 함께 환원 처리를 행하도록 해도 좋다.
또한, 반도체 장치(1)는 유출 방지층(15)을 구리로 형성하고 있지만, 전술한 알루미늄 외에 금이나 은 등, 비중이나 비열, 열전도율이 높은 재료를 사용하는 것이 바람직하다. 반도체 장치(1)에서는, 반도체 소자(11)가 발열체로 되어서 사용시의 발열량이 크게 된다. 그로 인해, 열전도성이 좋은 유출 방지층(15)을 설치함으로써, 열확산과 과도 열 흡열에 의해, 반도체 장치(1) 전체의 방열 성능을 향상시키는 것이 가능하기 때문이다.
(제2 실시 형태)
다음에, 본 발명에 관한 반도체 장치의 제2 실시 형태에 대해서 설명한다. 도 6은 제2 실시 형태의 반도체 장치를 도시한 단면도이다. 도 1과 동일한 구성에 대해서는 동일한 도면부호를 부여해서 설명한다. 반도체 장치(2)는 기판(12) 상에 땜납 접합층(16)이 성막되고, 그 위에 땜납층(13)을 개재해서 반도체 소자(11)가 접합되어 있다. 땜납 접합층(16)은 그 위에 유출 방지층(17)을 겹쳐 형성하기 때문에, 상기 제1 실시 형태의 땜납 접합층(14)보다도 면적이 크게 형성되어 있다.
땜납 접합층(16)은, 니켈이나 구리, 주석 등이 콜드 스프레이법, 도금법, 진공 증착, 또는 스퍼터 등의 성막 처리에 의해 형성되지만, 여기에서도 구리 분말을 콜드 스프레이법에 의해 성막한 것에 대해서 설명한다. 땜납 접합층(16)은 성막 후의 환원 처리에 의해 땜납이 습윤 확산되기 때문에, 땜납 흐름을 방지하는 유출 방지층(17)이 성막된다. 유출 방지층(17)은 구리 분말을 콜드 스프레이법에 의해 성막된 것이며, 여기에서도 도 3 및 도 4에 도시하는 제1 및 제2 마스크(91, 92)를 사용해서 형성된다.
유출 방지층(17)은 반도체 소자(11)의 주위를 둘러싸는 벽과 같이 되어 있기 때문에, 납땜할 때에는, 유출 방지층(17)의 프레임 내부에, 박형상 또는 펠릿형상의 땜납재와 반도체 소자(11)가 겹쳐져 들어간다. 따라서, 유출 방지층(17)의 높이는, 적어도 땜납층(13)의 막 두께(100 내지 400㎛) 보다도 높아지도록 형성된다. 이것은, 지그를 사용하지 않아도, 땜납로로 이동할 때에, 땜납재나 반도체 소자(11)가 유출 방지층(17)으로부터 어긋나지 않도록 하기 위해서이다. 그리고, 높이를 가진 유출 방지층(17)은 납땜할 시에 용융한 땜납이 흘러버리지 않도록 막을 수 있다. 또한, 이렇게 해서 유출 방지층(17)이 땜납 흐름을 방지함으로써, 땜납의 습윤 확산되는 영역이 한정되고, 게다가 접합되는 반도체 소자(11)의 위치 정밀도가 향상한다.
따라서, 본 실시예에서도 콜드 스프레이법을 사용한 것에 의해 유출 방지층(17)을 저렴하게 형성한 반도체 장치(2)를 제공하는 것이 가능하게 되는 등, 상기 제1 실시 형태와 마찬가지의 효과가 얻어진다. 또한, 열전도성이 좋은 구리제의 땜납 접합층(16)이나 유출 방지층(17)에 의해 체적이 크게 되어 열용량이 증가하고, 반도체 장치(2) 전체의 방열 성능을 향상시킬 수 있다. 또한, 유출 방지층(17) 내에 땜납재나 반도체 소자(11)를 넣어서 배치하는 것만으로, 납땜 완료까지 보유지지할 필요가 없기 때문에, 지그 등의 폐지나 생산 설비의 간소화가 가능하게 되고, 이 점에서도 비용의 삭감이 가능하게 된다.
(제3 실시 형태)
다음에, 본 발명에 관한 반도체 장치의 제3 실시 형태에 대해서 설명한다. 도 7은 제3 실시 형태의 반도체 장치를 도시한 단면도이다. 도 1과 동일한 구성에 대해서는, 동일한 도면부호를 부여해서 설명한다. 반도체 장치(3)는 기판(12) 상에 땜납 접합층(14)이 성막되고, 그 위에 땜납층(13)을 개재해서 반도체 소자(11)가 접합되어 있다. 땜납 접합층(14)은 구리 분말을 콜드 스프레이법에 의해 성막한 것이며, 성막 후의 환원 처리에 의해 땜납이 습윤 확산되기 때문에, 그 주위에 땜납 흐름을 방지하는 유출 방지층(18)이 성막되어 있다. 유출 방지층(18)은 구리 분말을 콜드 스프레이법에 의해 성막된 것이며, 여기에서도 도 3 및 도 4에 도시하는 제1 및 제2 마스크(91, 92)를 사용해서 형성된다.
유출 방지층(18)은 기판(12) 상에 직접 성막되어, 반도체 소자(11)의 주위를 둘러싸는 벽과 같이 해서 형성되어 있다. 유출 방지층(18)의 막 두께는 적어도 땜납 접합층(14) 상의 땜납층(13)보다도 높아지도록 형성된다. 따라서, 지그를 사용하지 않아도, 땜납로로 이동할 때에, 땜납재나 반도체 소자(11)가 유출 방지층(18)으로부터 어긋나 버릴 일은 없다. 또한, 높이를 가진 유출 방지층(18)은 납땜할 시에 용융한 땜납이 흘러버리지 않도록 막을 수 있다. 또한, 유출 방지층(18)이 땜납 흐름을 방지함으로써, 땜납의 습윤 확산되는 영역이 한정되고, 게다가 접합되는 반도체 소자(11)의 위치 정밀도가 향상한다.
따라서, 본 실시 형태에서도 콜드 스프레이법을 사용한 것에 의해 유출 방지층(18)을 저렴하게 형성한 반도체 장치(3)를 제공하는 것이 가능하게 되는 등, 상기 제1 실시 형태와 마찬가지의 효과를 얻을 수 있다. 또한, 열전도성이 좋은 구리제의 유출 방지층(18)에 의해 체적이 크게 되어 열용량이 증가하기 때문에, 반도체 장치(3) 전체의 방열 성능을 향상시킬 수 있다. 또한, 유출 방지층(18) 내에 땜납재나 반도체 소자(11)를 넣어서 배치하는 것만으로, 납땜 완료까지 보유지지할 필요가 없기 때문에, 지그 등의 폐지나 생산 설비의 간소화가 가능하게 되고, 이 점에서도 비용의 삭감이 가능하게 된다.
(제4 실시 형태)
다음에, 본 발명에 관한 반도체 장치의 제4 실시 형태에 대해서 설명한다. 도 8은 제4 실시 형태의 반도체 장치를 도시한 단면도이다. 도 1과 동일 구성에 대해서는, 동일한 도면부호를 부여해서 설명한다. 반도체 장치(4)는 기판(12) 상에 땜납 접합층(21)이 성막되고, 그 위에 땜납층(13)을 개재해서 반도체 소자(11)가 접합되어 있다. 땜납 접합층(21)은 구리 분말을 콜드 스프레이법에 의해 성막된 것이며, 반도체 소자(11)나 땜납층(13)보다도 면적이 크게 형성되어 있다.
성막 후의 땜납 접합층(21)은 산화되어 있어서 그대로로는 납땜할 수 없다. 한편으로, 전체를 환원해 버리면 땜납 흐름이 발생한다. 따라서, 본 실시 형태에서는 부분적으로 환원 처리를 실시함으로써, 산화 부분을 남겨서 땜납 흐름이 발생하지 않도록 했다. 즉, 땜납층(13)이 배치되는 땜납 접합층(21)의 중앙 영역에 환원 부분(211)이 형성되고, 그 주위에 존재하는 산화된 채의 산화 부분(212)이 유출 방지부가 된다. 도 9는 부분 환원 방법을 도시한 이미지 도면이다.
환원 처리는 환원성이 있는 환원 가스중에서 소정 온도의 가열에 의해 행해진다. 본 실시 형태의 환원 처리는 수소 등의 환원 가스중에 땜납 접합층(21)이 놓인다. 그리고, 도 9에 도시한 바와 같이, 레이저 장치(220)로부터 땜납 접합층(21)의 표면을 향해서 펄스 모드의 레이저가 조사된다. 1개소마다 일정 시간 레이저를 조사하면서, 조사 장소를 조금씩 어긋나게 해서 환원 부분(211)만 조사한다. 펄스 모드의 레이저는 레이저 조사점의 환원에 충분한 0.1 내지 2.0J/(㎠·펄스) 정도의 에너지이며, 100msec 이하의 단시간만 주입된다. 따라서, 레이저가 조사된 부분만이 환원되고, 그 주위는 온도 상승이 억제되어서 환원되지 않는다.
또한, 레이저의 주사 속도, 펄스 조사 주기, 빔 직경, 레이저 파장 및 조사면 반사율은 땜납 접합층(21)의 막 두께나 주변의 구조 등에 따라 적절하게 설정된다. 또한, 레이저 장치(220)에는, CO2 레이저, YAG 레이저 또는 파이버 레이저 등이 사용된다. 환원 가스는 챔버 내에서 분위기 가스로서 공급하도록 해도 좋고, 레이저 조사 부분에 분사하도록 해도 좋다.
땜납 접합층(21)에 소정 영역의 환원 부분(211)이 형성된 후, 환원 부분(211) 상에는, 박형상 또는 펠릿형상의 땜납을 통해서 반도체 소자(11)가 겹쳐지고, 가열에 의해 납땜이 행해진다. 그 때, 땜납의 주위에는, 콜드 스프레이법에 의해 성막된 채의 산화 부분(212)이 존재하기 때문에, 땜납 흐름이 방지된다. 따라서, 본 실시 형태에 따르면, 콜드 스프레이법을 사용해서 성막한 땜납 접합층(21)을 그대로 땜납 흐름을 방지하는 유출 방지 부분으로 함으로써 저렴하게 형성한 반도체 장치(4)를 제공하는 것이 가능하게 된다.
그런데, 땜납 접합층(21)에 대하여 부분적으로 환원하는 방법을 설명했지만, 그것 대신에, 다음은 땜납 접합층(21)에 대하여 부분적으로 산화하는 방법을 설명한다. 이 방법에서는, 기판(12)에 대하여 콜드 스프레이법에 의해 땜납 접합층(21)이 성막된 후, 그 땜납 접합층(21)은 우선 환원 가스중에서 가열된 환원 처리가 행해진다. 그 때문에, 전체가 환원되어 버려 그대로는 땜납 흐름이 발생해 버리기 때문에 부분적으로 산화 처리가 실시된다. 즉, 땜납 접합층(21)의 중앙에 환원 부분(211)을 남기고, 그 주위에 유출 방지부로서 산화한 산화 부분(212)이 형성된다.
산화 처리는, 땜납 접합층(21)이 산소나 할로겐계의 산화성이 있는 가스를 포함하는 산화 가스중에 놓인다. 땜납 접합층(21)에는, 도 9에 도시하는 경우와 마찬가지로, 레이저 장치(220)로부터 땜납 접합층(21)의 표면을 향해서 펄스 모드의 레이저가 조사된다. 단, 여기서의 조사 개소는 땜납 접합층(21)의 산화 부분(212)에 상당하는 개소이다. 펄스 모드의 레이저는 레이저 조사점의 산화에 충분한 에너지이며, 소정 시간만 주입된다. 따라서, 레이저가 조사된 부분만이 산화되고, 중앙 부분은 산화되지 않는다. 환원 부분(211)에 비교해 외주부에만 한정되는 산화 부분(212)은 면적이 작다. 이로 인해, 레이저 조사 시간이 단시간에 종료하는 장점이 있다.
또한, 레이저의 주사 속도, 펄스 조사 주기, 빔 직경, 레이저 파장 및 조사면 반사율은 땜납 접합층(21)의 막 두께나 주변의 구조 등에 따라 적절하게 설정된다. 또한, 레이저 장치(220)에는, CO2 레이저, YAG 레이저 또는 파이버 레이저 등이 사용된다. 그리고, 산화 가스는 고농도의 산소나 할로겐을 포함하면 산화력이 높은 것으로 되기 때문에, 필요에 따라서 희석해도 좋다. 또한, 산화 가스는 챔버 내에서 분위기 가스로서 공급하도록 해도 좋고, 레이저 조사 부분에 분사하도록 해도 좋다.
따라서, 부분산화에 의해서도 땜납 접합층(21)에 소정 영역의 환원 부분(211)과 산화 부분(212)이 형성된다. 그 후는, 환원 부분(211) 상에 박형상 또는 펠릿형상의 땜납을 개재해서 반도체 소자(11)가 겹쳐지고, 가열에 의해 납땜이 행해진다. 그 때, 땜납의 주위를 산화 부분(212)이 둘러싸고 있기 때문에, 땜납 흐름이 방지된다. 이렇게 해서, 콜드 스프레이법을 사용해서 성막한 땜납 접합층(21)에 산화 부분(212)을 형성하고, 땜납 흐름을 방지하는 유출 방지 부분으로 하는 저렴한 반도체 장치(4)를 제공하는 것이 가능하게 되었다.
또한, 본 발명은 상기 실시 형태에 한정되는 것이 아니고, 본 발명의 취지를 벗어나지 않는 범위 내에서 다양한 개량, 변형이 가능한 것은 말할 필요도 없다.
상기 각 실시 형태에서는, 유출 방지층(15) 등을 산화된 구리에 의해 구성한 경우를 설명했지만, 땜납과 접합하지 않고 젖지 않는 재료이면, 콜드 스프레이법에 의해 성막하는 재료로서, 알루미늄, 티탄, 철, 은 등의 사용도 가능하다.
또한, 제1 내지 제3 실시 형태에서는 땜납 접합층(14, 16)이 형성되어 있지만, 기판(12)이 구리나 니켈, 주석 또는 그 합금으로 형성되고, 땜납을 직접 접합할 수 있을 경우에는 땜납 접합층(14, 16)을 생략한 구성이라도 좋다.
또한, 제1 내지 제3 실시 형태에서는, 유출 방지층(15, 17, 18)의 성막에 있어서, 제1 및 제2 마스크(91, 92)를 사용한 방법을 설명했지만, 그 밖의 방법에서는, 기판(12)이나 땜납 접합층(14, 16)에 수지 등으로 보호막을 형성하고, 콜드 스프레이법에 의해 유출 방지층(15, 17, 18)을 성막을 한 후에, 그 보호막을 박리하도록 해도 좋다.
또한, 기판(12)은 세라믹스판을 사용한 절연 기판이라도 좋다.
1 : 반도체 장치
11 : 반도체 소자
12 : 기판
13 : 땜납층
14 : 땜납 접합층
15 : 유출 방지층
91 : 제1 마스크
92 : 제2 마스크

Claims (16)

  1. 기판 상에 땜납층을 통해서 반도체 소자를 접합한 반도체 장치에 있어서,
    상기 땜납층의 주위를 둘러싸는 것에 의해 납땜시의 땜납 흐름을 방지하는 유출 방지부를 갖고, 그 유출 방지부가 콜드 스프레이법에 의해 성막된 것이며, 표면이 산화된 상태이고,
    상기 유출 방지부는 상기 땜납층보다도 높게 되는 두께로 성막된 것인 것을 특징으로 하는, 반도체 장치.
  2. 제1항에 있어서, 상기 유출 방지부는 상기 땜납층의 주위에 콜드 스프레이법에 의해 성막된 유출 방지층인 것을 특징으로 하는, 반도체 장치.
  3. 제1항에 있어서, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며, 상기 유출 방지부는 상기 땜납 접합층의 주위를 따라 콜드 스프레이법에 의해 성막된 유출 방지층인 것을 특징으로 하는, 반도체 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며, 상기 유출 방지부는, 상기 땜납 접합층 상에 콜드 스프레이법에 의해 성막된 유출 방지층인 것을 특징으로 하는, 반도체 장치.
  6. 삭제
  7. 제3항 또는 제5항에 있어서, 상기 땜납 접합층은 성막시에 산화된 금속이 환원 처리된 것이며, 상기 유출 방지층은 성막시에 산화된 채의 금속에 의해 형성된 것인 것을 특징으로 하는, 반도체 장치.
  8. 제7항에 있어서, 상기 땜납 접합층은 콜드 스프레이법에 의해 성막된 것인 것을 특징으로 하는, 반도체 장치.
  9. 제1항에 있어서, 상기 기판 상에는 콜드 스프레이법에 의해 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며,
    상기 땜납 접합층은, 성막에 의해 산화된 표면 중, 상기 땜납층이 위치하는 영역이 환원 가스중에서의 가열에 의해 환원되고, 상기 유출 방지부는 환원된 영역의 주변에 산화된 채의 영역인 것을 특징으로 하는, 반도체 장치.
  10. 제1항에 있어서, 상기 기판 상에는 콜드 스프레이법에 의해 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것이며,
    상기 유출 방지부는, 환원 처리된 상기 땜납 접합층의 표면에 대해서, 상기 땜납층이 위치하는 영역을 둘러싸도록 산화 가스중에서의 가열에 의해 산화된 영역인 것을 특징으로 하는, 반도체 장치.
  11. 삭제
  12. 기판 상에 땜납층을 통해서 반도체 소자를 접합할 때, 용융된 땜납의 땜납 흐름을 방지하면서 상기 반도체 소자를 납땜하는 반도체 장치의 제조 방법에 있어서,
    상기 기판 상에 상기 땜납층의 주위를 둘러싸는 영역에, 표면이 산화된 상태의 유출 방지부를 콜드 스프레이법을 사용한 성막에 의해 형성하고,
    상기 유출 방지부에 둘러싸인 내부에 땜납재가 배치되고, 열을 가해서 상기 땜납재를 용융시켜서 상기 반도체 소자를 납땜하고,
    상기 땜납층의 영역에 대응하는 중앙 차폐부와, 상기 유출 방지부의 외주 영역에 대응하는 외주 차폐부 사이에, 상기 유출 방지부에 대응하는 개구부가 형성되고, 상기 개구부를 가로질러서 상기 중앙 차단부와 외주 차단부를 연결하는 연결부의 위치가 상이한 2장의 마스크를 준비하고,
    상기 2장의 마스크를 교대로 사용하면서 콜드 스프레이법에 의해 상기 유출 방지부를 성막하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  13. 기판 상에 땜납층을 통해서 반도체 소자를 접합할 때, 용융된 땜납의 땜납 흐름을 방지하면서 상기 반도체 소자를 납땜하는 반도체 장치의 제조 방법에 있어서,
    상기 기판 상에 상기 땜납층의 주위를 둘러싸는 영역에, 표면이 산화된 상태의 유출 방지부를 콜드 스프레이법을 사용한 성막에 의해 형성하고,
    상기 유출 방지부에 둘러싸인 내부에 땜납재가 배치되고, 열을 가해서 상기 땜납재를 용융시켜서 상기 반도체 소자를 납땜하고,
    상기 반도체 장치가, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에,
    상기 땜납 접합층을 콜드 스프레이법에 의해 성막하고, 상기 땜납 접합층을 산화 환원 처리한 후에, 상기 유출 방지부를 콜드 스프레이법에 의해 성막하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  14. 기판 상에 땜납층을 통해서 반도체 소자를 접합할 때, 용융된 땜납의 땜납 흐름을 방지하면서 상기 반도체 소자를 납땜하는 반도체 장치의 제조 방법에 있어서,
    상기 기판 상에 상기 땜납층의 주위를 둘러싸는 영역에, 표면이 산화된 상태의 유출 방지부를 콜드 스프레이법을 사용한 성막에 의해 형성하고,
    상기 유출 방지부에 둘러싸인 내부에 땜납재가 배치되고, 열을 가해서 상기 땜납재를 용융시켜서 상기 반도체 소자를 납땜하고,
    상기 반도체 장치는, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에,
    상기 땜납 접합층을 콜드 스프레이법에 의해 성막하고, 상기 유출 방지부를 환원되지 않는 금속을 사용해서 콜드 스프레이법에 의해 성막하고, 상기 유출 방지부를 성막한 후에 상기 땜납 접합층을 산화 환원 처리하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  15. 기판 상에 땜납층을 통해서 반도체 소자를 접합할 때, 용융된 땜납의 땜납 흐름을 방지하면서 상기 반도체 소자를 납땜하는 반도체 장치의 제조 방법에 있어서,
    상기 기판 상에 상기 땜납층의 주위를 둘러싸는 영역에, 표면이 산화된 상태의 유출 방지부를 콜드 스프레이법을 사용한 성막에 의해 형성하고,
    상기 유출 방지부에 둘러싸인 내부에 땜납재가 배치되고, 열을 가해서 상기 땜납재를 용융시켜서 상기 반도체 소자를 납땜하고,
    상기 반도체 장치는, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에,
    상기 기판 상에는 콜드 스프레이법에 의해 상기 땜납 접합층을 성막하고,
    상기 땜납 접합층의 산화된 표면 중, 상기 땜납층이 위치하는 영역을 환원 가스중에서 가열해서 환원하고, 그 환원된 영역의 주변에 산화된 채로 남긴 영역을 상기 유출 방지부로 하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  16. 기판 상에 땜납층을 통해서 반도체 소자를 접합할 때, 용융된 땜납의 땜납 흐름을 방지하면서 상기 반도체 소자를 납땜하는 반도체 장치의 제조 방법에 있어서,
    상기 기판 상에 상기 땜납층의 주위를 둘러싸는 영역에, 표면이 산화된 상태의 유출 방지부를 콜드 스프레이법을 사용한 성막에 의해 형성하고,
    상기 유출 방지부에 둘러싸인 내부에 땜납재가 배치되고, 열을 가해서 상기 땜납재를 용융시켜서 상기 반도체 소자를 납땜하고,
    상기 반도체 장치는, 상기 기판 상에는 땜납 접합층이 성막되고, 상기 반도체 소자가 상기 땜납 접합층 상에 땜납층을 개재해서 접합된 것일 경우에,
    상기 기판 상에는 콜드 스프레이법에 의해 상기 땜납 접합층을 성막한 후에 환원 처리하고,
    환원된 상기 땜납 접합층의 표면 중, 상기 땜납층이 위치하는 영역을 둘러싸는 영역을 산화 가스중에서 가열해서 산화하고, 상기 산화 영역을 상기 유출 방지부로 하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
KR1020127005397A 2010-05-18 2010-05-18 반도체 장치 및 그 제조 방법 KR101343289B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/058374 WO2011145176A1 (ja) 2010-05-18 2010-05-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20120049319A KR20120049319A (ko) 2012-05-16
KR101343289B1 true KR101343289B1 (ko) 2013-12-18

Family

ID=44991300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127005397A KR101343289B1 (ko) 2010-05-18 2010-05-18 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8865584B2 (ko)
EP (1) EP2573809A4 (ko)
JP (1) JP5565315B2 (ko)
KR (1) KR101343289B1 (ko)
CN (1) CN102549738B (ko)
WO (1) WO2011145176A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359644B2 (ja) * 2009-07-23 2013-12-04 三菱マテリアル株式会社 パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
PL2480052T3 (pl) * 2009-09-15 2018-01-31 Toshiba Kk Ceramiczna płytka drukowana oraz sposób jej wytwarzania
KR101180224B1 (ko) 2010-07-07 2012-09-05 주식회사 포스코 쇳물용기 지지장치
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
DE112012006875T5 (de) 2012-09-04 2015-06-03 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6011410B2 (ja) * 2013-03-22 2016-10-19 三菱マテリアル株式会社 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
DE102013211089A1 (de) * 2013-06-14 2014-12-18 Robert Bosch Gmbh Substrat mit einem Bereich zur Begrenzung eines Lotbereichs
US20150246371A1 (en) * 2014-02-28 2015-09-03 Pratt & Whitney Canada Corp. Method of cold spraying components of a gas turbine engine mask therefor
JP6406975B2 (ja) * 2014-10-24 2018-10-17 三菱電機株式会社 半導体素子および半導体装置
KR200478914Y1 (ko) * 2015-04-23 2015-12-03 제엠제코(주) 반도체 패키지
JP6384493B2 (ja) * 2016-01-21 2018-09-05 トヨタ自動車株式会社 シリンダヘッドの製造方法
DE102016110847B4 (de) 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
WO2019103028A1 (ja) * 2017-11-22 2019-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN108365357B (zh) * 2018-01-30 2019-11-26 番禺得意精密电子工业有限公司 端子及具有该端子的电连接器
JP6966379B2 (ja) * 2018-04-23 2021-11-17 株式会社 日立パワーデバイス 半導体装置およびその製造方法
WO2021013333A1 (en) * 2019-07-22 2021-01-28 Technische Hochschule Aschaffenburg Electrical connection pad with enhanced solderability and corresponding method for laser treating an electrical connection pad
DE102019132332B3 (de) * 2019-11-28 2021-01-28 Infineon Technologies Ag Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls
CN116670825A (zh) * 2021-01-13 2023-08-29 三菱电机株式会社 半导体装置、电力转换装置以及半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172066A (ja) 2007-01-12 2008-07-24 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2009026953A (ja) 2007-07-19 2009-02-05 Toyota Motor Corp パワーモジュールの製造方法、パワーモジュール、車両用インバータ、及び車両

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170090A (ja) 1987-12-25 1989-07-05 Hitachi Ltd はんだ付け方法
JP2527828B2 (ja) * 1990-02-27 1996-08-28 三菱電機株式会社 半導体パッケ―ジ
JPH0496256A (ja) 1990-08-03 1992-03-27 Mitsubishi Materials Corp 金属製ハーメチックシール蓋
JP3198661B2 (ja) * 1992-10-14 2001-08-13 株式会社村田製作所 誘電体共振器装置およびその実装構造
JPH06177290A (ja) 1992-12-04 1994-06-24 Nippon Steel Corp 半導体装置
JPH06244224A (ja) 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体装置の部品半田付け方法
JPH07211731A (ja) * 1994-01-27 1995-08-11 Fuji Electric Co Ltd 半導体装置
JPH0823002A (ja) 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JPH10242330A (ja) * 1997-02-21 1998-09-11 Dowa Mining Co Ltd パワーモジュール用基板及びその製造法
JP3918379B2 (ja) * 1999-10-20 2007-05-23 トヨタ自動車株式会社 溶射方法、溶射装置及び粉末通路装置
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
DE10045783A1 (de) * 2000-05-08 2001-11-22 Ami Doduco Gmbh Verfahren zum Herstellen von Werkstücken, welche der Leitung von elektrischem Strom dienen und mit einem überwiegend metallischen Material beschichtet sind
US7832177B2 (en) * 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
DE102004055817B3 (de) * 2004-11-18 2006-01-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul
US20060216428A1 (en) * 2005-03-23 2006-09-28 United Technologies Corporation Applying bond coat to engine components using cold spray
JP4595665B2 (ja) 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
JP4979290B2 (ja) * 2006-07-21 2012-07-18 北陸電気工業株式会社 表面実装用可変抵抗器
JP5077529B2 (ja) 2006-11-10 2012-11-21 富士電機株式会社 絶縁基板の製造方法、ならびに半導体装置の製造方法
US7758916B2 (en) * 2006-11-13 2010-07-20 Sulzer Metco (Us), Inc. Material and method of manufacture of a solder joint with high thermal conductivity and high electrical conductivity
TWI367552B (en) * 2007-08-22 2012-07-01 Everlight Electronics Co Ltd Soldering process for electrical component and apparatus thereof
JP4844702B1 (ja) * 2010-05-10 2011-12-28 トヨタ自動車株式会社 マスキング治具、基板加熱装置、及び成膜方法
US8436461B2 (en) * 2010-05-21 2013-05-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172066A (ja) 2007-01-12 2008-07-24 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2009026953A (ja) 2007-07-19 2009-02-05 Toyota Motor Corp パワーモジュールの製造方法、パワーモジュール、車両用インバータ、及び車両

Also Published As

Publication number Publication date
CN102549738A (zh) 2012-07-04
EP2573809A4 (en) 2017-05-24
CN102549738B (zh) 2015-07-01
JP5565315B2 (ja) 2014-08-06
US8865584B2 (en) 2014-10-21
EP2573809A1 (en) 2013-03-27
WO2011145176A1 (ja) 2011-11-24
US20120126411A1 (en) 2012-05-24
KR20120049319A (ko) 2012-05-16
JPWO2011145176A1 (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
KR101343289B1 (ko) 반도체 장치 및 그 제조 방법
JP4844702B1 (ja) マスキング治具、基板加熱装置、及び成膜方法
CN110303154B (zh) 基于激光熔融沉积增材制造技术的梯度钎料层制备和一体化钎焊工艺
US20130112383A1 (en) Method of manufacturing plate with passage, plate with passage, temperature adjustment plate, cold plate, and shower plate
JP6475703B2 (ja) 金属／セラミックはんだ接続部を生成する方法
JP5243962B2 (ja) カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法
JP5321601B2 (ja) 半導体装置
CN104159695A (zh) 金属材料的接合方法
KR20160132499A (ko) 반도체장치 및 반도체장치의 제조방법
JP2009528684A (ja) ペルチェ素子精製プロセスとペルチェ素子
KR20130132984A (ko) 온도 제어 요소 및 온도 제어 요소에 전자 부품을 부착하기 위한 방법
WO2013021870A1 (ja) 冷却装置及びその製造方法
US7911041B2 (en) Semiconductor device with gold coatings, and process for producing it
TWI566344B (zh) 散熱板、功率模組及散熱板的製造方法
WO2006126525A1 (ja) Ｃｕ－Ｍｏ基板およびその製造方法
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
JP5449045B2 (ja) シャフト付きヒータユニットおよびシャフト付きヒータユニット製造方法
CN109564898B (zh) 半导体模块及其生产方法
TWI381900B (zh) Metal bonding structure and joining method thereof
TWI605740B (zh) 基體之接合方法
KR100336153B1 (ko) 브라운관 유리 성형용 몰드 및 그 제조방법
WO2021014007A1 (en) Power semiconductor module
JPS5939034A (ja) 半導体装置の製造方法
JPH08172154A (ja) リードフレーム及びリードフレームを用いる半導体装置
JP2007142054A (ja) シールカバーおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 7