KR101301080B1 - 삼극 전계방출소자의 제조방법 - Google Patents

삼극 전계방출소자의 제조방법 Download PDF

Info

Publication number
KR101301080B1
KR101301080B1 KR1020080024501A KR20080024501A KR101301080B1 KR 101301080 B1 KR101301080 B1 KR 101301080B1 KR 1020080024501 A KR1020080024501 A KR 1020080024501A KR 20080024501 A KR20080024501 A KR 20080024501A KR 101301080 B1 KR101301080 B1 KR 101301080B1
Authority
KR
South Korea
Prior art keywords
resist
opening
pattern
resist pattern
catalyst layer
Prior art date
Application number
KR1020080024501A
Other languages
English (en)
Other versions
KR20090099323A (ko
Inventor
백찬욱
최준희
홍석우
이주호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080024501A priority Critical patent/KR101301080B1/ko
Priority to US12/292,027 priority patent/US8288082B2/en
Publication of KR20090099323A publication Critical patent/KR20090099323A/ko
Application granted granted Critical
Publication of KR101301080B1 publication Critical patent/KR101301080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H01J2329/0444—Carbon types
    • H01J2329/0455—Carbon nanotubes (CNTs)

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명에 따른 삼극 전계방출소자의 제조방법은 다음과 같다. 기판상에 음극, 절연막 및 게이트 금속층을 순차로 형성한다. 게이트 금속층 상에 순차로 적층되는, 제1 개구부를 갖는 제1 레지스트 패턴 및 제1 개구부의 크기보다 작은 제2 개구부를 갖는 제2 레지스트 패턴을 형성한다. 다음으로 제1 레지스트 패턴을 제1 마스크 패턴으로 하여 게이트 금속층 및 절연막을 순차적으로 에칭하여 제1 개구부에 대응하는 제1 및 제2 홀을 각각 갖는 게이트 전극 및 절연층을 형성한다. 제2 레지스트 패턴을 제2 마스크 패턴으로 하여 제1 및 제2 홀을 통해 노출된 음극 상에 촉매층을 형성한다. 제1 및 제2 레지스트 패턴과, 제2 레지스트 패턴상에 형성된 촉매층을 제거한 후에 제2 홀 내의 촉매층 상에 이미터를 형성한다. 이처럼, 제1 및 제2 레지스트 패턴을 이용하는 경우 하나의 마스크로 게이트 전극의 제1 홀과 촉매층의 패턴을 별개로 조절할 수 있으므로, 전계방출소자의 생산효율을 향상시키고 전계방출 특성을 개선할 수 있다.
전계방출소자, 삼극관, 레지스트, 게이트 홀, 촉매층

Description

삼극 전계방출소자의 제조방법{Method of Fabricating Triode-structure Field-emission device}
본 발명은 삼극 전계방출소자의 제조방법에 관한 것으로, 더욱 상세하게는, 2층 구조의 레지스트 패턴을 이용하여 게이트 홀의 사이즈를 조절할 수 있는 삼극 전계방출소자의 제조방법에 관한 것이다.
2극 전계방출소자는 일정한 간격으로 서로 대향되게 배치된 상부 기판 및 하부 기판, 이 두 기판 사이의 대향면 상에 각각 형성된 양극 및 음극, 그리고 양극 상에 도포된 형광체와 음극 상에 형성된 이미터를 구비한다. 이러한 2극 구조를 갖는 전계방출소자는 이미터의 방출전자를 제어하는데 어려움이 따르므로 표시소자에 응용하는 데 어려움이 있다.
한편, 전계방출소자로부터 방출된 전자의 제어가 가능하게 하기 위해 삼극 전계방출소자가 개발되었다. 삼극 전계방출소자는 음극, 게이트 전극, 양극의 삼극관(triode)을 구성요소를 포함하여 이루어지며, 게이트 전극은 하부 기판의 절연층을 사이에 두고 상기 음극과 마주본다. 이때, 전자의 방출을 제어하기 위한 게이트 전극은 주로 게이트 홀 구조를 가지며, 하부 기판의 음극에 위치한 카본 나노튜브와 같은 이미터에 전계를 인가하여 전자빔 터널링 효과를 이용하여 전자를 방출시킨다. 삼극 전계방출소자의 전계방출 특성은 게이트 홀과 이미터 사이의 거리 및 정렬상태, 게이트 홀의 크기 등에 의해 달라진다.
본 발명은 하나의 마스크를 이용하여 게이트 홀의 사이즈를 다양하게 조절하여, 전계방출소자의 생산효율을 향상시킬 수 있고 전계방출소자의 전계방출 특성을 개선할 수 있는 삼극 전계방출소자의 제조방법을 제공하고자 한다.
본 발명에 따른 삼극 전계방출소자의 제조방법은 다음과 같다. 기판상에 음극, 절연막 및 게이트 금속층을 순차로 형성한다. 상기 게이트 금속층 상에 구비되고 제1 개구부를 갖는 제1 레지스트 패턴과, 상기 제1 레지스트 패턴 상에 구비되고 상기 제1 개구부의 크기보다 작은 제2 개구부를 갖는 제2 레지스트 패턴을 형성한다. 다음으로, 상기 제1 레지스트 패턴을 제1 마스크 패턴으로 하여 상기 게이트 금속층 및 상기 절연막을 순차적으로 에칭하여 상기 제1 개구부에 대응하는 제1 및 제2 홀을 각각 갖는 게이트 전극 및 절연층을 형성한다. 상기 제2 레지스트 패턴을 제2 마스크 패턴으로 하여 상기 제1 및 제2 홀을 통해 노출된 음극 상에 촉매층을 형성한다. 상기 제1 및 제2 레지스트 패턴과, 상기 제2 레지스트 패턴상에 형성된 촉매층을 제거한 후에, 상기 제2 홀 내의 촉매층 상에 이미터를 형성한다.
본 발명의 일 실시예에서, 제1 및 제2 레지스트 패턴을 형성하는 과정은 다음과 같다. 상기 게이트 금속층 상에 제1 레지스트 및 제2 레지스트를 순차로 도포하고, 상기 제1 및 제2 레지스트를 노광한 후에 상기 제1 및 제2 레지스트를 현상하여 제1 및 제2 레지스트 패턴을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제1 레지스트는 상기 제2 레지스트보다 현상속도가 더 빠른 것을 사용할 수 있다. 또한, 상기 제1 레지스트의 현상 시간을 조 절하여 상기 제1 개구부의 사이즈의 조절할 수 있다.
본 발명의 일 실시예에서, 상기 제1 레지스트는 감광성 또는 비감광성 레지스트이며, 상기 제2 레지스트는 감광성 레지스트이다.
이하에서는, 도면을 참조하여 본 발명의 실시예를 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 삼극 전계방출소자를 제조하는 과정을 설명하기 위한 단면도이다. 도 1a 내지 도 1h에서 동일한 구성요소에 대하여는 동일한 참조번호를 병기한다. 본 발명의 실시예에서는 삼극 전계방출소자의 하부기판에 형성되는 구성요소에 대하여 설명한다.
우선, 도 1a에 도시된 바와 같이, 기판(10)상에 음극(20), 절연막(30) 및 게이트 금속층(40)을 순차로 형성한다. 구체적으로, 상기 기판(10)은 높은 온도에 견딜 수 있는 Si, Al2O3, 또는 세라믹 기판 등을 사용할 수 있으며, 낮은 온도에서 이미터를 형성할 경우에는 유리 기판을 사용할 수 있다. 상기 음극(20)은 Al, Cr, Ag, Mo 등의 금속, 이들의 합금 또는 투명전극 등으로 이루어질 수 있다. 상기 음극(20)은 전자 빔 증착법(e-beam evaporation)이나 스퍼터링(Sputtering)과 같은 증착법에 의해 상기 기판(10)상에 형성될 수 있다.
상기 절연막(30)은 SiO2, Si3N4, Al2O3 등과 같은 절연물질을 상기 음극(20) 상에 증착하여 형성한다. 일예로, 화학 기상 증착법(Chemical Vapor Deposition)을 이용하여 상기 절연막(30)을 상기 음극(20) 상에 증착할 수 있다.
상기 게이트 금속층(40)은 Cr, Nb 등의 전도성 물질 등으로 이루어질 수 있으며, 상기 음극(20)과 마찬가지로 전자 빔 증착법이나 스퍼터링에 의해 상기 절연막(30) 상에 증착될 수 있다.
다음으로, 도 1c에 도시된 바와 같이, 상기 게이트 금속층(40) 상에 형성되고 제1 개구부(53)를 갖는 제1 레지스트 패턴(51')과, 상기 제1 레지스트 패턴(51') 상에 구비되고 상기 제1 개구부(53)의 크기보다 작은 제2 개구부(54)를 갖는 제2 레지스트 패턴(52')을 형성한다.
구체적으로, 상기 제1 및 제2 레지스트 패턴(51', 52')을 형성하는 과정은 다음과 같다. 도 1b에 도시된 바와 같이, 상기 게이트 금속층(40) 상에 제1 레지스트(51) 및 제2 레지스트(52)를 순차로 도포한다. 상기 제1 및 제2 레지스트(51, 52)는 스핀 코팅법에 의해 상기 게이트 금속층(40)에 도포될 수 있다.
다음으로 상기 제1 및 제2 레지스트(51, 52)의 상부에 마스크(미도시)를 구비하여 상기 제1 및 제2 레지스트(51, 52)를 노광시킨다. 이때, 자외선 또는 전자선을 사용하여 노광시킬 수 있으며, 상기 마스크는 상기 제2 개구부(54)에 대응하는 윈도우 패턴을 갖는다.
상기 노광 후에 상기 제1 및 제2 레지스트(51, 52)를 현상하여 제1 및 제2 레지스트 패턴(51', 52')을 형성한다. 현상법의 예로, 침지법, 패들법 또는 샤워법 등이 이용될 수 있다. 상기 현상 과정에서, 상기 제2 레지스트(52)에서 노광된 부 분이 현상되어 제2 개구부(54)를 갖는 제2 레지스트 패턴(52')이 형성된다. 이후 현상액이 상기 제2 개구부(54)를 통하여 상기 제1 레지스트(51)로 침투하여 상기 제1 레지스트(51)가 식각되어 상기 제1 개구부(53)를 갖는 제1 레지스트 패턴(51')가 형성된다. 이때, 상기 제1 레지스트(51)의 현상 시간을 조절하여 상기 제1 개구부(53)의 사이즈를 다양하게 조절할 수 있다. 즉, 현상 시간을 길게하여 상기 제1 개구부(53)를 상기 제2 개구부(54)보다 더 크게 형성할 수 있다. 이로써, 언더컷 형상을 갖는 제1 레지스트 패턴(51')을 형성할 수 있다.
상기 현상과정에서 동일한 현상용액을 사용할 수 있을 뿐만 아니라, 제1 및 제2 레지스트 현상시에 서로 다른 현상용액을 사용할 수도 있다. 상기 제2 레지스트(52)로 포지티브 감광성 레지스트가 사용될 수 있으며, 상기 제1 레지스트(51)로는 감광성 또는 비감광성 레지스트가 사용될 수 있다.
상기 제1 레지스트(51)가 비감광성 레지스트이고, 상기 제2 레지스트(52)가 감광성 레지스트인 경우, 상기 노광은 제2 레지스트(52)에 작용하므로 현상 후에 제2 레지스트 패턴(52)은 마스크의 윈도우 패턴과 같은 크기의 제2 개구부(54)를 갖고, 상기 제1 레지스트 패턴(51)은 노광량에 관계없이 현상시간만큼 크기가 조절된 제1 개구부(53)를 갖는다.
상기 제1 레지스트와 상기 제2 레지스트가 모두 감광성 레지스트인 경우, 현상용액에 대한 상기 제1 및 제2 레지스트(51,52)의 현상 특성, 예컨대 현상속도가 서로 상이하여야 한다. 동일 현상용액에 대하여 상기 제1 레지스트(51)의 현상속도가 상기 제2 레지스트(52)의 현상속도보다 더 빠르다.
다음으로, 도 1d 및 도 1e에 도시된 바와 같이, 상기 제1 레지스트 패턴(51')을 제1 마스크 패턴으로 하여 상기 게이트 금속층(40) 및 상기 절연막(30)을 순차적으로 에칭한다.
상기 제1 레지스트 패턴(51')의 제1 개구부(53)에 의해 상기 게이트 금속층(40)이 노출되고, 에칭 과정에서 상기 노출된 부분이 식각되어 상기 제1 개구부(53)에 대응하는 제1 홀(H1)을 갖는 게이트 전극(40')이 형성된다. 따라서, 상기 제1 레지스트 패턴(51')의 제1 개구부(53)의 사이즈에 따라 상기 게이트 전극(40')의 제1 홀(H1)의 사이즈가 조절된다. 결과적으로 상기 제1 레지스트(51)의 현상속도를 조절하여 다양한 사이즈의 제1 홀(H1)을 갖는 게이트 전극(40')을 형성할 수 있다.
도 2a 및 도 2b는 제1 레지스트 패턴의 제1 개구부의 사이즈에 따른 게이트 전극의 제1 홀의 직경의 변화를 나타낸 것이다. 도 2a 및 도 2b에 도시된 바와 같이, 상기 제1 레지스트(51)의 현상 시간을 조절하여 제1 개구부(53)의 사이즈가 서로 상이한 제1 레지스트 패턴(51')을 형성할 수 있으며, 상기 제1 개구부(53)의 사이즈를 조절하여 상기 게이트의 제1 홀(H1)의 직경(H1D)을 상이하게 조절할 수 있다.
이처럼, 본 발명의 일 실시예에 따른 2층 구조의 제1 및 제2 레지스트 패턴(51', 52')을 이용하는 경우, 하나의 마스크에서 제1 레지스트(51)의 현상 시간만을 조절하여 상기 게이트 전극(40')의 제1 홀(H1)의 사이즈를 다양하게 변화시킬 수 있다.
도 1e를 참조하면, 상기 게이트 금속층(40)의 에칭 후에 상기 절연막(30)을 에칭하여 상기 제1 개구부(53)에 대응하는 제2 홀(H2)을 갖는 절연층(30')을 형성한다. 상기 제1 및 제2 홀(H1, H2)에 의해 상기 절연층(30') 하부에 구비된 음극(20)이 노출된다.
이후, 도 1f에 도시된 바와 같이, 상기 제2 레지스트 패턴(52')을 제2 마스크 패턴으로 하여 상기 제1 및 제2 홀(H1, H2)을 통해 노출된 음극(20) 상에 촉매층(61)을 형성한다.
상기 촉매층(61)은 상기 음극(20) 상에 형성되는 이미터(도 1h의 70)의 성장을 위해서 필요하며, 상기 촉매층(61)을 이루는 물질은 상기 이미터의 구성물질에 따라 다르다. 일예로, 상기 이미터를 카본 나노튜브(Carbon nano-tube; CNT)로 형성할 경우, 상기 촉매층(61)은 Fe, Co, Ni, 또는 Invar 등의 물질을 전자 빔 증착법을 이용하여 상기 노출된 음극(20)상에 증착할 수 있다. 이때, 촉매층(61)과 상기 음극(20) 사이에 접착층(adhesion layer) 및 버퍼층(buffer layer)을 추가로 형성할 수 있다. 상기 접착층 및 버퍼층은 각각 Ti, Al을 주로 사용하여 형성할 수 있다. CNT 이미터의 경우 상기 촉매층(61)을 1 ~100 nm의 두께로 형성할 수 있다.
상기 음극(20) 상에 증착된 촉매층(61)은 상기 제2 레지스트 패턴(52')의 제2 개구부(54)에 대응하는 형상 및 사이즈를 갖는다. 따라서, 제2 개구부(54)의 사이즈 및 형상을 조절하여 상기 음극(20) 상에 증착되는 촉매층(61)의 패턴을 조절할 수 있다. 이처럼, 상기 촉매층(61)의 패턴은 상기 제1 레지스트 패턴(51')에 관계없이 상기 제2 레지스트 패턴(52')에 의해 결정된다.
따라서, 상기 제1 및 제2 레지스트(51,52)를 이용하는 경우, 하나의 마스크만으로도 상기 게이트 전극의 제1 홀(H1)의 패턴과 촉매층(61)의 패턴을 별개로 조절할 수 있으며, 이로 인해 마스크 추가 비용을 감소할 수 있고 자기 정렬(self-alignment)이 가능하다.
한편, 도 1f에 도시된 바와 같이, 상기 제2 레지스트 패턴(52') 상에도 촉매층(62)이 형성된다. 이후 상기 음극(20) 상에 형성된 촉매층(61)에 이미터를 형성하기 위해, 도 1g에 도시된 바와 같이, 상기 제1 및 제2 레지스트 패턴(51', 52')과 상기 제2 레지스트 패턴(52') 상의 촉매층(62)을 상기 기판(10)으로부터 제거하는 리프트 오프(lift-off) 공정을 거친다.
리프트 오프 공정 후에, 도 1h에 도시된 바와 같이, 상기 제2 홀(H2) 내의 촉매층(61) 상에 이미터(70)를 형성한다. 상기 이미터(70)는 촉매에 의해 성장하는 나노 와이어(nano-wire) 또는 나노 튜브 (nano-tube)로 이루어질 수 있다. 일예로, 상기 나노 와이어 또는 나노 튜브는 탄소 또는, 실리콘 산화물, 주석 산화물, 아연 산화물 또는 갈륨 질화물 등의 금속 산화물로 이루어질 수 있다.
본 실시예에서는 상기 이미터(70)를 CNT로 형성한 경우에 대하여 설명하지만, 본 발명이 이에 한정되는 것은 아니다.
상기 이미터(70)는 C2H2, C2H4, CH4 등과 같은 하이드로카본 가스 또는 COx 가스를 사용하여 화학기상증착법(Chemical vapor deposition; CVD)으로 상기 촉매층(61)상에 CNT를 성장시킴으로써 형성할 수 있다. 이 경우, CNT의 성장 면적은 즉, 촉매층(61)의 면적은 상기 제1 레지스트 패턴(51')과는 관계없이 상기 제2 레지스트 패턴(52')의 제2 개구부(54)의 사이즈에 의해 결정된다.
이처럼, 상기 게이트 전극(40')의 제1 홀(H1)의 패턴은 제1 레지스트 패턴(51')에 의해 조절되고, 상기 이미터(70)의 CNT 성장 면적 즉, 촉매층(61)의 면적은 상기 제2 레지스트 패턴(52')에 의해 별개로 조절될 수 있다.
본 발명의 일 실시예에 따른 2층 구조의 제1 및 제2 레지스트 패턴(51', 52')을 이용하는 경우, 하나의 마스크로 상기 게이트 전극(40')의 제1 홀(H1)의 사이즈를 변경할 수 있음은 물론 상기 촉매층(61)의 패턴을 결정할 수 있다.
따라서, 상기 게이트 전극(40')의 제1 홀(H1)과 상기 촉매층(61)의 패턴을 별개로 조절하기 위해 별도의 마스크를 사용할 필요가 없으며, 그 결과 전계방출소자의 제조시간 및 비용을 줄일 수 있다. 또한, 별도의 마스크 사용으로 발생할 수 있는 마스크 사이의 정렬 미스를 방지할 수 있다.
도 3은 본 발명의 일 실시예에 따른 삼극 전계방출소자의 제조방법에 따라 형성된 삼극 전계방출소자의 하부기판을 나타낸 단면도이다.
상기에서 살펴본 바와 같이 상기 제1 레지스트(51)의 현상 시간의 조절만으로 상기 게이트 전극(40')의 제1 홀(H1)의 사이즈를 조절할 수 있다. 그 결과, 도 3에 도시된 바와 같이, 상기 이미터(70)와 상기 제1홀(H1)을 정의하는 게이트 전극(40') 사이의 간격(D)을 조절하여 이미터(70)에서 방출되는 전자 빔의 궤적을 조절할 수 있다. 예컨대, 상기 간격(D)이 좁은 경우 방출된 전자 빔이 퍼지게 되는데, 상기 간격(D)을 넓게 조절하여 방출된 전자 빔을 집중시킬 수 있다. 이를 통해 전자방출소자의 전자빔을 효율적으로 제어할 수 있다.
또한, 상기 간격(D)을 넓게 조절하여, 상기 이미터(70)의 CNT와 상기 게이트 전극(40')과의 접촉에 의해 상기 이미터(70)으로부터 방출된 전자가 절연층(30')을 타고 흐르는 것을 방지할 수 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따라 형성된 전계방출소자를 나타낸 SEM 사진이다.
도 4a는 제1 레지스트의 현상 시간이 40초인 경우 상기 제1 레지스트의 제1 개구부 및 이에 대응하는 제1 홀이 형성된 게이트 전극의 패턴을 보여준다. 도 4b는 제1 레지스트의 현상 시간이 60초인 경우 상기 제1 레지스트의 제1 개구부 및 이에 대응하는 제1 홀이 형성된 게이트 전극의 패턴을 보여준다. 도 4a 및 도 4b에 도시된 바와 같이, 제1 레지스트의 현상 시간을 조절하여 사이즈가 다른 제1 홀을 갖는 게이트 전극을 형성할 수 있다.
참고로, 본 발명의 일 실시예에서 사용된 제1 레지스트는 LOR 레지스트이며, 제2 레지스트는 포토레지스트(GXR601)이다. 상기 LOR 레지스트를 3000rpm, 40초 조건에서 게이트 금속층 상에 스핀 코팅하고, 핫 플레이트에서 190 ℃로 5분 동안 소성하였다. 다음으로, 상기 포토레지스트(GXR601)를 3000rpm, 40초 조건에서 스핀 코팅한 후에 2분 동안 110 ℃로 소성하였다.
이후 UV 노광기를 이용하여 상기 제1 및 제2 레지스트를 12.7mW 3.5s 조건에서 UV 광에 노출시켰다. 노광 공정 후에, 현상액 300MIF에 기판을 침지하여 45~60초 동안 제1 및 제2 레지스트를 현상한 다음 게이트 금속층 및 절연막을 에칭하였 다.
도 4c 및 도 4d는 에칭 공정 후에 음극상에 형성된 촉매층을 나타낸 SEM 사진이다. 도 4c 및 도 4d에 도시된 바와 같이, 제2 레지스트 패턴의 제2 개구부의 형상을 조절하여 음극상에 형성된 촉매층의 패턴을 조절할 수 있다.
비록 본 발명이 상기 언급된 실시예와 관련하여 설명되었지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 삼극 전계방출소자를 제조하는 과정을 설명하기 위한 단면도이다.
도 2a 및 도 2b는 제1 레지스트 패턴의 제1 개구부의 사이즈에 따른 게이트 전극의 제1 홀의 직경의 변화를 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 삼극 전계방출소자의 제조방법에 따라 형성된 삼극 전계방출소자의 하부기판을 나타낸 단면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따라 형성된 전계방출소자를 나타낸 SEM 사진이다.
*도면의 주요부분에 대한 부호의 설명*
10 -- 기판 20 -- 음극
30' -- 절연층 40' -- 게이트 전극
51' -- 제1 레지스트 패턴 52' -- 제2 레지스트 패턴
53 -- 제1 개구부 54 -- 제2 개구부
61, 62 -- 촉매층 70 -- 이미터
H1, H2 -- 제1 홀, 제2 홀

Claims (8)

  1. 기판상에 음극, 절연막 및 게이트 금속층을 순차로 형성하는 단계(가);
    상기 게이트 금속층 상에 구비되고 제1 개구부를 갖는 제1 레지스트 패턴과, 상기 제1 레지스트 패턴 상에 구비되고 상기 제1 개구부의 크기보다 작은 제2 개구부를 갖는 제2 레지스트 패턴을 형성하는 단계(나);
    상기 제1 레지스트 패턴을 제1 마스크 패턴으로 하여 상기 게이트 금속층 및 상기 절연막을 순차적으로 에칭하여 상기 제1 개구부에 대응하는 제1 및 제2 홀을 각각 갖는 게이트 전극 및 절연층을 형성하는 단계(다);
    상기 제2 레지스트 패턴을 제2 마스크 패턴으로 하여 상기 제1 및 제2 홀을 통해 노출된 음극 상에 촉매층을 형성하는 단계(라);
    상기 제1 및 제2 레지스트 패턴과, 상기 제2 레지스트 패턴상에 형성된 촉매층을 제거하는 단계(마); 및
    상기 제2 홀 내의 촉매층 상에 이미터를 형성하는 단계(바)를 포함하는 것을 특징으로 하는 삼극 전계방출소자 제조방법.
  2. 제 1항에 있어서, (나) 단계는,
    상기 게이트 금속층 상에 제1 레지스트 및 제2 레지스트를 순차로 도포하는 단계;
    상기 제1 및 제2 레지스트를 노광하는 단계; 및
    상기 제1 및 제2 레지스트를 현상하여 제1 및 제2 레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 삼극 전계방출소자 제조방법.
  3. 제 2항에 있어서, 상기 제1 레지스트의 현상속도는 상기 제2 레지스트의 현상속도가 더 빠른 것을 특징으로 하는 삼극 전계방출소자 제조방법.
  4. 제 3항에 있어서, 상기 제1 레지스트의 현상 시간을 조절하여 상기 제1 개구부의 사이즈의 조절하는 것을 특징으로 하는 삼극 전계방출소자 제조방법.
  5. 제 3항에 있어서, 상기 제1 레지스트는 감광성 또는 비감광성 레지스트인 것을 특징으로 하는 삼극 전계방출소자 제조방법.
  6. 제 3항에 있어서, 상기 제2 레지스트는 감광성 레지스트인 것을 특징으로 하는 삼극 전계방출소자 제조방법.
  7. 제 1항에 있어서, 상기 이미터는 나노 와이어 또는 나노 튜브로 이루어진 것을 특징으로 하는 삼극 전계방출소자의 제조방법.
  8. 제 7항에 있어서, 상기 나노 와이어 또는 나노 튜브는,
    탄소 또는 금속 산화물로 이루어진 것을 특징으로 하는 삼극 전계방출소자 제조방법.
KR1020080024501A 2008-03-17 2008-03-17 삼극 전계방출소자의 제조방법 KR101301080B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080024501A KR101301080B1 (ko) 2008-03-17 2008-03-17 삼극 전계방출소자의 제조방법
US12/292,027 US8288082B2 (en) 2008-03-17 2008-11-10 Method of fabricating triode-structure field-emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024501A KR101301080B1 (ko) 2008-03-17 2008-03-17 삼극 전계방출소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20090099323A KR20090099323A (ko) 2009-09-22
KR101301080B1 true KR101301080B1 (ko) 2013-09-03

Family

ID=41063427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024501A KR101301080B1 (ko) 2008-03-17 2008-03-17 삼극 전계방출소자의 제조방법

Country Status (2)

Country Link
US (1) US8288082B2 (ko)
KR (1) KR101301080B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720115B1 (ko) * 2005-08-24 2007-05-18 삼성전자주식회사 삼차원 지지체 및 그 제조 방법
US20080093693A1 (en) * 2006-10-20 2008-04-24 Kamins Theodore I Nanowire sensor with variant selectively interactive segments
US8569900B2 (en) * 2009-07-20 2013-10-29 Hewlett-Packard Development Company, L.P. Nanowire sensor with angled segments that are differently functionalized
KR101864219B1 (ko) 2011-05-31 2018-06-05 한국전자통신연구원 전계 방출 장치
CN112652522B (zh) * 2020-07-23 2022-05-03 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012933A (ko) * 2000-08-09 2002-02-20 박호군 삼극형 탄소나노튜브의 전계 방출 표시소자의 제조방법
KR20030063529A (ko) * 2002-01-22 2003-07-31 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
KR100634547B1 (ko) 2005-07-09 2006-10-13 삼성에스디아이 주식회사 링 타입 에미터를 갖는 전계방출소자 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767721A (en) 1986-02-10 1988-08-30 Hughes Aircraft Company Double layer photoresist process for well self-align and ion implantation masking
JP2852356B2 (ja) 1994-11-22 1999-02-03 双葉電子工業株式会社 フィールドエミッタの表面改質方法
CN101231465A (zh) 2002-01-25 2008-07-30 捷时雅株式会社 双层层叠物及使用它的构图方法
KR100590579B1 (ko) 2005-02-01 2006-06-19 삼성에스디아이 주식회사 탄소나노튜브 에미터를 구비한 전계방출소자의 제조방법
KR100738056B1 (ko) 2005-05-18 2007-07-12 삼성에스디아이 주식회사 Ｆｅｄ의 제조방법
US7279085B2 (en) * 2005-07-19 2007-10-09 General Electric Company Gated nanorod field emitter structures and associated methods of fabrication
KR100780286B1 (ko) 2006-03-03 2007-11-28 태산엘시디 주식회사 자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브 전계방출 표시소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012933A (ko) * 2000-08-09 2002-02-20 박호군 삼극형 탄소나노튜브의 전계 방출 표시소자의 제조방법
KR20030063529A (ko) * 2002-01-22 2003-07-31 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
KR100634547B1 (ko) 2005-07-09 2006-10-13 삼성에스디아이 주식회사 링 타입 에미터를 갖는 전계방출소자 및 그 제조 방법

Also Published As

Publication number Publication date
US8288082B2 (en) 2012-10-16
US20090233240A1 (en) 2009-09-17
KR20090099323A (ko) 2009-09-22

Similar Documents

Publication Publication Date Title
JP3863781B2 (ja) 三極管カーボンナノチューブ電界放出アレイの製造方法
KR101301080B1 (ko) 삼극 전계방출소자의 제조방법
CN101013642A (zh) 制造场发射装置的方法
JP2000021287A (ja) 電界放出型電子源及びその製造方法
JP3175666B2 (ja) 半導体装置の製造方法
JPH0711937B2 (ja) 微小真空三極管とその製造方法
JPH03295131A (ja) 電界放出素子およびその製造方法
JPH07183485A (ja) 量子細線装置及び製造方法
JPH05242797A (ja) 電子放出素子の製造方法
KR100353622B1 (ko) 투명전극을 게이트로 사용하여 금속 실리사이드가 코팅된실리콘 팁 어레이 제조방법
CN108364863B (zh) 形成金属-二维过渡族金属化合物材料良好欧姆接触的方法
KR101034885B1 (ko) 전계 방출 디바이스의 제조방법 및 이에 의해 제조된 전계 방출 디바이스
KR100199295B1 (ko) 전계방출소자 제조 방법
JP3094464B2 (ja) 電界放出型マイクロカソードの製造方法
KR100322611B1 (ko) 카본 나노튜브를 이용한 전계방출소자의 제조 방법
KR100200193B1 (ko) 실리콘팁형의전계방출소자제조방법
JP4371976B2 (ja) 電界電子放出装置
KR100286479B1 (ko) 다이아몬드 3극 필드 에미터의 제조방법
JP2001143602A (ja) 電界放出型冷陰極及びその製造方法
JP2503667B2 (ja) 半導体装置の製造方法
JP4722679B2 (ja) 電極の製造方法及び素子の製造方法
CN113675057A (zh) 一种自对准石墨烯场发射栅极结构及其制备方法
JPH04126332A (ja) 微小真空デバイス
KR101806506B1 (ko) 전계방출소자의 제조방법
JPH0845962A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 7