TW201322340A - 畫素結構及其製作方法 - Google Patents
畫素結構及其製作方法 Download PDFInfo
- Publication number
- TW201322340A TW201322340A TW100141761A TW100141761A TW201322340A TW 201322340 A TW201322340 A TW 201322340A TW 100141761 A TW100141761 A TW 100141761A TW 100141761 A TW100141761 A TW 100141761A TW 201322340 A TW201322340 A TW 201322340A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- data line
- scan line
- line segment
- patterned photoresist
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 192
- 229920002120 photoresistant polymer Polymers 0.000 claims description 80
- 239000011241 protective layer Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000004380 ashing Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 abstract 4
- 239000010409 thin film Substances 0.000 description 20
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一種畫素結構，包括一基板、一掃描線、一閘極、一絕緣層、一半導體通道、一資料線、一源極、一汲極、一保護層、一畫素電極以及一連接電極。絕緣層設置於掃描線、閘極與基板上，對應閘極的半導體通道以及資料線設置於絕緣層上，其中資料線與掃描線未重疊。源極與汲極設置於半導體通道上。設置於源極、汲極與資料線上的保護層具有一第一接觸洞部分暴露出汲極，以及複數個第二接觸洞部分暴露出資料線或掃描線。設置於保護層上的畫素電極經由第一接觸洞與汲極電性連接，而設置於保護層上的連接電極則經由第二接觸洞與資料線或掃描線電性連接。
Description
本發明係關於一種畫素結構及其製作方法，尤指一種可節省光罩數目之製作畫素結構的方法及畫素結構。
薄膜電晶體(thin film transistor,TFT)已經廣泛地應用於主動陣列式平面顯示面板中作為主動元件，用以驅動主動式液晶顯示面板、主動式有機電激發光顯示面板等裝置。習知的薄膜電晶體包含一閘極、一源極、一汲極以及作為電晶體通道之一半導體層，以現有的製作技術製作薄膜電晶體時，通常需要五道以上的微影製程來定義出薄膜電晶體各個元件的圖案。以五道光罩製程為例，其中第一道光罩製程係用以定義一第一金屬層，以形成掃描線與薄膜電晶體之閘極等構件；第二道光罩製程係用以定義出薄膜電晶體之半導體層；第三道光罩製程係用以定義一第二金屬層，以形成資料線與薄膜電晶體之源極與汲極等構件；第四道光罩製程係用來圖案化一絕緣保護層，以形成接觸孔；第五道光罩製程則係用來圖案化一透明導電層，以形成畫素電極。
為了減少光罩使用數目以簡化製程，目前在定義薄膜電晶體元件圖案時常見使用灰階光罩(half-tone mask)來當作製備薄膜電晶體的第二道光罩，灰階光罩包含一透明基板以及設於透明基板上之一遮蔽圖案與一半透區域(half-tone region)，其中遮蔽圖案係用於定義薄膜電晶體汲極和源極的圖案，而半透區域係用於定義位於源極和汲極下方之半導體層的圖案，以取代五道光罩製程中的第二道光罩及第三道光罩，也就是說，在製作薄膜電晶體時，僅需四次微影製程即可完成薄膜電晶體的製作。然而，灰階光罩的價格較一般光罩昂貴，不利於降低生產成本。因此，如何在薄膜電晶體製程中同時減少光罩使用數目並節省生產成本實為相關技術者所欲改進之課題。
本發明之目的之一在於提供一種畫素結構及其製作方法，以節省畫素結構中薄膜電晶體的生產成本，其中使用一般光罩取代灰階光罩以定義薄膜電晶體之元件圖案。
本發明之一較佳實施例係提供一種製作畫素結構之方法，其步驟如下。提供一基板，且於基底上形成一掃描線以及一閘極。於基板、掃描線與閘極上依序形成一絕緣層與一半導體層，接著，於半導體層上形成一金屬層。在金屬層上形成一第一圖案化光阻層，其中第一圖案化光阻層具有一平坦之頂面。蝕刻未被第一圖案化光阻層覆蓋之金屬層，以形成一電極圖案以及一資料線。蝕刻未被第一圖案化光阻層覆蓋之半導體層，以形成一半導體通道，其中資料線與掃描線未重疊。對第一圖案化光阻層進行一灰化(ashing)製程，以縮減第一圖案化光阻層之厚度而形成一第二圖案化光阻層，其中第二圖案化光阻層部分暴露出電極圖案，且第二圖案化光阻層之一頂面與電極圖案之一頂面係為共平面(coplanar)。蝕刻未被第二圖案化光阻層覆蓋之電極圖案以形成一源極與一汲極，之後，去除第二圖案化光阻層。於源極、汲極與資料線上形成至少一保護層，其中保護層具有一第一接觸洞部分暴露出汲極，以及複數個第二接觸洞部分暴露出資料線或掃描線。於保護層上形成一圖案化透明導電層，其中圖案化透明導電層包括一畫素電極經由第一接觸洞與汲極電性連接，以及一連接電極經由第二接觸洞與資料線或掃描線電性連接。
本發明之一較佳實施例係提供一種畫素結構，包括一基板、一掃描線、一閘極、一絕緣層、一半導體通道、一資料線、一源極、一汲極、一保護層、一畫素電極以及一連接電極。掃描線以及閘極設置於基板上，且絕緣層設置於掃描線、閘極與基板上。半導體通道設置於絕緣層上並對應閘極。資料線設置於絕緣層上，其中資料線與掃描線未重疊。源極與汲極設置於半導體通道上。保護層設置於源極、汲極與資料線上，其中保護層具有一第一接觸洞部分暴露出汲極，以及複數個第二接觸洞部分暴露出資料線或掃描線。設置於保護層上的畫素電極係經由第一接觸洞與汲極電性連接，而設置於保護層上的連接電極則係經由第二接觸洞與資料線或掃描線電性連接。
本發明提出一種畫素結構及其製作方法，其使用一非灰階光罩取代灰階光罩，並利用四道光罩製程完成畫素結構中薄膜電晶體，可大幅節省生產成本。另外，畫素結構的資料線與掃描線不互相重疊，而改用連接電極以電性連接位於掃描線兩側且彼此分離的資料線，或是電性連接位於資料線兩側且彼此分離的掃描線，可避免因掃描線與資料線重疊(跨線)造成位於上方的資料線之斷線，有利於資料線可持續正常傳遞訊號至相對應的畫素結構。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第14圖。第1圖至第14圖繪示了本發明之第一較佳實施例之畫素結構的製作方法示意圖，其中第1圖、第5圖、第9圖、第11圖與第13圖係以上視型式繪示，而第2圖至第4圖、第6圖至第8圖、第10圖、第12圖與第14圖係以剖面型式繪示。
第2圖繪示了本發明之一較佳實施例之畫素結構沿第1圖A-A’線段及B-B’線段之剖面示意圖。如第1圖及第2圖所示，提供一基板10，基板10可以是硬質基板例如玻璃基板、石英基板、塑膠基板等，也可以是其他可撓式材質的軟質基板。接著，形成一掃描線12以及一閘極14於基板10上，其中形成掃描線12以及閘極14的方法可包括藉由物理氣相沉積例如濺鍍(sputtering)、蒸鍍(evaporation)，或化學氣相沉積或其他薄膜沈積技術於基板10上全面形成一導電層(圖未示)。之後，進行一圖案化製程例如一微影蝕刻製程，以形成掃描線12以及閘極14。掃描線12與閘極14電性連接，且共同形成一連續線段。
如第3圖所示，於基板10、掃描線12與閘極14上依序形成一絕緣層16與一半導體層18，且於半導體層18上形成一金屬層22。絕緣層16之材料可包括例如氧化矽、氮化矽、氮氧化矽或其他介電材料，但不以此為限；半導體層18可為一非晶矽(amorphous silicon)層或其他半導體材料；金屬層22之材料可包括鋁、鉬、鉻、鎢、銅或上述金屬之組合，但不以此為限。此外，為降低金屬層22與半導體層18之間的阻抗值，在形成金屬層22之前，也可選擇性先於半導體層18上形成一歐姆接觸層20(ohmic contact layer)。
如第4圖所示，於金屬層22上形成一第一圖案化光阻層24，其中第一圖案化光阻層24具有一平坦之頂面S1，且閘極14完全被第一圖案化光阻層24所覆蓋。另外，第一圖案化光阻層24與掃描線12較佳係未重疊，但不以此為限，亦可為部分重疊。形成第一圖案化光阻層24的方法例如先於金屬層22上形成一光阻層(圖未示)，由於光阻層之自行平坦化性質，此時光阻層具有平坦之頂面；然後利用一非灰階光罩進行微影蝕刻製程加以形成第一圖案化光阻層24。由於非灰階光罩中各區可通過之曝光量相同，因此第一圖案化光阻層24仍具有一平坦之頂面。如第4圖所示，第一圖案化光阻層24之厚度隨金屬層22之表面起伏而變化，更詳細地說，第一圖案化光阻層24之厚度與基板10上已形成的結構之厚度的關係係為反比，例如第一圖案化光阻層24在閘極14上方的厚度h1係小於第一圖案化光阻層24在閘極14兩側上方的厚度h2。另外，第一圖案化光阻層24位於掃描線12上方的部分金屬層22之兩側，且第一圖案化光阻層24之頂面較佳係高於金屬層22之頂面。本實施例較佳係使用同一光罩定義閘極14上方及掃描線12上方的第一圖案化光阻層24，但不以此為限。
第6圖繪示了本發明之一較佳實施例之畫素結構沿第5圖A-A’線段及B-B’線段之剖面示意圖。如第5圖及第6圖所示，接著去除未被第一圖案化光阻層24覆蓋之金屬層22，以形成一電極圖案26以及一資料線28，並暴露出部分歐姆接觸層20。去除部分金屬層22的方法可包括進行一濕蝕刻製程。電極圖案26對應於閘極14，亦即電極圖案26與閘極14重疊。資料線28包括一第一資料線段32與一第二資料線段34彼此分離並分別位於掃描線12之兩側。之後，如第7圖所示，去除未被第一圖案化光阻層24覆蓋的歐姆接觸層20，以及去除未被第一圖案化光阻層24覆蓋的半導體層18，以形成一半導體通道30，並暴露出部分絕緣層16。去除部分歐姆接觸層20與部分半導體層18的方法可包括進行一乾蝕刻製程。其中資料線28與掃描線12未重疊。
如第8圖所示，在去除未被第一圖案化光阻層24覆蓋之部分金屬層22、部分歐姆接觸層20與部分半導體層18後，對第一圖案化光阻層24進行一灰化(ashing)製程，以縮減第一圖案化光阻層24之厚度而形成一第二圖案化光阻層36。更詳細地說，由於位於閘極14上方之第一圖案化光阻層24的厚度h1小於位於閘極14兩側上方之第一圖案化光阻層24的厚度h2，因此進行灰化製程後，閘極14上方的第一圖案化光阻層24會先被完全去除，而只留下閘極14兩側上方的第一圖案化光阻層24，以形成第二圖案化光阻層36。而位於掃描線12上方之第一圖案化光阻層24也經由此灰化製程部分去除，以形成厚度較小的第二圖案化光阻層36，掃描線12上方之第二圖案化光阻層36較佳係不暴露其下方之不連續的資料線28例如第一資料線段32與第二資料線段34。此時，閘極14上方之第二圖案化光阻層36部分暴露出電極圖案26，且此第二圖案化光阻層36之一頂面S3與電極圖案26之一頂面S4為共平面(coplanar)，也就是說第二圖案化光阻層36之頂面S3較佳係與電極圖案26之頂面S4相鄰且接觸。
第10圖繪示了本發明之一較佳實施例之畫素結構沿第9圖A-A’線段及B-B’線段之剖面示意圖。如第9圖及第10圖所示，接下來去除未被閘極14上方之第二圖案化光阻層36覆蓋之電極圖案26以形成一源極38與一汲極40，以及去除未被此第二圖案化光阻層36覆蓋且位於源極38與汲極40中間的歐姆接觸層20。其方法可包括進行一濕蝕刻製程去除部分電極圖案36至暴露出歐姆接觸層20，接著進行一乾蝕刻製程去除部分歐姆接觸層20至暴露出半導體通道30，其中暴露出的半導體通道30可作為後續完成之薄膜電晶體的電子通道，且半導體通道30的長寬比可藉由閘極14之寬度可以調整。另一方面，位於掃描線12上方的第二圖案化光阻層36完全覆蓋第一資料線段32與第二資料線段34，因此可避免去除部分電極圖案26以及源極38與汲極40中間的歐姆接觸層20時，對已形成的第一資料線段32與第二資料線段34造成損傷。
第12圖繪示了本發明之一較佳實施例之畫素結構沿第11圖A-A’線段及B-B’線段之剖面示意圖。如第11圖及第12圖所示，去除第二圖案化光阻層36，並於源極38、汲極40與資料線28上形成至少一保護層42，其中保護層42具有一第一接觸洞44部分暴露出汲極40，以及複數個第二接觸洞46部分暴露出資料線28，其中保護層42之第二接觸洞46係分別部分暴露出第一資料線段32與第二資料線段34。第14圖繪示了本發明之一較佳實施例之畫素結構沿第13圖A-A’線段及B-B’線段之剖面示意圖。最後，如第13圖及第14圖所示，於保護層42上形成一圖案化透明導電層，其中圖案化透明導電層包括一畫素電極48以及一連接電極50。畫素電極48經由第一接觸洞44與汲極40電性連接，而連接電極50經由第二接觸洞46與資料線28電性連接，更詳細地說，連接電極50係經由第二接觸洞46與第一資料線段32以及第二資料線段34電性連接。至此，完成畫素結構52中的薄膜電晶體之四道光罩製程。
請再參考第13圖及第14圖。如第13圖及第14圖所示，本實施例之一種畫素結構52，包括一基板10、一掃描線12、一閘極14、一絕緣層16、一半導體通道30、一資料線28、一源極38、一汲極40、一保護層42、一畫素電極48以及一連接電極50。掃描線12以及閘極14設置於基板10上，且絕緣層16設置於掃描線12、閘極14與基板10上。半導體通道30設置於絕緣層16上並對應閘極14。資料線28設置於絕緣層16上，其中資料線28與掃描線12未重疊。在本實施例中，資料線28包括一第一資料線段32與一第二資料線段34彼此分離並分別位於掃描線12之兩側。源極38與汲極40設置於半導體通道30上。為降低源極38/汲極40與半導體通道30之間的阻抗值，畫素結構52可另包括一歐姆接觸層20，位於源極38與半導體通道30之間，以及位於汲極40與半導體通道30之間。保護層42設置於源極38、汲極40與資料線28上，且保護層42具有一第一接觸洞44部分暴露出汲極40，以及複數個第二接觸洞46部分暴露出資料線28，其中，保護層42之第二接觸洞46係分別部分暴露出第一資料線段32與第二資料線段34。此外，設置於保護層42上的畫素電極48係經由第一接觸洞44與汲極40電性連接，而設置於保護層42上的連接電極50則係經由第二接觸洞46與資料線28電性連接，更詳細地說，連接電極50經由第二接觸洞46分別與第一資料線段32以及第二資料線段34連接，使第一資料線段32與第二資料線段34透過連接電極50電性連接。值得注意的是，本發明的畫素結構52中資料線28與掃描線12不互相重疊，而改以連接電極50電性連接位於掃描線12兩側的資料線段，可避免資料線28與掃描線12互相重疊時，位於上方的資料線28會因其下方之其他結構的總厚度過厚而在跨線處發生斷線，有利於保持資料線28之正常功能。
本發明之畫素結構並不以上述實施例為限。下文將依序介紹本發明之其它較佳實施例之畫素結構製作方法，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第15圖至第16圖，第15圖至第16圖繪示了本發明之第二較佳實施例之畫素結構的製作方法示意圖，其中第15圖繪示了本實施例之畫素結構之上視圖，而第16圖為沿第15圖A-A’線段與B-B’線段繪示之剖面示意圖。如第15圖至第16圖所示，在第二實施例中，形成畫素結構54的方法包括：提供一基板10，且形成一掃描線56以及閘極14於基板10上。與第一實施例不同之處在於，掃描線56為一不連續線段，包括彼此分離的一第一掃描線段62與一第二掃描線段64，而閘極14與第一掃描線段62電性連接且共同組成一連續線段。接著，於基板10、掃描線56與閘極14上依序形成一絕緣層66與一半導體層18，且於半導體層上形成一金屬層(圖未示)。在形成金屬層之前，也可選擇性於半導體層18上形成歐姆接觸層20。然後，形成一第一圖案化光阻層(圖未示)於金屬層上，且第一圖案化光阻層係利用非灰階光罩加以形成。因此，第一圖案化光阻層具有一平坦之頂面。第一圖案化光阻層完全重疊閘極14，且第一圖案化光阻層與掃描線56較佳係為完全不重疊，但不以此為限，亦可為部分重疊。以第一圖案化光阻層為遮罩，去除未被第一圖案化光阻層覆蓋之金屬層，以形成一電極圖案(圖未示)以及一資料線58，其中資料線58與掃描線56未重疊，掃描線56包括第一掃描線段62與第二掃描線段64彼此分離並分別位於為一連續線段的資料線58之兩側。
之後形成半導體通道、源極與汲極的方式與第一實施例相似，請一併參考前述相關說明、第7圖、第8圖以及第10圖，去除未被第一圖案化光阻層覆蓋之半導體層18與歐姆接觸層20，以形成位於閘極14上方的半導體通道30，並暴露出部分絕緣層66。然後，對第一圖案化光阻層進行一灰化製程，以縮減第一圖案化光阻層之厚度而形成一第二圖案化光阻層(圖未示)，其中第二圖案化光阻層部分暴露出電極圖案，且第二圖案化光阻層之一頂面與電極圖案之一頂面為共平面。再去除未被第二圖案化光阻層覆蓋之電極圖案以形成源極38與汲極40，隨後去除第二圖案化光阻層。
於源極38、汲極40與資料線58上形成至少一保護層70，其中保護層70具有第一接觸洞44部分暴露出汲極40，以及複數個第二接觸洞72部分暴露出掃描線56。於保護層70上形成一圖案化透明導電層，其中圖案化透明導電層包括畫素電極48經由第一接觸洞44與汲極40電性連接，以及一連接電極60經由第二接觸洞72與掃描線56電性連接。與第一實施例不同之處在於，絕緣層66具有複數個第三接觸洞74，第三接觸洞74分別與保護層70之第二接觸洞72對應並分別部分暴露出第一掃描線段62與第二掃描線段64，在本實施例中，連接電極60係經由第二接觸洞72以及第三接觸洞74與第一掃描線段62以及第二掃描線段64電性連接。至此，完成畫素結構54中的薄膜電晶體之四道光罩製程。本發明使用非灰階光罩取代灰階光罩完成畫素結構54中薄膜電晶體的製程，以節省光罩成本。
如第15圖與第16圖所示，第二實施例之畫素結構54，包括基板10、掃描線56、閘極14、絕緣層66、半導體通道30、資料線58、源極38、汲極40、保護層70、畫素電極48以及連接電極60。與第一實施例之畫素結構52不同之處在於，掃描線56包括第一掃描線段62與第二掃描線段64彼此分離並分別位於資料線58之兩側。保護層70設置於源極38、汲極40與資料線58上，且保護層70具有第一接觸洞44部分暴露出汲極40，以及複數個第二接觸洞72部分暴露出掃描線56，值得注意的是，絕緣層66設置於掃描線56與保護層70之間，因此為使第二接觸洞72暴露出掃描線56，絕緣層66需另具有複數個第三接觸洞74分別與保護層70之第二接觸洞72對應，使絕緣層66之第三接觸洞74分別與相對應的保護層70之第二接觸洞72連接，以分別部分暴露出第一掃描線段62與第二掃描線段64。設置於保護層70上的畫素電極48經由第一接觸洞44與汲極40電性連接，而設置於保護層70上的連接電極60則經由第二接觸洞72以及第三接觸洞74與掃描線56電性連接，更詳細地說，連接電極60係經由第二接觸洞72以及第三接觸洞74分別與第一掃描線段62以及第二掃描線段64連接，使第一掃描線段62與第二掃描線段64透過連接電極60電性連接。同理論之，本發明的畫素結構54中資料線58與掃描線56不互相重疊，而改以連接電極60電性連接位於資料線58兩側的掃描線段，可避免習知技術中在資料線與掃描線互相重疊的跨線處，位於上方的資料線發生斷線，有利於保持資料線之正常功能。
綜上所述，本發明提出一種畫素結構及其製作方法，其使用一非灰階光罩取代灰階光罩完成畫素結構中薄膜電晶體的四道光罩製程，以節省生產成本。另外，畫素結構的資料線與掃描線不互相重疊，而改用連接電極以電性連接位於掃描線/資料線兩側且彼此分離的資料線/掃描線，可避免因掃描線與資料線重疊(跨線)造成位於上方的資料線之斷線，有利於資料線可持續正常傳遞訊號至相對應的畫素結構。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．基板
12．．．掃描線
14．．．閘極
16．．．絕緣層
18．．．半導體層
20．．．歐姆接觸層
22．．．金屬層
24．．．第一圖案化光阻層
26．．．電極圖案
28．．．資料線
30．．．半導體通道
32．．．第一資料線段
34．．．第二資料線段
36．．．第二圖案化光阻層
38．．．源極
40．．．汲極
42．．．保護層
44．．．第一接觸洞
46．．．第二接觸洞
48．．．畫素電極
50．．．連接電極
52．．．畫素結構
54．．．畫素結構
56．．．掃描線
58．．．資料線
60．．．連接電極
62．．．第一掃描線段
64．．．第二掃描線段
66．．．絕緣層
70．．．保護層
72．．．第二接觸洞
74．．．第三接觸洞
h1,h2．．．厚度
S1,S3,S4．．．頂面
第1圖至第14圖繪示了本發明之第一較佳實施例之畫素結構的製作方法示意圖。
第15圖至第16圖繪示了本發明之第二較佳實施例之畫素結構的製作方法示意圖。
10．．．基板
12．．．掃描線
14．．．閘極
16．．．絕緣層
18．．．半導體層
20．．．歐姆接觸層
30．．．半導體通道
32．．．第一資料線段
34．．．第二資料線段
38．．．源極
40．．．汲極
42．．．保護層
44．．．第一接觸洞
46．．．第二接觸洞
48．．．畫素電極
50．．．連接電極
52．．．畫素結構
Claims (9)
- 一種製作畫素結構之方法，包括：提供一基板；於該基板上形成一掃描線以及一閘極；於該基板、該掃描線與該閘極上依序形成一絕緣層與一半導體層；於該半導體層上形成一金屬層；於該金屬層上形成一第一圖案化光阻層，其中該第一圖案化光阻層具有一平坦之頂面；去除未被該第一圖案化光阻層覆蓋之該金屬層，以形成一電極圖案以及一資料線，以及去除未被該第一圖案化光阻層覆蓋之該半導體層，以形成一半導體通道，其中該資料線與該掃描線未重疊；對該第一圖案化光阻層進行一灰化(ashing)製程，以縮減該第一圖案化光阻層之厚度而形成一第二圖案化光阻層，其中該第二圖案化光阻層部分暴露出該電極圖案，且該第二圖案化光阻層之一頂面與該電極圖案之一頂面為共平面(coplanar)；去除未被該第二圖案化光阻層覆蓋之該電極圖案以形成一源極與一汲極；去除該第二圖案化光阻層；於該源極、該汲極與該資料線上形成至少一保護層，其中該保護層具有一第一接觸洞部分暴露出該汲極，以及複數個第二接觸洞部分暴露出該資料線或該掃描線；以及於該保護層上形成一圖案化透明導電層，其中該圖案化透明導電層包括一畫素電極經由該第一接觸洞與該汲極電性連接，以及一連接電極經由該等第二接觸洞與該資料線或該掃描線電性連接。
- 如請求項1所述之製作畫素結構之方法，其中該第一圖案化光阻層係利用一非灰階光罩加以形成。
- 如請求項1所述之製作畫素結構之方法，其中該資料線包括一第一資料線段與一第二資料線段彼此分離並分別位於該掃描線之兩側，該保護層之該等第二接觸洞係分別部分暴露出該第一資料線段與該第二資料線段，且該連接電極經由該等第二接觸洞與該第一資料線段以及該第二資料線段電性連接。
- 如請求項1所述之製作畫素結構之方法，其中該掃描線包括一第一掃描線段與一第二掃描線段彼此分離並分別位於該資料線之兩側，該絕緣層具有複數個第三接觸洞分別與該保護層之該等第二接觸洞對應並分別部分暴露出該第一掃描線段與該第二掃描線段，且該連接電極經由該等第二接觸洞以及該等第三接觸洞與該第一掃描線段以及該第二掃描線段電性連接。
- 如請求項1所述之製作畫素結構之方法，另包括：形成該金屬層之前，先於該半導體層上形成一歐姆接觸層；去除未被該第一圖案化光阻層覆蓋之該歐姆接觸層；以及去除未被該第二圖案化光阻層覆蓋之該歐姆接觸層。
- 一種畫素結構，包括：一基板；一掃描線以及一閘極，設置於該基板上；一絕緣層，設置於該掃描線、該閘極與該基板上；一半導體通道，設置於該絕緣層上並對應該閘極；一資料線，設置於該絕緣層上，其中該資料線與該掃描線未重疊；一源極與一汲極，設置於該半導體通道上；一保護層，設置於該源極、該汲極與該資料線上，其中該保護層具有一第一接觸洞部分暴露出該汲極，以及複數個第二接觸洞部分暴露出該資料線或該掃描線；一畫素電極，設置於該保護層上並經由該第一接觸洞與該汲極電性連接；以及一連接電極，設置於該保護層上並經由該等第二接觸洞與該資料線或該掃描線電性連接。
- 如請求項6所述之畫素結構，其中該資料線包括一第一資料線段與一第二資料線段彼此分離並分別位於該掃描線之兩側，該保護層之該等第二接觸洞係分別部分暴露出該第一資料線段與該第二資料線段，且該連接電極經由該等第二接觸洞與該第一資料線段與該第二資料線段電性連接。
- 如請求項6所述之畫素結構，其中該掃描線包括一第一掃描線段與一第二掃描線段彼此分離並分別位於該資料線之兩側，該絕緣層具有複數個第三接觸洞分別與該保護層之該等第二接觸洞對應並分別部分暴露出該第一掃描線段與該第二掃描線段，且該連接電極經由該等第二接觸洞以及該等第三接觸洞與該第一掃描線段以及該第二掃描線段電性連接。
- 如請求項6所述之畫素結構，另包括一歐姆接觸層，位於該源極與該半導體通道之間，以及位於該汲極與該半導體通道之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100141761A TWI459477B (zh) | 2011-11-16 | 2011-11-16 | 畫素結構及其製作方法 |
| US13/369,272 US8501552B2 (en) | 2011-11-16 | 2012-02-08 | Pixel structure and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100141761A TWI459477B (zh) | 2011-11-16 | 2011-11-16 | 畫素結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201322340A true TW201322340A (zh) | 2013-06-01 |
| TWI459477B TWI459477B (zh) | 2014-11-01 |
Family
ID=48279736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100141761A TWI459477B (zh) | 2011-11-16 | 2011-11-16 | 畫素結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8501552B2 (zh) |
| TW (1) | TWI459477B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379250B2 (en) * | 2012-06-22 | 2016-06-28 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| TW201622158A (zh) * | 2014-12-10 | 2016-06-16 | 中華映管股份有限公司 | 薄膜電晶體以及其製作方法 |
| KR102483956B1 (ko) * | 2016-03-31 | 2023-01-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| CN108183132A (zh) * | 2017-12-27 | 2018-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种igzo薄膜晶体管制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940015576A (ko) * | 1992-12-10 | 1994-07-21 | 이헌조 | 액정표시장치 제조방법 |
| KR100333274B1 (ko) | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR101090258B1 (ko) * | 2005-01-03 | 2011-12-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
| TWI268620B (en) | 2005-12-01 | 2006-12-11 | Au Optronics Corp | Thin film transistor (TFT) and manufacturing method thereof |
| KR101253497B1 (ko) * | 2008-06-02 | 2013-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| JP5646162B2 (ja) * | 2009-01-23 | 2014-12-24 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
| KR20120034982A (ko) * | 2010-10-04 | 2012-04-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101394938B1 (ko) * | 2011-05-03 | 2014-05-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
-
2011
- 2011-11-16 TW TW100141761A patent/TWI459477B/zh not_active IP Right Cessation
-
2012
- 2012-02-08 US US13/369,272 patent/US8501552B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8501552B2 (en) | 2013-08-06 |
| TWI459477B (zh) | 2014-11-01 |
| US20130119385A1 (en) | 2013-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563980B2 (en) | Array substrate and manufacturing method | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP4740203B2 (ja) | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US8349631B2 (en) | Method for fabricating thin film transistor array substrate | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US7936409B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US7968389B2 (en) | Fabrication methods of thin film transistor substrates | |
| US8441592B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| US8048698B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| US8003451B2 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2006285163A (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR101982727B1 (ko) | 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |