KR101277776B1 - 정합 특성이 개선된 쌍극성 접합 트랜지스터 - Google Patents

정합 특성이 개선된 쌍극성 접합 트랜지스터 Download PDF

Info

Publication number
KR101277776B1
KR101277776B1 KR1020120031927A KR20120031927A KR101277776B1 KR 101277776 B1 KR101277776 B1 KR 101277776B1 KR 1020120031927 A KR1020120031927 A KR 1020120031927A KR 20120031927 A KR20120031927 A KR 20120031927A KR 101277776 B1 KR101277776 B1 KR 101277776B1
Authority
KR
South Korea
Prior art keywords
well
transistor
bipolar junction
junction
present
Prior art date
Application number
KR1020120031927A
Other languages
English (en)
Inventor
이희덕
정의정
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020120031927A priority Critical patent/KR101277776B1/ko
Application granted granted Critical
Publication of KR101277776B1 publication Critical patent/KR101277776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

두 개의 트랜지스터를 포함하는 형태의 쌍극성 접합 트랜지스터에서, 두 트랜지스터가 각각 독립적인 구조로 이루어지며, 각각의 베이스가 에미터를 둘러싸면서 에미터의 소정 방향은 개방시키는 형태로 이루어진다.

Description

정합 특성이 개선된 쌍극성 접합 트랜지스터{bipolar junction transistor for high matching characteristics}
본 발명은 트랜지스터의 구조에 관한 것으로, 더욱 상세하게 말하자면, 쌍극성 접합 트랜지스터(bipolar junction transistor: BJT)에 관한 것이다.
아날로그 회로에서 널리 사용되는 밴드갭 레퍼런스(Band-gap reference), 차동 증폭기(Differential amplifier), 고속도 신호 변환기(High speed A/D converter)는 일반적으로 두 개 이상의 쌍으로 구성되는 소자를 사용하기 때문에, 소자간의 정밀한 정합(matching) 특성이 확보되지 않으면 회로가 오동작을 일으킬 수 있으므로 소자 간 정합 특성은 무엇보다 중요하다고 할 수 있다.
BJT MOSFET(Metal Oxide Semiconductor Field Effect Transistor)에 비해 높은 전류 이득과 우수한 정합 특성을 가지고 있기 때문에 아날로그 회로에서 다양하게 사용되고 있다. 정합 특성이 우수하다는 것은 두 소자의 특성이 이상적으로 같아야 하는 것을 나타내는데, 구체적으로 두 소자의 베이스, 콜렉터, 에미터의 각각의 넓이, 도핑 깊이와 농도 등이 모두 일치하여야 한다. 그러나 현실적으로 두 소자가 이상적으로 같을 수는 없다.
가능한 정합 특성을 개선하는 방법으로, 두 소자의 도핑 깊이 및 농도를 가능한 일치시키고 열점에 의한 데미지(damage)의 차이를 줄이기 위해 두 소자간의 거리를 최대한 가깝게 하여야 한다. 그리고 각 소자 내의 전류가 흐르는 경로의 길이가 짧고 폭이 좁아야 하며, DNW(deep N well)과 같이 저항의 변화가 큰 부분이 차지하는 부분이 적어야 한다.
본 발명이 해결하려는 과제는 보다 정합 특성이 개선되는 트랜지스터를 제공하는 것이다.
위의 과제를 위한, 본 발명의 특징에 따른 쌍극성 접합 트랜지스터는 제1 도전성의 불순물을 포함하여 형성되는 제1 접합; 제2 도전성의 불순물을 포함하여 상기 제1 접합을 둘러싸고 있으면서 상기 제1 접합의 미리 설정된 방향은 개방시키는 형태로 이루어지는 제1 웰; 및 제1 도전성의 불순물을 포함하고 상기 제1 웰을 둘러싸고 있는 형태로 이루어지는 제2웰을 포함한다.
상기 쌍극성 접합 트랜지스터는 제1 트랜지스터와 제2 트랜지스터를 포함할 수 있으며, 상기 제1 트랜지스터와 제2 트랜지스터는 상기 제1 접합, 제1웰 및 제2웰을 각각 포함하는 형태로 이루어진다.
여기서 상기 제2 웰은 상기 제1 웰의 하부에 형성되어 상기 제1 웰을 둘러싸고 있는 형태로 이루어지고, 상기 제1 웰은 ㄷ자 형태로 이루어질 수 있다.
또한 본 발명의 다른 특징에 따른 쌍극성 접합 트랜지스터는 제1 트랜지스터; 및 상기 제1 트랜지스터와 분리되어 형성되는 제2 트랜지스터를 포함한다. 여기서 상기 제1 트랜지스터는 제1 도전성의 불순물을 포함하여 형성되는 제1-1 접합, 제2 도전성의 불순물을 포함하여 상기 제1-1 접합을 둘러싸고 있으면서 상기 제1 접합의 제1 방향은 개방시키는 형태로 이루어지는 제1-1 웰, 그리고 제1 도전성의 불순물을 포함하고 상기 제1-1 웰을 둘러싸고 있는 형태로 이루어지는 제2-1웰를 포함한다. 또한 상기 제2 트랜지스터는 제1 도전성의 불순물을 포함하여 형성되는 제1-2 접합, 제2 도전성의 불순물을 포함하여 상기 제1-2 접합을 둘러싸고 있으면서 상기 제1 접합의 제2 방향은 개방시키는 형태로 이루어지는 제1-2 웰, 그리고 제1 도전성의 불순물을 포함하고 상기 제1-2 웰을 둘러싸고 있는 형태로 이루어지는 제2-2 웰을 포함한다. 여기서 제1 방향과 제2 방향은 서로 반대 방향이며, 상기 제1-1 웰 및 상기 제1-2웰은 ㄷ자 형태로 이루어질 수 있다.
본 발명의 실시 예에 따르면, 보다 정합 특성이 개선된 트랜지스터가 제공됨으로써, 해당 트랜지스터를 사용하는 아날로그의 회로의 오동작을 개선할 수 있다.
또한 쌍극성 접합 트랜지스터를 구성하는 각 소자 내의 전류가 흐르는 경로의 길이가 짧고 폭이 좁아지게 되어 정합 특성을 개선시킬 수 있다. 특히, 두 소자의 에미터와 콜렉터의 거리가 가까워져 전류 흐름이 길이가 보다 짧아지고 전류 흐름의 폭이 줄어들어, 저항의 변화가 큰 딥 N 웰(Deep N well) 영역이 감소되어, 정합 특성을 보다 개선시킬 수 있다. 또한 쌍극성 접합 트랜지스터의 전체 평면적을 감소시킬 수 있으므로, 제작 비용절감 효과도 볼 수 있다.
도 1은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 구조를 나타낸 평면도이다.
도 2 및 도 3은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 단면도이다.
도 4 내지 도 6은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터와 기존 쌍극성 접합 트랜지스터의 특성을 나타낸 도이다.
도 7 내지 도 9는 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터와 기존 쌍극성 접합 트랜지스터의 다른 특성을 나타낸 도이다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 도면을 참조하여 본 발명의 실시 예에 따른 트랜지스터에 대하여 설명한다.
본 발명의 실시 예에는 정합 특성을 개선하기 위하여, 하나의 쌍으로 이루어지는 쌍극성 접합 트랜지스터를 다음과 같은 구조로 형성한다.
도 1은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 구조를 나타낸 평면도이다.
첨부한 도 1에서와 같이, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터는 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 포함한다.
본 발명의 실시 예에 따른 제1 및 제2 트랜지스터(T1, T2)는 쌍극성 접합 트랜지스터이며, 에미터(E), 베이스(B), 콜렉터(C)를 포함하며, 서로 분리되어 있는 형태로 이루어진다. 제1 및 제2 트랜지스터 (T1, T2)는 에미터(E1, E2)를 중심으로 베이스(B1, B2), 콜렉터(C1, C2)가 순차적으로 각각 형성되면서 에미터, 베이스, 콜렉터가 각각 도넛 형태로 이루어진다. 이에 따라 베이스(B1, B2)가 에미터(E1, E2)를 둘러싸고 있는 형태로 구현되고, 콜렉터(C1, C2)가 베이스(B1, B2)를 둘러싸고 있는 형태로 구현된다.
그러나 베이스(B1, B2)는 에미터(E1, E2)의 사방을 둘러싸는 형태가 아니라 임의 방향을 개방시키는 형태로 이루어진다. 구체적으로, 도 1에서와 같이, 제1 트랜지스터(T1)의 베이스(B1)는 에미터(E1)의 제1 방향을 개방시키는 형태로 이루어지며, 이에 따라 에미터(E1)를 둘러싸는 형태로 이루어지는 베이스(B1)의 제1 부분 즉, 제1 방향에 대응하는 부분이 제거된 형태로 이루어진다. 또한 제2 트랜지스터(T2)의 베이스(B1)는 에미터(E2)의 제2 방향을 개방시키는 형태로 이루어지며, 이에 따라 에미터(E2)를 둘러싸는 형태로 이루어지는 베이스(B2)의 제2 부분 즉, 제2 방향에 대응하는 부분이 제거된 형태로 이루어진다. 그러므로 제1 및 제2 트랜지스터(T1, T2)의 베이스(B1, B2)는 'ㄷ'자 같은 형태를 가질 수 있다. 여기서 제1 방향과 제2 방향은 두 개의 에미터가 서로 마주보는 방향에 각각 반대되는 방향으로, 서로 반대 방향을 나타낸다.
이러한 구조를 가지는 두 개의 쌍극성 접합 트랜지스터는 도 1에서와 같이 하나의 쌍으로 구현되며, NPN 타입이나 PNP타입의 경우에도 동일하게 이루어진다.
도 2 및 도 3은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 단면도이다. 도 2는 NPN 타입의 경우에 해당하는 쌍극성 접합 트랜지스터의 단면도이며, 도 3은 PNP 타입의 쌍극성 접합 트랜지스터의 단면도이다.
먼저, NPN타입의 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 구조를 살펴보면, 제1트랜지스터(T1)는 베이스로 기능하는 P-웰(well)(11), 에미터로 기능하는 N+접합(12), 그리고 콜렉터로 기능하는 딥 N-웰(13)을 포함한다. 제2트랜지스터(T2)는 베이스로 기능하는 P-웰(well)(21), 에미터로 기능하는 N+접합(22), 그리고 콜렉터로 기능하는 딥 N-웰(23)을 포함한다.
P-웰(11, 21)은 P형의 불순물을 포함하여 형성되며, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 각각의 베이스(B1, B2)로 기능한다.
N+접합(12,22)은 N형의 불순물을 포함하여 형성되며, N+접합(12)은 제1 트랜지스터(T1)의 에미터(E1)로 기능하며, N+접합(22)은 제2 트랜지스터(T2)의 에미터(E2)로 기능한다.
딥 N-웰(13, 23)은 N형의 불순물을 포함하여 형성되며, 본 발명의 실시 예에 따른 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 콜렉터(C1, C2)로 각각 기능한다. 이러한 딥 N-웰(13, 23)은 P-웰(11, 21)의 하부에 접하여 형성되어 있다.
제1 및 제2 트랜지스터의 베이스(B1, B2)가 에미터(E1, E2)를 각각 둘러싸면서 소정 방향은 개방시키는 형태로 이루어짐으로써, 제1 트랜지스터(T1)에서 에미터를 형성하는 N+ 접합(12)의 제1 방향에 대응하는 위치에 베이스를 형성하는 P-웰(11)이 형성되어 있지 않으며, N+ 접합(12)의 제1 방향의 반대 방향에 해당하는 제2 방향에는 베이스를 형성하는 P-웰(11)이 형성되어 있다. 또한 제2 트랜지스터(T2)에서 에미터를 형성하는 N+ 접합(22)의 제2 방향에 대응하는 위치에 베이스를 형성하는 P-웰(21)이 형성되어 있지 않으며, N+ 접합(22)의 제2 방향의 반대 방향에 해당하는 제1 방향에는 베이스를 형성하는 P-웰(21)이 형성되어 있다.
이와 같이 제1 트랜지스터(T1)와 제2 트랜지스터(T2)이 각각 분리되어 형성되어 있지만, 에미터를 형성하는 N+ 접합(12, 22)의 소정 방향에 대응하는 위치에 베이스를 형성하는 P-웰(11, 21)을 형성하지 않음으로써, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 평면적이 감소된다.
또한 저항의 변화가 큰 부분(예를 들어, P웰)이 줄어든다. 그러므로 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터를 통하여 전류가 흐르는 경로의 길이가 짧아지고 폭이 좁아지게 되어, 정합 특성이 향상된다.
또한 에미터와 콜렉터 사이가 가까워지게 되어, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 정합 특성이 보다 향상될 수 있다.
한편, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터가 PNP 타입으로 구현되는 경우에도, 도3에서와 같이, 베이스로 기능하는 N-웰(well)(11', 21'), 에미터로 기능하는 제1 P+ 접합(12', 22'), 그리고 콜렉터로 기능하는 제2 P+ 접합(13', 23')을 포함한다.
이 경우에도 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터를 구성하는, 제1 트랜지스터(T1)는 N-웰(11'), 제1 P접합(12'), 그리고 제2 P+ 접합(23')을 포함하며, 제2 트랜지스터(T2)는 N-웰(21'), 제1 P+접합(22'), 그리고 제2 P+ 접합(23')을 포함한다. 여기서는 콜렉터(C)를 형성하는 제2 P+ 접합(13', 23')를 형성하기 위한 딥 P웰을 제거한 형태로 구현된 것이며, 이에 따라 평면적을 보다 감소시킬 수 있다.
물론 이 경우에도 도 3에서와 같이, 제1 트랜지스터(T1)에서 에미터를 형성하는 제1 P+ 접합(12')의 제1 방향에 대응하는 위치에 베이스를 형성하는 N-웰(11')이 형성되어 있지 않으며, 제1 P+ 접합(12')의 제1 방향의 반대 방향에 해당하는 제2 방향에는 베이스를 형성하는 N-웰(11')이 형성되어 있다. 또한 제2 트랜지스터(T2)에서 에미터를 형성하는 제1 P+ 접합(22')의 제2 방향에 대응하는 위치에 베이스를 형성하는 N-웰(21')이 형성되어 있지 않으며, 제1 P+ 접합(22')의 제2 방향의 반대 방향에 해당하는 제1 방향에는 베이스를 형성하는 N-웰(21')이 형성되어 있다.
이러한 구조로 따라 위에서 살펴본 바와 같은 효과가 발생하여, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 정합 특성이 향상된다.
한편 본 발명의 실시 예에서 설명의 편의를 위하여, NPN 또는 PNP 타입의 트랜지스터에서, 베이스로 기능하는 P-웰 또는 N-웰(11, 11', 21, 21')을 제1 웰, 제1-1웰 또는 제1-2웰이라고 명명하고, 콜렉터로 기능하는 딥 N-웰 및 제2 P+ 접합(13, 23, 13', 23')을 제2 웰, 제2-1웰, 또는 제2-2웰이라고 명명할 수 있다. 그리고 에미터로 기능하는 제1 트랜지스터의 N+ 접합 또는 제1 P+ 접합(12, 22, 12', 22')을 제1 접합, 제1-1 접합 또는 제1-2 접합이라고 명명할 수 있다.
다음에는 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 보다 구체적인 효과에 대하여 살펴본다.
기존의 구조를 가지는 쌍극성 접합 트랜지스터를 TS1-1이라고 하고, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터를 TS2-1라고 하자. 기존의 구조를 가지는 쌍극성 접합 트랜지스터 TS1-1은 동일한 구조로 이루어지는 두개의 트랜지스터가 하나의 쌍으로 이루어지는 구조이다.
본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터와 기존 쌍극성 접합 트랜지스터에 대하여 시뮬레이션을 수행하여 에미터 크기를 토대로 매칭(matching) 특성을 확인하였다. 특히, 에미터의 크기 예를 들어, 높이/넓이를 각각 2/2, 5/2, 5/5, 10/5, 10/10으로 변경하면서 매칭 특성을 평가하였으며, 여기서는 PNP 타입의 쌍극성 접합 트랜지스터를 토대로 매칭 특성을 평가하였다.
도 4 내지 도 6은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터와 기존 쌍극성 접합 트랜지스터의 특성을 나타낸 도이다. 구체적으로 도 4는 베이스 전류 특성을 나타낸 도이고, 도 5는 콜렉터 전류 특성을 나타낸 도이며, 도 6은 트랜지스터의 베타(beta) 특성을 나타낸 도이다.
첨부한 도 4 내지 도 5에서, 해당 쌍극성 접합 트랜지스터의 특성을 나타내는 직선의 기울기가 작을수록 매칭 특성이 뛰어남을 나타낸다. 따라서 첨부한 도 4 내지 도 5를 보면, 기존 쌍극성 접합 트랜지스터(TS1-1)의 매칭 특성에 비하면, 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터(TS2-1)의 매칭 특성이 보다 현저히 높음을 알 수 있다.
이러한 매칭 특성을 수치적으로 나타내면 다음과 같다.
BETA TS1-1 TS2-1
매칭계수 5.739 4.292
차이 25.213
IB(베이스 전류) TS1-1 TS2-1
매칭계수 7.227 4.520
차이 37.457
IC(콜렉터 전류) TS1-1 TS2-1
매칭계수 2.285 1.563
차이 31.597
여기서, 차이는 기존 쌍극성 접합 트랜지스터(TS1-1)과 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터(TS2-1)의 구조적 차이를 TS1-1을 기준으로 백분율로 나타낸 값으로, 차이= 100×(TS1-1- TS2-1)/TS1-1 [%] 로 나타낼 수 있다.
매칭계수는 도 4 내지 도 6에서 측정 직선의 기울기를 나타내는 값이며, 작을수록 매칭 특성이 좋음을 나타낸다.
도 7 내지 도 9는 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터와 기존 쌍극성 접합 트랜지스터의 다른 특성을 나타낸 도이다. 구체적으로 도7은 콜렉터 전류 밀도(density) 특성을 나타낸 도이고, 도 8은 베이스 전류 밀도 특성을 나타낸 도이며, 도 9는 전류 이득 특성을 나타낸 도이다.
첨부한 도 7 및 도 8에서, 콜렉터 전류 밀도는 기존과 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터들 사이에 큰 차이가 없지만, 베이스 전류 밀도는 기존의 쌍극성 접합 트랜지스터에 비하여 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 구조에서 더 작아짐을 알 수 있다. 이것은 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터에서 에미터를 둘러싸면서 일부 방향은 개방된 형태로 이루어지는 베이스 구조의 면적 변화에 따라, 컨택 저항과 전류 경로가 되는 영역의 크기 변화로 저항이 기존의 쌍극성 접합 트랜지스터에 비하여 감소하였기 때문이다.
한편, 도 9에서, 전류 이득 측면에서는 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터의 전류 이득이 기존의 쌍극성 접합 트랜지스터에 비하여 현저히 뛰어남을 알 수 있다.
이러한 특성을 수치적으로 나타내면 다음과 같다.
TS1-1 TS2-1
콜렉터 전류밀도 6.32654 6.52138
차이 -3.080
TS1-1 TS2-1
베이스전류밀도 0.04869 0.04700
차이 3.471
TS1-1 TS2-1
전류이득 0.30767 0.30772
차이 -0.016
여기서, 차이는 기존 쌍극성 접합 트랜지스터(TS1-1)과 본 발명의 실시 예에 따른 쌍극성 접합 트랜지스터(TS2-1)의 구조적 차이를 TS1-1을 기준으로 백분율로 나타낸 값으로, 차이= 100×(TS1-1- TS2-1)/TS1-1 [%] 로 나타낼 수 있다. 전류 밀도의 단위는 ㎂/㎛2이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (7)

  1. 제1 도전성의 불순물을 포함하여 형성되는 제1 접합;
    제2 도전성의 불순물을 포함하여 상기 제1 접합을 둘러싸고 있으면서 상기 제1 접합의 미리 설정된 방향은 개방시키는 형태로 이루어지는 제1 웰; 및
    제1 도전성의 불순물을 포함하고 상기 제1 웰을 둘러싸고 있는 형태로 이루어지는 제2웰
    을 포함하고,
    상기 제2 웰은 상기 제1 웰의 하부에 형성되어 상기 제1 웰을 둘러싸고 있는 형태로 이루어지고,
    상기 제1 웰은 ㄷ자 형태로 이루어지는, 쌍극성 접합 트랜지스터.
  2. 제1항에 있어서
    상기 쌍극성 접합 트랜지스터는 제1 트랜지스터와 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터와 제2 트랜지스터는 상기 제1 접합, 제1웰 및 제2웰을 각각 포함하는 형태로 이루어지는 쌍극성 접합 트랜지스터.
  3. 삭제
  4. 제1 트랜지스터; 및
    상기 제1 트랜지스터와 분리되어 형성되는 제2 트랜지스터
    를 포함하고,
    상기 제1 트랜지스터는
    제1 도전성의 불순물을 포함하여 형성되는 제1-1 접합,
    제2 도전성의 불순물을 포함하여 상기 제1-1 접합을 둘러싸고 있으면서 상기 제1 접합의 제1 방향은 개방시키는 형태로 이루어지는 제1-1 웰, 그리고
    제1 도전성의 불순물을 포함하고 상기 제1-1 웰을 둘러싸고 있는 형태로 이루어지는 제2-1웰
    를 포함하고,
    상기 제2 트랜지스터는
    제1 도전성의 불순물을 포함하여 형성되는 제1-2 접합,
    제2 도전성의 불순물을 포함하여 상기 제1-2 접합을 둘러싸고 있으면서 상기 제1 접합의 제2 방향은 개방시키는 형태로 이루어지는 제1-2 웰, 그리고
    제1 도전성의 불순물을 포함하고 상기 제1-2 웰을 둘러싸고 있는 형태로 이루어지는 제2-2웰
    를 포함하고,
    상기 제1 방향과 제2 방향은 서로 반대 방향인, 쌍극성 접합 트랜지스터.
  5. 삭제
  6. 제4항에 있어서
    상기 제1-1 웰 및 상기 제1-2웰은 ㄷ자 형태로 이루어지는, 쌍극성 접합 트랜지스터.
  7. 제1항 또는 제4항에 있어서
    상기 제1 도전성은 N형이며, 상기 제2 도전성은 P형인, 쌍극성 접합 트랜지스터.











KR1020120031927A 2012-03-28 2012-03-28 정합 특성이 개선된 쌍극성 접합 트랜지스터 KR101277776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120031927A KR101277776B1 (ko) 2012-03-28 2012-03-28 정합 특성이 개선된 쌍극성 접합 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120031927A KR101277776B1 (ko) 2012-03-28 2012-03-28 정합 특성이 개선된 쌍극성 접합 트랜지스터

Publications (1)

Publication Number Publication Date
KR101277776B1 true KR101277776B1 (ko) 2013-06-24

Family

ID=48867528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120031927A KR101277776B1 (ko) 2012-03-28 2012-03-28 정합 특성이 개선된 쌍극성 접합 트랜지스터

Country Status (1)

Country Link
KR (1) KR101277776B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017577A (ja) * 2001-07-04 2003-01-17 Denso Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017577A (ja) * 2001-07-04 2003-01-17 Denso Corp 半導体装置

Similar Documents

Publication Publication Date Title
US8415764B2 (en) High-voltage BJT formed using CMOS HV processes
US9666700B2 (en) Vertical bipolar junction transistor and manufacturing method thereof
JP5366127B2 (ja) アナログ集積回路
TWI570839B (zh) 用於cmos積體電路的緊密保護環結構
JP5662108B2 (ja) 半導体装置
US20100219504A1 (en) Four-Terminal Gate-Controlled LVBJTs
CN105938831A (zh) 具有有源泄漏电流补偿的过压开关的装置和方法
KR102254766B1 (ko) 높은 전류구동능력을 갖는 수평형 바이폴라 접합 트랜지스터
CN106030808B (zh) 分段式npn垂直双极晶体管
KR20120013576A (ko) 씨모스 제조기술에 기반한 바이폴라 접합 트랜지스터
US10777545B2 (en) Semiconductor device
US9691874B2 (en) Manufacturing method of semiconductor structure
US20080224266A1 (en) Lateral bipolar transistor
KR101288084B1 (ko) 정합 특성이 보다 개선된 쌍극성 접합 트랜지스터
US8866263B2 (en) Emitter ballasting by contact area segmentation in ESD bipolar based semiconductor component
KR101277776B1 (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
CN103378139B (zh) 半导体结构及其制作方法
JPH109967A (ja) 基準電圧回路およびそれを用いた温度検知回路
CN101635298B (zh) 平面工艺的三维集成电路
KR101300214B1 (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
US9383404B2 (en) High resistivity substrate final resistance test structure
KR20140104930A (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
KR20220004487A (ko) 낮은 트리거 전압을 갖는 정전기 방전 보호 소자
CN108269788B (zh) 半导体器件
TWI447906B (zh) 半導體結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 7