KR101258713B1 - 배선기판의 제조방법 - Google Patents

배선기판의 제조방법 Download PDF

Info

Publication number
KR101258713B1
KR101258713B1 KR1020070040469A KR20070040469A KR101258713B1 KR 101258713 B1 KR101258713 B1 KR 101258713B1 KR 1020070040469 A KR1020070040469 A KR 1020070040469A KR 20070040469 A KR20070040469 A KR 20070040469A KR 101258713 B1 KR101258713 B1 KR 101258713B1
Authority
KR
South Korea
Prior art keywords
main surface
surface side
conductor
core
insulating layer
Prior art date
Application number
KR1020070040469A
Other languages
English (en)
Other versions
KR20070105283A (ko
Inventor
야스히로 스기모토
마사오 구로다
다다히코 가와베
하지메 사이키
신지 유리
마코토 오리구치
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20070105283A publication Critical patent/KR20070105283A/ko
Application granted granted Critical
Publication of KR101258713B1 publication Critical patent/KR101258713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 공정을 간략화할 수 있는 배선기판의 제조방법을 제공하는 것.
(해결수단) 준비공정에서는 코어기판(11) 및 전자부품(101)을 준비한다. 절연층 형성 및 고정공정에서는 수용구멍부(90)에 전자부품(101)을 수용한 후, 최하측 수지 절연층(33)을 형성함과 아울러, 전자부품(101)과 코어기판(11)과의 틈새를 최하측 수지 절연층(33)의 일부에 의해서 충전하여 전자부품(101)을 코어기판(11)에 고정한다. 개구부 형성공정에서는 최하측 수지 절연층(33)에 있어서의 전자부품(101)과 코어기판(11)의 틈새의 직상 위치를 제거하여 코어기판 주면측 도체(51) 및 부품 주면측 전극(111)의 일부를 노출시키는 개구부를 형성한다. 주면측 접속도체 형성공정에서는 개구부 내에 주면측 접속도체(61)를 형성하여 코어기판 주면측 도체(51) 및 부품 주면측 전극(111)을 접속한다.

Description

배선기판의 제조방법{Method For Manufacturing Wiring Board}
도 1은 본 발명을 구체화한 제 1 실시형태의 배선기판을 나타내는 개략 단면도
도 2는 코어기판, 세라믹 커패시터 및 상면측 접속패턴 등의 관계를 나타내는 개략 평면도
도 3은 상면측 접속패턴에 의한 접속을 설명하기 위한 요부 단면도
도 4는 세라믹 커패시터를 나타내는 개략 단면도
도 5는 세라믹 커패시터의 상면을 나타내는 개략 평면도
도 6은 세라믹 커패시터의 하면을 나타내는 개략 평면도
도 7은 배선기판의 제조방법 설명도
도 8은 배선기판의 제조방법 설명도
도 9는 배선기판의 제조방법 설명도
도 10은 배선기판의 제조방법 설명도
도 11은 배선기판의 제조방법 설명도
도 12는 배선기판의 제조방법 설명도
도 13은 배선기판의 제조방법 설명도
도 14는 배선기판의 제조방법 설명도
도 15는 배선기판의 제조방법 설명도
도 16은 배선기판의 제조방법 설명도
도 17은 배선기판의 제조방법 설명도
도 18은 배선기판의 제조방법 설명도
도 19는 제 2 실시형태에 있어서의 배선기판의 제조방법 설명도
도 20은 배선기판의 제조방법 설명도
도 21은 다른 실시형태에 있어서의 배선기판의 제조방법 설명도
도 22는 다른 실시형태에 있어서의 배선기판의 제조방법 설명도
도 23은 다른 실시형태의 배선기판을 나타내는 개략 단면도
도 24는 다른 실시형태의 배선기판을 나타내는 개략 단면도
도 25는 다른 실시형태에 있어서의 배선기판의 제조방법 설명도
도 26은 다른 실시형태에 있어서의 배선기판의 제조방법 설명도
도 27은 다른 실시형태의 배선기판을 나타내는 개략 단면도
도 28은 다른 실시형태에 있어서의 배선기판의 제조방법 설명도
도 29는 다른 실시형태에 있어서의 배선기판의 제조방법 설명도
* 도면 중 주요 부분에 대한 부호의 설명 *
10,10A,10B,10C,10D,10E - 배선기판 11 - 코어기판
12 - 코어 주면 13 - 코어 이면
16 - 스루홀 도체
31 - 배선 적층부를 구성하는 제 1 빌드업층
33 - 배선 적층부를 구성하는 최하측 수지 절연층
42 - 배선 적층부를 구성하는 도체층
51 - 코어기판 주면측 도체로서의 코어기판 주면측 전원패턴
61 - 주면측 접속도체로서의 상면측 접속패턴
63 - 오목부 90 - 수용구멍부
92 - 수지충전재
101 - 전자부품 및 커패시터로서의 세라믹 커패시터
102 - 부품 주면으로서의 커패시터 주면
103 - 부품 이면으로서의 커패시터 이면
105 - 유전체층으로서의 세라믹 유전체층
111 - 부품 주면측 전극으로서의 상면측 전원용 전극
112 - 부품 주면측 전극으로서의 상면측 그랜드용 전극
131 - 비아도체로서의 전원용 비아도체
132 - 비아도체로서의 그랜드용 비아도체
141 - 내부 전극층으로서의 제 1 내부 전극층
142 - 내부 전극층으로서의 제 2 내부 전극층
221 - 개구부로서의 주면측 개구부
223 - 비아홀
특허문헌 1 : 일본국 공개특허 2005-39243호 공보
본 발명은 코어기판에 전자부품을 매설하고, 또한 그 표면에 배선 적층부를 형성하는 배선기판의 제조방법에 관한 것이다.
컴퓨터의 CPU 등에 사용되는 반도체 집적회로소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 수가 증가하고 단자간의 피치도 좁아지는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이러한 단자 군(群)은 머더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 머더보드 측의 단자군에서는 단자간의 피치에 큰 차이가 있는 점에서 IC칩을 머더보드 상에 직접적으로 접속하는 것은 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 패키지를 제작하고, 이 패키지를 머더보드 상에 탑재한다고 하는 수법이 채용된다. 이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판에 있어서는 IC칩의 스위칭 노이즈의 저감이나 전원 전압의 안정화를 도모하기 위해서 커패시터를 설치하는 것이 제안되어 있다. 또한, IC칩과 커패시터를 잇는 배선이 길어지면, 배선의 인덕턴스 성분이 증가하여 상기한 효과가 얻어지지 않게 되기 때문에, 커패시터는 가능한 한 IC칩 근방에 배치되는 것이 바람직하다. 그 일례로서 IC칩의 직하에 위치하는 코어기판 내에 커패시터를 배치한 배선기판이 제안되어 있다(예를 들면, 특허문헌 1 참조).
또한, IC칩에 공급되는 전원 전압이 부족하게 되면, IC칩의 오동작으로 이어지기 때문에, IC칩에 가능한 한 많은 전원을 공급하고 싶다는 요구가 있다. 그래서, 종래의 배선기판에는 IC칩에 전원을 공급하는 복수의 전원경로가 형성되어 있다. 전원경로로서는 코어기판을 두께방향으로 관통하는 스루홀 도체 등을 통해서 IC칩에 접속하는 제 1 전원경로나 커패시터가 가지는 비아도체를 통해서 IC칩에 접속하는 제 2 전원경로 등이 있다.
상기한 종래의 IC칩 탑재용 배선기판은, 예를 들면 이하와 같은 순서로 제조된다. 우선, 코어 주면(主面) 및 코어 이면(裏面)의 양측에서 개구되는 수용구멍부를 가지는 고분자 재료제의 코어기판을 준비한다. 아울러, 커패시터 주면 및 커패시터 이면에 각각 복수의 전극을 돌출형성한 매설용 커패시터를 준비한다. 이어서, 수용구멍부의 코어기판 이면측 개구부를 점착 테이프 등으로 밀봉하고, 이 상태에서 수용구멍부 내에 매설용 커패시터를 수용하여 이 커패시터를 임시 고정한다. 그리고, 수용구멍부의 내면과 커패시터의 측면과의 틈새를 수지충전재로 충전한 후에 이것을 경화시키는 고정공정을 실시하여 코어기판에 커패시터를 고정한다. 그 후, 코어기판 및 커패시터로 이루어지는 복합 하지재(下地材)의 표면 및 이면에 대해서 고분자재료를 주체로 하는 수지 절연층의 형성 및 도체층의 형성을 실시한다. 이 결과, 소망하는 배선기판이 얻어진다. 또한, 상기한 커패시터를 수용구멍부 내에 가로방향으로 복수개 배치하고, 일부 커패시터의 전극과 코어 주면 상의 도체패턴을 접속도체에 의해서 접속한 배선기판도 제안되어 있으나, 접속도체를 수용구멍부의 외주부에 있는 커패시터의 전극밖에 접속할 수 없다는 문제가 있다.
그런데, 상기한 접속도체를 가지는 배선기판을 제조하기 위해서는, 코어기판에 커패시터를 고정하고서 수지 절연층이나 도체층을 형성할 때까지의 사이에 접속도체를 형성하는 공정이 필요하게 된다. 그러나, 접속도체의 형성에는 도금층을 형성하는 공정, 도금층 상에 에칭 레지스터를 형성하는 공정, 도금층에 대한 에칭을 실시하여 접속도체로 하는 공정, 에칭 레지스터를 박리하는 공정 등이 필수이다. 따라서, 공정이 복잡할 뿐만 아니라 배선기판의 제조 코스트가 상승하게 된다. 또한, 근래에는 코스트의 저감을 위해서 공정을 줄이는 것이 요구되고 있기 때문에, 상기한 문제의 해결이 필수로 되어 있다.
본 발명은 상기한 과제에 감안하여 이루어진 것으로서, 그 목적은 공정을 간략화할 수 있는 배선기판의 제조방법을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(제 1 수단)으로서는, 코어 주면 및 코어 이면을 가지며, 적어도 상기 코어 주면측에서 개구되는 수용구멍부가 형성되 고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치된 코어기판을 준비함과 아울러, 부품 주면 및 부품 이면을 가지며, 상기 부품 주면 상에 부품 주면측 전극이 배치된 전자부품을 준비하는 준비공정과; 상기 수용구멍부에 수용된 상기 전자부품과 상기 코어기판과의 틈새를 수지충전재로 충전하여 상기 전자부품을 상기 코어기판에 고정하는 고정공정과; 상기 고정공정 후, 상기 코어 주면, 상기 부품 주면 및 상기 수지충전재 상에 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성하는 절연층 형성공정과; 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극의 일부를 노출시키는 개구부를 형성하는 개구부 형성공정과; 상기 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법이 있다.
따라서, 제 1 수단의 배선기판의 제조방법에 의하면, 최하측 수지 절연층에 형성한 개구부 내에 주면측 접속도체를 형성하기 때문에, 주면측 접속도체의 형성을 최하측 수지 절연층 내로의 도체의 형성과 동시에 할 수 있다. 이것에 의해서 공정이 간략화되기 때문에, 배선기판을 용이하게 제조할 수 있으며, 배선기판의 제조 코스트를 저감할 수 있다. 또, 수지충전재가 최하측 수지 절연층과 별체이기 때문에, 수지충전재의 기능을 전자부품을 고정하는 기능으로 특화시킬 수 있어 수지충전재로서 보다 고정력이 강한 것을 이용할 수 있다.
또, 본 발명의 과제를 해결하기 위한 다른 수단(제 2 수단)으로서는, 코어 주면 및 코어 이면을 가지며, 적어도 상기 코어 주면측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치된 코어기판을 준비함과 아울러, 부품 주면 및 부품 이면을 가지며, 상기 부품 주면 상에 부품 주면측 전극이 배치된 전자부품을 준비하는 준비공정과; 상기 수용구멍부에 상기 전자부품을 수용한 후, 상기 코어 주면 및 상기 부품 주면 상에 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성함과 아울러, 상기 전자부품과 상기 코어기판과의 틈새를 상기 최하측 수지 절연층의 일부에 의해서 충전하여 상기 전자부품을 상기 코어기판에 고정하는 절연층 형성 및 고정공정과; 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극의 일부를 노출시키는 개구부를 형성하는 개구부 형성공정과; 상기 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법이 있다.
따라서, 제 2 수단의 배선기판의 제조방법에 의하면, 최하측 수지 절연층에 형성한 개구부 내에 주면측 접속도체를 형성하기 때문에, 주면측 접속도체의 형성을 최하측 수지 절연층 내로의 도체의 형성과 동시에 할 수 있다. 이것에 의해서 공정이 간략화되기 때문에, 배선기판을 용이하게 제조할 수 있으며, 배선기판의 제조 코스트를 저감할 수 있다.
또한, 최하측 수지 절연층의 형성과 동시에 전자부품이 고정되기 때문에, 공정을 더 일층 간략화할 수 있다. 또, 상기 틈새를 충전하는 재료가 최하측 수지 절연층의 일부이기 때문에, 전자부품을 코어기판에 고정할 때에 최하측 수지 절연층 과는 다른 재료를 준비하지 않아도 된다. 따라서, 배선기판의 제조에 필요한 재료가 적어지게 되기 때문에, 배선기판의 저코스트화를 도모하는 것이 가능하게 된다.
상기 배선기판을 구성하는 코어기판은 배선기판에 있어서의 코어부의 일부분을 이루는 것으로서, 예를 들면 코어 주면 및 그 반대측에 위치하는 코어 이면을 가지는 판형상으로 형성된다. 이러한 코어기판은 전자부품을 수용하기 위한 수용구멍부를 가지고 있다. 이 수용구멍부는 코어 주면측에서만 개구되는 비(非)관통구멍부이어도 되고, 혹은 코어 주면측 및 코어 이면측의 양측에서 개구되는 관통구멍부이어도 된다. 또한, 「코어부」란 코어기판과 배선 적층부의 최하층을 이루는 최하측 수지 절연층으로 이루어지는 부분이다. 또, 전자부품은 완전히 매설된 상태로 수용구멍부에 수용되어 있어도 되고, 일부분이 수용구멍부의 개구부에서 돌출된 상태로 수용구멍부에 수용되어 있어도 된다.
코어기판을 형성하는 재료는 특히 한정되는 것은 아니지만, 바람직한 코어기판은 고분자 재료를 주체로 하여 형성된다. 코어기판을 형성하기 위한 고분자 재료의 구체적인 예로서는 예를 들면, EP수지(에폭시 수지), PI수지(폴리이미드 수지), BT수지(비스말레이미드ㆍ트리아진 수지), PPE수지(폴리페닐렌에테르 수지) 등이 있다. 그 외, 이들 수지와 유리섬유(유리 직포나 유리 부직포)나 폴리아미드 섬유 등의 유기섬유의 복합재료를 사용하여도 된다.
또한, 상기 코어기판 주면측 도체는 상기 수용구멍부의 개구연(開口緣)을 포위하도록 형성된 플레인(plane) 형상 도체 또는 네트(net) 형상 도체이고, 상기 코어 주면 및 상기 코어 이면간을 관통하도록 형성된 복수의 스루홀 도체에 접속되어 있는 것이 바람직하다. 이와 같이 하면, 코어기판 주면측 도체의 단면적이 커지게 되어 저저항화를 도모할 수 있다. 따라서, 스루홀 도체, 코어기판 주면측 도체 및 주면측 접속도체를 통해서 부품 주면측 전극에 접속하는 전기경로(電氣徑路)를 이용한 대전류의 공급이 용이하게 된다.
상기 배선기판을 구성하는 전자부품은 부품 주면 및 부품 이면을 가지고 있다. 전자부품은 상기 수용구멍부에 수용된 상태로 사용된다. 전자부품으로서는, 상기 부품 주면 및 상기 부품 이면의 사이를 관통하는 복수의 비아도체를 가지며, 상기 복수의 비아도체에 접속함과 아울러 유전체층을 사이에 두고서 적층 배치된 복수의 내부 전극층을 가지며, 상기 부품 주면측 전극이 상기 부품 주면 상에서 상기 복수의 비아도체의 단부에 접속되어 있는 커패시터 등을 들 수 있다. 또, 다른 전자부품으로서는, 부품 주면 및 부품 이면을 구비한 세라믹 소결체를 가지며, 부품 주면 및 부품 이면을 관통하는 복수의 비아도체를 가지며, 상기 부품 주면측 전극이 상기 부품 주면 상에서 상기 복수의 비아도체의 단부에 접속되어 있으나 상기 복수의 내부 전극층을 가지지 않기 때문에 커패시터의 기능을 가지지 않는 세라믹 칩 등을 들 수 있다. 또한, 전자부품으로서 커패시터를 이용하면, 전자부품 전체의 소형화를 도모하기 쉬워지게 되며, 나아가서는 배선기판 전체의 소형화도 도모하기 쉬워지게 된다. 게다가, 전자부품이 상기한 커패시터라면, 작은 것에 비해서 고정전용량을 달성하기 쉬워지게 되고, 보다 안정된 전원공급이 가능하게 된다.
또한, 전자부품의 부품 주면(및 부품 이면)의 면적은 수용구멍부의 개구부분의 면적보다도 작은 것이 좋으며, 특히 수용구멍부의 개구부분의 면적보다도 약간 작은 것이 바람직하다. 이와 같이 하면, 상기 수용구멍부에 수용된 상기 전자부품과 상기 코어기판과의 틈새가 작아지기 때문에, 배선기판 내에 있어서 전기적인 기능을 조금도 가지지 않는 영역을 줄일 수 있어 배선기판의 소형화를 도모할 수 있다. 또한, 전자부품을 평면측에서 본 형상은 수용구멍부를 평면측에서 본 형상과 거의 같은 것이 바람직하며, 예를 들면, 수용구멍부가 평면측에서 보았을 때 직사각형 형상을 이루는 경우, 전자부품도 평면측에서 보았을 때 직사각형 형상을 이루는 것이 바람직하다. 이와 같이 하면, 상기 틈새가 더 일층 작아지기 때문에, 배선기판 내에 있어서 전기적인 기능을 조금도 가지지 않는 영역을 더 일층 줄일 수 있다.
상기 유전체층으로서는 알루미나, 질화알루미늄, 질화붕소, 탄화규소, 질화규소 등이라고 하는 고온 소성 세라믹 소결체가 매우 적합하게 사용되는 것 외에, 붕규산계 유리나 붕규산염계 유리에 알루미나 등의 무기 세라믹 필러를 첨가한 유리 세라믹과 같은 저온 소성 세라믹 소결체가 매우 적합하게 사용된다. 이 경우, 용도에 따라서 티탄산바륨, 티탄산염, 티탄산스트론튬 등의 유전체 세라믹 소결체를 사용하는 것도 바람직하다. 유전체 세라믹 소결물체를 사용한 경우, 정전용량이 큰 커패시터를 실현하기 쉬워지게 된다.
상기 내부 전극층 및 상기 비아도체를 형성하는 재료로서는 특히 한정되는 것은 아니지만 세라믹과 동시에 소결할 수 있는 금속, 예를 들면 니켈, 몰리브덴, 텅스텐, 티탄 등의 사용이 매우 적합하다. 또한, 저온 소성 세라믹 소결체를 선택한 경우, 상기 내부 전극층 및 상기 비아도체를 형성하는 재료로서 동이나 은 등의 사용이 더 가능하게 된다.
상기 배선 적층부는, 예를 들면 고분자 재료를 주체로 하는 층간 절연층 및 도체층을 교호로 접속한 구조를 가지고 있다. 또한, 배선 적층부의 표면에 반도체 집적회로소자가 탑재되는 경우, 반도체 집적회로소자 측의 단자 군과 전자부품 측의 단자 군은 단자간의 피치에 큰 차이가 있으나, 배선 적층부를 형성함에 의해서 양자를 용이하게 접속할 수 있다. 또, 배선 적층부는 상기 코어 주면 및 상기 부품 주면 상에만 형성되지만, 예를 들면 층간 절연층 및 도체층을 상기 코어 이면 및 상기 부품 이면 상에서 교호로 적층한 구조를 가지는 배선 적층부가 더 형성되어 있어도 된다. 이와 같이 구성하면, 양측 배선 적층부에 전기회로를 형성할 수 있기 때문에, 배선기판의 고기능화를 한층 더 도모할 수 있다.
또한, 상기 부품 주면측 전극은 부품 주면 상의 매우 적합한 개소에 배치하는 것이 가능하다. 그러나, 상기 부품 주면측 전극은 특히 전자부품 상의 외주부에 배치되어 있는 것이 바람직하다. 이와 같이 하면, 부품 주면측 전극과 주면측 접속도체와의 거리가 짧아지게 되기 때문에, 주면측 접속도체에 의한 코어기판 주면측 도체와 부품 주면측 전극의 접속이 용이하게 된다.
또, 상기 전자부품이 평면측에서 보았을 때 대략 직사각형 형상인 경우, 상기 주면측 접속도체는 상기 전자부품이 가지는 각 변(邊)에 적어도 1개 배치된 띠(belt)형상 패턴이어도 되고, 상기 전자부품이 가지는 각 변에 복수개 배치된 띠형상 패턴이어도 된다. 또한, 상기 주면측 접속도체는 상기 전자부품과 상기 코어기판과의 틈새의 전역(全域)을 덮도록 배치된 직사각형 프레임(frame) 형상 패턴이 어도 된다. 주면측 접속도체가 띠형상 패턴이고, 띠형상 패턴이 각 변에 적어도 1개 배치되는 경우, 주면측 접속도체가 증가하여 부품 주면측 전극에 접속되는 전기경로의 수가 증가하기 때문에 저저항화를 도모할 수 있다. 또, 전자부품의 각 변마다 전위의 불균형이 발생하기 어렵게 된다. 한편, 주면측 접속도체가 띠형상 패턴이고, 띠형상 패턴이 각 변에 복수개 배치되는 경우, 주면측 접속도체가 한층 더 증가하여 상기 전기경로의 수가 한층 더 증가하기 때문에 더욱더 저저항화를 도모할 수 있다. 또, 주면측 접속도체가 직사각형 프레임 형상 패턴인 경우, 상기 전기경로의 수는 증가하지 않았지만, 주면측 접속도체의 단면적은 띠형상 패턴인 경우보다 크게 되기 때문에 더욱더 저저항화를 도모할 수 있다.
이하, 배선기판의 제조방법에 대해 설명한다.
준비공정에서는, 전자부품과 이것을 수용하고서 고정하기 위한 수용구멍부를 가지는 코어기판을 종래의 주지 수법에 따라서 제작하여 미리 준비해 둔다. 전자부품은, 예를 들면 이하와 같이 제작된다. 즉, 전자부품 본체의 부품 주면 상에 페이스트를 인쇄하여 부품 주면측 전극을 형성한다. 또한, 소정 온도로 소정 시간 소성을 하면, 전자부품 본체 및 페이스트가 동시 소결되어 전자부품이 완성된다. 또, 코어기판은, 예를 들면 이하와 같이 제작된다. 우선, 기재(基材)의 상면 및 하면에 서브 기재를 형성하고, 상측 서브 기재의 상면에 코어기판 주면측 도체를 패턴 형성한다. 이어서, 기재 및 서브 기재로 이루어지는 적층체에 대해서 루터를 사용해서 천공가공을 하여 수용구멍부가 되는 관통구멍을 소정 위치에 형성한 코어기판을 얻는다.
준비공정 후, 제 1 수단의 제조방법에서는 이하의 공정을 실시한다. 즉, 고정공정을 실시하여 전자부품을 수용구멍부 내에 고정한다. 구체적으로는, 코어기판의 이면 측에 점착 테이프 등의 마스킹재를 부착하여 수용구멍부의 이면측 개구부를 미리 밀봉한 후, 이 수용구멍부 내에 전자부품을 수용하고, 이 상태에서 수용구멍부의 내면과 전자부품의 측면과의 틈새에 고분자 재료제의 수지충전재를 충전한다. 수지충전재로서는 열강화성 수지가 매우 적합하며, 이것을 사용한 경우에는 충전 후에 가열처리를 한다. 이 결과, 경화된 수지충전재에 의해서 전자부품이 수용구멍부 내에 고정된다. 상기 고정공정 후, 절연층 형성공정을 실시하여 복합 하지재의 주면(코어 주면, 부품 주면 및 수지충전재의 주면측 배선 피형성부) 상에 최하측 수지 절연층을 형성한다.
여기서, 상기 틈새에 수지충전재를 충전하는 방법으로서는, 상기 틈새에 디스팬서장치(Asymtek사 제품)를 사용해서 수지충전재를 충전하는 방법이나, 상기 틈새에 페이스트 인쇄에 의해서 수지충전재를 충전하는 방법 등을 들 수 있다. 또한, 상기 절연층 형성공정을 실시할 때에 상기 복합 하지재의 주면을 연마하여 복합 하지재의 주면을 평탄화하여도 된다.
한편, 제 2 수단의 제조방법에서는 준비공정 후에 이하의 공정을 실시한다. 즉, 절연층 형성 및 고정공정을 실시하여 전자부품을 수용구멍부 내에 고정한다. 구체적으로는, 상기한 제 1 수단과 같은 방법으로 상기 수용구멍부 내에 상기 전자부품을 수용한 후, 복합 하지재의 주면(상기 코어 주면 및 상기 부품 주면) 상에 최하측 수지 절연층을 형성한다. 이와 동시에, 수용구멍부의 내면과 전자부품의 측 면과의 틈새를 최하측 수지 절연층의 일부에 의해서 충전한다. 이 결과, 최하측 수지 절연층의 일부에 의해서 전자부품이 수용구멍부 내에 고정된다.
절연층 형성공정 또는 절연층 형성 및 고정공정의 종료 후, 개구부 형성공정을 실시한다. 구체적으로는, 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극의 일부를 노출시키는 개구부를 형성한다. 개구부를 형성하는 방법으로서는, 드릴기를 이용한 천공가공, 루터가공, 레이저가공, 노광 및 현상을 실시하는 포토리소그래피 등을 들 수 있으나, 레이저가공을 이용하면, 개구부 형성공정을 실시함에 의해서 노출되는 코어기판 주면측 도체 및 부품 주면측 전극이 쉽게 손상되지 않는다. 또한, 상기 개구부 형성공정에서는 상기 최하측 수지 절연층에 대한 레이저가공에 의해서 상기 개구부를 형성함과 아울러, 상기 부품 주면측 전극을 노출시키는 비아홀을 형성하는 것이 바람직하다. 이와 같이 하면, 개구부의 형성과 비아홀의 형성을 따로따로 실시하지 않아도 되기 때문에, 공정을 더 일층 간략화할 수 있으며, 배선기판의 제조 코스트를 저감할 수 있다.
또한, 주면측 접속도체 형성공정을 실시하여, 즉 상기 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극을 접속한다.
여기서, 상기 주면측 접속도체의 예로서는 도금층, 금속 페이스트층, 금속박 부착층, 스퍼터링층, 증착층, 이온 플레이팅층 등을 들 수 있는데, 이것들 중에서도 도금층(예를 들면, 동도금층)이 매우 적합하다. 도금층은 단시간에 비교적 두꺼 운 층의 형성이 가능하여 배선기판의 저코스트화에 유리하기 때문이다. 또한, 주면측 접속도체가 도금층인 경우, 상기 주면측 접속도체 형성공정에서는 무전해 도금에 의해서 상기 주면측 접속도체를 형성한다.
또한, 상기 주면측 접속도체 형성공정에서는, 상기 최하측 수지 절연층 위 및 상기 개구부의 내면에 대한 무전해 도금을 한 후에 에칭 레지스터를 형성하고, 이어서 전해 도금을 하고, 또한 에칭 레지스터를 제거하고서 소프트 에칭을 함에 의해서 상기 개구부 내에 상기 주면측 접속도체를 형성함과 아울러, 상기 최하측 수지 절연층 상에 배선 적층부를 구성하는 도체층을 패턴 형성하는 것이 바람직하다. 이와 같이 하면, 주면측 접속도체가 무전해 도금층 및 전해 도금층으로 구성되어 두껍게 되기 때문에, 주면측 접속도체의 저항이 작아지게 되고, 전원을 공급할 때의 전압강하가 작아지게 된다. 이것에 의해서, 주면측 접속도체에 대전류를 흘릴 수 있다. 또, 주면측 접속도체의 형성과 도체층의 패턴 형성이 동시에 행해지기 때문에, 공정을 더 일층 간략화할 수 있으며, 배선기판의 제조 코스트를 저감할 수 있다.
또한, 상기 주면측 접속도체와 상기 코어기판 주면측 도체의 접촉면적을 크게 하면, 주면측 접속도체와 코어기판 주면측 도체의 접속 신뢰성이 높아지게 된다. 양자의 접촉면적을 크게 하는 수법으로서는, 예를 들면, 상기 주면측 접속도체를 상기 코어기판 주면측 도체의 측면 및 상면의 2면에서 접합시키는 것 등을 들 수 있다. 이와 마찬가지로 상기 주면측 접속도체와 상기 부품 주면측 전극의 접촉면적을 크게 하면, 주면측 접속도체와 부품 주면측 전극의 접속 신뢰성이 높아지게 된다. 양자의 접촉면적을 크게 하는 수법으로서는, 예를 들면, 상기 주면측 접속도체를 상기 부품 주면측 전극의 측면 및 상면의 2면에서 접합시키는 것 등을 들 수 있다.
그런데, 주면측 접속도체 형성공정에 있어서, 주면측 접속도체를 코어기판 주면측 도체나 부품 주면측 전극에 대해서 복수의 면에서 접합시키도록 하면, 주면측 접속도체의 상면 등에 오목부가 생길 가능성이 있다. 이 경우, 상기 주면측 접속도체 형성공정 후, 상기 주면측 접속도체의 개소에 생긴 오목부를 충전하는 충전공정을 실시하여 그 상면을 평탄화시키는 것이 바람직하다. 이와 같이 하면, 오목부가 해소되어 평탄화된 주면측 접속도체의 상면에 도체층의 형성이 가능하게 되며, 배선 적층부에 있어서의 배선의 자유도가 향상된다. 또한, 상기 코어기판 및 상기 최하측 수지 절연층을 관통하도록 형성된 복수의 스루홀 도체의 공동부를 절연수지재료로 충전함과 아울러 상기 주면측 접속도체의 개소에 생긴 오목부를 충전하는 충전공정을 실시하는 것이 바람직하다. 이와 같이 하면, 상기 공동부의 충전과 상기 오목부의 충전을 따로따로 하지 않아도 되기 때문에, 공정을 더 일층 간략화할 수 있으며, 배선기판의 제조 코스트를 저감할 수 있다.
[발명의 실시형태]
(제 1 실시형태)
이하, 본 발명의 배선기판을 구체화한 제 1 실시형태를 도면에 의거하여 상세하게 설명한다.
도 1에 나타낸 바와 같이, 본 실시형태의 배선기판(10)은 IC칩 탑재용 배선 기판으로서, 대략 직사각형 판형상의 코어기판(11)과, 코어기판(11)의 코어 주면(12)(도 1에서는 상면) 상에 형성되는 제 1 배선 적층부와, 코어기판(11)의 코어 이면(13)(도 1에서는 하면) 상에 형성되는 제 2 배선 적층부로 이루어져 있다. 제 1 배선 적층부는, 이 제 1 배선 적층부의 최하층을 이루는 에폭시 수지제의 최하측 수지 절연층(33)과, 최하측 수지 절연층(33) 상에 형성되는 제 1 빌드업층(31)에 의해서 구성되어 있다. 한편, 제 2 배선 적층부는, 이 제 2 배선 적층부의 최상층을 이루는 에폭시 수지제의 최상측 수지 절연층(34)과, 최상측 수지 절연층(34) 상에 형성되는 제 2 빌드업층(32)에 의해서 구성되어 있다.
제 1 배선 적층부를 구성하는 최하측 수지 절연층(33) 내에 있어서의 복수 개소에는 비아도체(47)가 형성되어 있다. 또, 제 1 배선 적층부를 구성하는 제 1 빌드업층(31)은 에폭시 수지로 이루어지는 수지 절연층(35)(이른바 층간 절연층)과 동으로 이루어지는 도체층(42)을 교호로 적층한 구조를 가지고 있다. 도체층(42)은 비아도체(47) 등에 전기적으로 접속되어 있다. 또, 수지 절연층(35) 내에 있어서의 복수 개소에는 비아도체(43)가 형성되어 있으며, 수지 절연층(35)의 표면 상에 있어서 각 비아도체(43)의 상단이 되는 개소에는 단자 패드(44)가 어레이 형상으로 형성되어 있다. 또한, 수지 절연층(35)의 표면은 솔더 레지스트(37)에 의해서 거의 전체적으로 덮여져 있다. 솔더 레지스트(37)의 소정 개소에는 단자 패드(44)를 노출시키는 개구부(46)가 형성되어 있다. 단자 패드(44)의 표면 상에는 복수의 솔더 범프(45)가 형성되어 있다. 각 솔더 범프(45)는 IC칩(21)(반도체 집적회로소자)의 면(面)접속단자(22)에 전기적으로 접속되어 있다. IC칩(21)은 직사각형 평판형상을 이루며, 실리콘으로 이루어져 있다. 또한, 각 단자 패드(44) 및 각 솔더 범프(45)는 제 1 빌드업층(31)에 있어서 세라믹 커패시터(101)의 직상의 영역 내에 위치하고 있으며, 이 영역이 IC칩 탑재영역(23)이 된다. IC칩 탑재영역(23)은 제 1 빌드업층(31)의 표면(39) 상에 설정되어 있다. 즉, 표면(39)에는 IC칩(21)이 탑재 가능하게 되어 있다.
도 1에 나타낸 바와 같이, 상기 제 2 배선 적층부는 상술한 제 1 배선 적층부와 거의 같은 구조를 가지고 있다. 즉, 제 2 배선 적층부를 구성하는 상기 최상측 수지 절연층(34) 내에 있어서의 복수 개소에는 비아도체(47)가 형성되어 있다. 또, 제 2 배선 적층부를 구성하는 상기 제 2 빌드업층(32)은 에폭시 수지로 이루어지는 수지 절연층(36)(이른바 층간 절연층)과 도체층(42)을 교호로 적층한 구조를 가지고 있다. 도체층(42)은 비아도체(47) 등에 전기적으로 접속되어 있다. 또, 수지 절연층(36) 내에 있어서의 복수 개소에는 비아도체(43)가 형성되어 있으며, 수지 절연층(36)의 하면 상에 있어서 각 비아도체(43)의 하단이 되는 개소에는 이 비아도체(43)를 통해서 도체층(42)에 전기적으로 접속되는 BGA용 패드(48)가 격자형상으로 형성되어 있다. 또한, 수지 절연층(36)의 하면은 솔더 레지스트(38)에 의해서 거의 전체적으로 덮여져 있다. 솔더 레지스트(38)의 소정 개소에는 BGA용 패드(48)를 노출시키는 개구부(40)가 형성되어 있다. BGA용 패드(48)의 표면 상에는 도시하지 않는 머더보드와의 전기적인 접속을 도모하기 위한 복수의 솔더 범프(49)가 형성되어 있다. 그리고, 각 솔더 범프(49)에 의해서 배선기판(10)은 도시하지 않는 머더보드 상에 실장된다. 즉, 제 2 빌드업층(32)의 표면에는 머더보드가 접속 가능하게 되어 있다.
도 1에 나타낸 바와 같이, 상기 코어기판(11)은 유리 에폭시로 이루어지는 기재(基材)(201)와, 이 기재(201)의 상면 및 하면에 형성되며 실리카 필러 등의 무기 필러를 첨가한 에폭시 수지로 이루어지는 서브 기재(204)와, 이와 마찬가지로 기재(201)의 상면 및 하면에 형성되며 동으로 이루어지는 도체층(203)에 의해서 구성되어 있다. 또, 코어기판(11)에는 복수의 스루홀 도체(16)가 코어 주면(12), 코어 이면(13) 및 도체층(203)을 관통하도록 형성되어 있다. 이러한 스루홀 도체(16)는 코어기판(11)의 코어 주면(12) 측과 코어 이면(13) 측을 접속하여 전기적으로 도통시킴과 아울러, 도체층(203)에 전기적으로 접속되어 있다. 또한, 스루홀 도체(16)의 내부는 예를 들면 에폭시 수지 등의 폐색체(閉塞體)(17)로 충전되어 있다. 스루홀 도체(16)의 상단은 최하측 수지 절연층(33)의 표면 상에 있는 도체층(42)의 일부에 전기적으로 접속되어 있고, 스루홀 도체(16)의 하단은 최상측 수지 절연층(34)의 하면 상에 있는 도체층(42)의 일부에 전기적으로 접속되어 있다. 또, 코어기판(11)은 코어 주면(12)의 중앙부 및 코어 이면(13)의 중앙부에서 개구되는 직사각형 형상(도 2 참조)의 수용구멍부(90)를 1개 가지고 있다. 즉, 수용구멍부(90)는 관통구멍부이다.
도 1∼도 3에 나타낸 바와 같이, 코어기판(11)의 코어 주면(12) 상에는 동으로 이루어지는 코어기판 주면측 전원패턴(51)(코어기판 주면측 도체)이 배치되어 있고, 코어기판(11)의 코어 이면(13) 상에는 상기와 마찬가지로 동으로 이루어지는 코어기판 이면측 그랜드패턴(52)(코어기판 이면측 도체)이 배치되어 있다. 코어기 판 주면측 전원패턴(51) 및 코어기판 이면측 그랜드패턴(52)은 스루홀 도체(16)에 전기적으로 접속되어 있다. 코어기판 주면측 전원패턴(51) 및 코어기판 이면측 그랜드패턴(52)은 도체층(42)보다도 두껍게 형성되어 있다. 또한, 본 실시형태에서는, 도체층(42)의 두께가 25㎛로 설정되고, 코어기판 주면측 전원패턴(51) 및 코어기판 이면측 그랜드패턴(52)의 두께가 35㎛로 설정되어 있다. 또, 코어기판 주면측 전원패턴(51) 및 코어기판 이면측 그랜드패턴(52)은 수용구멍부(90)의 개구연(開口緣)을 포위하도록 직사각형 프레임 형상으로 형성된 플레인 형상 도체이다(도 2 참조). 또한, 코어기판 주면측 전원패턴(51) 및 코어기판 이면측 그랜드패턴(52)의 외주연은 코어기판(11)의 코어 주면(12) 및 코어 이면(13)의 외주연보다도 내측에 위치하고, 코어기판 주면측 전원패턴(51) 및 코어기판 이면측 그랜드패턴(52)의 내주연은 수용구멍부(90)의 개구연보다도 코어기판(11)의 외측에 위치하고 있다.
수용구멍부(90) 내에는 도 4∼도 6 등에 나타내는 세라믹 커패시터(101)가 매설된 상태로 수용되어 있다. 본 실시형태의 세라믹 커패시터(101)는 세로 6.0㎜×가로 12.0㎜×두께 0.8㎜의 평면측에 보았을 때 대략 직사각형 판형상이다. 또한, 세라믹 커패시터(101)의 두께는 0.2㎜ 이상 1.0㎜ 이하인 것이 바람직하다. 만일, 0.2㎜ 미만이면, IC칩 탑재영역(23) 상에 IC칩(21)을 접합할 때의 응력을 세라믹 커패시터(101)에 의해서 저감시킬 수 없어 지지체로서 불충분하게 된다. 한편, 1.0㎜보다도 크면, 배선기판(10)이 너무 두꺼워지게 된다. 더 바람직하게는, 세라믹 커패시터(101)의 두께는 0.4㎜ 이상 0.8㎜ 이하인 것이 좋다. 세라믹 커패시터(101)는 코어기판(11)에 있어서 IC칩 탑재영역(23)의 직하의 영역에 배치되어 있 다. 또한, IC칩 탑재영역(23)의 면적{IC칩(21)에 있어서 면접속단자(22)가 형성되는 면의 면적}은 세라믹 커패시터(101)의 커패시터 주면(102)의 면적보다도 작게 되도록 설정되어 있다. 세라믹 커패시터(101)의 두께방향에서 보았을 경우, IC칩 탑재영역(23)은 세라믹 커패시터(101)의 커패시터 주면(102) 내에 위치하고 있다. 또한, 상기한 면적의 대소관계는 한정되는 것이 아니며, IC칩 탑재영역(23)의 면적이 커패시터 주면(102)의 면적보다도 크게 되어 있어도 된다.
도 1, 도 4∼도 6 등에 나타낸 바와 같이 본 실시형태의 세라믹 커패시터(전자부품)(101)는 이른바 비아 어레이 타입의 세라믹 커패시터이다. 세라믹 커패시터(101)를 구성하는 세라믹 소결체(104)는 부품 주면으로서의 커패시터 주면(102)(도 1에서는 상면) 및 부품 이면으로서의 커패시터 이면(103)(도 1에서는 하면)을 가지는 판상물이다. 또한, 세라믹 소결체(104)의 커패시터 주면(102) 상에는 상기 최하측 수지 절연층(33)이 형성되고, 세라믹 소결체(104)의 커패시터 이면(103)에는 상기 최상측 수지 절연층(34)이 형성되어 있다. 세라믹 소결체(104)는 세라믹 유전체층(105)을 사이에 두고서 제 1 내부 전극층(141)과 제 2 내부 전극층(142)을 교호로 적층 배치한 구조를 가지고 있다. 세라믹 유전체층(105)은 고유전율 세라믹의 일종인 티탄산바륨의 소결체로 이루어지며, 제 1 내부 전극층(141) 및 제 2 내부 전극층(142) 사이의 유전체(절연체)로서 기능한다. 제 1 내부 전극층(141) 및 제 2 내부 전극층(142)은 모두 니켈을 주성분으로 하여 형성된 층으로서, 세라믹 소결체(104)의 내부에 있어서 1층 걸러서 배치되어 있다.
세라믹 소결체(104)에는 다수의 비아홀(130)이 형성되어 있다. 이들 비아 홀(130)은 세라믹 소결체(104)를 그 두께방향으로 관통함과 아울러, 세라믹 소결체(104)의 전면에 걸쳐서 격자형상(어레이 형상)으로 배치되어 있다. 각 비아홀(130) 내에는 세라믹 소결체(104)의 커패시터 주면(102) 및 커패시터 이면(103)의 사이를 연통시키는 복수의 비아도체(131,132)가 니켈을 주재료로 하여 형성되어 있다. 비아도체(131,132)의 상측 단면은 커패시터 주면(102)에 위치하고, 비아도체(131,132)의 하측 단면은 커패시터 이면(103)에 위치하고 있다. 각 전원용 비아도체(131)는 각 제 1 내부 전극층(141)을 관통하여 이것들끼리를 서로 전기적으로 접속하고 있다. 각 그랜드용 비아도체(132)는 각 제 2 내부 전극층(142)을 관통하여 이것들끼리를 서로 전기적으로 접속하고 있다. 각 전원용 비아도체(131) 및 각 그랜드용 비아도체(132)는 전체적으로 어레이 형상으로 배치되어 있다. 또한, 설명의 편의상 비아도체(131,132)를 5열×5열로 도시하였으나, 실제로는 더 많은 열(列)이 존재한다.
그리고, 도 2, 도 4∼도 6 등에 나타낸 바와 같이, 세라믹 소결체(104)의 커패시터 주면(102) 상에는 상면측 전원용 전극(111)(부품 주면측 전극)과 복수의 상면측 그랜드용 전극(112)(부품 주면측 전극)이 돌출형성되어 있다. 또, 세라믹 소결체(104)의 커패시터 이면(103) 상에는 복수의 이면측 전원용 전극(121)(부품 이면측 전극)과 이면측 그랜드용 전극(122)(부품 이면측 전극)이 돌출형성되어 있다. 여기서, 상면측 전원용 전극(111)은 커패시터 주면(102)의 거의 전체를 덮는 플레인 형상 도체이며, 각 상면측 그랜드용 전극(112)을 피하기 위한 구멍을 복수개 가지고 있다. 이와 마찬가지로 이면측 그랜드용 전극(122)은 커패시터 이면(103)의 거의 전체를 덮는 플레인 형상 도체이며, 각 이면측 전원용 전극(121)을 피하기 위한 구멍을 복수개 가지고 있다. 또한, 상면측 전원용 전극(111) 및 이면측 그랜드용 전극(122)의 외주연은 세라믹 커패시터(101)의 커패시터 주면(102) 및 커패시터 이면(103)의 외주연보다도 내측에 위치하고 있다(도 2, 도 5, 도 6 참조). 또, 각 상면측 그랜드용 전극(112)은 커패시터 주면(102)에 있어서 서로 평행하게 배치된 띠형상 패턴이고, 각 이면측 전원용 전극(121)은 커패시터 이면(103)에 있어서 서로 평행하게 배치된 띠형상 패턴이다. 커패시터 주면(102) 측에 있는 전극(111,112)은 비아도체(47), 제 1 빌드업층(31){도체층(42), 비아도체(43)}, 단자 패드(44), 솔더 범프(45) 및 IC칩(21)의 면접속단자(22)를 통해서 IC칩(21)에 전기적으로 접속된다. 한편, 커패시터 이면(103) 측에 있는 전극(121,122)은 도시하지 않는 머더보드가 가지는 전극(접촉자)에 대해서 비아도체(47), 도체층(42), 비아도체(43), BGA용 패드(48) 및 솔더 범프(49)를 통해서 전기적으로 접속된다. 또, 상면측 전원용 전극(111)은 복수의 전원용 비아도체(131)에 있어서의 커패시터 주면(102) 측의 단면에 대해서 직접 접속되어 있고, 상면측 그랜드용 전극(112)은 복수의 그랜드용 비아도체(132)에 있어서의 커패시터 주면(102) 측의 단면에 대해서 직접 접속되어 있다. 한편, 이면측 전원용 전극(121)은 복수의 전원용 비아도체(131)에 있어서의 커패시터 이면(103) 측의 단면에 대해서 직접 접속되어 있고, 이면측 그랜드용 전극(122)은 복수의 그랜드용 비아도체(132)에 있어서의 커패시터 이면(103) 측의 단면에 대해서 직접 접속되어 있다. 따라서, 전원용 전극(111,121)은 전원용 비아도체(131) 및 제 1 내부 전극층(141)에 도통되어 있고, 그랜드용 전 극(112,122)은 그랜드용 비아도체(132) 및 제 2 내부 전극층(142)에 도통되어 있다.
도 4 등에 나타낸 바와 같이, 전극(111,112)은 니켈을 주재료로 하여 형성되며, 그 표면이 도시하지 않는 동도금층에 의해서 전체적으로 피복되어 있다. 이와 마찬가지로 전극(121,122)도 니켈을 주재료로 하여 형성되며, 그 표면이 도시하지 않는 동도금층에 의해서 피복되어 있다. 이들 전극(121,122) 및 비아도체(131,132)는 상기 IC칩(21)의 대략 중심부의 직하에 배치되어 있다. 그리고, 상면측 전원용 전극(111) 및 상면측 그랜드용 전극(112)은 IC칩(21)의 대략 중심부의 직하에서 상기 세라믹 커패시터(101)의 외주방향에 걸쳐서 형성되어 있다. 또한, 상면측 전원용 전극(111) 및 이면측 그랜드용 전극(122)은 커패시터 외주부에도 배치되어 있다.
예를 들면, 머더보드 측에서 전극(121,122)을 통해서 통전하여 제 1 내부 전극층(141)과 제 2 내부 전극층(142)의 사이에 전압을 가하면, 제 1 내부 전극층(141)에 예를 들면 플러스 전하가 축적되고, 제 2 내부 전극층(142)에 예를 들면 마이너스 전하가 축적된다. 이 결과, 세라믹 커패시터(101)가 커패시터로서 기능한다. 또, 세라믹 커패시터(101)에서는 전원용 비아도체(131) 및 그랜드용 비아도체(132)가 각각 교호로 인접하게 배치되며, 또한 전원용 비아도체(131) 및 그랜드용 비아도체(132)를 흐르는 전류의 방향이 서로 역방향이 되도록 설정되어 있다. 이것에 의해서 인덕턴스 성분의 저감화가 도모된다.
도 1∼도 3 등에 나타낸 바와 같이, 상기 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새는 상기 최하측 수지 절연층(33)의 일부를 구성하는 수지충전부(33a)에 의해서 충전되어 있다. 이 수지충전부(33a)는 세라믹 커패시터(101)를 코어기판(11)에 고정함과 아울러, 세라믹 커패시터(101) 및 코어기판(11)의 면방향이나 두께방향으로의 변형을 자신의 탄성변형에 의해서 흡수하는 기능을 가지고 있다. 또한, 세라믹 커패시터(101)는 평면측에서 보았을 때 대략 정사각형 형상을 이루고 있으며, 네 모서리에 C 0.6의 테이퍼를 가지고 있다. 이것에 의해서, 온도변화에 따른 수지충전부(33a)의 변형시에 있어서, 세라믹 커패시터(101)의 모서리부로의 응력집중을 완화할 수 있기 때문에, 수지충전부(33a)의 크랙의 발생을 방지할 수 있다.
수지충전부(33a)는 코어기판(11)의 상기 코어 주면(12) 및 세라믹 커패시터(101)의 상기 커패시터 주면(102) 측에 위치하는 주면측 배선 피형성부(93)를 가지고 있다. 또, 수지충전부(33a)는 코어기판(11)의 상기 코어 이면(13) 및 세라믹 커패시터(101)의 상기 커패시터 이면(103) 측에 위치하는 이면측 배선 피형성부(94)를 가지고 있다. 주면측 배선 피형성부(93) 상에는 상면측 접속패턴(61)(주면측 접속도체)이 배치되어 있다. 상면측 접속패턴(61)은 세라믹 커패시터(101)가 가지는 각 변(邊)에 1개씩 배치된 띠형상 패턴이며(도 2 참조), 상기 코어기판 주면측 전원패턴(51)과 상기 상면측 전원용 전극(111)을 접속하도록 되어 있다. 상세하게 설명하면, 상면측 접속패턴(61)의 일단이 코어기판 주면측 전원패턴(51)의 측면(53)(내주면) 및 상면(54)에서 접합함과 아울러, 상면측 접속패턴(61)의 타단이 상면측 전원용 전극(111)의 측면(외주면) 및 상면에서 접합하여 있다(도 3 참조). 또한, 본 실시형태의 상면측 접속패턴(61)은 동도금층으로 이루어지며, 상면이 평탄하게 되어 있다.
도 1, 도 3에 나타낸 바와 같이, 이면측 배선 피형성부(94) 상에는 이면측 접속패턴(62)(이면측 접속도체)이 배치되어 있다. 이면측 접속패턴(62)은 상면측 접속패턴(61)과 거의 같은 구성을 가지고 있다. 즉, 이면측 접속패턴(62)은 세라믹 커패시터(101)가 가지는 4개의 변에 1개씩 배치된 띠형상 패턴이며, 상기 코어기판 이면측 그랜드패턴(52)과 상기 이면측 그랜드용 전극(122)을 접속하도록 되어 있다. 상세하게 설명하면, 이면측 접속패턴(62)은 코어기판 이면측 그랜드패턴(52)의 측면(내주면) 및 하면에서 접합함과 아울러, 이면측 그랜드용 전극(122)의 측면(외주면) 및 하면에서 접합하여 있다. 또한, 본 실시형태의 이면측 접속패턴(62)은 동도금층으로 이루어지며, 하면이 평탄하게 되어 있다.
이상의 구성에 의해서, 배선기판(10) 내에는 상기 IC칩(21)에 전원을 공급하기 위한 복수의 전기경로(제 1 전원경로나 제 2 전원경로 등)가 형성된다. 제 1 전원경로는 상기 스루홀 도체(16), 상기 코어기판 주면측 전원패턴(51) 및 상기 상면측 접속패턴(61)을 통해서 상기 상면측 전원용 전극(111)에 접속되는 경로이다. 제 2 전원경로는 상기 비아도체(131)를 통해서 상면측 전원용 전극(111)에 접속되는 경로이다. 그리고, 상면측 전원용 전극(111)은 비아도체(47), 제 1 빌드업층(31){도체층(42), 비아도체(43)}, 단자 패드(44), 솔더 범프(45) 및 IC칩(21)의 면접속단자(22)를 통해서 IC칩(21)에 전기적으로 접속된다.
계속해서, 본 실시형태의 배선기판(10)의 제조방법에 대해서 설명한다.
준비공정에서는 코어기판(11)과 세라믹 커패시터(101)를 각각 종래의 주지 수법에 따라서 제작하여 미리 준비해 둔다.
코어기판(11)은 이하와 같이 제작된다. 우선 세로 400㎜×가로 400㎜×두께 0.8㎜의 기재(201)의 양면에 두께 35㎛의 동박(銅箔)(202)이 부착된 동박 적층판(도 7 참조)을 준비한다. 또한, 기재(201)의 두께는 0.2㎜ 이상 1.0㎜ 이하인 것이 바람직하다. 이어서, 동박 적층판의 양면의 동박(202)을 에칭하여 도체층(203)을, 예를 들면 서브트랙티브법에 따라서 패터닝한다(도 8 참조). 구체적으로는 무전해 동도금 후, 이 무전해 동도금층을 공통전극으로 하여 전해 동도금을 실시한다. 또한, 드라이 필름을 라미네이트하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함에 의해서 드라이 필름을 소정 패턴으로 형성한다. 이 상태에서 불필요한 전해 동도금층, 무전해 동도금층 및 동박(202)을 에칭하여 제거한다. 그 후, 드라이 필름을 박리한다. 이어서, 기재(201)의 상면 및 하면과 도체층(203)을 조화(粗化)한 후, 기재(201)의 상면 및 하면에 무기 필러가 첨가된 에폭시 수지필름(두께 600㎛)을 열압착에 의해서 부착하여 서브 기재(204)를 형성한다(도 9 참조).
이어서, 상측 서브 기재(204)의 상면에 코어기판 주면측 전원패턴(51)을 패턴 형성함과 아울러, 하측 서브 기재(204)의 하면에 코어기판 이면측 그랜드패턴(52)을 패턴 형성한다(도 10 참조). 구체적으로는, 상측 서브 기재(204)의 상면 및 하측 서브 기재(204)의 하면에 대한 무전해 동도금을 한 후에 에칭 레지스트를 형성하고, 이어서 전해 동도금을 한다. 또한, 에칭 레지스트를 제거하고서 소프트 에칭을 한다. 이어서, 기재(201) 및 서브 기재(204)로 이루어지는 적층체에 대해서 루터를 사용해서 천공가공을 하여 수용구멍부(90)가 되는 관통구멍을 소정 위치에 형성한 코어기판(11)을 얻는다(도 11 참조). 또한, 수용구멍부(90)가 되는 관통구멍은 세로 14.0㎜×가로 30.0㎜이고, 네 모서리에 반경 1.5㎜의 R을 가지는 단면 대략 정사각형 형상의 구멍이다.
또, 세라믹 커패시터(101)는 이하와 같이 제작된다. 즉, 세라믹의 그린시트를 형성하고, 이 그린시트에 내부 전극층용 니켈 페이스트를 스크린 인쇄하고 건조한다. 이것에 의해서 나중에 제 1 내부 전극층(141)이 되는 제 1 내부 전극부와 제 2 내부 전극층(142)이 되는 제 2 내부 전극부가 형성된다. 이어서, 제 1 내부 전극부가 형성된 그린시트와 제 2 내부 전극부가 형성된 그린시트를 교호로 적층하고, 그린시트의 적층방향으로 압압력을 부여함에 의해서 각 그린시트를 일체화하여 그린시트 적층체를 형성한다.
또한, 레이저 가공기를 사용해서 그린시트 적층체에 비아홀(130)을 다수개 관통형성하고, 도시하지 않는 페이스트 압입 충전장치를 사용해서 비아도체용 니켈 페이스트를 각 비아홀(130) 내에 충전한다. 이어서, 그린시트 적층체의 상면 상에 페이스트를 인쇄하여, 그린시트 적층체의 상면측에서 각 도체부의 상단면을 덮도록 상면측 전원용 전극(111) 및 상면측 그랜드용 전극(112)을 형성한다. 또, 그린시트 적층체의 하면 상에 페이스트를 인쇄하여, 그린시트 적층체의 하면측에서 각 도체부의 하단면을 덮도록 이면측 전원용 전극(121) 및 이면측 그랜드용 전극(122)을 형성한다.
그 후, 그린시트 적층체를 건조하여 각 전극(111,112,121,122)을 어느 정도 고화시킨다. 이어서, 그린시트 적층체를 탈지하고, 또한 소정 온도로 소정 시간 소성한다. 이 결과, 티탄산바륨 및 페이스트 내의 니켈이 동시 소결되어 세라믹 소결체(104)가 된다.
이어서, 얻어진 세라믹 소결체(104)가 가지는 각 전극(111,112,121,122)에 대해서 무전해 동도금(두께 10㎛정도)을 한다. 이 결과, 각 전극(111,112,121,122) 상에 동도금층이 형성되며, 세라믹 커패시터(101)가 완성된다.
계속되는 절연층 형성 및 고정공정에서는, 마운트장치(야마하 발동기 주식회사 제품)를 사용해서 수용구멍부(90) 내에 세라믹 커패시터(101)를 수용한다(도 12 참조). 이때, 수용구멍부(90)의 코어 이면(13) 측의 개구부는 박리 가능한 점착 테이프(210)에 의해서 밀봉되어 있다. 이 점착 테이프(210)는 지지대(도시생략)에 의해서 지지되어 있다. 이 점착 테이프(210)의 점착면에는 세라믹 커패시터(101)가 점착되어 임시 고정되어 있다.
그 후, 코어 주면(12) 및 커패시터 주면(102)에 감광성 에폭시수지를 피착하고, 노광 및 현상을 실시함에 의해서 최하측 수지 절연층(33)을 형성한다. 아울러, 최하측 수지 절연층(33)의 일부인 수지충전부(33a)에 의해서 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새를 충전한다(도 13 참조). 그 후, 가열처리를 하면, 최하측 수지 절연층(33) 및 수지충전부(33a)가 경화되어 세라믹 커패시터(101)가 코어기판(11)에 고정된다. 그리고, 이 시점에서 점착 테이프(210)를 박리한다.
이어서, 코어 이면(13) 및 커패시터 이면(103)에 감광성 에폭시수지를 피착 하고, 노광 및 현상을 실시함에 의해서 최상측 수지 절연층(34)을 형성한다(도 14 참조). 계속되는 개구부 형성공정에서는, YAG 레이저 또는 탄산가스 레이저를 사용해서 최하측 수지 절연층(33)에 대한 레이저 천공가공을 하여, 상면측 접속패턴(61)이 형성될 위치에 개구부(221)를 형성한다. 또, 최상측 수지 절연층(34)에 대한 레이저 천공가공을 하여, 이면측 접속패턴(62)이 형성될 위치에 개구부(222)를 형성한다(도 15 참조). 구체적으로는, 최하측 수지 절연층(33)에 있어서 상기 틈새의 직상 위치를 전체적으로 제거하여 주면측 개구부(221)를 형성함으로써 상기 코어기판 주면측 전원패턴(51) 및 상기 상면측 전원용 전극(111)의 일부를 노출시킨다. 또한, 코어기판 주면측 전원패턴(51) 및 상면측 전원용 전극(111)의 높이가 다른 경우, 낮은 쪽의 상면보다도 주면측 개구부(221)의 저면을 낮게 하여 양자를 노출시킨다. 이와 마찬가지로, 최상측 수지 절연층(34)에 있어서 상기 틈새의 직하 위치를 전체적으로 제거하여 이면측 개구부(222)를 형성함으로써 상기 코어기판 이면측 그랜드패턴(52) 및 상기 이면측 그랜드용 전극(122)의 일부를 노출시킨다. 또한, 코어기판 이면측 그랜드패턴(52) 및 이면측 그랜드용 전극(122)의 높이가 다른 경우, 높은 쪽의 하면보다도 이면측 개구부(222)의 저면을 높게 하여 양자를 노출시킨다. 아울러, 최하측 수지 절연층(33)에 있어서 비아도체(47)가 형성될 위치에 상면측 전원용 전극(111) 및 상면측 그랜드용 전극(112)을 노출시키는 비아홀(223)을 각각 형성한다. 또, 최상측 수지 절연층(34)에 있어서 비아도체(47)가 형성될 위치에 이면측 전원용 전극(121) 및 이면측 그랜드용 전극(122)을 노출시키는 비아홀(224)을 각각 형성한다.
또한, 드릴기를 사용해서 천공가공을 하여, 코어기판(11) 및 수지 절연층(33,34)을 관통하는 관통구멍(231)을 소정 위치에 미리 형성해 둔다(도 16 참조). 그리고, 주면측 접속도체 형성공정 및 이면측 접속도체 형성공정을 실시한다(도 17 참조). 구체적으로는, 최하측 수지 절연층(33), 최상측 수지 절연층(34), 개구부(221,222)의 내면 및 관통구멍(231)의 내면에 대한 무전해 동도금을 한 후에 에칭 레지스터를 형성하고, 이어서 전해 동도금을 한다. 또한, 에칭 레지스터를 제거하고서 소프트 에칭을 한다. 이것에 의해서, 주면측 개구부(221) 내에 상면측 접속패턴(61)이 형성됨과 아울러 이면측 개구부(222) 내에 이면측 접속패턴(62)이 형성되고, 최하측 수지 절연층(33) 상 및 최상측 수지 절연층(34) 상에 도체층(42)이 패턴 형성된다. 이것과 동시에, 관통구멍(231) 내에 스루홀 도체(16)가 형성됨과 아울러 각 비아홀(223,224)의 내부에 비아도체(47)가 형성된다. 이 결과, 코어기판 주면측 전원패턴(51) 및 상면측 전원용 전극(111)이 상면측 접속패턴(61)에 의해서 접속되고, 코어기판 이면측 그랜드패턴(52) 및 이면측 그랜드용 전극(122)이 이면측 접속패턴(62)에 의해서 접속된다.
주면측 접속도체 형성공정 및 이면측 접속도체 형성공정을 실시한 후, 충전공정(filling process)을 실시한다. 구체적으로는, 스루홀 도체(16)의 공동부(空洞部)를 절연수지재료(에폭시수지)로 충전하여 폐색체(17)를 형성한다(도 18 참조).
이어서, 빌드업층 형성공정을 실시한다. 빌드업층 형성공정에서는 종래의 주지 수법에 의거하여 최하측 수지 절연층(33) 상에 제 1 빌드업층(31)을 형성함과 아울러, 최상측 수지 절연층(34) 상에 제 2 빌드업층(32)을 형성한다. 구체적으로 는, 수지 절연층(33,34) 상에 감광성 에폭시수지를 피착하고, 노광 및 현상을 실시함에 의해서 비아도체(43)가 형성될 위치에 블라인드 홀(251,252)을 가지는 수지 절연층(35,36)을 형성한다(도 18 참조). 이어서, 종래의 공지 수법에 따라서 전해 동도금을 하여 상기 블라인드 홀(251,252)의 내부에 비아도체(43)를 형성함과 아울러, 수지 절연층(35) 상에 단자 패드(44)를 형성하고 또한 수지 절연층(36) 상에 BGA용 패드(48)를 형성한다.
이어서, 수지 절연층(35,36) 상에 감광성 에폭시수지를 도포하고서 경화시킴에 의해서 솔더 레지스트(37,38)를 형성한다. 이어서, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37,38)에 개구부(40,46)를 패터닝한다. 또한, 단자 패드(44) 상에 솔더 범프(45)를 형성하고, 또한 BGA용 패드(48) 상에 솔더 범프(49)를 형성한다. 이 결과, 코어기판(11) 및 빌드업층(31,32)으로 이루어지는 배선기판(10)이 완성된다.
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 배선기판(10)의 제조방법에 의하면, 최하측 수지 절연층(33)에 형성한 주면측 개구부(221) 내에 상면측 접속패턴(61)을 형성하기 때문에, 상면측 접속패턴(61)의 형성을 최하측 수지 절연층(33) 내의 비아도체(47)의 형성과 동시에 할 수 있다. 이와 마찬가지로, 최상측 수지 절연층(34)에 형성한 이면측 개구부(222) 내에 이면측 접속패턴(62)을 형성하기 때문에, 이면측 접속패턴(62)의 형성을 최상측 수지 절연층(34) 내의 비아도체(47)의 형성과 동시에 할 수 있다. 이것에 의해서, 도금층을 형성하는 도금층 형성공정, 도금층 상에 에칭 레지스터를 형성하는 레지스터 형성공정, 도금층에 대한 에칭을 실시하여 상면측 접속패턴(61) 및 이면측 접속패턴(62)으로 하는 에칭공정, 에칭 레지스터를 박리하는 박리공정 등이 간략화된다. 따라서, 배선기판(10)을 용이하게 제조할 수 있으며, 배선기판(10)의 제조 코스트를 저감할 수 있다.
또한, 최하측 수지 절연층(33)의 형성과 동시에 세라믹 커패시터(101)가 고정되기 때문에, 공정을 더 일층 간략화할 수 있다. 또, 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새를 충전하는 재료가 최하측 수지 절연층(33)의 일부를 구성하는 수지충전부(33a)이기 때문에, 세라믹 커패시터(101)를 코어기판(11)에 고정할 때에 최하측 수지 절연층(33)과는 다른 재료를 준비하지 않아도 된다. 따라서, 배선기판(10)의 제조에 필요한 재료가 적어지게 되기 때문에, 배선기판(10)의 저코스트화를 도모하는 것이 가능하게 된다.
(2) 그런데, 코어기판(11)에 세라믹 커패시터(101)를 고정하고서 최하측 수지 절연층(33) 및 최상측 수지 절연층(34)을 형성할 때까지의 사이에 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성하는 것을 생각할 수 있다. 이 경우, 상면측 접속패턴(61) 및 이면측 접속패턴(62)은 도금층 형성공정, 레지스터 형성공정, 에칭공정, 박리공정 등을 실시함에 의해서 패턴 형성된다. 그러나, 세라믹 커패시터(101)는 각 전극(111,112,121,122)이 존재하기 때문에 요철이 많고, 세라믹 소결체(104)에 바우(bow)가 있는 경우도 있다. 따라서, 도금층의 형성이나 에칭을 실시하여 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성하는 것은 곤란하다.
한편, 본 실시형태에서는 최하측 수지 절연층(33) 및 최상측 수지 절연 층(34)을 형성한 후에, 개구부(221,222)를 형성하고서 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성하고 있다. 이것에 의해서, 세라믹 커패시터(101)의 요철이나 세라믹 소결체(104)의 바우에 영향을 받는 일 없이 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성할 수 있다.
(3) 그런데, 세라믹 커패시터(101)를 고정하고서 수지 절연층(33,34)을 형성할 때까지의 사이에 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성하는 경우, 수지 절연층(33,34)을 형성할 때에 생기는 열응력 등에 의해서 상면측 접속패턴(61) 및 이면측 접속패턴(62)이 파손될 가능성이 있다. 그러나, 본 실시형태에서는 수지 절연층(33,34)을 형성한 후에 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성하기 때문에, 열응력 등에 의한 상면측 접속패턴(61) 및 이면측 접속패턴(62)의 파손이 방지된다. 따라서, 상면측 접속패턴(61) 및 이면측 접속패턴(62)의 접속 신뢰성이 향상된다.
(4) 종래에는 커패시터를 수용구멍부 내에 가로방향으로 복수개 배치하고, 일부 커패시터의 전극과 코어 주면 상의 도체패턴을 접속도체에 의해서 접속한 배선기판도 제안되어 있다. 그러나, 접속도체를 수용구멍부의 외주부에 있는 커패시터의 전극밖에 접속할 수 없기 때문에, 중앙부의 커패시터(수용구멍부의 중앙부)에 전원을 공급할 수 없다는 문제가 있다.
한편, 본 실시형태의 제조방법에 따라서 배선기판(10)을 제조한 결과, 1개의 세라믹 커패시터(101)가 수용구멍부(90) 내에 배치되고, 코어기판 주면측 전원패턴(51)과 상면측 전원용 전극(111)이 상면측 접속패턴(61)에 의해서 접속된다. 여 기서, 상면측 전원용 전극(111)은 커패시터 주면(102)의 거의 전체를 덮는 플레인 형상 도체이기 때문에, 전원을 코어기판(11) 측에서 세라믹 커패시터(101)의 중앙부{수용구멍부(90)의 중앙부}로 공급할 수 있다. 또, 코어기판 주면측 전원패턴(51)과 상면측 전원용 전극(111)이 상면측 접속패턴(61)에 의해서 접속됨으로써, 코어기판 주면측 전원패턴(51), 상면측 접속패턴(61), 상면측 전원용 전극(111) 및 제 1 배선 적층부를 통해서 IC칩(21)에 접속하는 전기경로(제 1 전원경로)가 형성된다. 이 결과, IC칩(21)에 접속되는 전기경로의 수가 증가하기 때문에, 배선기판(10) 내의 저저항화가 도모되어 전압강하가 작아지게 된다. 그러므로, IC칩(21)에 확실하게 전원을 공급할 수 있기 때문에, IC칩(21)을 충분히 동작시킬 수 있어 IC칩(21)의 오동작을 방지할 수 있다. 따라서, 전기적 특성이나 신뢰성 등이 우수한 배선기판(10)을 얻을 수 있다.
(5) 본 실시형태의 상면측 접속패턴(61)은 개구부(221) 내에 형성됨에 의해서 입체적인 형상이 되기 때문에 두께를 확보할 수 있다. 이 결과, 상면측 접속패턴(61)의 저항이 작아지게 되고, 전원을 공급할 때의 전압강하도 작아지게 된다. 이것에 의해서, 상면측 접속패턴(61)에 대전류를 흘릴 수 있기 때문에, IC칩(21)으로의 충분한 전원공급이 가능하게 된다.
(제 2 실시형태)
이하, 본 발명의 배선기판을 구체화한 제 2 실시형태를 도면에 의거하여 상세하게 설명한다.
본 실시형태의 배선기판(10A)은, 도 19 및 도 20에 나타낸 바와 같이 최하측 수지 절연층(33)의 일부를 구성하는 수지충전부(33a) 대신에, 최하측 수지 절연층(33)과는 다른 수지충전재(92)를 사용하여 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새를 충전하고 있는 점이 상기한 제 1 실시형태와 다르다. 수지충전재(92)는 고분자재료(본 실시형태에서는 엑폭시 등의 열강화성 수지)로 이루어져 있다. 따라서, 본 실시형태의 배선기판(10A)의 제조방법에 대해서도 상기한 제 1 실시형태와는 다르다.
즉, 본 실시형태에서는 세라믹 커패시터(101)가 임시 고정된 시점에서, 코어기판(11)의 코어 주면(12) 및 세라믹 커패시터(101)의 커패시터 주면(102)에 최하측 수지 절연층(33)을 형성하지 않고 고정공정을 실시한다. 구체적으로는, 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새에 디스팬서장치(Asymtek사 제품)를 사용해서 열경화성 수지제의 수지충전재(92)(주식회사 나믹스제품 언더필재)를 충전한다(도 19 참조). 이때, 수지충전재(92)는 주면측 배선 피형성부(93)가 코어 주면(12) 및 커패시터 주면(102)과 같은 높이가 될 때까지 충전된다. 그 후, 가열처리를 하면, 수지충전재(92)가 경화되어 세라믹 커패시터(101)가 수용구멍부(90) 내에 고정된다.
이어서, 절연층 형성공정을 실시하여 코어 주면(12), 커패시터 주면(102) 및 수지충전재(92) 상에 최하측 수지 절연층(33)을 형성한다(도 19 참조). 또한, 개구부 형성공정을 실시한다. 구체적으로는, 최하측 수지 절연층(33)에 대한 레이저 천공가공을 실시하여 주면측 개구부(221) 및 비아홀(223)을 형성한다(도 20 참조). 그리고, 이 시점에서 점착 테이프(210)를 박리하고, 코어기판(11)의 코어 이면(13) 및 세라믹 커패시터(101)의 커패시터 이면(103)에 최상측 수지 절연층(34)을 형성한다.
따라서, 본 실시형태에서는 상면측 접속패턴(61)의 형성을 최하측 수지 절연층(33) 내의 비아도체(47)의 형성과 동시에 함으로써 공정이 간략화되기 때문에, 배선기판(10A)을 용이하게 제조할 수 있으며, 배선기판(10A)의 제조 코스트를 저감할 수 있다. 또, 수지충전재(92)가 최하측 수지 절연층(33)과는 다른 것이기 때문에, 수지충전재(92)를 세라믹 커패시터(101)의 고정에 최적한 재료로 형성할 수 있다. 따라서, 세라믹 커패시터(101)가 강고하게 고정되기 때문에, 수지충전재(92) 상에 형성되는 상면측 접속패턴(61)의 접속 신뢰성이 향상된다.
또한, 개구부 형성공정에 있어서, 최하측 수지 절연층(33)에 대한 레이저 천공가공을 실시하여 주면측 개구부(221)를 형성하고 있다. 또한, 최하측 수지 절연층(33)의 하측에 있는 수지충전재(92)는 개구부 형성공정의 전단계에서 경화되기 때문에 최하측 수지 절연층(33)보다 단단하다. 그러므로, 레이저의 출력을 최하측 수지 절연층(33)만을 가공하고 수지충전재(92)를 가공하지 않는 정도로 조정하기 쉬워지게 된다. 따라서, 주면측 개구부(221)의 깊이의 제어가 쉬워지게 된다.
또한, 본 실시형태를 이하와 같이 변경하여도 된다.
◎ 상기한 제 2 실시형태에서는 수지충전재(92)의 충전 및 최하측 수지 절연층(33)의 형성이 종료한 후에, 최하측 수지 절연층(33)에 주면측 개구부(221)를 형성하고서 상면측 접속패턴(61)을 형성하였다. 그러나, 수지충전재(92)의 충전이 종료한 시점(도 21 참조)에서 주면측 배선 피형성부(93) 상에{코어기판 주면측 전원 패턴(51)과 상면측 전원용 전극(111)과의 사이에} 상면측 접속패턴(61)을 형성하고(도 22 참조), 그 후에 최하측 수지 절연층(33)을 형성하도록 하여도 된다. 이 경우, 상면측 접속패턴(61)은 평판형상을 이루며, 코어기판 주면측 전원패턴(51) 및 상면측 전원용 전극(111)과 같은 두께가 된다. 즉, 상면측 접속패턴(61)의 일단은 코어기판 주면측 전원패턴(51)의 측면(53)에만 접합하고, 상면측 접속패턴(61)의 타단은 상면측 전원용 전극(111)의 측면에만 접합한다.
◎ 상기한 실시형태의 수용구멍부(90)는 코어기판(11)의 코어 주면(12) 및 코어 이면(13)의 양측 모두에서 개구되는 관통구멍부로 하였으나, 도 23에 나타내는 또 다른 실시형태인 배선기판(10B)과 같이 코어 주면(12)에서만 개구되는 비관통구멍부로 하여도 된다.
◎ 상기한 제 1 실시형태에서는 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새가 최하측 수지 절연층(33)의 일부를 구성하는 수지충전부(33a)만에 의해서 충전되었다. 그러나, 도 24에 나타내는 또 다른 실시형태인 배선기판(10C)과 같이 상기 틈새는 최하측 수지 절연층(33)의 일부를 구성하는 수지충전부(33a)와 최상측 수지 절연층(34)의 일부를 구성하는 수지충전부(33b)에 의해서 충전되어 있어도 된다.
이 경우, 세라믹 커패시터(101)를 임시 고정한 상태에서, 코어기판(11)의 코어 주면(12) 및 세라믹 커패시터(101)의 커패시터 주면(102)에 최하측 수지 절연층(33)을 형성함과 아울러 수지충전부(33a)에 의해서 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새의 상반부를 충전한다(도 25 참조). 그리고, 이 시점에서 점착 테이프(210)를 박리한다. 이어서, 코어기판(11)의 코어 이면(13) 및 세라믹 커패시터(101)의 커패시터 이면(103)에 최상측 수지 절연층(34)을 형성함과 아울러 수지충전부(33b)에 의해서 상기 틈새의 하반부를 충전한다(도 26 참조). 이와 같이 하면, 수용구멍부(90) 내에 수지를 완전하게 채워넣는 것이 용이하게 되기 때문에, 세라믹 커패시터(101)를 확실하게 코어기판(11)에 고정할 수 있다. 또, 수지충전부(33a)만을 수용구멍부(90)에 충전하는 경우에는 최하측 수지 절연층(33)을 두껍게 형성할 필요가 있으나, 수지충전부(33a)와 수지충전부(33b)를 수용구멍부(90)에 충전하도록 하면, 최하측 수지 절연층(33)을 두껍게 형성하지 않아도 된다.
◎ 상기한 실시형태에서는 상면측 접속패턴(61) 및 이면측 접속패턴(62)을 형성하기 위한 위치에 각각 개구부(221,222)를 형성할 때에, 수지 절연층(33,34)에 있어서 수용구멍부(90)의 내면과 세라믹 커패시터(101)의 측면과의 틈새의 직상 위치 및 직하 위치를 전체적으로 제거하였다. 그러나, 개구부(221,222)를 형성할 때에, 수지 절연층(33,34)에 있어서 상기 틈새의 직상 위치 및 직하 위치를 부분적으로 제거하도록 하여도 된다. 즉, 직상 위치 및 직하 위치의 적어도 일부를 제거하면, 상면측 접속패턴(61) 및 이면측 접속패턴(62)의 형성이 가능하게 된다.
◎ 상기한 실시형태의 충전공정에서는 복수의 스루홀 도체(16)의 공동부를 절연수지재료로 충전하도록 되어 있었다. 그리고, 형성되는 상면측 접속패턴(61) 및 이면측 접속패턴(62)은 상면(또는 하면)이 평탄하게 되어 있었다. 그러나, 도 27에 나타내는 배선기판(10D)과 같이 상면측 접속패턴(61) 및 이면측 접속패턴(62) 은 오목부(63)가 생기는 도체이어도 된다. 이 경우에는 충전공정에서 스루홀 도체(16)의 충전과 아울러 각 오목부(63)를 상기 공동부를 충전하는 절연수지재료{폐색체(17)}와 같은 절연재료로 충전하여 그 상면을 평탄화하여도 된다. 이와 같이 하면, 상면측 접속패턴(61) 및 이면측 접속패턴(62)의 상면에 도체층(64)의 형성이 가능하게 되며, 배선 적층부에 있어서의 배선의 자유도가 향상된다. 또, 상기 공동부의 충전과 상기 오목부(63)의 충전을 따로따로 하는 경우에 비해서 공정을 간략화할 수 있기 때문에, 배선기판(10D)의 제조 코스트를 저감할 수 있다.
◎ 상기한 실시형태의 제조방법 대신에, 예를 들면 이하에 나타내는 제조방법에 의해서 배선기판(10E)을 제조하여도 된다.
우선, 상기한 실시형태의 제조방법에 준하여 절연층 형성 및 고정공정까지의 공정을 실시하여 도 13에 나타내는 상태로 한 후, 세라믹 커패시터(101)에서 점착 테이프(210)를 박리한다. 이때 노출되는 코어기판 이면측 그랜드패턴(52), 이면측 그랜드용 전극(122)은 그 높이가 같아서 단차가 거의 없으며, 이른바 면(面)일치된 상태로 되어 있다(도 28 참조). 또한, 코어기판(11)의 코어 이면(13), 세라믹 커패시터(101)의 커패시터 이면(103)에 대해서도 같은 관계에 있다.
그리고, 여기서는 코어 이면(13) 및 커패시터 이면(103) 상에 최상측 수지 절연층(34)을 형성하는 것이 아니라, 드릴기를 사용해서 천공가공을 하여 코어기판(11) 및 최하측 수지 절연층(33)을 관통하는 스루홀 형성용의 관통구멍(231)을 소정 위치에 형성한다. 그리고, 주면측 접속도체 형성공정 및 이면측 접속도체 형성공정을 실시한다. 구체적으로는 무전해 동도금을 한 후에 소정 부위에 에칭 레지 스터를 형성하고, 이어서 전해 동도금을 한다. 또한, 에칭 레지스터를 제거하고서 소프트 에칭을 하여 불필요한 무전해 동도금을 제거한다. 이것에 의해서, 코어 주면(12) 측에서는 주면측 개구부(221) 내에 상면측 접속패턴(61)이 형성됨과 아울러 최하측 수지 절연층(33) 상에 도체층(42)이 패턴 형성된다. 또, 코어 이면(13) 측에서는 코어기판 이면측 그랜드패턴(52)과 이면측 그랜드용 전극(122)을 접속하는 이면측 접속패턴(62)이 형성된다. 이것과 동시에, 관통구멍(231) 내에 스루홀 도체(16)가 형성됨과 아울러 각 비아홀(223)의 내부에 비아도체(47)이 형성된다(도 29 참조).
그리고, 상기한 바와 같은 주면측 접속도체 형성공정 및 이면측 접속도체 형성공정 후에 충전공정을 실시하고, 또한 빌드업층 형성공정을 실시하여 배선기판(10E)을 완성시킨다.
이와 같이 하여 제조된 배선기판(10E)은, 예를 들면 도 28, 도 29에 있어서의 하면측을 칩 탑재면 측으로서 사용하는 것이 바람직하며, 이 경우에는 빌드업층의 표면에 높은 평탄성을 확보할 수 있다. 따라서, 칩 탑재면에서 노출되는 단자 패드(44)의 표면의 동일 평면성(coplanarity)이 높아지게 되며, 결과적으로 IC칩(21)의 접속 신뢰성을 향상시킬 수 있다. 또, 이 제조방법에 의하면, 코어 이면(13) 측의 최상측 수지 절연층(34)의 형성 및 이것에 대한 이면측 개구부(222)나 비아홀(224)의 형성을 생략할 수 있기 때문에, 상기한 실시형태에 비해서 공정수를 적게 하는 것이 가능하게 된다. 또, 이 방법에 의하면, 폭이 넓은 하면측 접속패턴(62)의 형성이 비교적 용이하게 된다.
이어서, 특허청구범위에 기재된 기술적 사상 이외에, 상기한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 코어 주면 및 코어 이면을 가지며, 적어도 상기 코어 주면측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치된 코어기판을 준비함과 아울러, 커패시터 주면 및 커패시터 이면을 가지며, 상기 커패시터 주면에 단부가 위치하는 복수의 비아도체를 가지며, 상기 복수의 비아도체에 접속함과 아울러 유전체층을 사이에 두고서 복수개 적층 배치된 복수의 내부 전극층을 가지며, 상기 커패시터 주면 상에 상기 복수의 비아도체의 단부에 접속하는 커패시터 주면측 전극이 배치된 비아 어레이 타입의 커패시터를 준비하는 준비공정과; 상기 수용구멍부에 상기 커패시터를 수용한 후, 상기 코어 주면 및 상기 커패시터 주면 상에 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성함과 아울러, 상기 커패시터와 상기 코어기판과의 틈새를 상기 최하측 수지 절연층의 일부에 의해서 충전하여 상기 커패시터를 상기 코어기판에 고정하는 절연층 형성 및 고정공정과; 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 커패시터 주면측 전극의 일부를 노출시키는 개구부를 형성하는 개구부 형성공정과; 상기 개구부 내에 주면측 접속도체를 형성하여, 상기 코어기판 주면측 도체 및 상기 커패시터 주면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법.
(2) 코어 주면 및 코어 이면을 가지며, 적어도 상기 코어 주면측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치된 코어기판을 준비함과 아울러, 커패시터 주면 및 커패시터 이면을 가지며, 상기 커패시터 주면 상에 커패시터 주면측 전극이 배치된 세라믹 커패시터를 준비하는 준비공정과; 상기 수용구멍부에 상기 세라믹 커패시터를 수용한 후, 상기 코어 주면 및 상기 커패시터 주면 상에 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성함과 아울러, 상기 세라믹 커패시터와 상기 코어기판과의 틈새를 상기 최하측 수지 절연층의 일부에 의해서 충전하여 상기 세라믹 커패시터를 상기 코어기판에 고정하는 절연층 형성 및 고정공정과; 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 커패시터 주면측 전극의 일부를 노출시키는 개구부를 형성하는 개구부 형성공정과; 상기 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 커패시터 주면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법.
(3) 코어 주면 및 코어 이면을 가지며, 상기 코어 주면측 및 상기 코어 이면 측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치되고 상기 코어 이면 상에 코어기판 이면측 도체가 배치된 코어기판을 준비함과 아울러, 부품 주면 및 부품 이면을 가지며, 상기 부품 주면 상에 부품 주면측 전극이 배치되고 상기 부품 이면 상에 부품 이면측 전극이 배치된 전자부품을 준비하는 준비공정과; 상기 수용구멍부에 상기 전자부품을 수용한 후, 상기 코어 주면 및 상기 부품 주면 상에 제 1 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성함과 아울러, 상기 전자부품과 상기 코어기판과의 틈새를 상기 최하측 수지 절연층의 일부에 의해서 충전하여 상기 전자부품을 상기 코어기판에 고정하는 절연층 형성 및 고정공정과; 상기 절연층 형성 및 고정공정 후, 상기 코어 이면 및 상기 부품 이면 상에 제 2 배선 적층부의 최상층을 이루는 최상측 수지 절연층을 형성하는 절연층 형성공정과; 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극의 일부를 노출시키는 주면측 개구부를 형성함과 아울러, 상기 최상측 수지 절연층에 있어서 상기 틈새의 직하 위치의 적어도 일부를 제거하여 상기 코어기판 이면측 도체 및 상기 부품 이면측 전극의 일부를 노출시키는 이면측 개구부를 형성하는 개구부 형성공정과; 상기 주면측 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극을 접속함과 아울러, 상기 이면측 개구부 내에 이면측 접속도체를 형성하여 상기 코어기판 이면측 도체 및 상기 부품 이면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법.
(4) 코어 주면 및 코어 이면을 가지며, 상기 코어 주면측 및 상기 코어 이면 측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치되고 상기 코어 이면 상에 코어기판 이면측 도체가 배치된 코어기판을 준비함과 아울러, 커패시터 주면 및 커패시터 이면을 가지며, 상기 커패시터 주면에 단부가 위치하는 복수의 비아도체를 가지며, 상기 복수의 비아도체에 접속함과 아울러 유전체층을 사이에 두고서 복수개 적층 배치된 복수의 내부 전극층을 가지며, 상기 커패시터 주면 상에 상기 복수의 비아도체의 단부에 접속하는 커패시터 주면 측 전극이 배치되고 상기 커패시터 이면 상에 커패시터 이면측 전극이 배치된 커패시터를 준비하는 준비공정과; 상기 수용구멍부에 상기 커패시터를 수용한 후, 상기 코어 주면 및 상기 커패시터 주면 상에 제 1 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성함과 아울러, 상기 커패시터와 상기 코어기판과의 틈새를 상기 최하측 수지 절연층의 일부에 의해서 충전하여 상기 커패시터를 상기 코어기판에 고정하는 절연층 형성 및 고정공정과; 상기 절연층 형성 및 고정공정 후, 상기 코어 이면 및 상기 커패시터 이면 상에 제 2 배선 적층부의 최상층을 이루는 최상측 수지 절연층을 형성하는 절연층 형성공정과; 상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 커패시터 주면측 전극의 일부를 노출시키는 주면측 개구부를 형성함과 아울러, 상기 최상측 수지 절연층에 있어서 상기 틈새의 직하 위치의 적어도 일부를 제거하여 상기 코어기판 이면측 도체 및 상기 커패시터 이면측 전극의 일부를 노출시키는 이면측 개구부를 형성하는 개구부 형성공정과; 상기 주면측 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 커패시터 주면측 전극을 접속하는 주면측 접속도체 형성공정과; 상기 이면측 개구부 내에 이면측 접속도체를 형성하여 상기 코어기판 이면측 도체 및 상기 커패시터 이면측 전극을 접속하는 이면측 접속도체 형성공정을 포함하는 배선기판의 제조방법으로서, 상기 비아도체는 복수의 전원용 비아도체와 복수의 그랜드용 비아도체를 포함하고, 상기 복수의 내부 전극층은 상기 복수의 전원용 비아도체에 접속하는 복수의 제 1 내부 전극층과 상기 복수의 그랜드용 비아도체에 접속하는 복수의 제 2 내부 전극층을 포함 하고, 상기 커패시터 주면측 전극은 상기 커패시터 주면 상에 배치되어 상기 복수의 전원용 비아도체의 단부에 접속하는 제 1 커패시터 주면측 전극과 상기 커패시터 주면 상에 배치되어 상기 복수의 그랜드용 비아도체의 단부에 접속하는 제 2 커패시터 주면측 전극을 가지며, 상기 커패시터 이면측 전극은 상기 커패시터 이면 상에 배치되어 상기 복수의 전원용 비아도체의 단부에 접속하는 제 1 커패시터 이면측 전극과 상기 커패시터 이면 상에 배치되어 상기 복수의 그랜드용 비아도체의 단부에 접속하는 제 2 커패시터 이면측 전극을 가지며, 상기 주면측 접속도체 형성공정에 있어서 상기 주면측 접속도체는 상기 코어기판 주면측 도체인 코어기판 주면측 전원패턴과 상기 제 1 커패시터 주면측 전극을 접속하고, 상기 이면측 접속도체 형성공정에 있어서 상기 이면측 접속도체는 상기 코어기판 이면측 도체인 코어기판 이면측 그랜드패턴과 상기 제 2 커패시터 이면측 전극을 접속하는 것을 특징으로 하는 배선기판의 제조방법.
이상과 같이 본 발명에 의하면, 공정을 간략화할 수 있는 배선기판의 제조방법을 제공할 수 있다.

Claims (9)

  1. 코어 주면(主面) 및 코어 이면(裏面)을 가지며, 적어도 상기 코어 주면측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치된 코어기판을 준비함과 아울러, 부품 주면 및 부품 이면을 가지며, 상기 부품 주면 상에 부품 주면측 전극이 배치된 전자부품을 준비하는 준비공정과,
    상기 수용구멍부에 수용된 상기 전자부품과 상기 코어기판과의 틈새를 수지충전재로 충전하여 상기 전자부품을 상기 코어기판에 고정하는 고정공정과,
    상기 고정공정 후, 상기 코어 주면, 상기 부품 주면 및 상기 수지충전재 상에 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성하는 절연층 형성공정과,
    상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극의 일부를 노출시키는 개구부를 형성하는 개구부 형성공정과,
    상기 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법.
  2. 코어 주면 및 코어 이면을 가지며, 적어도 상기 코어 주면측에서 개구되는 수용구멍부가 형성되고, 상기 코어 주면 상에 코어기판 주면측 도체가 배치된 코어기판을 준비함과 아울러, 부품 주면 및 부품 이면을 가지며, 상기 부품 주면 상에 부품 주면측 전극이 배치된 전자부품을 준비하는 준비공정과,
    상기 수용구멍부에 상기 전자부품을 수용한 후, 상기 코어 주면 및 상기 부품 주면 상에 배선 적층부의 최하층을 이루는 최하측 수지 절연층을 형성함과 아울러, 상기 전자부품과 상기 코어기판과의 틈새를 상기 최하측 수지 절연층의 일부에 의해서 충전하여 상기 전자부품을 상기 코어기판에 고정하는 절연층 형성 및 고정공정과,
    상기 최하측 수지 절연층에 있어서 상기 틈새의 직상 위치의 적어도 일부를 제거하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극의 일부를 노출시키는 개구부를 형성하는 개구부 형성공정과,
    상기 개구부 내에 주면측 접속도체를 형성하여 상기 코어기판 주면측 도체 및 상기 부품 주면측 전극을 접속하는 주면측 접속도체 형성공정을 포함하는 배선기판의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전자부품은, 상기 부품 주면 및 상기 부품 이면의 사이를 관통하는 복수의 비아도체를 가지며, 상기 복수의 비아도체에 접속함과 아울러 유전체층을 사이에 두고서 적층 배치된 복수의 내부 전극층을 가지며, 상기 부품 주면측 전극이 상기 부품 주면 상에서 상기 복수의 비아도체의 단부에 접속되어 있는 커패시터인 것을 특징으로 하는 배선기판의 제조방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 개구부 형성공정에서는, 상기 최하측 수지 절연층에 대한 레이저가공에 의해서 상기 개구부를 형성함과 아울러 상기 부품 주면측 전극을 노출시키는 비아홀을 형성하는 것을 특징으로 하는 배선기판의 제조방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 주면측 접속도체 형성공정에서는, 무전해 도금에 의해서 상기 주면측 접속도체를 형성하는 것을 특징으로 하는 배선기판의 제조방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 주면측 접속도체 형성공정에서는, 상기 최하측 수지 절연층 위 및 상기 개구부의 내면에 대한 무전해 도금을 한 후에 에칭 레지스터를 형성하고, 이어서 전해 도금을 하고, 또한 에칭 레지스터를 제거하고서 소프트 에칭을 함에 의해서, 상기 개구부 내에 상기 주면측 접속도체를 형성함과 아울러, 상기 최하측 수지 절연층 상에 배선 적층부를 구성하는 도체층을 패턴 형성하는 것을 특징으로 하는 배선기판의 제조방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 주면측 접속도체 형성공정 후, 상기 코어기판 및 상기 최하측 수지 절연층을 관통하도록 형성된 복수의 스루홀 도체의 공동부를 절연수지재료로 충전함과 아울러 상기 주면측 접속도체의 개소에 생기는 오목부를 충전하는 충전공정을 실시하는 것을 특징으로 하는 배선기판의 제조방법.
  8. 청구항 5에 있어서,
    상기 주면측 접속도체 형성공정 후, 상기 코어기판 및 상기 최하측 수지 절연층을 관통하도록 형성된 복수의 스루홀 도체의 공동부를 절연수지재료로 충전함과 아울러 상기 주면측 접속도체의 개소에 생기는 오목부를 충전하는 충전공정을 실시하는 것을 특징으로 하는 배선기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 주면측 접속도체 형성공정 후, 상기 코어기판 및 상기 최하측 수지 절연층을 관통하도록 형성된 복수의 스루홀 도체의 공동부를 절연수지재료로 충전함과 아울러 상기 주면측 접속도체의 개소에 생기는 오목부를 충전하는 충전공정을 실시하는 것을 특징으로 하는 배선기판의 제조방법.
KR1020070040469A 2006-04-25 2007-04-25 배선기판의 제조방법 KR101258713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006120223 2006-04-25
JPJP-P-2006-00120223 2006-04-25

Publications (2)

Publication Number Publication Date
KR20070105283A KR20070105283A (ko) 2007-10-30
KR101258713B1 true KR101258713B1 (ko) 2013-04-26

Family

ID=38790747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040469A KR101258713B1 (ko) 2006-04-25 2007-04-25 배선기판의 제조방법

Country Status (3)

Country Link
US (1) US7704548B2 (ko)
KR (1) KR101258713B1 (ko)
TW (1) TWI407870B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093983B2 (en) 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US8427844B2 (en) 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8385043B2 (en) 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
JP5085266B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
KR101085322B1 (ko) * 2007-10-18 2011-11-23 이비덴 가부시키가이샤 배선 기판 및 그의 제조 방법
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
US8130507B2 (en) * 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8186053B2 (en) * 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8546698B2 (en) * 2009-10-30 2013-10-01 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101301373B1 (ko) * 2010-10-25 2013-08-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US11335614B2 (en) * 2017-10-26 2022-05-17 Tdk Corporation Electric component embedded structure
TWI811451B (zh) * 2019-01-15 2023-08-11 范文昌 顯示裝置用的導電板
JP7290083B2 (ja) * 2019-07-31 2023-06-13 株式会社オートネットワーク技術研究所 配線部材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074567A (en) 1997-02-12 2000-06-13 Shinko Electric Industries Co., Ltd. Method for producing a semiconductor package
US20050024813A1 (en) 2003-07-31 2005-02-03 Masayuki Shimizu Capacitor mounting structure, capacitor - mounted board, and wiring board for use in capacitor mounting
US20060085043A1 (en) 2004-04-15 2006-04-20 Greatbatch-Sierra, Inc. Apparatus and process for reducing the susceptibility of active implantable medical devices to medical procedures such as magentic resonance imaging
US20070240303A1 (en) 2004-08-16 2007-10-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP4778148B2 (ja) * 2001-01-26 2011-09-21 日本特殊陶業株式会社 多層配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP3999784B2 (ja) * 2003-01-16 2007-10-31 富士通株式会社 電子部品搭載基板の製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074567A (en) 1997-02-12 2000-06-13 Shinko Electric Industries Co., Ltd. Method for producing a semiconductor package
US20050024813A1 (en) 2003-07-31 2005-02-03 Masayuki Shimizu Capacitor mounting structure, capacitor - mounted board, and wiring board for use in capacitor mounting
US20060085043A1 (en) 2004-04-15 2006-04-20 Greatbatch-Sierra, Inc. Apparatus and process for reducing the susceptibility of active implantable medical devices to medical procedures such as magentic resonance imaging
US20070240303A1 (en) 2004-08-16 2007-10-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same

Also Published As

Publication number Publication date
US20070281394A1 (en) 2007-12-06
US7704548B2 (en) 2010-04-27
TWI407870B (zh) 2013-09-01
TW200746974A (en) 2007-12-16
KR20070105283A (ko) 2007-10-30

Similar Documents

Publication Publication Date Title
KR101258713B1 (ko) 배선기판의 제조방법
KR101329931B1 (ko) 배선기판
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US9167702B2 (en) Method of manufacturing wiring substrate having built-in component
JP4838068B2 (ja) 配線基板
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
US7557440B2 (en) Wiring board and ceramic chip to be embedded
JP4964481B2 (ja) 配線基板
US20070064375A1 (en) Ceramic capacitor
JP4954765B2 (ja) 配線基板の製造方法
KR20060047178A (ko) 반도체 장치
JP4648230B2 (ja) 配線基板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
JP2007318089A (ja) 配線基板
JP4668940B2 (ja) 配線基板、埋め込み用セラミックチップ
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4705867B2 (ja) 配線基板の製造方法
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 7