KR101254828B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101254828B1
KR101254828B1 KR1020070100444A KR20070100444A KR101254828B1 KR 101254828 B1 KR101254828 B1 KR 101254828B1 KR 1020070100444 A KR1020070100444 A KR 1020070100444A KR 20070100444 A KR20070100444 A KR 20070100444A KR 101254828 B1 KR101254828 B1 KR 101254828B1
Authority
KR
South Korea
Prior art keywords
pixel
common
disposed
electrode
wiring
Prior art date
Application number
KR1020070100444A
Other languages
English (en)
Other versions
KR20090035268A (ko
Inventor
석대영
강문수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070100444A priority Critical patent/KR101254828B1/ko
Priority to GB0816151A priority patent/GB2453412B/en
Priority to DE102008048503.9A priority patent/DE102008048503B4/de
Priority to FR0805301A priority patent/FR2922033B1/fr
Priority to US12/285,163 priority patent/US7884912B2/en
Priority to JP2008257913A priority patent/JP5279434B2/ja
Priority to TW097138402A priority patent/TWI420208B/zh
Priority to CN2008101616941A priority patent/CN101403836B/zh
Publication of KR20090035268A publication Critical patent/KR20090035268A/ko
Application granted granted Critical
Publication of KR101254828B1 publication Critical patent/KR101254828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 상기 액정표시장치는 서로 다른 방향의 전계를 형성하는 적어도 2 개의 도메인을 포함하는 화소를 포함하고, 상기 도메인들의 경계부에 배치된 콘택부에 의해 공통배선과 공통전극을 서로 전기적으로 연결시키고, 상기 공통배선은 상기 화소와 이웃한 화소에 배치됨으로써, 시야각과 개구율을 동시에 향상시킬 수 있다.
액정, 공통배선, 도메인, 시야각, 개구율

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
액정표시장치에 관한 것으로, 더욱 구체적으로 고개율을 확보할 수 있는 액정표시장치에 관한 것이다.
표시장치는 정보통신의 발달과 더불어 큰 발전을 하고 있으며, 현대인에게 있어 필수품으로 자리잡고 있다. 표시장치 중 액정표시장치는 광원 및 액정패널을 포함한다.
상기 광원은 상기 액정패널에 광을 제공한다. 상기 액정패널은 전계를 이용하여, 액정을 구동한다. 이때, 상기 액정의 구동에 의해 상기 액정패널을 투과하는 상기 광의 투과율을 조절하여, 액정표시장치는 화상을 표현한다. 여기서, 상기 액정이 굴절율 이방성을 가지기 때문에, 상기 액정표시장치는 좁은 시야각을 가진다.
상기 액정표시장치는 시야각 개선을 위해, 상기 액정표시장치는 화소상에 서로 화소전극과 공통전극을 교대로 배치하여, 기판에 대해 수평한 방향의 전계를 형성하는 횡전계형 액정표시장치가 개발되었다. 그러나, 상기 액정표시장치는 화소상에 화소전극과 공통전극이 배치됨에 따라, 개구율이 저하되는 문제점이 있었다.
본 발명의 하나의 과제는 시야각 및 개구율을 동시에 확보할 수 있는 액정표시장치를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 서로 다른 방향의 전계를 형성하는 적어도 제 1 및 제 2 도메인들을 포함하며, 다수 개로 정의된 화소들, 상기 제 1 및 제 2 도메인들상에 배치된 화소전극, 상기 화소전극과 교대로 배치되어 횡전계를 형성하는 공통전극, 상기 제 1 및 제 2 도메인들의 경계부에 배치된 공통전극과 전기적으로 연결된 콘택부, 및 상기 콘택부와 전기적으로 연결되며, 상기 콘택부가 배치된 화소와 이웃한 화소에 배치된 공통 배선을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 제 1 및 제 2 도메인들을 구비하는 화소를 포함하는 기판, 상기 화소의 일측에 배치된 공통배선, 상기 제 1 및 제 2 도메인들의 경계부상에 배치되며, 상기 화소와 이웃한 화소에 구비된 공통배선과 전기적으로 연결된 콘택부, 상기 공통배선 및 콘택부를 포함하는 기판상에 배치된 절연막, 상기 절연막상에 서로 일정 간격을 가지며 배치되고, 상기 제 1 및 제 2 도메인들과 각각 대응되어 다른 기울기를 갖는 제 1 화소전극들, 상기 제 1 화소전극들을 서로 전기적으로 연결하고 상기 공통배선과 중첩되며 상기 절연막상에 배치된 제 2 화소전극, 상기 제 1 화소전극들과 교대로 배치된 제 1 공통전극들, 상기 제 1 및 제 2 도메인들의 경계부상에 배치되며, 상기 콘택부와 전기적으로 연결된 제 2 공통전극, 및 상기 제 1 공통전극들과 상기 제 2 공통전극을 서로 전기적으로 연결하는 제 3 공통전극을 포함한다.
본 발명은 화소에 배치된 화소전극과 공통전극을 투명한 도전체로 형성하여, 액정표시장치의 개구율을 향상시킬 수 있다.
또한, 화소를 적어도 2개의 도메인을 구분하고, 상기 도메인들 사이의 경계부, 즉 비투과 영역에서 공통전극과 공통배선을 서로 전기적으로 접촉시킴에 따라 시야각을 개선하며 개구율을 동시에 향상시킬 수 있다.
또한, 상기 공통전극은 상기 화소와 이웃한 화소에 구비된 공통배선과 전기적으로 연결됨에 따라, 가로선 불량이 발생하는 것을 방지하며 개구율을 향상시킬 수 있다.
또한, 상기 공통배선은 상기 공통전극과 중첩된 리페어부를 구비함에 따라, 상기 공통전극과 상기 콘택부와 접촉 불량이 발생하는 것을 보완하여 암점 불량이 발생하는 것을 방지할 수 있다.
이하, 본 발명의 실시예들은 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이고, 도 1b는 도 1a에 도시된 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 1a 및 도 1b를 참조하면, 액정표시장치는 영상을 표시하기 위한 다수의 화소들을 포함한다.
상기 각 화소는 적어도 제 1 및 제 2 도메인(D1, D2)을 포함한다. 상기 제 1 및 제 2 도메인(D1, D2)은 서로 다른 방향의 전계를 형성한다. 예를 들어, 상기 제 1 및 제 2 도메인(D1, D2)은 서로 대칭 방향의 전계를 형성할 수 있다. 이에 따라, 상기 제 1 및 제 2 도메인(D1, D2)에 각각 배치된 액정들은 상기 전계에 의해 서로 다른 방향으로 배향할 수 있어, 시야각을 개선할 수 있다.
상기 각 화소는 기판(100)상에 서로 교차하는 게이트 배선(101)과 데이터 배선(111)에 의해 정의될 수 있다. 즉, 상기 게이트 배선(101)과 데이터 배선(111)은 각 화소의 주변에 배치될 수 있다. 예를 들어, 상기 게이트 배선(101)과 데이터 배선(111)이 직교할 경우, 상기 각 화소는 사각형의 형태를 가질 수 있다. 이때, 다수의 화소들은 메쉬(mesh)형태로 배치될 수 있다. 여기서, 상기 게이트 배선(101) 과 데이터 배선(111)은 그 사이에 개재된 게이트 절연막(110)에 의해 서로 절연된다.
상기 각 화소에 공통배선(103)이 배치된다. 상기 공통배선(103)은 상기 각 화소의 일측에 배치될 수 있다. 상기 공통배선(103)은 상기 데이터 배선(111)과 평행하며 일정 간격을 가질 수 있다. 상기 공통배선(103)은 그 사이에 절연막을 두고 후술될 제 2 화소전극(124a)과 중첩되어 스토리지 캐패시턴스를 형성한다. 상기 절연막은 게이트 절연막(110) 및 후술될 보호막(120)의 적층막일 수 있다. 상기 공통배선(103)은 상기 게이트 배선(101)과 동일한 재질로 형성되며, 동일한 층에 배치될 수 있다.
상기 공통배선(103)과 전기적으로 연결된 콘택부(105)가 배치되어 있다. 상기 콘택부(105)는 상기 공통배선(103)과 후술될 공통전극(125)을 서로 전기적으로 연결시킨다. 상기 콘택부(105)는 액정표시장치의 개구율 저하를 방지하기 위해 상기 제 1 및 제 2 도메인(D1, D2)의 경계부상에 배치된다. 상기 콘택부는 상기 공통배선으로부터 돌출 연장되어 상기 제 1 및 제 2 도메인(D1, D2)의 경계부의 양측에 각각 형성된 제 1 화소전극들 사이에 더 배치된다.
여기서, 상기 제 1 및 제 2 도메인(D1, D2)의 경계부는 액정 분자의 배향이 흐트러지는 전경영역(disclination region)이 형성되어, 액정이 구동되지 않는다. 이로써, 상기 제 1 및 제 2 도메인(D1, D2)의 경계부는 광을 투과하지 않는 비투과 영역, 즉 데드(dead) 영역이다. 이로써, 상기 각 화소의 데드 영역에 광을 투과할 수 없는 콘택부(105)를 배치함에 따라 개구율이 저하되는 것을 방지할 수 있다.
상기 콘택부(105)와 상기 공통배선(103)이 동일 화소에 배치될 경우, 상기 공통배선(103)은 상기 공통전극(125)과 서로 중첩되어 형성될 수 있다. 이로 인해, 상기 공통배선(103)의 단차는 증가하게 된다. 여기서, 상기 공통배선(103)의 단차는 액정의 배향 공정을 상기 게이트 배선(101)에 대해 수평하게 수행할 경우, 상기 공통배선(103)의 주변이 다른 영역에 비해 배향이 잘 안 될 수 있다. 이로 인해, 상기 공통배선(103)과 평행하는 빛샘 불량, 즉 가로선 불량이 발생할 수 있다.
이로써, 상기 콘택부(105)는 상기 화소와 이웃한 화소에 구비된 공통배선(103)과 전기적으로 연결시킨다. 상기 콘택부(105)와 상기 공통배선(103)간의 접촉 경로를 줄여, 콤팩트하며 단순한 구조를 가지기 위해 상기 이웃한 화소는 상기 콘택부(105)와 인접한 화소일 수 있다. 예를 들어, 상기 콘택부(105)가 n번째 화소에 배치될 경우, 상기 콘택부(105)는 n+1번째 화소에 배치된 공통배선(104)과 전기적으로 접촉시킬 수 있다. 이에 따라, 상기 공통배선(103)은 스토리지 캐패시턴스를 형성하며, 상기 이웃한 화소에 배치된 콘택부와 전기적으로 연결되기 위해 상기 화소의 일측에만 배치되므로, 상기 공통배선(103)에 의한 러빙불량으로 가로선 불량이 발생하는 것을 방지할 수 있다.
또한, 상기 공통배선(103)이 상기 화소의 일측에만 배치됨에 따라, 상기 화소에서 상기 공통배선(103)이 차지하는 영역을 줄일 수 있다. 이로써, 액정표시장치의 개구율이 저하되는 것을 방지할 수 있다.
상기 화소의 상, 하측 중 적어도 하나에 공통 링크배선(104)이 배치될 수 있다. 상기 공통 링크배선(104)은 상기 각 화소에 배치된 공통배선(103)들을 서로 전기적으로 연결시킨다. 상기 공통 링크배선(104)은 상기 게이트 배선(101)과 평형하며 일정 간격을 가질 수 있다.
여기서, 상기 공통배선(103), 상기 콘택부(105) 및 상기 공통 링크배선(104)은 일체로 이루어질 수 있다.
상기 각 화소에 박막트랜지스터(Tr)가 배치되어 있다. 상기 박막트랜지스터(Tr)는 게이트 전극(102), 반도체 패턴(112), 게이트 절연막(110), 소스 전극(122) 및 드레인 전극(132)을 포함한다. 여기서, 상기 게이트 전극(102)은 상기 게이트 배선(101)과 전기적으로 연결되어 있다. 상기 소스 전극(122)은 상기 데이터 배선(111)과 전기적으로 연결되어 있다. 이로써, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(101) 및 상기 데이터 배선(111)과 전기적으로 연결되어 있다. 또한, 상기 반도체 패턴(112)은 활성패턴(112a), 상기 활성패턴(112a)과 소스 전극(122) 및 드레인 전극(132)사이에 각각 개재된 오믹콘택 패턴(112b)을 포함할 수 있다.
도면에 있어서, 상기 박막트랜지스터(Tr)는 전기적 특성을 향상시키기 위해 채널 너비를 증가시킨 U자형으로 도시하였으나, 이에 한정되는 것은 아니다.
상기 각 화소에 액정 구동을 위한 전계를 형성하는 화소전극(124)과 공통전극(125)이 배치되어 있다.
상기 화소전극(124)은 광을 투과할 수 있는 도전체로 이루어질 수 있다. 예를 들어, 상기 화소전극(124)은 광을 투과할 수 있는 ITO 또는 IZO로 이루어질 수 있다.
상기 화소전극(124)은 제 1 화소전극(124a)들과 제 2 화소전극(124b)을 포함할 수 있다.
상기 제 1 화소전극(124a)들은 서로 일정한 간격으로 이격되어 있다. 상기 제 1 화소전극(124a)들은 상기 게이트 배선(101)에 대하여 일정한 기울기를 갖는 바(bar) 형태를 가질 수 있다. 상기 제 1 및 제 2 도메인(D1, D2)은 서로 다른 방향의 전계를 형성하기 위해, 상기 제 1 및 제 2 도메인(D1, D2)들에 각각 배치된 제 1 화소전극(124a)들은 상기 게이트 배선(101)에 대하여 서로 다른 기울기를 가진다. 예를 들어, 상기 제 1 및 제 2 도메인(D1, D2)들에 각각 배치된 제 1 화소전극(124a)들은 서로 대칭된 기울기를 가질 수 있다. 이때, 상기 제 1 화소전극(124a)의 끝단들은 상기 제 1 및 제 2 도메인(D1, D2)의 경계부를 중심으로 상기 화소의 상하측에 배치된 게이트 배선을 향해 절곡되어 있다. 즉, 상기 제 1 도메인(D1)에 배치된 상기 제 1 화소전극(124a)의 끝단들은 상기 화소의 상측에 배치된 게이트 배선(101)을 향해 절곡된다. 또한, 상기 제 2 도메인(D2)에 배치된 상기 제 1 화소전극(124b)의 끝단들은 상기 화소의 하측에 배치된 게이트 배선(101)을 향해 절곡된다.
상기 제 2 화소전극(124b)은 상기 제 1 화소전극(124a)들을 서로 전기적으로 연결한다. 상기 제 2 화소전극(124b)은 상기 제 1 화소전극(124a)들과 일체로 이루어질 수 있다. 상기 제 2 화소전극(124b)의 일부는 상기 박막트랜지스터(Tr)의 드레인 전극(132)과 전기적으로 연결되어 있다. 상기 제 2 화소전극(124b)은 상기 공통배선(103)과 절연막을 사이에 두고 중첩되어 스토리지 캐패시턴스를 형성할 수 있다. 상기 절연막은 게이트 절연막(110) 및 후술될 보호막(120)의 적층막일 수 있다. 상기 스토리지 캐패시턴스를 향상시키기 위해, 상기 제 2 화소전극(124b)은 상기 공통 링크배선(104)과 대응된 절연막상에 더 연장될 수 있다. 이때, 상기 제 2 화소전극(124b)은 'ㄷ' 형태를 가질 수 있다.
상기 공통전극(125)은 광을 투과할 수 있는 투명한 도전체로 이루어질 수 있다. 상기 공통전극(125)은 제 1 공통전극(125a)들, 제 2 공통전극(125b) 및 제 3 공통전극(125c)을 포함한다.
상기 제 1 공통전극(125a)들은 일정한 간격을 유지하며, 상기 제 1 화소전 극(124a)들과 각각 교대로 배치된다. 이로써, 상기 제 1 공통전극(125a)들은 상기 제 1 및 제 2 도메인(D1, D2)들에 서로 다른 기울기를 갖는다. 예를 들어, 상기 제 1 및 제 2 도메인(D1, D2)들에 각각 배치된 상기 제 1 공통전극(125a)들은 서로 대칭적인 기울기를 가질 수 있다.
상기 제 1 화소전극(124a)에 상기 박막트랜지스터(Tr)의 전기적 신호가 인가되고, 상기 제 1 공통전극(125a)에 공통전압을 인가할 경우, 상기 제 1 공통전극(125a)과 상기 제 1 화소전극(124a)사이에 횡전계가 형성된다. 이때, 상기 제 1 공통전극(125a)들과 상기 제 1 화소전극(124a)들은 상기 제 1 및 제 2 도메인(D1, D2)들상에 각각 서로 다른 기울기를 가짐에 따라, 상기 횡전계는 상기 제 1 및 제 2 도메인(D1, D2)들에서 서로 다른 방향을 가진다. 예를 들어, 상기 제 1 및 제 2 도메인(D1, D2)들에 각각 형성된 횡전계는 서로 대칭적인 방향성을 가진다. 이때, 상기 제 1 공통전극(125a)의 끝단은 상기 제 1 및 제 2 도메인(D1, D2)의 경계부를 향해 절곡되어 있다.
상기 제 2 공통전극(125b)은 상기 제 1 및 제 2 도메인(D1, D2)들의 경계부상에 배치된다. 상기 제 2 공통전극(125b)은 상기 콘택부(105)와 전기적으로 연결된다. 이로써, 상기 제 2 공통전극(125b)은 상기 공통배선(103)으로부터 공통 전압을 인가받을 수 있다.
상기 제 2 공통전극(125b)의 양측에는 각각 제 1 화소전극(124a)들이 배치되어 횡전계를 형성한다. 상기 제 2 공통전극(125b)의 양측은 각각 상기 제 1 및 제 2 도메인(D1, D2)이므로, 상기 제 2 공통전극(125b)의 양측에 각각 배치된 제 1 화소전극(124a)들은 서로 다른 기울기를 가진다. 이에 따라, 상기 제 2 공통전극(125b)의 양 측면은 서로 다른 기울기를 가질 수 있다. 또한, 상기 제 2 공통전 극(125b)은 상기 콘택부(105)와 전기적으로 접촉하기 위해 상기 제 1 공통전극(125a)에 비해 큰 면적을 가질 수 있다.
상기 제 3 공통전극(125c)은 상기 제 1 공통전극(125a)들과 상기 제 2 공통전극(125b)을 서로 전기적으로 연결시킨다.
상기 제 1, 제 2 및 제 3 공통전극(123a, 123b, 123c)은 일체로 이루어질 수 있다.
이에 더하여, 액정표시장치는 상기 박막트랜지스터(Tr)를 포함하는 기판(100)상에 보호막(120)이 더 배치될 수 있다. 상기 보호막(120)은 박막트랜지스터(Tr)를 보호하는 절연체로 이루어질 수 있다. 이에 따라, 상기 화소전극(124) 및 공통전극(125)은 보호막(120)상에 배치될 수 있다.
따라서, 본 발명의 액정표시장치는 상기 각 화소에 배치된 화소전극(124)과 공통전극(125)을 투명한 도전체로 형성하여, 개구율을 향상시킬 수 있다.
또한, 상기 화소를 서로 다른 방향의 전계를 형성하는 적어도 2개의 도메인을 구분하고 상기 도메인들의 경계부, 즉 비투과 영역에 공통전극(125)과 공통배선(103)을 서로 전기적으로 접촉시킴에 따라, 시야각을 개선하며 이와 동시에 개구율을 향상시킬 수 있다.
또한, 상기 공통전극(125)은 상기 화소와 이웃한 이웃 화소에 구비된 공통배선(103)과 전기적으로 연결됨에 따라, 상기 공통배선(103)의 단차에 의해 발생하는 러빙불량에 의해 발생하는 가로선 불량을 방지할 수 있다.
도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 도 2a는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면도이고, 도 2b는 도 2a에 도시된 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다. 본 발명의 제 2 실시예는 리페어부를 제외하고 앞서 설명한 제 1 실시예와 동일한 구성을 가진다. 따라서, 본 발명의 제 2 실시예는 제 1 실시예와 반복되는 설명은 생략하여 기술한다.
도 2a 및 도 2b를 참조하면, 액정표시장치는 서로 다른 방향의 전계를 형성하는 제 1 및 제 2 도메인(D1, D2)을 포함하는 화소, 상기 화소에 배치되며 횡전계를 형성하는 화소전극(124) 및 공통전극(125), 상기 제 1 및 제 2 도메인(D1, D2)들간의 경계부에 배치된 공통전극(125)과 접촉하는 콘택부(105)를 포함한다. 상기 콘택부(105)는 상기 콘택부(105)가 배치된 화소와 이웃한 이웃 화소에 배치된 공통 배선(103)과 전기적으로 연결된다.
상기 공통전극(125)은 상기 화소전극(124)들과 교대로 배치된 제 1 공통전극(125a)들, 상기 제 1 및 제 2 도메인(D1, D2)들의 경계부상에 배치되며 상기 콘택부(105)와 전기적으로 연결된 제 2 공통전극(125b), 및 상기 제 1 공통전극(125a)들과 상기 제 2 공통전극(125b)을 서로 전기적으로 연결하는 제 3 공통전극(125c)을 포함한다.
상기 제 2 공통전극(125b)과 상기 공통배선(103)은 상기 제 1 및 제 2 도메인(D1, D2)들간의 경계부, 즉 비투과영역에 배치된 상기 콘택부(105)에 의해 서로 전기적으로 연결됨에 따라, 개구율이 저하되는 것을 방지할 수 있다.
서로 이웃한 화소들에 배치된 상기 공통배선(103)들은 공통 링크배선(104)에 의해 서로 전기적으로 연결된다. 여기서, 상기 공통배선(103)과 공통 링크배선(104)은 일체로 이루어져 있을 수 있다.
상기 공통 링크배선(104)은 상기 게이트 배선(101)과 평행하며 상기 화소의 상측, 하측 또는 상하측에 배치될 수 있다.
상기 공통 링크배선(104)은 절연막, 예컨대 게이트 절연막(110) 또는 게이트 절연막(110) 및 보호막(120)의 적층막을 사이에 두고 상기 제 1 공통전극(125a)과 중첩되는 리페어부(106)를 포함할 수 있다.
여기서, 상기 제 2 공통전극(125b)과 상기 콘택부(105)간에 접촉 불량이 발생할 경우, 상기 리페어부(106)에 리페어 처리를 하여 상기 제 1 공통전극(125a)과 상기 리페어부(106)를 서로 전기적으로 연결시킨다. 이로써, 상기 공통전극(125)과 상기 공통배선(103)을 서로 전기적으로 연결시킨다. 즉, 상기 리페어부(106)는 상기 제 2 공통전극(125b)과 상기 콘택부(105)간에 접촉 불량이 발생하여, 액정표시장치의 암점 불량이 발생하는 것을 방지할 수 있다.
도 3a 내지 도 3c와 도 4a 내지 도 4c들은 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 도면들이다.
도 3a 내지 도 3c들은 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 평면도들이고, 도 4a 내지 도 4c들은 도 3a 내지 도 3c들에 각각 도시된 Ⅳ-Ⅳ'선과 Ⅴ-Ⅴ'선을 따라 절단한 단면도들이다.
도 3a 및 도 4a들을 참조하면, 액정표시장치를 제공하기 위해, 다수의 화소들이 정의된 기판(100)을 제공한다. 상기 각 화소는 적어도 제 1 및 제 2 도메인(D1, D2)으로 구분할 수 있다.
상기 기판(100)은 광을 투과할 수 있는 투명한 재질로 이루어질 수 있다. 예를 들면, 상기 기판(100)의 재질은 유리, 플라스틱등일 수 있다.
상기 기판(100)상에 도전막을 형성한 후, 상기 도전막을 식각하여 게이트 배선(101), 게이트 전극(102), 공통 배선(103) 및 콘택부(105)를 형성한다.
상기 도전막은 증착법을 통해 형성할 수 있다. 상기 도전막의 재질의 예로서는 금속일 수 있다. 상기 도전막의 식각은 상기 도전막상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 하여 수행될 수 있다.
상기 게이트 전극은 각 화소에 형성할 수 있다. 상기 게이트 배선(101)과 상기 게이트 전극(102)은 일체로 이루어질 수 있다.
상기 콘택부(105)는 개구율이 저하되는 것을 방지하기 위해, 비투과 영역인 상기 제 1 및 제 2 도메인(D1, D2)들의 경계부상에 형성할 수 있다.
상기 공통 배선(103)은 상기 각 화소의 일측에 형성할 수 있다. 상기 공통 배선(103)은 이웃한 화소에 배치된 콘택부(105)와 전기적으로 연결되어 있다. 이에 더하여, 상기 다수의 화소들에 배치된 공통배선(103)들을 서로 전기적으로 연결시키는 공통 링크배선(104)을 더 형성할 수 있다. 상기 공통배선(103), 상기 콘택부(105) 및 상기 공통 링크배선(104)은 일체로 이루어질 수 있다.
이후, 상기 게이트 배선(101), 게이트 전극(102), 공통 배선(103) 및 콘택부(105)를 포함하는 기판(100)상에 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110)은 화학기상증착법을 통해 형성할 수 있다. 상기 게이트 절연막(110)은 산화 실리콘막, 질화 실리콘막 및 이들의 적층막으로 형성할 수 있다.
도 3b 및 도 4b들을 참조하면, 상기 게이트 전극(102)과 대응된 게이트 절연막(110)상에 반도체 패턴(112)을 형성한다.
상기 반도체 패턴(112)을 형성하기 위해, 먼저 상기 게이트 절연막(110)상에 비정질 실리콘막과 불순물을 포함하는 비정질 실리콘막을 순차적으로 형성한다. 상기 비정질 실리콘막과 불순물을 포함하는 비정질 실리콘막은 화학기상증착법을 통해 형성할 수 있다. 이후, 상기 비정질 실리콘막과 불순물을 포함하는 비정질 실리콘막은 식각하여, 상기 게이트 전극(102)과 대응되는 활성 패턴(112a)과 채널영역의 활성패턴(112a)을 노출하는 오믹콘택패턴(112b)을 형성하여, 반도체 패턴(112)을 형성할 수 있다.
상기 반도체 패턴(112)의 양 단부에 배치된 소스 전극(122) 및 드레인 전극(132)과, 상기 게이트 배선(101)과 교차하여 화소를 정의하는 데이터 배선(111)을 형성한다.
상기 소스 전극(122), 드레인 전극(132) 및 데이터 배선(111)을 형성하기 위해, 먼저 상기 반도체 패턴(112)을 포함하는 기판(100)상에 도전막을 형성한다. 이후, 상기 도전막을 식각하여 채널을 사이에 두고 상기 반도체 패턴(112)상에 배치된 소스 전극(122) 및 드레인 전극(132)과 데이터 배선(111)을 형성한다. 상기 데 이터 배선(111)과 상기 소스 전극(122)은 일체로 형성할 수 있다.
이로써, 상기 기판(100)상에 박막트랜지스터(Tr)와 게이트 배선(101), 데이터 배선(111), 공통 배선(103), 콘택부(105) 및 공통 링크배선(104)을 형성할 수 있다.
도 3c 및 도 4c들을 참조하면, 상기 박막트랜지스터(Tr)를 포함하는 기판(100)상에 보호막(120)을 형성한다. 상기 보호막(120)은 유기막, 무기막 및 이들의 적층막으로 이루어질 수 있다. 상기 유기막의 예로서는 아크릴계 수지, 폴리스티렌 수지, 폴리아미드 수지, 폴리이미드 수지, 폴리아릴에테르 수지, 헤테로사이클릭 폴리머 수지, 파릴렌 수지, 벤조사이클로부틴계 수지, 폴리아크릴리니트릴 수지등일 수 있다. 상기 무기막의 예로서는 산화 실리콘, 질화 실리콘 및 이들의 적층막등일 수 있다.
여기서, 상기 보호막(120)이 유기막으로 형성될 경우, 상기 보호막(120)은 슬릿 코팅, 스프레이 코팅법, 스핀 코팅법 등을 통해 형성할 수 있다. 반면, 상기 보호막(120)이 무기막으로 형성될 경우, 상기 보호막(120)은 화학기상증착법을 통해 형성할 수 있다.
이후, 상기 보호막(120)에 상기 드레인 전극(132)의 일부를 노출하는 제 1 콘택홀을 형성한다. 이와 동시에, 상기 보호막(120)과 상기 게이트 절연막(110)을 식각하여 상기 콘택부(105)의 일부를 노출하는 제 2 콘택홀을 형성한다.
상기 보호막(120)상에 상기 제 1 콘택홀을 통해 드레인 전극(132)과 전기적으로 연결된 화소전극(124)과, 상기 제 2 콘택홀을 통해 상기 콘택부(105)와 전기 적으로 연결된 공통 전극(125)을 형성한다.
상기 화소전극(124)과 공통전극(125)을 형성하기 위해, 상기 보호막(120)상에 투명 도전막을 형성한다. 상기 투명 도전막은 증착법으로 형성할 수 있다. 상기 투명 도전막의 재질의 예로서는 ITO 또는 IZO일 수 있다. 상기 투명 도전막을 식각하여, 상기 화소전극(124)과 공통전극(125)을 형성할 수 있다.
상기 화소전극(124)은 제 1 화소전극(124a)들 및 제 2 화소전극(124b)을 포함한다. 상기 제 1 화소전극(124a)들은 서로 일정 간격을 가지며 배치되고, 상기 제 1 및 제 2 도메인(D1, D2)들과 각각 대응되어 다른 기울기를 가진다. 상기 제 2 화소전극(124b)은 상기 제 1 화소전극(124a)들을 서로 전기적으로 연결한다. 또한, 상기 제 2 화소전극(124b)은 상기 공통배선(103)과 중첩되며 상기 보호막(120)상에 배치되어 스토리지 캐패시턴스를 형성할 수 있다.
상기 공통전극(125)은 상기 제 1 화소전극(124a)들과 교대로 배치된 제 1 공통전극(125a)들과, 상기 제 1 및 제 2 도메인(D1, D2)들의 경계부상에 배치되며 상기 콘택부(105)와 전기적으로 연결된 제 2 공통전극(125b), 및 상기 제 1 공통전극(125a)들과 상기 제 2 공통전극(125b)을 서로 전기적으로 연결하는 제 3 공통전극(125c)을 포함할 수 있다.
이에 더하여, 상기 공통 링크배선(104)은 상기 제 2 화소전극(124b)의 일부와 중첩된 리페어부(도 2a 및 도2b에 도시된 106)를 더 형성할 수 있다. 상기 공통전극(125)과 상기 콘택부(105)의 접촉불량이 발생하였을 경우, 상기 리페어부(106)에 상기 공통전극(125)과 상기 공통배선(103)를 서로 연결시키기 위한 리페어 공정 을 더 수행할 수 있다.
이후, 상기 화소전극(124)과 공통전극(125)을 포함하는 기판상에 배향막(도면에는 도시하지 않음.)을 더 형성할 수 있다. 상기 배향막을 형성하기 위해, 상기 기판상에 배향 수지막을 형성한 후, 상기 배향 수지막에 배향공정을 수행한다. 상기 배향 공정은 광 배향법 또는 러빙법을 이용하여 수행할 수 있다. 예를 들어, 상기 배향막은 상기 게이트 배선(101)과 수평한 방향성을 가질 수 있다.
상기 배향 공정이 러빙공정으로 수행될 경우, 상기 공통배선(103)은 상기 화소의 적어도 일측에만 배치되므로, 상기 공통배선(103)의 단차에 의해 러빙 불량이 발생하여 빛샘 불량, 예컨대 가로선 불량이 발생하는 것을 방지할 수 있다.
이후, 상기 배향막이 형성된 기판상에 상부기판을 합착하는 공정, 상기 기판과 상기 상부기판사이에 액정층을 형성하는 공정, 외부 케이스 조립 단계등을 수행하여 액정표시장치를 제조할 수 있다. 여기서, 합착공정 및 액정층 형성공정의 순서는 변경될 수 있으며, 본 발명의 실시예에서 한정하는 것은 아니다.
따라서, 본 발명의 실시예에서 상기 공통전극(125)과 상기 공통배선(103)의 콘택은 제 1 및 제 2 도메인(D1, D2) 영역의 경계부, 즉 비투과 영역에서 접촉시킴에 따라 개구율이 저하되는 것을 방지할 수 있다.
또한, 상기 공통전극(125)과 상기 공통배선(103)의 전기적 연결에 있어서, 상기 공통배선(103)은 이웃한 이웃 화소에 배치됨에 따라 개구율이 저하되는 것을 방지하며, 러빙 불량에 의한 가로선 불량이 발생하는 것을 방지할 수 있다.
도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.
도 1b는 도 1a에 도시된 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 2a는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면도이다.
도 2b는 도 2a에 도시된 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 3a 내지 도 3c들은 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 평면도들이다.
도 4a 내지 도 4c들은 도 3a 내지 도 3c들에 각각 도시된 Ⅳ-Ⅳ'선과 Ⅴ-Ⅴ'선을 따라 절단한 단면도들이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
100 : 기판 101 : 게이트 배선
111 : 데이터 배선 103 : 공통 배선
104 : 공통 링크배선 105 : 콘택부
106 : 리페어부 124 : 화소전극
125 : 공통전극

Claims (10)

  1. 서로 다른 방향의 전계를 형성하는 적어도 제 1 및 제 2 도메인들을 포함하며, 게이트 배선과 데이터 배선에 의해 다수 개로 정의된 화소들;
    상기 제 1 및 제 2 도메인들상에 배치된 화소전극;
    상기 화소전극과 교대로 배치되어 횡전계를 형성하는 공통전극;
    상기 제 1 및 제 2 도메인들의 경계부에 배치되며, 상기 제 1 및 제 2 도메인들의 경계부상의 공통전극과 전기적으로 연결된 콘택부;
    상기 콘택부가 배치된 화소와 이웃한 화소에서 상기 데이터 배선의 일측에만 배치되며, 상기 데이터 배선과 평행하게 형성되고, 상기 콘택부와 전기적으로 연결되는 공통 배선; 및
    상기 화소전극과 중첩되며, 상기 게이트 배선과 평행하며 상기 화소의 상하측에 각각 배치되고, 서로 이웃한 화소들에 각각 배치된 공통배선들을 전기적으로 연결하는 공통 링크배선;을 포함하고,
    상기 공통 배선은 상기 공통 배선이 형성된 화소에 형성된 화소전극과 중첩되어 스토리지 캐패시턴스를 형성하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통배선은 상기 화소전극과 절연막을 사이에 두고 중첩되는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 공통 링크배선은 상기 공통전극과 절연막을 사이에 두고 중첩된 리페어부를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 도메인 상의 상기 화소전극의 끝단들은 상기 화소의 상측에 배치된 게이트 배선을 향해 절곡되고, 상기 제 2 도메인 상의 상기 화소전극의 끝단들은 상기 화소의 하측에 배치된 게이트 배선을 향해 절곡되며,
    상기 공통전극의 끝단들은 상기 제 1 및 제 2 도메인의 경계부를 향해 절곡되도록 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 1 및 제 2 도메인들을 구비하는 화소를 포함하는 기판;
    상기 화소의 일측에만 배치된 공통배선;
    상기 화소의 타측 주변에 배치된 게이트 배선;
    상기 게이트 배선과 교차하며, 상기 공통 배선과 평행하는 데이터 배선;
    상기 제 1 및 제 2 도메인들의 경계부상에 배치된 콘택부;
    상기 공통배선 및 콘택부를 포함하는 기판상에 배치된 절연막;
    상기 절연막상에 서로 일정 간격을 가지며 배치되고, 상기 제 1 및 제 2 도메인들과 각각 대응되어 다른 기울기를 갖는 제 1 화소전극들;
    상기 제 1 화소전극들을 서로 전기적으로 연결하고 상기 공통배선과 중첩되며 상기 절연막상에 배치된 제 2 화소전극;
    상기 제 1 화소전극들과 교대로 배치된 제 1 공통전극들;
    상기 제 1 및 제 2 도메인들의 경계부상에 배치되며, 상기 콘택부와 전기적으로 연결된 제 2 공통전극;
    상기 제 1 공통전극들과 상기 제 2 공통전극을 서로 전기적으로 연결하는 제 3 공통전극; 및
    상기 화소의 상하측에 배치된 제 2 화소전극들과 중첩되며, 상기 게이트 배선과 평행하며 상기 화소의 상하측에 각각 배치되고, 서로 이웃한 화소들에 각각 배치된 공통배선들을 전기적으로 연결하는 공통 링크배선;을 포함하며,
    상기 콘택부는 상기 콘택부가 형성된 화소와 이웃한 화소에 형성된 공통 배선과 전기적으로 연결되고,
    상기 이웃한 화소에 형성된 상기 공통 배선은 상기 이웃한 화소에 형성된 제 2 화소전극과 중첩되어 스토리지 캐패시턴스를 형성하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 화소상에 배치되며 상기 게이트 배선과 상기 데이터 배선과 전기적으로 연결되고 상기 제 2 화소전극과 전기적으로 연결된 박막트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 공통 링크배선은 상기 제 3 공통전극의 일부와 절연막을 사이에 두고 중첩된 리페어부를 포함하는 것을 특징으로 하는 액정표시장치.
  10. 제 6 항에 있어서,
    상기 콘택부는 상기 공통배선으로부터 돌출 연장되어, 상기 경계부의 양측에 각각 형성된 상기 제 1 화소 전극들 사이에 배치되는 것을 특징으로 하는 액정표시장치.
KR1020070100444A 2007-10-05 2007-10-05 액정표시장치 KR101254828B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020070100444A KR101254828B1 (ko) 2007-10-05 2007-10-05 액정표시장치
GB0816151A GB2453412B (en) 2007-10-05 2008-09-04 Liquid crystal display device
DE102008048503.9A DE102008048503B4 (de) 2007-10-05 2008-09-23 Flüssigkristalldisplay
FR0805301A FR2922033B1 (fr) 2007-10-05 2008-09-26 Dispositif d'affichage a cristaux liquides
US12/285,163 US7884912B2 (en) 2007-10-05 2008-09-30 Liquid crystal display device
JP2008257913A JP5279434B2 (ja) 2007-10-05 2008-10-03 液晶表示装置
TW097138402A TWI420208B (zh) 2007-10-05 2008-10-06 液晶顯示裝置
CN2008101616941A CN101403836B (zh) 2007-10-05 2008-10-06 液晶显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100444A KR101254828B1 (ko) 2007-10-05 2007-10-05 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090035268A KR20090035268A (ko) 2009-04-09
KR101254828B1 true KR101254828B1 (ko) 2013-04-15

Family

ID=39888792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100444A KR101254828B1 (ko) 2007-10-05 2007-10-05 액정표시장치

Country Status (8)

Country Link
US (1) US7884912B2 (ko)
JP (1) JP5279434B2 (ko)
KR (1) KR101254828B1 (ko)
CN (1) CN101403836B (ko)
DE (1) DE102008048503B4 (ko)
FR (1) FR2922033B1 (ko)
GB (1) GB2453412B (ko)
TW (1) TWI420208B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295878B1 (ko) * 2008-10-30 2013-08-12 엘지디스플레이 주식회사 액정표시장치
KR101323391B1 (ko) * 2008-12-12 2013-10-29 엘지디스플레이 주식회사 액정표시장치
TWI474092B (zh) * 2011-11-07 2015-02-21 畫素結構及其製造方法
US20130176523A1 (en) * 2012-01-10 2013-07-11 Au Optronics Corporation Pixel structure for liquid crystal display device
US20130176524A1 (en) * 2012-01-10 2013-07-11 Au Optronics Corporation Pixel structure for liquid crystal display device
KR101924079B1 (ko) * 2012-07-06 2018-12-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103268045B (zh) * 2012-09-24 2016-08-10 厦门天马微电子有限公司 Tft阵列基板及其制作方法、液晶显示设备
KR102082264B1 (ko) * 2012-11-28 2020-02-28 엘지디스플레이 주식회사 고 개구율을 갖는 수평 전계 방식 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US10429704B2 (en) * 2015-03-26 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
CN114063353B (zh) * 2020-07-29 2023-11-28 京东方科技集团股份有限公司 阵列基板、液晶显示面板及液晶显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080860A (ko) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20060077870A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR20070071514A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Ｉｐｓ 모드 액정표시소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100878239B1 (ko) * 2002-09-06 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050091291A (ko) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
TWI254828B (en) * 2004-04-29 2006-05-11 Chi Mei Optoelectronics Corp Displaying device with special pattern for repairing the defects and the repairing method thereof
KR101182557B1 (ko) * 2005-06-24 2012-10-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070070726A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101224047B1 (ko) * 2005-12-30 2013-01-18 엘지디스플레이 주식회사 횡전계방식 액정표시장치
KR101246719B1 (ko) * 2006-06-21 2013-03-25 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080860A (ko) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20060077870A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR20070071514A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Ｉｐｓ 모드 액정표시소자

Also Published As

Publication number Publication date
JP5279434B2 (ja) 2013-09-04
FR2922033A1 (fr) 2009-04-10
DE102008048503A1 (de) 2009-04-16
KR20090035268A (ko) 2009-04-09
CN101403836A (zh) 2009-04-08
GB0816151D0 (en) 2008-10-15
JP2009093176A (ja) 2009-04-30
GB2453412A (en) 2009-04-08
TW200916929A (en) 2009-04-16
US20090091672A1 (en) 2009-04-09
US7884912B2 (en) 2011-02-08
FR2922033B1 (fr) 2012-12-28
CN101403836B (zh) 2012-09-26
TWI420208B (zh) 2013-12-21
GB2453412B (en) 2009-12-09
DE102008048503B4 (de) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101254828B1 (ko) 액정표시장치
KR100494638B1 (ko) 능동매트릭스형 액정표시장치 및 그 제조방법
KR101049001B1 (ko) 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치
TWI559061B (zh) 液晶顯示器及其製造方法
JP5392670B2 (ja) 液晶表示装置及びその製造方法
KR101031170B1 (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
KR20080000496A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100838185B1 (ko) 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
KR20090033809A (ko) 액정 표시 장치 및 전자 기기
CN102043273B (zh) 常黑模式液晶显示器装置
US20040109098A1 (en) Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR20110105612A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100951840B1 (ko) 액정표시장치
JP2009271105A (ja) 液晶表示装置の製造方法
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7